KR20110011171A - 웨이퍼 레벨 발광다이오드 패키지 - Google Patents

웨이퍼 레벨 발광다이오드 패키지 Download PDF

Info

Publication number
KR20110011171A
KR20110011171A KR1020090068694A KR20090068694A KR20110011171A KR 20110011171 A KR20110011171 A KR 20110011171A KR 1020090068694 A KR1020090068694 A KR 1020090068694A KR 20090068694 A KR20090068694 A KR 20090068694A KR 20110011171 A KR20110011171 A KR 20110011171A
Authority
KR
South Korea
Prior art keywords
layer
type
electrode
semiconductor layer
type semiconductor
Prior art date
Application number
KR1020090068694A
Other languages
English (en)
Other versions
KR101070974B1 (ko
Inventor
이광철
김재필
송상빈
김상묵
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020090068694A priority Critical patent/KR101070974B1/ko
Publication of KR20110011171A publication Critical patent/KR20110011171A/ko
Application granted granted Critical
Publication of KR101070974B1 publication Critical patent/KR101070974B1/ko

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

웨이퍼 레벨 발광다이오드 패키지를 제공한다. 상기 발광다이오드 패키지는 기판의 상부면 상에 배치되되 상기 기판의 상부면의 가장자리부를 노출시키는 제1형 반도체층, 및 상기 제1형 반도체층 상에 배치되되 상기 제1형 반도체층의 상부면의 적어도 일부를 노출시키는 제2형 반도체층을 구비하는 발광구조체, 상기 제1형 반도체층 상에 배치된 제1형 전극 및 상기 제2형 반도체층 상에 배치되되 상기 제1형 전극의 상부면과 같은 레벨의 상부면을 갖는 제2형 전극, 상기 제2형 반도체층 상에 배치되되, 상기 전극들의 상부면과 같은 레벨의 상부면을 갖는 방열체층, 및 상기 제1형 전극, 상기 제2형 전극 및 상기 방열체층을 제외한 상기 기판 상에 배치되고 상기 전극들 및 상기 방열체층의 상부면과 같은 레벨의 상부면을 갖는 절연막을 포함한다.
웨이퍼 레벨 발광다이오드 패키지, 방열체층, 파장변화물질 기둥

Description

웨이퍼 레벨 발광다이오드 패키지{Wafer level light emitting diode package}
본 발명은 발광다이오드에 관한 것으로, 보다 상세하게는 웨이퍼 레벨 발광다이오드 패키지에 관한 것이다.
발광다이오드(Light Emitting Diode; LED)는 전류를 빛으로 변환시키는 반도체 소자로서, 디스플레이 소자의 광원으로 주로 이용되고 있다. 이러한 발광다이오드는 기존의 광원에 비해 극소형이며, 소비전력이 적고, 수명이 길며, 반응속도가 빠른 등 매우 우수한 특성을 나타낸다. 이와 더불어서, 자외선과 같은 유해 전자기파를 방출하지 않으며, 수은 및 기타 방전용 가스를 사용하지 않으므로 환경 친화적이다.
그러나, 이러한 발광다이오드는 광이 생성될 때, 열이 함께 발생되는 문제점이 동반된다. 이러한 열은 모듈 내부로 향하기 때문에 발광다이오드 칩 또는 PCB와 같은 회로기판의 파손 및 변형을 일으켜 발광다이오드의 수명을 단축시키는 문제점이 있다.
이에 더하여, 발광다이오드 칩의 일부에 열이 집중되는 경우, 발광효율이 떨 어져 발광다이오드 칩간의 색온도차가 발생되는 문제점이 있다. 따라서, 이러한 열을 감소시키고, 발광효율을 향상시키기 위한 방안이 요구된다.
또한, 발광다이오드 패키지는 점점 고효율화, 저가화가 요구되고 있다. 따라서, 이를 위하여 고효율을 위한 기술을 적용한 구조, 저비용을 위한 기술을 적용한 구조를 적용한 발광다이오드 패키지가 요구된다.
본 발명이 해결하고자 하는 기술적 과제는 발광다이오드 패키지 내의 열을 효율적으로 제거할 수 있는 발광다이오드 패키지를 제공함에 있다.
또한, 본 발명이 해결하고자 하는 기술적 과제는 발광효율이 향상된 발광다이오드 패키지를 제공함에 있다.
또한, 본 발명이 해결하고자 하는 기술적 과제는 제작 비용을 줄일 수 있는 웨이퍼 레벨 발광다이오드 패키지를 제공함에 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 웨이퍼 레벨 발광다이오드 패키지를 제공한다. 상기 발광다이오드 패키지는 기판의 상부면 상에 배치되되 상기 기판의 상부면의 가장자리부를 노출시키는 제1형 반도체층, 및 상기 제1형 반도체층 상에 배치되되 상기 제1형 반도체층의 상부면의 적어도 일부를 노출시키는 제2형 반도체층을 구비하는 발광구조체, 상기 제1형 반도체층 상에 배치된 제1형 전극 및 상기 제2형 반도체층 상에 배치되되 상기 제1형 전극의 상부면과 같은 레벨의 상부면을 갖는 제2형 전극, 상기 제2형 반도체층 상에 배치되되, 상기 전극들의 상부면과 같은 레벨의 상부면을 갖는 방열체층, 및 상기 제1형 전극, 상기 제 2형 전극 및 상기 방열체층을 제외한 상기 기판 상에 배치되고 상기 전극들 및 상기 방열체층의 상부면과 같은 레벨의 상부면을 갖는 절연막을 포함한다.
상기 제1형 전극은 제1형 상부전극 및 제1형 하부전극을 구비하고, 상기 제1형 하부전극은 상기 제1형 반도체층 상의 양측 가장자리면 상에 위치하는 메인부 전극들과 상기 메인부 전극들의 각각으로부터 상기 제1형 반도체층 상부면의 중앙부분으로 연장되는 다수 개의 가지부 전극들을 구비할 수 있다.
상기 제2형 반도체층은 상기 제1형 전극과 이격되되 상기 제1형 반도체층의 중앙부분에 위치하는 메인부 반도체들과 상기 메인부 반도체들로부터 상기 제1형 하부전극의 가지부 전극들 사이로 연장되는 다수 개의 가지부 반도체들을 구비할 수 있다.
상기 제1형 상부전극 및 제1형 하부전극의 메인부 전극 사이에 배치되는 제1형 전극 연결체층을 더 포함할 수 있다. 상기 제1형 전극 연결체층은 Cr, Ni 또는 Ti 중 어느 하나와, Au, Al, Cu, Mo, W, Ag, Sn 또는 Pd 중 어느 하나의 혼합층일 수 있다.
상기 제2형 전극은 제2형 상부전극 및 제2형 하부전극을 구비하고, 상기 제2형 하부전극은 상기 제2형 반도체층의 일측 가장자리 상에 위치하는 메인부 전극과 상기 메인부 전극으로부터 상기 제2형 반도체층 상부면의 중앙부분으로 연장되는 다수 개의 가지부 전극들을 구비할 수 있다.
상기 제2형 상부전극 및 제2형 하부전극의 메인부 전극 사이에 배치되는 제2형 전극 연결체층을 더 포함할 수 있다. 상기 제2형 전극 연결체층은 상기 가지부 전극들과 이격하여 배치되며, 다수개의 막대형상을 가질 수 있다.
상기 제2형 전극 연결체층은 Cr, Ni 또는 Ti 중 어느 하나와, Au, Al, Cu, Mo, W, Ag, Sn 또는 Pd 중 어느 하나의 혼합층일 수 있다.
상기 제2형 반도체층과 상기 방열체층 사이에 배치된 방열체 연결층을 더 구비할 수 있다. 상기 방열체연결층은 Cr, Ni 또는 Ti 중 어느 하나와, Au, Al, Cu, Mo, W, Ag, Sn 또는 Pd 중 어느 하나의 혼합층일 수 있다.
상기 발광다이오드 패키지는 상기 절연막 및 상기 기판의 가장자리부를 관통하는 다수 개의 관통홀 내에 배치된 파장변환기둥, 및 상기 기판의 하부면 상에 배치된 파장변환막을 더 포함할 수 있다. 상기 절연막은 파장변환물질을 함유할 수 있다.
상기 발광다이오드 패키지는 상기 제2형 반도체층과 상기 방열체층 사이에 배치되는 반사층을 더 포함할 수 있다. 상기 반사층은 Ag층 또는 Al층일 수 있다. 또한, 상기 제2형 반도체층과 상기 반사층 사이에 배치되는 투명도전막을 더 포함할 수 있다. 상기 투명도전막은 ITO, IZO 또는 AZO를 함유할 수 있다.
상술한 바와 같이 본 발명에 따른 발광다이오드 패키지는 발광구조체와 열적으로 접속하는 방열체층을 구비함으로써 상기 발광구조체로부터 발생하는 열을 외부로 빠르게 방출시켜줄 수 있다.
또한, 제1형 반도체층 또는 제2형 반도체층과 전기적으로 접속하는 전극은 가지형상을 가짐으로써 상기 제1형 반도체층 또는 제2형 반도체층의 전류의 흐름을 원활하게 할 수 있으므로, 발광효율이 향상될 수 있다.
또한, 제1형 반도체층, 제2형 반도체층 등을 형성하는 기판 혹은 웨이퍼를 패키지의 뼈대가 되는 프레임으로 이용하고, 이 기판 상태에서 상기 모든 공정을 진행하여 웨이퍼 레벨 발광다이오드 패키지(wafer-level light-emitting diode package)를 구현할 수 있으므로 제작 비용이 크게 절감될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명에 따른 발광다이오드 패키지를 도시한 단면도이다.
도 1을 참조하면, 상기 발광다이오드 기판(10)의 상부면 상에 배치되되 상기 기판(10)의 상부면의 가장자리부를 노출시키는 제1형 반도체층(22), 및 상기 제1형 반도체층(22) 상에 배치되되 상기 제1형 반도체층(22)의 상부면의 적어도 일부를 노출시키는 제2형 반도체층(26)을 구비하는 발광구조체를 구비한다.
상기 발광구조체의 상기 제1형 반도체층(22) 상에는 제1형 전극(31)이 배치 되고, 상기 제2형 반도체층(26) 상에는 상기 제1형 전극(31)의 상부면과 같은 레벨의 상부면을 갖는 제2형 전극(32)이 배치된다. 이때, 상기 제1형 전극(31) 및 제2형 전극(32)은 각각 제1형 상부전극 및 제1형 하부전극, 및 제2형 상부전극 및 제2형 하부전극을 포함할 수 있다. 또한, 상기 제1형 상부전극 및 제1형 하부전극과 상기 제2형 상부전극 및 제2형 하부전극 사이에는 각각 제1형 전극 연결체와 제2형 전극 연결체가 포함될 수 있다.
또한, 상기 제2형 반도체층(26) 상에는 상기 제1형 전극(31) 및 제2형 전극(32)과 같은 레벨의 상부면을 갖는 방열체층(44)이 배치된다. 이때, 상기 방열체층(44)은 방열체 연결층에 의해 상기 제2형 반도체층(26)과 접촉될 수 있다.
상기 제1형 전극(31), 상기 제2형 전극(32) 및 방열체층(44)을 제외한 상기 기판(10) 상에는 상기 전극들(31, 32)의 상부면과 같은 레벨의 상부면을 갖는 절연막(48)이 배치되며, 상기 절연막(48)은 파장변환물질을 함유할 수 있다.
이에 더하여, 상기 발광다이오드 패키지는 상기 절연막(48) 및 상기 기판(10)의 가장자리부를 관통하는 다수 개의 관통홀 내에 배치된 파장변환기둥과 상기 기판(10)의 하부면 상에 배치되는 파장변환막을 더 구비할 수 있다.
이하, 상기 본 발명의 일 실시 예에 따른 발광다이오드 패키지의 제조방법을 자세하게 서술한다.
도 2a 내지 도 2l은 본 발명의 일 실시 예에 따른 발광다이오드 패키지의 제조방법을 나타내는 단면도들이고, 상기 도 3a 내지 도 3l은 각각 도 2a 내지 도 2l 의 상부면을 도시한 평면도들이다. 이때, 상기 도 2a 내지 도 2l의 단면도들은 상기 도 3a 내지 도 3l의 절단선 I-I'를 따라 취해진 단면들에 대응된다.
도 2a 및 도 3a를 참조하면, 상기 기판(10) 상에 제1형 반도체층(22)을 형성한다. 상기 기판(10)은 투광성 재질의 기판일 수 있다. 상기 기판(10)은 Al2O3(사파이어), SiC, GaAs, InP, AlN 또는 GaN 기판일 수 있다. 바람직하게는 상기 기판(10)은 Al2O3 기판일 수 있다.
상기 제1형 반도체층(22)이 형성되는 기판(10)의 상부면은 평평한 형상의 표면을 가질 수 있으며, 상기 기판(10)의 하부면은 평평한 형상 또는 다수개의 홈들이 구비되어 요철형상의 표면을 가질 수 있다. 상기 기판(10)의 하부면이 요철형상의 표면을 가지는 경우, 상기 발광구조체(S)를 플립칩 형태로 실장될 때, 전반사를 방지할 수 있어 외부양자효율이 향상될 수 있다.
상기 제1형 반도체층(22)은 제1형 불순물 예를 들어, n형 불순물이 주입된 Ⅲ-Ⅴ족 화합물 반도체층 또는 Ⅱ-Ⅵ족 화합물 반도체층일 수 있다. 구체적으로, 상기 제1형 반도체층(22)은 GaN층, GaAs층 또는 InGaAs층일 수 있다.
상기 기판(10)과 제1형 반도체층(22) 사이에는 상기 기판(10)과 제1형 반도체층(22) 간의 격자결함을 감소시키기 위한 버퍼층(미도시)이 더 배치될 수 있다. 상기 버퍼층은 AlN층, InP층 또는 GaN층일 수 있다.
상기 제1형 반도체층(22) 상에 활성층(24)을 형성할 수 있다. 상기 활성층(24)은 양자점 구조 또는 다중양자우물 구조(Multi Quantum Well Structure)를 가질 수 있다.
상기 활성층(24) 상에 제2형 반도체층(26)을 형성할 수 있다. 상기 제2형 반도체층(26)은 제2형 불순물 즉, p형 불순물이 주입된 Ⅲ-Ⅴ화합물 반도체층 또는 Ⅱ-Ⅵ 화합물 반도체층일 수 있다. 구체적으로, 상기 제2형 반도체층(26)은 GaN층, GaAs층 또는 InGaAs층일 수 있다.
상기 제2형 반도체층(26) 상에 반사층(28)을 형성할 수 있다. 상기 반사층(28)은 Ag층 또는 Al층일 있다. 또한, 상기 제2형 반도체층(26)과 상기 반사층(28) 사이에는 투명도전막이 더 구비될 수 있다. 상기 투명도전막은 ITO, IZO 또는 AZO을 함유할 수 있다.
상기 제1형 반도체층(22), 상기 활성층(24), 상기 제2형 반도체층(26) 및 상기 반사층(28)은 MOCVD(Metal Organic Chemical Vapor Deposition) 기술 또는 MBE(Molecular Beam Epitaxy) 기술을 사용하여 형성할 수 있다.
도 2b 및 도 3b를 참조하면, 상기 제2형 반도체층(26), 상기 활성층(24), 제1형 반도체층(22) 및 반사층(28)을 차례로 패터닝하여 상기 기판(10)의 상부면의 가장자리부를 노출시키고, 상기 반사층(28), 상기 제2형 반도체층(26) 및 상기 활성층(24)의 일부를 식각하여, 상기 제1형 반도체층(22)의 상부면의 적어도 일부를 노출시킬 수 있다.
이에 따라, 상기 발광다이오드는 기판(10)의 상부면 상에 배치되되 상기 기판(10)의 상부면의 가장자리부를 노출시키는 제1형 반도체층(22), 상기 제1형 반도체층(22) 상에 배치되되 상기 제1형 반도체층(22)의 상부면의 적어도 일부를 노출 시키는 제2형 반도체층(26) 및 상기 제2형 반도체층(26) 상에 배치된 반사층(28)을 구비하는 발광구조체(S)를 구비할 수 있다.
도 2c 및 도 3c를 참조하면, 상기 제1형 반도체층(22) 및 상기 반사층(28) 상에 제1 하부 전극(31) 및 제2형 하부 전극(32)을 형성한다. 이때, 상기 제2형 하부 전극(32)은 가지 형상으로 형성될 수 있다. 다시 말해서, 상기 반사층(28) 상부면의 일측 가장자리 상에 위치하는 메인부 전극과 상기 메인부 전극으로부터 상기 반사층(28) 상부면의 중앙부분으로 연장되는 다수 개의 가지부 전극들을 구비할 수 있다.
상기와 같이 제2형 하부 전극(32)이 가지형상을 가지는 경우, 상기 발광다이오드 패키지에 전압이 인가되는 경우에 전류가 상기 제2형 반도체층(26)의 전면적에 걸쳐 원활하게 공급될 수 있으므로, 발광효율이 향상될 수 있다.
상기 하부 전극들(31,32)은 이종 화합물 및 금속에 대하여 오믹접합(ohmic contact) 특성과 접착성이 좋으며, 전기적, 열적 확산을 막는 확산방지기능의 전기전도성 물질층일 수 있다. 일 예로서, 상기 하부 전극들(31,32)은 Cr, Ni 또는 Ti 중 어느 하나와, Au, Al, Cu, Mo, W, Ag, Sn 또는 Pd 중 어느 하나의 혼합층일 수 있다.
이때, 상기 반사층(28)이 생략되는 경우, 상기 제2형 하부 전극(32)은 제2형 반도체층(26) 상에 형성될 수 있다.
도 2d 및 도 3d를 참조하면, 상기 제1 하부 전극(31), 상기 제2형 하부 전극(32)의 메인부 전극 및 상기 반사층(28)의 상기 제2형 하부 전극(32)의 가지부 전극에 인접하여 노출된 영역들을 노출시키는 포토레지스트 패턴(29)을 형성한다.
도 2e 및 도 3e를 참조하면, 상기 포토레지스트 패턴(29)에 의해 노출된 영역들 상에 접착층(30)을 형성한다. 상기 접착층(30)은 이종 화합물 및 금속 등에 대하여 접착성이 좋으며, 전기적, 열적 확산을 막는 확산방지기능의 물질층일 수 있다. 일 예로서, 상기 접착층(30)은 Cr, Ni 또는 Ti 중 어느 하나와, Au, Al, Cu, Mo, W, Ag, Sn 또는 Pd 중 어느 하나의 혼합층일 수 있다.
이때, 상기 접착층(30)은 상기 상기 포토레지스트 패턴(29)에 의해 노출된 영역들뿐만 아니라, 상기 포토레지스트 패턴(29) 상에 형성될 수도 있다.
상기 접착층(30) 및 하부 전극들(31,32)은 스퍼터링, 전자빔증착법, 열증착법, 펄스레이저증착법 또는 레이저분자빔증착법을 사용하여 형성할 수 있다. 그러나, 상기 접착층(30)은 생략될 수도 있다.
도 2f 및 도 3f를 참조하면, 상기 접착층(30) 상에 상기 제1 하부 전극(31), 제2형 하부 전극(32)의 메인부 전극, 및 반사층(28)과 각각 연결되는 제1 및 제2형 전극연결층들(33, 35) 및 방열체연결층(34)을 형성한다. 이때, 상기 제2형 전극연결층(35)은 상기 제2형 하부 전극(32)의 가지부 전극들과 이격하여 배치되어, 다수개의 막대형상을 가질 수 있다.
상기 전극연결층들(33, 35) 및 상기 방열체연결층(34)은 전기전도성물질 및 열전도성물질의 혼합층일 수 있다. 일 예로서, 상기 전극연결층들(33, 35) 및 상기 방열체연결층(34) Cr, Ni 또는 Ti 중 어느 하나와, Au, Al, Cu, Mo, W, Ag, Sn 또는 Pd 중 어느 하나의 혼합층일 수 있다. 상기 전극연결층들(33, 35) 및 상기 방열체연결층(34)의 재질은 서로 동일하게 구성하거나 다르게 구성할 수 있다.
상기 제1 및 제2형 전극연결층들(33, 35) 및 방열체연결층(34)은 상기 포토레지스트 패턴(29)이 형성된 영역에 마스크를 배치시키고, 증착함으로서 형성할 수 있다. 상기 증착은 스퍼터링, 전자빔증착법, 열증착법, 펄스레이저증착법 또는 레이저분자빔증착법을 사용하여 형성할 수 있다.
도 2g 및 도 3g를 참조하면, 상기 포토레지스트 패턴(29) 및 상기 포토레지스트 패턴(29) 상부면 상에 형성된 접착층(30)을 제거한다.
그 결과, 상기 제1형 반도체층(22) 및 상기 반사층(28) 상에는 각각 접착층(30)에 의해 고정된 전극연결층들(33, 35)이 위치할 수 있으며, 상기 반사층(28) 상에는 상기 제2형 전극연결층(35)과 이격하여 배치된 방열체연결층(34)이 위치할 수 있다. 이때, 상기 방열체연결층(34)은 다수개의 막대형상을 가질 수 있다.
도 2h 및 도 3h를 참조하면, 상기 전극연결층들(33, 35) 및 상기 방열체연결층(34) 사이로 노출된 상기 기판(10), 제1형 반도체층(22) 및 반사층(28) 상에 하부 절연막(36)을 형성한다. 상기 하부 절연막(48)은 상기 제1 및 제2형 반도체층들(22, 26) 간을 전기적으로 절연시킬 수 있다. 상기 하부 절연막(36)은 전기절연성 무기물 또는 유기물을 사용하여 형성할 수 있다.
상기 하부 절연막(36)은 파장변화물질을 함유할 수 있다. 상기 파장변환물질은 상기 발광구조체(S)가 자외선광을 발생시키는 경우에 적색, 녹색 및 청색 파장변환물질을 함유할 수 있으며, 상기 발광구조체(S)가 청색광을 발생시키는 경우에는 황색 파장변환물질을 함유할 수 있다. 이에 따라 최종 구조의 발광 다이오드 패키지는 백색광을 방출할 수 있다.
상기 파장변환물질은 투광성경화수지 및 형광물질을 포함할 수 있다. 상기 투광성경화수지는 실리콘 수지, 에폭시 수지, 아크릴 수지, 우레탄 수지 또는 포토레지스트일 수 있다. 상기 형광물질은 형광체, 안료 또는 염료를 포함할 수 있다. 구체적으로 상기 청색 형광물질은 Sr(PO)Cl:Eu, SrMgSiO:Eu, BaMgSiO:Eu, BaMgAlO:Eu, SrPO:Eu, SrSiAlON:Eu등의 형광체 또는 감청(Fe4[Fe(CN)6]3), 코발트 블루(CoO-Al2O3)등의 안료일 수 있다.
상기 녹색 형광물질은 BaSiO:Eu, SrSiO:Eu, SrAlO:Eu, SrAlO:Eu, SrGaS:Eu, SrSiAlON:Eu, (Ca,Sr,Ba)SiNO:Eu, YSiON:Tb, YSiON:Tb, GdSiON:Tn의 형광체, 또는 산화크롬(Cr2O3), 수산화 크롬(Cr2O(OH)4), 염기성 초산구리(Cu(C2H3O2)-2Cu(OH)2), 코발트 그린(Cr2O3-Al2O3-CoO)등의 안료일 수 있다.
상기 적색 형광물질은 황화물계, 질화물계의 형광체 또는 산화철(Fe2O3), 사산화 납(Pb3O4), 황화수은(HgS)등의 안료일 수 있다. 구체적으로, 상기 황화물계 형광체는 SrS:Eu 또는 CaS:Eu일 수 있으며, 상기 질화물계 형광체는 SrSiN:Eu, CaSiN:Eu, CaAlSiN, (Ca,Sr,Ba)SiN:Eu, LaSiN:Eu 또는 Sr-α-SiAlON일 수 있다.
상기 황색 형광물질은 YAG계(yttrium aluminum garnet), 실리케이트계의 형광체 또는 크롬산 납(PbCrO4), 크롬산 아연(ZnCrO4), 황화-카드뮴-황화아연(CdS-ZnS)등의 안료일 수 있다. 구체적으로, 상기 YAG계 형광체는 YAG:Ce, TbYAG:Ce, GdYAG:Ce 또는 GdTbYAG:Ce일 수 있으며, 상기 실리케이트계 형광체는 메틸실리케이트, 에틸 실리케이트, 마그네슘알루미늄 실리케이트 또는 알루미늄 실리케이트일 수 있다.
상기 절연막(36)은 스퍼터링, 전자빔증착법, 열증착법, 펄스레이저증착법, 레이저분자빔증착법, 스프레이 코팅법, 딥코팅법, 블레이드 코팅법 또는 스핀 코팅법을 사용하여 형성할 수 있다.
상기 하부 절연막(36)은 상기 반사층(28)에 전반사되지 못하여 유출된 광이나 하부로 방출되는 광을 다른 파장광으로 변환시켜줄 수 있다.
도 2i 및 도 3i를 참조하면, 상기 하부 절연막(36) 상에 상부 절연막(48)을 형성할 수 있다. 상기 상부 절연막(48)은 파장변환물질을 함유할 수 있다. 상기 파장변환물질은 상술한 하부 절연막(36) 내에 함유된 파장변환물질과 동일할 수 있다. 상기 상부 절연막은(48)은 포토 리소그라피법 및 습식코팅법을 사용하여 형성할 수 있다.
도 2j 및 도 3j를 참조하면, 상기 하부절연막(48)이 형성된 영역 외의 상기 제1, 제2형 전극연결층들(33, 35) 및 방열체연결층(34) 상에 각각 제1, 제2형 상부 전극(42, 46) 및 방열체층(44)을 형성하고, 상부면을 평탄화시켜, 상기 상부 절연막(28), 제1, 제2형 전극연결층들(33, 35) 및 방열체연결층(34)의 상부면 레벨을 같도록 형성할 수 있다.
상기 상부 전극들(42, 46)은 열전도성 물질 및 전기전도성 물질을 포함할 수 있다. 일 예로서, 상기 상부 전극들(42, 46)은 Cr, Ni 또는 Ti 중 어느 하나와, Au, Al, Cu, Mo, W, Ag, Sn 또는 Pd 중 어느 하나의 혼합층일 수 있다.
상기 방열체층(44)은 열전도성물질 및 전기전도성물질을 포함할 수 있다. 일 예로서, 상기 방열체층(44)은 Cr, Ni 또는 Ti 중 어느 하나와, Al, Au, Cu, Mo, W, Ag, Sn 또는 Pd의 단독층 또는 이들의 혼합층일 수 있다.
이때, 상기 상부 전극들(42, 46)과 상기 방열체층(44)의 표면에는 숄더에 잘 젖는 전기전도성 물질이 형성될 수 있다. 상기 숄더에 잘 젖는 전기전도성 물질은 SnBi, PbSn, SnAgCu, SnAgCuBi, AuSn, Sn 또는 In일 수 있다.
상기 방열체층(44)은 방열체연결층(34)에 의해 상기 발광구조체들(S)과 열적으로 접속되어 상기 발광구조체들(S)로부터 발생되는 열을 전달받을 수 있다. 이에 따라, 상기 발광구조체들(S)에서 발생되는 열이 외부로 빠르게 방출될 수 있다.
상기 상부 전극들(42, 46) 및 방열체층(44)은 진공증착법 또는 도금방식을 이용하여 형성할 수 있다.
도 2k 및 도 3k를 참조하면, 상기 절연막(36, 48) 및 상기 기판(10)의 가장자리부를 관통하는 파장변환기둥(52)을 형성한다.
상기 파장변환기둥(52)은 절연막(36, 48) 및 상기 기판(10)의 가장자리부를 관통하는 다수 개의 관통홀들을 형성하고, 상기 관통홀들에 액체상태의 파장변환물질을 인입시켜 형성할 수 있다. 이때, 상기 액체상태의 파장변환물질은 모세관현상에 의해 상기 관통홀들 내에 채워질 수 있다.
상기 관통홀들은 레이저드릴 또는 에칭공정을 이용하여 형성할 수 있다. 상기 파장변환기둥(52)은 상술한 절연막(36, 48) 내에 함유된 파장변환물질과 동일한 물질을 사용하여 형성할 수 있다.
도 2l 및 도 3l를 참조하면, 상기 기판(10)의 하부면 상에 파장변환막(54)을 형성한다. 상기 파장변환막(54)은 습식코팅공정을 이용하여 형성할 수 있다. 상기 파장변환막(54)은 상술한 파장변환기둥(52)과 동일한 물질을 사용하여 형성할 수 있다.
상술한 바와 같이 제조된 발광다이오드는 플립되어 인쇄회로기판(PCB)이나 기판 상의 본딩패드들과 접속될 수 있다. 이때, 상기 본딩패드들는 상기 단위 발광다이오드의 상부 전극들(42, 46) 및 방열체층(44)과 전기적으로 접속될 수 있다.
상술한 바와 같이 본 발명에 따른 발광다이오드 패키지는 상기 제1형 반도체층 또는 제2형 반도체층과 직접적으로 접촉하는 방열체층을 구비함으로써 상기 발광구조체로부터 발생되는 열을 외부로 빠르게 방출시킬 수 있으므로, 발열에 의한 신뢰성 저하에 따른 수명단축과 같은 문제점이 해결될 수 있다.
또한, 상기 제2형 반도체층과 직접적으로 접촉하는 제2형 하부 전극은 가지형상을 가짐으로써 전류흐름을 원활하게 하기 때문에 발광효율의 향상을 도모할 수 있다.
이에 더하여, 발광구조체의 측부에 위치하는 파장변환기둥 및 하부에 위치하는 파장변환막을 팹 공정을 통해 제조할 수 있으므로, 발광다이오드 제조시간이 절감되고, 대량생산이 가능해질 수 있다.
더불어, 기판(10)을 패키지의 뼈대인 프레임으로 이용하고, 기판 혹은 웨이퍼 상태에서 모든 공정을 진행할 수 있으므로 웨이퍼 레벨 발광다이오드 패키지를 구현할 수 있다. 이에 따라, 제조비용 절감을 꾀할 수 있다.
도 4a 내지 도 4i는 본 발명의 다른 실시 예에 따른 발광다이오드 패키지의 제조방법을 나타내는 단면도들이고, 상기 도 5a 내지 도 5i는 각각 도 4a 내지 도 4i의 상부면을 도시한 평면도들이다. 이때, 상기 도 4a 내지 도 4i의 단면도들은 상기 도 5a 내지 도 5i의 절단선 Ⅱ-Ⅱ'를 따라 취해진 단면들에 대응된다. 후술하는 것을 제외하고는 상술한 도 2a 내지 도 2l, 및 도 3a 내지 도 3l을 참조하여 설명한 발광다이오드 패키지와 동일하다.
도 4a 및 도 5a를 참조하면, 기판(10) 상에 차례로 배치된 제1형 반도체층(22), 활성층(24), 제2형 반도체층(26) 및 반사층(28)을 패터닝하여 상기 기판(10)의 상부면의 가장자리부를 노출시키고, 상기 반사층(28), 제2형 반도체층 및 반사층(28)의 일부를 패터닝하여, 상기 제1형 반도체층(22)의 상부면의 적어도 일부를 노출시킬 수 있다.
이때, 상기 활성층(24), 제2형 반도체층(26) 및 반사층(28)은 가지형상을 가지도록 패터닝할 수 있다. 다시 말해서, 상기 가지형상은 상기 제1형 반도체층(22)의 상부면 중앙부에 위치하는 메인부와 상기 메인부로부터 상기 제2형 반도체층(22)의 양측 가장자리면으로 연장되는 다수개의 가지부들 구비할 수 있다.
도 4b 및 도 5b를 참조하면, 상기 노출된 제1형 반도체층(22) 상에 상기 제1형 반도체층(22)의 상부면 레벨보다 낮은 레벨을 갖는 하부전극(31)을 형성한다. 상기 하부전극(31)은 가지형상을 가질 수 있다.
다시 말해서, 상기 하부전극(31)은 상기 제1형 반도체층(22) 상의 양측 가장자리면 상에 위치하는 메인부 전극들과 상기 메인부 전극들의 각각으로부터 상기 활성층(24), 제2형 반도체층(26) 및 반사층(28)의 가지부들 사이로 연장되는 다수 개의 가지부 전극들을 구비할 수 있다. 이때, 상기 하부전극(31)은 상기 제1형 반도체층(22)의 상부면 레벨보다 낮은 레벨로 형성함으로써 상기 활성층(24), 제2형 반도체층(26) 및 반사층(28)과 이격될 수 있다.
상기와 같이 하부전극들(31, 32)이 가지형상을 가지는 경우에 전류확산에 도움을 주기 때문에 발광효율의 향상을 도모할 수 있다. 더욱이, 상기 제1형 반도체층(22)이 n형 반도체층인 경우에, 전류 흐름 특성이 나쁜 n형 반도체층의 전류 흐름 특성을 향상시켜줄 수 있다. 이에 따라, 발광다이오드의 발광효율을 향상시켜 줄 수 있다.
도 4c 및 도 5c를 참조하면, 상기 하부전극(31)의 메인부 전극 및 상기 반사층(28)의 상기 반사층(28)의 상기 하부전극(31)의 가지부 전극들에 인접하여 노출된 영역들을 노출시키는 포토레지스트 패턴(29)을 형성할 수 있다.
도 4d 및 도 5d를 참조하면, 상기 포토레지스트 패턴(29)에 의해 노출된 영역들 상에 접착층(30)을 형성하고, 상기 접착층(30) 상에 상기 제1 및 제2형 하부 전극들(31, 32), 및 반사체층(28)과 각각 연결되는 제1 및 제2형 전극연결층들(33, 35) 및 방열체연결층(34)을 형성한다.
도 4e 및 도 5e를 참조하면, 상기 포토레지스트 패턴(29) 및 상기 포토레지스트 패턴(29) 상에 형성된 접착층(30)을 제거한다.
그 결과, 상기 제1형 반도체층(22) 및 상기 반사층(28) 상에는 각각 접착층(30)에 의해 고정된 전극연결층(33)이 위치할 수 있으며, 상기 제2형 반도체층(26) 상에는 상기 제2형 전극연결층(35)과 이격하여 배치된 방열체연결층(34)이 위치할 수 있다.
도 4f 및 도 5f를 참조하면, 상기 전극연결층들(33, 35) 및 상기 방열체연결층(34) 사이로 노출된 상기 기판(10), 제1형 하부전극(31) 및 제2형 하부전극(32) 상에 하부 절연막(36)을 형성한다.
도 4g 및 도 5g를 참조하면, 상기 전극연결층들(33, 35) 및 방열체연결층(34)이 배치된 영역을 제외한 영역의 상기 하부 절연막(36) 상에 상부 절연막(48)을 형성할 수 있다. 이때, 상기 상부 절연막(48)은 상기 방열체연결층(34)의 주변영역까지 노출되도록 형성할 수 있다.
도 4h 및 도 5h를 참조하면, 상기 상부 절연막(48)이 형성된 영역 외의 상기 제1 및 제2형 전극연결층들(33, 35), 및 주변영역을 포함하는 방열체연결층(34) 상에 각각 제1 및 제2형 상부 전극(42, 46), 및 방열체층(44)을 형성할 수 있다.
도 4i 및 도 5i를 참조하면, 상기 절연막들(36, 48) 및 상기 기판(10)의 가장자리부를 관통하는 파장변환기둥(52)을 형성하고, 상기 기판(10)의 하부면 상에 파장변환막(54)을 형성한다. 상술한 바와 같이 제조된 발광다이오드 패키지는 플립되어 인쇄회로기판(PCB)이나 기판 상의 본딩패드들과 전기적으로 접속될 수 있다. 이때, 상기 방열체층(44)은 방열특성을 가짐과 동시에 전극역할을 수행할 수도 있다.
도 6a 내지 도 6d는 본 발명의 다른 실시 예에 따른 상부 전극들 및 방열체층의 구조를 도시한 평면도들이다. 이때, 상기 상부 전극들 및 방열체층의 하부에 배치된 각각의 전극연결층들/하부 전극들 및 방열체연결층은 상기 상부 전극들 및 방열체층의 구조 및 형상에 대응하여 구조 및 형상이 변화될 수 있다.
도 6a 내지 도 6d를 참조하면, 제1 상부 전극(42) 및 제2형 상부 전극(46)은 상기 방열체층(44)을 사이에 두고 양측부에 대향되어 배치될 수 있다. 이때, 상기 제1 상부 전극(42) 및 제2형 상부 전극(46)은 상기 방열체층(44)과 수평한 방향으로 배치되거나(도 6a), 대각선 방향으로 배치될 수 있다(도 6b). 이때, 상기 제1 상부 전극(42) 및 제2형 상부 전극(46) 각각은 단일 전극으로 구성되거나, 다수개의 전극 구조체들(42a, 42b, 46a, 46b)로 구성될 수 있다.
한편, 상기 방열체층(44)은 상기 제1 상부 전극(42)과 접촉하여 배치되거나(도 6c), 상기 제2형 상부 전극(46)과 접촉하여 배치될 수도 있다(도 6d).
이상, 본 발명을 바람직한 실시 예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시 예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.
도 1은 본 발명에 따른 발광다이오드 패키지를 도시한 단면도이다.
도 2a 내지 도 2l은 본 발명의 일 실시 예에 따른 발광다이오드 패키지의 제조방법을 나타내는 단면도들이다.
도 3a 내지 도 3l은 각각 도 2a 내지 도 2l의 상부면을 도시한 평면도들이다.
도 4a 내지 도 4i는 본 발명의 다른 실시 예에 따른 발광다이오드 패키지의 제조방법을 나타내는 단면도들이다.
도 5a 내지 도 5i는 각각 도 4a 내지 도 4i의 상부면을 도시한 평면도들이다.
도 6a 내지 도 6d는 본 발명의 다른 실시 예에 따른 상부 전극들 및 방열체층의 구조를 도시한 평면도들이다.

Claims (17)

  1. 기판의 상부면 상에 배치되되 상기 기판의 상부면의 가장자리부를 노출시키는 제1형 반도체층, 및 상기 제1형 반도체층 상에 배치되되 상기 제1형 반도체층의 상부면의 적어도 일부를 노출시키는 제2형 반도체층을 구비하는 발광구조체;
    상기 제1형 반도체층 상에 배치된 제1형 전극 및 상기 제2형 반도체층 상에 배치되되 상기 제1형 전극의 상부면과 같은 레벨의 상부면을 갖는 제2형 전극;
    상기 제2형 반도체층 상에 배치되되, 상기 전극들의 상부면과 같은 레벨의 상부면을 갖는 방열체층; 및
    상기 제1형 전극, 상기 제2형 전극 및 상기 방열체층을 제외한 상기 기판 상에 배치되고 상기 전극들 및 상기 방열체층의 상부면과 같은 레벨의 상부면을 갖는 절연막을 포함하는 발광다이오드 패키지.
  2. 제1항에 있어서,
    상기 제1형 전극은 제1형 상부전극 및 제1형 하부전극을 구비하고,
    상기 제1형 하부전극은 상기 제1형 반도체층 상의 양측 가장자리면 상에 위치하는 메인부 전극들과 상기 메인부 전극들의 각각으로부터 상기 제1형 반도체층 상부면의 중앙부분으로 연장되는 다수 개의 가지부 전극들을 구비하는 발광다이오드 패키지.
  3. 제2항에 있어서,
    상기 제2형 반도체층은 상기 제1형 전극과 이격되되 상기 제1형 반도체층의 중앙부분에 위치하는 메인부 반도체들과 상기 메인부 반도체들로부터 상기 제1형 하부전극의 가지부 전극들 사이로 연장되는 다수 개의 가지부 반도체들을 구비하는 발광다이오드 패키지.
  4. 제2항에 있어서,
    상기 제1형 상부전극 및 제1형 하부전극의 메인부 전극 사이에 배치되는 제1형 전극 연결체층을 더 포함하는 발광다이오드 패키지.
  5. 제4항에 있어서,
    상기 제1형 전극 연결체층은 Cr, Ni 또는 Ti 중 어느 하나와, Au, Al, Cu, Mo, W, Ag, Sn 또는 Pd 중 어느 하나의 혼합층인 발광다이오드 패키지.
  6. 제1항에 있어서,
    상기 제2형 전극은 제2형 상부전극 및 제2형 하부전극을 구비하고,
    상기 제2형 하부전극은 상기 제2형 반도체층의 일측 가장자리 상에 위치하는 메인부 전극과 상기 메인부 전극으로부터 상기 제2형 반도체층 상부면의 중앙부분으로 연장되는 다수 개의 가지부 전극들을 구비하는 발광다이오드 패키지.
  7. 제6에 있어서,
    상기 제2형 상부전극 및 제2형 하부전극의 메인부 전극 사이에 배치되는 제2형 전극 연결체층을 더 포함하는 발광다이오드 패키지.
  8. 제7항에 있어서,
    상기 제2형 전극 연결체층은 상기 가지부 전극들과 이격하여 배치되며, 다수개의 막대형상을 가지는 것을 특징으로 하는 발광다이오드 패키지.
  9. 제8항에 있어서,
    상기 제2형 전극 연결체층은 Cr, Ni 또는 Ti 중 어느 하나와, Au, Al, Cu, Mo, W, Ag, Sn 또는 Pd 중 어느 하나의 혼합층인 발광다이오드 패키지.
  10. 제1항에 있어서,
    상기 제2형 반도체층과 상기 방열체층 사이에 배치된 방열체 연결층을 더 구비하는 발광다이오드 패키지.
  11. 제10항에 있어서,
    상기 방열체연결층은 Cr, Ni 또는 Ti 중 어느 하나와, Au, Al, Cu, Mo, W, Ag, Sn 또는 Pd 중 어느 하나의 혼합층인 발광다이오드 패키지.
  12. 제1항에 있어서,
    상기 절연막 및 상기 기판의 가장자리부를 관통하는 다수 개의 관통홀 내에 배치된 파장변환기둥; 및
    상기 기판의 하부면 상에 배치된 파장변환막을 더 포함하는 발광다이오드 패키지.
  13. 제12항에 있어서,
    상기 절연막은 파장변환물질을 함유하는 발광다이오드 패키지.
  14. 제1항에 있어서,
    상기 제2형 반도체층과 상기 방열체층 사이에 배치되는 반사층을 더 포함하는 발광다이오드 패키지.
  15. 제14항에 있어서,
    상기 반사층은 Ag층 또는 Al층인 발광다이오드 패키지.
  16. 제14항에 있어서,
    상기 제2형 반도체층과 상기 반사층 사이에 배치되는 투명도전막을 더 포함하는 발광다이오드 패키지.
  17. 제16항에 있어서,
    상기 투명도전막은 ITO, IZO 또는 AZO를 함유하는 발광다이오드 패키지.
KR1020090068694A 2009-07-28 2009-07-28 웨이퍼 레벨 발광다이오드 패키지 KR101070974B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090068694A KR101070974B1 (ko) 2009-07-28 2009-07-28 웨이퍼 레벨 발광다이오드 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090068694A KR101070974B1 (ko) 2009-07-28 2009-07-28 웨이퍼 레벨 발광다이오드 패키지

Publications (2)

Publication Number Publication Date
KR20110011171A true KR20110011171A (ko) 2011-02-08
KR101070974B1 KR101070974B1 (ko) 2011-10-06

Family

ID=43771427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090068694A KR101070974B1 (ko) 2009-07-28 2009-07-28 웨이퍼 레벨 발광다이오드 패키지

Country Status (1)

Country Link
KR (1) KR101070974B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012108636A3 (en) * 2011-02-09 2012-10-11 Seoul Semiconductor Co., Ltd. Light emitting device having wavelength converting layer
KR101291088B1 (ko) * 2012-07-18 2013-08-01 주식회사 세미콘라이트 반도체 발광소자
KR101364246B1 (ko) * 2012-07-18 2014-02-17 주식회사 세미콘라이트 반도체 발광소자
KR101363496B1 (ko) * 2012-07-18 2014-02-17 주식회사 세미콘라이트 반도체 발광소자의 제조 방법
KR101363495B1 (ko) * 2012-07-18 2014-02-17 주식회사 세미콘라이트 반도체 발광소자
KR101371545B1 (ko) * 2012-07-30 2014-03-07 주식회사 세미콘라이트 반도체 발광소자
KR101461153B1 (ko) * 2012-08-24 2014-11-12 주식회사 씨티랩 반도체 소자 구조물을 제조하는 방법
US9466768B2 (en) 2012-01-13 2016-10-11 Semicon Light Co., Ltd. Semiconductor light emitting device with a light-reflecting face

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI294694B (en) 2005-06-14 2008-03-11 Ind Tech Res Inst Led wafer-level chip scale packaging
US9196799B2 (en) 2007-01-22 2015-11-24 Cree, Inc. LED chips having fluorescent substrates with microholes and methods for fabricating
US9634191B2 (en) 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012108636A3 (en) * 2011-02-09 2012-10-11 Seoul Semiconductor Co., Ltd. Light emitting device having wavelength converting layer
US9112121B2 (en) 2011-02-09 2015-08-18 Seoul Semiconductor Co., Ltd. Light emitting device having wavelength converting layer
EP2673812A4 (en) * 2011-02-09 2016-06-22 Seoul Semiconductor Co Ltd LIGHT-EMITTING DEVICE WITH WAVELENGTH LENGTH LAYER
US9450155B2 (en) 2011-02-09 2016-09-20 Seoul Semiconductor Co., Ltd. Light emitting device having wavelength converting layer
US9466768B2 (en) 2012-01-13 2016-10-11 Semicon Light Co., Ltd. Semiconductor light emitting device with a light-reflecting face
KR101291088B1 (ko) * 2012-07-18 2013-08-01 주식회사 세미콘라이트 반도체 발광소자
KR101364246B1 (ko) * 2012-07-18 2014-02-17 주식회사 세미콘라이트 반도체 발광소자
KR101363496B1 (ko) * 2012-07-18 2014-02-17 주식회사 세미콘라이트 반도체 발광소자의 제조 방법
KR101363495B1 (ko) * 2012-07-18 2014-02-17 주식회사 세미콘라이트 반도체 발광소자
KR101371545B1 (ko) * 2012-07-30 2014-03-07 주식회사 세미콘라이트 반도체 발광소자
KR101461153B1 (ko) * 2012-08-24 2014-11-12 주식회사 씨티랩 반도체 소자 구조물을 제조하는 방법

Also Published As

Publication number Publication date
KR101070974B1 (ko) 2011-10-06

Similar Documents

Publication Publication Date Title
US8154040B2 (en) Light-emitting diode arrangement and method for producing the same
KR101070974B1 (ko) 웨이퍼 레벨 발광다이오드 패키지
KR101427547B1 (ko) 발광 장치, 발광 모듈 및 발광 장치의 제조 방법
US9240433B2 (en) Light emitting device
JP5923329B2 (ja) 発光素子及びこれを含む照明装置
US20150303355A1 (en) Semiconductor light emitting device and method for manufacturing same
US10217918B2 (en) Light-emitting element package
CN110854251B (zh) 发光二极管
KR20190031094A (ko) 발광소자 패키지 및 이를 포함하는 조명장치
US9153622B2 (en) Series of light emitting regions with an intermediate pad
JP2006324667A (ja) 発光素子パッケージ及びその製造方法
JP6964345B2 (ja) 発光素子パッケージ及び光源装置
KR20120134338A (ko) 발광 소자
KR20190001188A (ko) 발광소자 패키지 및 광원 장치
EP3471156B1 (en) Light-emitting device package
US8648375B2 (en) Semiconductor light emitting device and light emitting module
US20120138995A1 (en) Light emitting device
KR102008276B1 (ko) 발광 소자 및 그 제조방법
KR101021416B1 (ko) 파장변환기둥들을 구비하는 발광다이오드 및 이의 제조방법
KR100670929B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR100646635B1 (ko) 복수 셀의 단일 발광 소자 및 이의 제조 방법
US11101411B2 (en) Solid-state light emitting devices including light emitting diodes in package structures
KR20140146354A (ko) 반도체 발광 장치 및 반도체 발광소자 패키지
KR102577887B1 (ko) 발광소자 패키지
KR20160032429A (ko) 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140829

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150828

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160906

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170823

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180828

Year of fee payment: 8