JP2006324667A - 発光素子パッケージ及びその製造方法 - Google Patents

発光素子パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2006324667A
JP2006324667A JP2006137259A JP2006137259A JP2006324667A JP 2006324667 A JP2006324667 A JP 2006324667A JP 2006137259 A JP2006137259 A JP 2006137259A JP 2006137259 A JP2006137259 A JP 2006137259A JP 2006324667 A JP2006324667 A JP 2006324667A
Authority
JP
Japan
Prior art keywords
light emitting
emitting device
conductive
light
device package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006137259A
Other languages
English (en)
Other versions
JP4664861B2 (ja
Inventor
Geun-Ho Kim
根浩 金
Seung Yeob Lee
承▲ヨップ▼ 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
LG Innotek Co Ltd
Original Assignee
LG Electronics Inc
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc, LG Innotek Co Ltd filed Critical LG Electronics Inc
Publication of JP2006324667A publication Critical patent/JP2006324667A/ja
Application granted granted Critical
Publication of JP4664861B2 publication Critical patent/JP4664861B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material

Abstract

【課題】
発光素子パッケージ及びその製造方法を提供する。
【解決手段】
ワイヤボンディングを使用せず発光素子を他の素子と電気的に連結することにより、ワイヤボンディングのための空間を縮められてパッケージのサイズを減少することができる。
また、本発明は導電性インターコネクション部を用いて、発光素子にワイヤが存在しなくて、蛍光体の均一な塗布が容易であり、垂直発光光を吸収する面積を縮めて素子の光抽出を向上させることができる。
【選択図】図４

Description

本発明は発光素子パッケージ及びその製造方法に関する。
一般に、発光素子は基本的にｐ型とｎ型半導体の接合よりなっており、電圧を印加すれば電子と正孔の結合により半導体のバンドギャップに該当するエネルギーを光の形態に放出する一種の光電子素子(Optoelectronic device)である。
前記発光素子から出力される光の量は素子に流れる電流に比例して増加する。
このような発光素子は電力消費が少なく、公害物質を使用せず、色再現性に優れ寿命が数万時間以上に延び、安全性に優れた長所から研究が盛んである。
直接遷移型化合物半導体の３〜５族化合物または２〜６族化合物半導体物質を用いた発光ダイオードやレーザダイオードのような発光素子は薄膜成長技術及び素子材料の開発により赤色、緑色、青色及び紫外線など多様な色を具現することができる。
そして、発光素子は蛍光物質を用いたり光を組み合わせて高効率の白色光源の具現が可能である。
このような技術の発達に背負って発光素子はディスプレイ用素子だけではなく、光通信手段の送信モジュール、ＬＣＤ(Liquid Crystal Display)のバックライト、蛍光灯や白熱電球に置き換えられる照明装置、電光板、交通信号灯、自動車計器盤など多くの分野で使用されている。
一方、発光素子のうち赤色または赤外線発光素子は使用する基板がｎ型である場合、基板上部面にｎ型層、活性層、ｐ型層が順次に積層され、基板の下部面にｎ型電極層が形成され、前記ｐ型層の上面にはｐ型電極層が形成される。
前記赤色発光素子はｎ型電極層とｐ型電極層との間に順方向電圧が印加されればｎ型層を通じて電子が活性層に注入され、ｐ型層を通じて正孔が活性層に注入される。
この際、前記活性層に注入された電子と正孔は互いに再結合しつつ活性層のバンドギャップまたはエネルギーレベル差に該当する光を発光するようになる。
前述したように赤色または赤外線発光素子はｐ型電極層とｎ型電極層が基板に対向している構造である。
これによりサブマウント(Submount)やＰＣＢ(Printed Circuit Board)に接触して他の素子と電気的に連結されるためには、従来は少なくとも一つの電極はワイヤボンディングすべきであった。
従って、サブマウントやＰＣＢ基板にワイヤボンディングのための一定空間を設けるべきなのでパッケージサイズが増加し、ワイヤのショート(Short)や断線によってパッケージの信頼性が低下した。
このような従来の技術を図１を参照して説明する。
図１は従来のワイヤボンディングを用いた発光素子パッケージの断面図であって、基板１００の上面に第１導電性パッド１１０及び第２導電性パッド１１１が相互離隔され形成されている。
そして、前記第１導電性パッド１１０の上面に発光素子１２０の下面に形成された第２電極層１２３がボンディングされており、前記発光素子１２０の上面に形成された第１電極層１２２と第２導電性パッド１１１がワイヤボンディングされ電気的に連結されている。
前記基板１００はシリコン(Si)やセラミックで製作したサブマウントを使用したり、ＰＣＢを使用する。
前記第１導電性パッド１１０は前記基板１００の上面に形成される。
そして、 前記第１導電性パッド１１０は前記発光素子１２０の下面に形成される第２電極層１２３と同じ極性を有する。
例えば、前記発光素子１２０の下面に形成される第２電極層１２３がｎ型なら第１導電性パッド１１０はｎ型であり、発光素子１２０の下面に形成される第２電極層１２３がｐ型であれば第１導電性パッド１１０はｐ型になる。
前記第２導電性パッド１１１は前記第１導電性パッド１１０と離隔されるよう前記基板１００の上面に形成される。
前記発光素子１２０は前記第１導電性パッド１１０の上面にボンディングされる。
図２は従来の技術により発光素子をアレイしてパッケージングした状態の断面図であって、発光素子パッケージの基板１００の上部に複数個の導電性パッド１１２a、１１２b、１１２ｃ、１１２ｄ、１１２ｅ、１１２ｆが形成されている。
そして、赤色発光素子１３０の下部電極１３１は導電性パッド１１２aの上部に導電性接着剤１３５でボンディングされており、前記赤色発光素子１３０の上部電極１３２は他の導電性パッド１１２ｂとワイヤボンディングされている。
また、緑色発光素子１４０は前記基板１００に接着剤１４５で接合されており、前記緑色発光素子１４０の上部の二つの電極１４１、１４２は二つの導電性パッド１１２ｃ、１１２ｄにワイヤボンディングされている。
さらに、青色発光素子１５０も前記基板１００に接着剤１５５で接合されており、前記青色発光素子１５０の上部の二つの電極１５１、１５２は二つの導電性パッド１１２ｅ、１１２ｆにワイヤボンディングされている。
このような発光素子パッケージは赤色、緑色と青色発光素子を基板に実装して、白色光を放出するパッケージを具現するが、ワイヤボンディングを多数回行なうようになる。
前述したように従来の技術の発光素子パッケージは発光素子をワイヤボンディングするための空間がさらに必要とするようになってパッケージサイズが大きくなる短所があった。
また、ボンディングされたワイヤが短絡される場合や断線する場合があるため、素子間の連結において信頼性が低下する。
また、ワイヤボンディングを施す場合は大量生産に不向きである。
一方、白色発光ダイオードを製造する方法は２種類に大別される。第１に、単一チップ形態の方法であって青色ＬＥＤチップまたはＵＶ ＬＥＤチップ上に蛍光物質を結合して白色を得る方法であり、第２に、マルチチップ形態であって２ないし３のＬＥＤチップを互いに組み合わせて白色を得る方法である。この際、単一チップ形態を用いる場合、製作された発光ダイオード上に蛍光体を塗布することが必須に求められる。
図３ａ及び図３ｂは従来の技術による発光素子パッケージに蛍光体が塗布された状態を概略的に示した断面図であって、ｐ型層１５７と活性層１５６とｎ型層１５５とこの順次に積層された発光ダイオードがｐ-オーミック接触金属層１６２を介しサブマウント１６０に接合されており、前記ｎ型層１５５の上部にはｎ-オーミック接触金属層１６３が形成されている。
ここで、前記ｎ-オーミック接触金属層１６３には発光ダイオードに電流を提供するためのワイヤ１５９がボンディングされている。
この際、図３ａ及び図３ｂのように、蛍光体は発光ダイオードとワイヤ１５９の一部を包みながら塗布される。
一般に、蛍光体薄膜を形成するためには塗布する素子の上部に凹凸部分のないのが望ましいが、前述した従来の技術の図３ａ及び図３ｂのような発光素子パッケージは発光ダイオードの上部にワイヤがボンディングされていて、ワイヤに損傷を与えず蛍光体を塗布するのが容易でない。
また、ワイヤボンディングするためにはボンディングパッドのパターン面積を考慮して素子を製作するが、このようなボンディングパッドとワイヤで構成されるワイヤボンディング部を発光ダイオードの上部に配置されれば、垂直発光面積を遮るようになる短所がある。
すなわち、ワイヤボンディングのためには約０．１×０．１ｍｍ２の面積が求められるが、０．３×０．３ｍｍ２チップでは発光面積の１/９との面積を遮るようになる。
さらに、高出力発光ダイオードに行くほどチップ全面積を大きく製作する傾向であり、必要に応じては電気的抵抗を減らすためにオーミック金属パッドの数を増加させることもできる。
勿論、高出力発光ダイオードは高い電流で駆動されるため熱蓄積を防ぐためには直列抵抗が小さくなるべきであり、またオーミック接触金属の厚さを厚くすることによって電圧降下を防止して発光効率を向上させることができる。
しかし、金属を厚く蒸着するのに限界があるのみならず、オーミック接触金属内における電圧降下による発光ダイオードの性能低下を防止するためには発光ダイオードの上部に配置されるワイヤボンディングパッド面積が増加するので、結局発光ダイオードの垂直発光面積を減少させるようになる問題点が発生する。
本発明は前述した問題点を解決するための案出されたもので、その目的は、ワイヤボンディングを使用せず発光素子を他の素子と電気的に連結することにより、ワイヤボンディングのための空間を縮められてパッケージのサイズを縮めることができ、ワイヤボンディングにより招かれる断線や短絡を防止してパッケージの信頼性を向上させられる発光素子パッケージ及びその製造方法を提供するところにある。
本発明の他の目的は、発光素子が実装された基板に光透過用物質膜がコーティングされ、発光素子を保護できる追加のパッシベーション(Passivation)膜を必要とせず、ワイヤボンディングを必要としなくて製造コストを節減することができ、大量生産の可能な発光素子パッケージ及びその製造方法を提供するところにある。
本発明のさらに他の目的は、導電性インターコネクション部を用いて、発光素子にワイヤが存在しなくて、蛍光体の均一な塗布が容易であり、垂直発光光を吸収する面積を縮めて素子の光抽出を向上させられる発光素子パッケージ及びその製造方法を提供するところにある。
前述した本発明の目的を達成するための望ましい第１様態は、導電性パッドが上部に形成された基板と、前記基板に実装され、上部及び下部の少なくとも一つに電極パッドが形成されている発光素子と、前記導電性パッドの一部及び前記発光素子の上部に形成された電極パッドの一部を露出させ、前記導電性パッド及び発光素子を包んでいる光透過用物質膜と、前記導電性パッドの露出された一部から前記発光素子の電極パッドの露出された一部まで前記光透過用物質膜の表面に沿って形成された導電性ラインを含んで構成された発光素子パッケージが提供される。
前述した本発明の目的を達成するための望ましい第２様態は、一対の導電性パッドが上部に形成された基板と、前記基板の上部に実装され、上部に一対の電極パッドが形成されている発光素子と、前記一対の導電性パッドそれぞれの一部及び前記一対の電極パッドそれぞれの一部を露出させ、前記導電性パッド及び発光素子を包んでいる光透過用物質膜と、前記一対の導電性パッドそれぞれの露出された一部から前記一対の電極パッドそれぞれの露出された一部まで前記光透過用物質膜の表面に沿って形成された一対の導電性ラインを含んで構成された発光素子パッケージが提供される。
前述した本発明の目的を達成するための望ましい第３様態は、発光素子と、該発光素子の外部に配置され、外部電源と電気的に連結された導電性パッドと、前記発光素子の一面または両面と前記導電性パッドを連結する一つ以上のインターコネクション部とを含んで具備した発光素子パッケージが提供される。
前述した本発明の目的を達成するための望ましい第４様態は、導電性パッドが上部に形成された基板に、上部及び下部の少なくとも一つに電極パッドが形成されている発光素子を実装する段階と、前記導電性パッドの一部及び前記発光素子の上部に形成された電極パッドの一部を露出させ、前記導電性パッド及び発光素子を包む光透過用物質膜を形成する段階と、前記導電性パッドの露出された一部から前記発光素子の電極パッドの露出された一部まで前記光透過用物質膜の表面に沿って導電性ラインを形成する段階とを含んで構成される発光素子パッケージの製造方法が提供される。
前述した本発明の目的を達成するための望ましい第５様態は、一対の導電性パッドが上部に形成された基板の上部に一対の電極パッドが形成されている発光素子を接合する段階と、前記一対の導電性パッドそれぞれの一部及び前記一対の電極パッドそれぞれの一部を露出させ、前記導電性パッド及び発光素子を包んでいる光透過用物質膜を形成する段階と、前記一対の導電性パッドそれぞれの露出された一部から前記一対の電極パッドそれぞれの露出された一部まで前記光透過用物質膜の表面に沿って形成された一対の導電性ラインを形成する段階とを含んで構成される発光素子パッケージの製造方法が提供される。
以上述べたように、本発明はワイヤボンディングを使用せず発光素子を他の素子と電気的に連結することによって、ワイヤボンディングのための空間を縮めてパッケージのサイズを縮小することができる。
また、本発明はワイヤボンディングにより招かれる断線や短絡を防止してパッケージの信頼性を向上させられる。
さらに、発光素子が実装された基板に光透過用物質膜がコーティングされ、発光素子を保護することができる追加のパッシベーション膜を必要とせず、ワイヤボンディングを不要として製造コストを節減することができ、大量生産が可能な効果を奏でる。
かつ、本発明は導電性インターコネクション部を用いて発光素子にワイヤが存在しなくて、蛍光体の均一な塗布が容易であり、垂直発光光を吸収する面積を縮めて素子の光抽出をアップすることができる。
以下、添付した図面に基づき本発明の望ましい実施例を詳述する。
図４は本発明の第１実施例による発光素子パッケージの概略的な断面図であって、発光素子パッケージは導電性パッド２１０が上部に形成された基板２００と、該基板２００に実装され、上部及び下部それぞれに電極パッド３０１、３０２が形成されている発光素子３００と、前記導電性パッド２１０の一部及び前記発光素子３００の上部に形成された電極パッド３０１の一部を露出させ、前記導電性パッド２１０及び発光素子３００を包んでいる光透過用物質膜４００と、前記導電性パッド２１０の露出された一部から前記発光素子３００の電極パッド３０１の露出された一部まで前記光透過用物質膜４００の表面に沿って形成された導電性ライン５００とを含んで構成される。
ここで、前記光透過用物質膜４００は光が透過できる感光物質よりなることが望ましい。
この感光物質は赤色または赤外線を吸収せず、ほとんど全ての光を透過する感光物質が望ましく、この感光物質は耐熱性及び耐化学性に優れたＳＵ-８ポリマーを使用するのが望ましい。
そして、前記光透過用物質膜４００の内部には前記発光素子３００から放出される光を波長転換させる蛍光体を分散させることもできる。
この場合、前記発光素子から放出される光と蛍光体で波長転換された光を混色させ白色光源を具現できるようになる。
また、前記上部及び下部それぞれに電極パッド３０１、３０２が形成されている発光素子３００は赤色または赤外線発光素子が望ましい。
一方、前記発光素子３００は前記基板２００に接着剤３１０で実装されており、その接着剤は導電性ペーストまたはソルダ金属が望ましい。
そして、前記基板２００はシリコン(Si)物質のような半導体よりなる半導体基板、非伝導性基板と金属のような伝導性物質よりなる伝導性基板を使う。
また、発光素子３００は第１極性を有する半導体層、活性層と第１極性と逆極性を有する半導体層を含んで構成された発光ダイオードが望ましい。
また、前記光透過用物質膜４００は前記導電性パッド２１０の一部及び前記発光素子３００の上部に形成された電極パッド３０１の一部を露出させ、図４に示したように、前記導電性パッド２１０及び発光素子３００を完全に包む構造で形成でき、または前記導電性パッド２１０から電極パッド３０１まで最短距離に位置する領域にだけ形成されうる。
両者はそれぞれ長所を有するので自由自在に設計が可能である。
さらに、前記光透過用物質膜４００は前記発光素子３００の一部領域にだけ形成され、前記光透過用物質膜４００及び発光素子３００を包む蛍光体膜がさらに具備されることも望ましい。
図５は本発明の第１実施例により非伝導性基板が適用された発光素子パッケージの断面図であって、図４の構造において基板を図５のような非伝導性基板２０１で構成すれば、発光素子パッケージは前記発光素子３００の電極パッド３０１と導電性ライン５００で連結されている導電性パッド２１０から離隔された非伝導性基板２０１の上部領域に他の導電性パッド２１１が形成されており、この他の導電性パッド２１１に前記発光素子３００の下部に形成された電極パッド３０２が導電性接着剤３１１で接着されている構造になる。
図６は本発明の第１実施例により伝導性基板が適用された発光素子パッケージの断面図であって、図４の構造において基板を伝導性基板２０２で構成すれば、発光素子パッケージは発光素子３００の電極パッド３０１と導電性ライン５００で連結された導電性パッド２１０と伝導性基板２０２との間に絶縁膜２５０が介されており、前記発光素子３００の下部に形成された電極パッド３０２が導電性接着剤３１１で伝導性基板２０２に接着されている構造になる。
図７ａないし図７ｃは本発明の第１実施例により発光素子パッケージの製造工程を説明するための断面図であって、まず導電性パッド２１０が上部に形成された基板２００に、上部及び下部それぞれに電極パッド３０１、３０２が形成されている発光素子３００を実装する(図７ａ)。
その後、前記導電性パッド２１０の一部及び前記発光素子３００の上部に形成された電極パッド３０１の一部を露出させ、前記導電性パッド２１０及び発光素子３００を包む光透過用物質膜４００を形成する(図７ｂ)。
後述したように、前記光透過用物質膜４００は光透過用物質を前記導電性パッド２１０及び発光素子３００にコーティングして膜(Film)を形成し、前記導電性パッド２１０の一部及び前記発光素子３００の上部に形成された電極パッド３０１の一部が露出されるように、前記膜を選択的に除去する工程を行なって形成する。
引き続き、前記導電性パッド２１０の露出された一部から前記発光素子３００の電極パッド３０１の露出された一部まで前記光透過用物質膜４００の表面に沿って導電性ライン５００を形成する(図７ｃ)。
ここで、前記導電性パッド２１０の露出された一部及び前記発光素子３００の上部に形成された電極パッド３０１の露出された一部を導電性物質を用いて連結すれば、導電性ライン５００が形成される。
前記導電性ライン５００は均一な厚さを有し連結されてこそ内部抵抗などの面で誤差を減少させることができる。
従って、リフトオフ(Lift-off)方式やハードマスク(Hard mask)方式を使用して導電性パッド２１０と発光素子３００の電極パッド３０１を導電性物質に連結する。
前記リフトオフ方式は光透過用物質膜４００が感光物質の場合、導電性物質を光透過用物質膜４００に蒸着した後、適宜な液体溶媒を使って光透過用物質膜を選択的に食刻させると、光透過用物質膜が食刻された導電性物質がリフトオフされ除去される。
従って、前記リフトオフ方式によって、導電性パッド２１０と発光素子３００の電極パッド３０１は導電性物質で連結される。
また、前記ハードマスク方式は導電性パッド２１０と発光素子３００の電極パッド３０１を導電性物質で連結できるように一定した型を形成した後、前記形成された型に導電性物質を噴射する。
前記噴射によって、導電性パッド２１０と発光素子３００の電極パッド３０１は導電性物質に連結される。
図８ａ及び図８ｂは本発明により光透過用物質膜を形成するための一例の工程断面図であって、前述した図７ｂのような光透過用物質膜４００を形成するためには、まず前記導電性パッド２１０及び発光素子３００を包み基板２００の上部に光透過用物質をコーティングする。
前記光透過用物質がコーティングされた膜をコーティング膜４１０と定義する。
そして、光透過用物質をコーティングする時、図８ａに示したようなスプレイコーティング法を使う。
前記スプレイコーティング法は基板の段差が高い場合に均一にコーティングできる方法である。
すなわち、基板２００に発光素子３００がボンディングされれば、発光素子３００がボンディングされた部分は発光素子３００がボンディングされない部分に比べて高さの差が著しく高い。
従って、基板２００の前面に光透過用物質を均一にコーティングすることは相当に困難であるが、スプレイコーティング法は段差の差が著しい構造に光透過用物質を均一な厚さでコーティングできて内部抵抗などの面で誤差を減少させることができる。
その後、前記導電性パッド２１０の一部及び前記発光素子３００の上部に形成された電極パッド３０１の一部を露出されるように、前記コーティング膜４１０をパターニングする(図８ｂ)。
従って、図８ａ及び図８ｂの工程において、図７ｂのような光透過用物質膜４００が形成される。
一方、前記パターニングは写真食刻工程を用いることが望ましい。
この際、前記光透過用物質膜４００が感光物質なら、写真食刻工程をさらに容易に行なえる。
例えば、感光物質の上面にマスク(Mask)を形成して光を投射させた後、感光物質の特性により光が投射された部分または光が投射されない部分をアセトンなどの物質を用いると容易に除去できるようになる。
すなわち、食刻により、前記導電性パッド２１０の一部及び前記発光素子３００の上部に形成された電極パッド３０１の一部を露出される。
図９ａ及び図９ｂは本発明により光透過用物質膜を形成するための他の例の工程断面図であって、前述された図８ａのように導電性パッド及び発光素子の形状に沿って光透過用物質膜を形成することができるが、他の方法として、導電性パッド２１０及び発光素子３００を包み、上部が平坦化された平坦膜を形成すれば導電性ラインを形成し易い。
すなわち、この方法はまず図７ａの工程後、導電性パッド２１０及び発光素子３００を包み、上部が平坦化された光透過用物質膜４００を形成する(図９ａ)。
その後、前記光透過用物質膜４００の上部から導電性パッド２１０及び発光素子３００の電極パッド３０１までの光透過用物質膜４００がそれぞれ除去され形成された一対のトレンチ４０１、４０２を形成した後、前記一対のトレンチ４０１、４０２に導電性物質５１１、５１２を充填し、充填された導電性物質５１１、５１２を連結する導電層５１３を形成する工程を行なう(図９ｂ)。
従って、前記導電性ラインは、光透過用物質膜４００の上部から導電性パッド２１０及び発光素子３００の電極パッド３０１までの光透過用物質膜４００がそれぞれ除去され形成された一対のトレンチ(Trench)４０１、４０２に充填された導電性物質５１１、５１２と、前記一対のトレンチ４０１、４０２に充填された導電性物質５１１、５１２を連結するように前記光透過用物質膜４００の上部に形成された導電層５１３で構成される。
図１０は本発明の第２実施例による発光素子パッケージの概略的な断面図であって、第２実施例における発光素子パッケージは一対の導電性パッド２１０が上部に形成された基板２００と、前記基板２００の上部に実装され、上部に一対の電極パッド３５１、３５２が形成されている発光素子３５０と、前記一対の導電性パッド２１０、２１１それぞれの一部及び前記一対の電極パッド３５１、３５２それぞれの一部を露出させ、前記導電性パッド２１０、２１１及び発光素子３００を包んでいる光透過用物質膜４００と、前記一対の導電性パッド２１０、２１１それぞれの露出された一部から前記一対の電極パッド３５１、３５２それぞれの露出された一部まで前記光透過用物質膜４００の表面に沿って形成された一対の導電性ライン５００を含んで構成される。
ここで、前記基板２００が導電性基板なら、前記導電性パッド２１０、２１１と基板２００との間には絶縁膜が介される。
そして、前記発光素子は緑色または青色発光素子であることが望ましい。
図１１ａないし図１１ｃは本発明の第２実施例により発光素子パッケージの製造工程を説明するための断面図であって、図１１aに示したように、一対の導電性パッド２１０が上部に形成された基板２００の上部に一対の電極パッド３５１、３５２が形成されている発光素子３５０を接合する。
その後、前記一対の導電性パッド２１０、２１１それぞれの一部及び前記一対の電極パッド３５１、３５２それぞれの一部を露出させ、前記導電性パッド２１０、２１１及び発光素子３００を包んでいる光透過用物質膜４００を形成する(図１１ｂ)。
最後に、前記一対の導電性パッド２１０、２１１それぞれの露出された一部から前記一対の電極パッド３５１、３５２それぞれの露出された一部まで前記光透過用物質膜４００の表面に沿って形成された一対の導電性ライン５００を形成する(図１１ｃ)
図１２は本発明により発光素子をアレイしてパッケージングした状態の断面図であって、上部及び下部それぞれに電極パッド３０１、３０２が形成されている複数個の発光素子３００ａ、３００ｂが基板２００の上部に存する複数個の導電性パッド２１３ｂ、２１３ｃに対応して接合されている。
この際、一つの導電性パッド２１３ａでは発光素子３００が接合されておらず、導電性パッド２１３ａ、２１３ｂ、２１３ｃの一部と発光素子３００それぞれの上部に存する電極パッド３０１、３０５の一部を露出させる光透過用物質膜４００が導電性パッド２１３ａ、２１３ｂ、２１３ｃと発光素子３００を包んでいる。
そして、発光素子３００が接合されていない導電性パッド２１３ａで隣り合う発光素子３００ａの電極パッド３０１を連結する導電性ライン５２１が前記光透過用物質膜４００の表面に沿って形成されており、前記発光素子３００ａが接合された電極パッド２１３ｂで他の発光素子３００ｂの電極パッド３０５を連結する導電性ライン５２２が前記光透過用物質膜４００の表面に沿って形成されている。
従って、二つの発光素子がワイヤボンディング方式を使用せず、直列に連結されているパッケージを具現することができる。
図１３は本発明により発光素子をアレイして白色光源を具現したパッケージの断面図であって、基板２００の上部に、上部及び下部それぞれに電極パッド３０１、３０２が形成されている一つの発光素子３００を第１実施例のようにパッケージングする。
そして、上部に一対の電極パッド３５１、３５２が形成されている二つの発光素子３５０を第２実施例のようにパッケージングする。
前記上部及び下部それぞれに電極パッド３０１、３０２が形成されている発光素子３００は赤色発光素子であり、上部に一対の電極パッド３５１、３５２が形成されている発光素子３５０は緑色と青色発光素子である。
したがって、基板上部に赤色、緑色と青色発光素子を実装し、これら発光素子をワイヤボンディングせず電気的に連結させ白色光を放出させられるパッケージを具現できる。
図１４は本発明により発光素子をアレイして白色光源を具現したパッケージの他の断面図であって、基板２００の上部に六つの導電性パッド２１４ａ、２１４ｂ、２１４ｃ、２１４ｄ、２１４ｅ、２１４ｆが形成されており、二つの導電性パッド２１４ａ、２１４ｂを用いて、基板２００の上部に上部及び下部のそれぞれに電極パッド３０１、３０２が形成されている発光素子３００を実装しワイヤボンディングせずパッケージングする。
残り４つの導電性パッド２１４ｃ、２１４ｄ、２１４ｅ、２１４ｆに一対の電極パッド３５１、３５２が形成されている二つの発光素子３５２、３６０をフリップチップ(Flip chip)ボンディングする。
従って、三つの発光素子はワイヤを使用せずパッケージングされており、フリップチップボンディングされた二つの発光素子３５２、３６０それぞれが緑色と青色発光素子であり、フリップチップボンディングされない発光素子３００が赤色発光素子なら、白色光を放出させられるパッケージを具現することができる。
後述する実施例は本発明の第３実施例であって、発光素子と、該発光素子の外部に配置され、外部電源と電気的に連結された導電性パッドと、前記発光素子の一面または両面と前記導電性パッドとを連結する一つ以上のインターコネクション部を含んで具備した発光素子パッケージ及びその製造方法について説明する。
勿論、本発明の第３実施例もワイヤボンディングなしにパッケージが製造されるものである。
図１５は本発明の第３実施例による発光素子パッケージに蛍光体をスクリーンプリンティングする状態を示した概略的な断面図であって、基板に複数個の発光素子が実装されており、この発光素子と導電性パッドをインターコネクション部７１７に連結したパッケージを構成すれば、図１５に示したように蛍光体７１８をスクリーンプリンティングして一気に塗布可能なので製作コストを節減することができ、大量生産が可能な長所がある。
そして、図１５の符号‘７１９’は透明絶縁膜であって、本発明の第１実施例及び第２実施例において記載された光透過用物質膜と同一な物質であるか、あるいは別の物質で作る。
また、本発明の第３実施例における透明絶縁膜で、実際肉眼で透明で光が透過できる絶縁物質で形成することが望ましい。
さらに、本発明の第３実施例では、図１５に示したように、透明絶縁膜が発光素子の上部電極であるｎ-オーミック接触金属７１３の一部から基板７１０の上部に存するｎ型導電性パッド７１５まで発光素子の側面と基板７１０の上部に存する絶縁膜７２０の形状に沿って形成されている。
図１６は本発明の第３実施例による他の発光素子パッケージの断面図であって、基板である基板７３０の一平面上に形成された絶縁膜７２０上に一対の導電性パッド、例えばｎ型導電性パッド７１５とｐ型導電性パッド７１６が存在し、前記ｐ型導電性パッド７１６上には発光ダイオードのｐ型層、活性層、ｎ型層が順次にスタック構造で形成される。
この際、ｐ型層に隣接した面にはｐ-オーミック接触金属７１２層が接合される。
前記発光ダイオードを搭載する基板としては当業界によく知られている通常の基板７３０が使用可能であり、この基板の材料はＣｕＷ、Ｓi、ＡｌＮセラミック、Ａｌ２Ｏ３セラミックなどで構成することができる。
基板のサイズは発光ダイオードより大きいか発光ダイオードがサファイア基板上に成長された場合、サファイア基板より大きいか等しいものが適用可能である。
前記発光ダイオードは当業界における公知の通常のIII-Ｖ族化合物を使って、図１５に示したように、ｐ型層７０７、活性層７０６とｎ型層７０５を順次に積層して形成でき、これらの非制限的な例としてはGaAs、GaP、GaN、InP、InAs、InSb、GaAIN、InGaN、InAlGaNまたはこれらの混合物などがある。
前記ｐ型層及びｎ型層はそれぞれｐ型及びｎ型ドーパントがドーピングされていなくても良いが、可能ならドーピングされているのが望ましい。
また、活性層は単一量子ウェル構造または多重量子ウェル構造(multiple quantum well:MQW)でありうる。
前述したｐ型層、活性層、ｎ型層以外に、他のバッファ層を含むこともできる。
前記III-Ｖ族化合物の成分を調節することにより長波長から単波長までの発光ダイオードを自由に製作でき、これを通じて４６０ｎｍを有する青色窒化物系発光ダイオードに限らず全ての発光ダイオードに適用できる。
発光ダイオードの最上層に蒸着されたｎ-オーミック接触金属７１３と発光ダイオードの外部に位置したｎ型導電性パッド７１５の連結経路には絶縁膜を形成し、この絶縁膜の上層にはｎ-オーミック接触金属７１３とｎ型導電性パッド７１５を電気的に連結するインターコネクション部が形成される。
このような一対の導電性パッド７１５、７１６は全て外部電源であるリードフレームと電気的に連結される。
前述したように構成された発光素子パッケージは下記のような原理により作動できる。
すなわち、外部電源と連結されたワイヤ７０９を介して一対の導電性パッド７１５、７１６の間に特定電圧が印加されると、オーミック接触金属７１３、ｎ型層を通じて陰極が連結され、ｐ型導電性パッド７１６、ｐ-型オーミック接触金属７１２、ｐ型層を通じて陽極が連結され電流が注入される。
これにより活性層では電子と正孔が互いに再結合しつつ活性層のバンドギャップまたはエネルギーレベル差に該当するほどのエネルギーを有する光を発光するようになる。
一方、図１７、図１８ａないし図１８ｄを参照して本発明に係る発光ダイオードにおけるインターコネクション部７１７と前記インターコネクション部と連結される接続部分、例えばｎ-オーミック接触金属７１３、ｎ型導電性パッド７１５、ｐ型導電性パッド７１６の配置を具体的に説明する。
図１７はワイヤ７１９ボンディング部が発光ダイオードの上部に存在する従来の発光ダイオードの平面図である。
前述したように発光ダイオードの上部に存在するワイヤボンディング部によって垂直発光面積が一部遮られる問題点を示すことが分かる。
一方、図１８ａないし図１８ｄは本発明に係る導電性パッドと発光ダイオードの表面、望ましくは導電性パッドと発光ダイオードの上部のオーミック接触金属７１３層がインターコネクション部７１７を通じて電気的に連結されたことを示した図である。
実際に、導電性パッドが発光ダイオードの外部に位置することによって垂直発光面積の最小化を図ることができ、またインターコネクション部の個数、位置などを調節して製造工程上の容易性及び光抽出効率の増大などを具現できると予測可能である。これらに対する詳細な説明は下記の通りである。
図１８ａは本発明の第３実施例により導電性パッド部が発光ダイオードの外部に配置された場合を示す発光ダイオード素子の上部平面図であって、互いに連結されない二つのパターンでオーミック接触金属をｎ型層７０５の上部に蒸着した後、オーミック接触金属と導電性パッドとを連結するインターコネクション部７１７の連結経路上に透明絶縁膜７１９を載置し、その上に各パターンのオーミック接触金属にインターコネクション部７１７を両側にインターコネクション部７１７を配置した場合を示す。
ここで、前記インターコネクション部７１７に連結される導電性パッドは図１８ａのｎ型導電性パッドであり、図１８ａの７１０は基板であり、７１６はｐ型導電性パッドである。
この際、ワイヤ７０９の幅が２５μｍ程度であり、ワイヤボンディング時生成されるボール(ball)直径が１００μｍ程度なら、前記ボールが生成される導電性パッド、例えばｎ-パッド７１５のサイズは少なくとも１００×１００μｍになるべきである。
もし、従来の技術のように、ワイヤボンディング部が発光ダイオードの 上部に存在するとすれば、最小１００×１００μｍ程度の面積が垂直発光を遮断するようになることに比べ、本発明のインターコネクション部７１７を用いた発光ダイオードはそれより遥かに小さい面積が消耗されるので遮光する領域も減少するようになる。
図１８ｂは本発明の変形例であって、互いに連結されない二つのパターンでオーミック接触金属をｎ型層７０５の上部に蒸着した後、前記オーミック接触金属層と導電性パッドとを連結するインターコネクション部７１７の連結経路上に透明絶縁膜７１９を載置し、その上に各パターンのオーミック接触金属層に一方にインターコネクション部７１７を配置した場合の平面図である。
前述したように導電性パッドを両側ではなく一方に配置すれば、導電性パッドと単位チップ配置工程において空間上マージン(margin)を大幅に縮めることができるので作業を容易化が可能である。
また、一つのインターコネクション部７１７を使うと、ｎ-オーミック接触金属７１３の抵抗が大きい場合電圧降下によって光が不均一に分布されることに比べて、多数個のインターコネクション部７１７を使用することによって、これを防止する効果を奏でる。
図１８ｃは本発明の他の変形例であって、一つのパターンでオーミック接触金属層をｎ型層７０５の上部に形成し、前記オーミック接触金属層と一つのインターコネクション部７１７だけを形成する場合の上部平面図である。
発光ダイオードの上部面積が小さい場合はインターコネクション部７１７の個数を減らして遮る面積を縮めることが有利なので、ｎ-オーミック接触金属７１３を十分厚く蒸着して素子を駆動すべきである。
そのため、ｎ-オーミック接触金属７１３が全て連結されているべきである。
また金属自体の抵抗が小さい時電圧降下が小さく、よって所望の電流で素子を駆動できるためｎ-オーミック接触金属７１３は十分に厚く蒸着されるべきである。
しかし、高出力発光ダイオードにいくほど上部面積が大きくなるため、ｎ-オーミック接触金属７１３を幾ら厚く蒸着しても一つのインターコネクション部７１７だけを用いて駆動するには電圧降下の防止に限界がある。
従って、インターコネクション部７１７の個数を二つ以上に形成し、上部面積を最大限小さく遮るようにインターコネクション部７１７とｎ-オーミック接触金属７１３を配置するのが望ましい。
図１８ｄは本発明のさらに他の変形例であって、オーミック接触金属蒸着前に前記オーミック接触金属層と導電性パッドを連結するインターコネクション部の連結経路上に透明絶縁膜７１９を載置した後インターコネクション部７１７とオーミック接触金属層を同時に形成させた場合の平面図である。このようにインターコネクション部７１７とオーミック接触金属層を同時に形成させると、工程段階を簡素化できるため費用節減の効果を奏でる。
ここで、前記オーミック接触金属層は図１８ｄにおいてｎ型オーミック接触金属である７１３を意味する。
本発明の第３実施例による発光素子パッケージは製造方式、出力方式、発光波長範囲に限られない。
従って、本発明の発光素子パッケージは多様な方式により製造できるが、本発明の第３実施例による発光素子パッケージの製造方法は、(ａ)基板上に一つ以上の導電性パッドを形成する段階と、(ｂ) 前記基板上に製作された発光ダイオードを接合する段階と、(ｃ)前記発光ダイオードの一面または両面と導電性パッドを電気的に連結させる導電性インターコネクション部を一つ以上形成する段階を含むことができる。
まず、１)サブマウントなどのような基板上に一つ以上、望ましくは二つ以上の導電性パッドを適切な位置を選定して接合または蒸着させる。
２) その後、サファイア基板などのような第１基板上にｎ型層、活性層、ｐ型層が積層された発光ダイオードを前記第２基板上に接合させる。
この際、低出力用発光ダイオードの場合第１基板が第２基板と隣接して前記発光ダイオード部の積層順序のまま接合される。
そして、高出力用またはレーザリフトオフ方式の発光ダイオード素子の場合発光ダイオード部をひっくり返した状態、すなわち発光ダイオード面を第２基板の前面に接合するようになる。
また、低出力用発光ダイオード素子の場合前記発光ダイオード部が第１基板、例えばサファイア基板上に成長された状態に接合され、レーザリフトオフ方式の発光ダイオード素子の場合サファイア基板上に成長された発光ダイオード部が逆順に接合された後レーザ照射により前記サファイア基板が分離された。
従って、最終発光ダイオード素子内にはサファイア基板が存在しなくなる。
発光ダイオードを第２基板に接合時使用可能な物質はそれを通じて発光ダイオードに電流を供給し発光ダイオードから発生する熱を容易に放出すべきなので、３００℃以下の低温で接合が容易な物質を制限なく使用することができる。その非制限的な例としてはＡｕＳｎ、ＡｇＳｎ、ＰｂＳｎ、Ｓｎはペースト(silver paste)などがある。
３) 前述したように第２基板の同一平面上に存在する発光ダイオードの一面または両面、望ましは発光ダイオードの表面に形成されたオーミック接触金属層と導電性パッドを電気的に連結させるため、薄膜蒸着パターニングにより伝導性金属よりなる一つ以上のインターコネクション部を形成する。
参考に、前記インターコネクション部を形成する前、インターコネクション部と同一な連結経路上に透明性絶縁膜を形成し、この絶縁膜の幅はインターコネクション部の幅以上であることが適切である。
この際、前記発光ダイオードの表面は全反射角度を高めて多量の光が脱出できるように表面に凹凸を形成させることもできる。
また、前記発光ダイオードの表面上にオーミック接触金属が蒸着された場合、前述した図１８ａないし図１８ｄに示したように一つまたは二つ以上の分離されたパターンを形成することができる。
かつ、前記オーミック接触金属はフォトリソグラフィ工程だけではなく、シャドウマスク(shadow mask)を使って具現することができ、これらの具現方式は導線の幅によって適宜に選択可能である。
本発明の第３実施例により一つ以上のインターコネクション部が具備される発光素子パッケージは導電性パッド部を外部電源、例えばリードフレームと連結させるワイヤボンディングを行い、その後蛍光体単独または蛍光体とモールディング材が混合された混合物を塗布する段階を順序に従ってまたは逆順で実施することができる。
また、前記段階後第２基板上に接合された発光ダイオードを単位チップに分離することができ、または単位チップに分離された発光ダイオードを第２基板に接合することもできる。
このような単位チップ分離段階は前述したことにより限定されず、ユーザの目的または製造工程の容易性を考慮して適宜に配置することができる。
一方、本発明の第３実施例によりインターコネクション部を用いる発光素子パッケージの他の製造方法として、レーザリフトオフ方式(Laser Lift-Off: LLO)が挙げられる。
その一例として、(ａ)第１基板上に成長された発光ダイオードのｐ型層上にｐ-オーミック接触金属を蒸着させる段階と、(ｂ)前記第１基板の背面を加工する段階と、(ｃ)前記発光ダイオードが成長された第１基板を単位チップに分離する段階と、(ｄ)前記単位チップに分離された第１基板のｐ-オーミック接触金属層面を第２基板上に形成された２個以上の導電性パッドのうち第１導電性パッド上に接合させる段階と、(ｅ)前記第２基板に接合された単位チップの基板面にレーザを照射して第１基板を除去する段階と、(ｆ)前記第１基板が除去されながら露出された発光ダイオードのｎ型層上にｎ-オーミック接触金属を蒸着させる段階と、(ｇ)前記ｎ-オーミック接触金属面と第２基板上に位置した第２導電性パッドを連結する経路上に絶縁膜を形成した後、ｎ-オーミック接触金属面と導電性パッドを連結する導電性インターコネクション部を一つ以上形成する段階、及び、(ｈ)前記段階第１導電性パッドとと第２導電性パッドをそれぞれ外部電源とワイヤボンディングした後蛍光体塗布または蛍光体が混合されたモールディング材処理を行なう段階とを含むことができる。
この際、図１９は前記レーザリフトオフ発光ダイオードの製作工程の一部を示した図であり、第１基板、例えばサファイア基板全体を第２基板に接合させた後レーザ照射によりサファイア基板を除去する方式により、各工程は下記のように構成される。
(１) ｐ-型オーミック接触形成段階(図１９ａ参照)
サファイア基板７０８に発光ダイオード、例えば窒化ガリウム系発光ダイオード結晶構造が成長されたウェーハを処理洗浄した後ウェーハの上部ｐ-型ＧａＮ表面に真空蒸着でp-型オーミック接触金属を形成させた後熱処理を行なってｐ-型オーミック接触を完成する。
(２) サファイア基板面のポリシング処理
レーザ光がサファイア基板を容易に透過できるようにする鏡面を形成するため、４３０μｍ程度の厚さを有するサファイア基板面をポリシングしてサファイア基板の厚さを約８０ないし１００μｍ程度に薄くする。
(３) 単位チップ形成段階
サブマウント基板に接合する前、それからサファイア基板を分離する前の段階でスクライビング/ブレーキング処理を通じて単位チップに分離する。
(４) サブマウント基板接合処理 (図１９b参照)
高出力発光ダイオードの場合は熱放出効率を向上させるため、サブマウント基板を使用する。この際、基板７１０の上部にはショートを防止するために絶縁膜７２０が蒸着されており、その上に導電性パッド、例えばｎ型導電性パッド７１５とｐ型導電性パッド７１６を形成する。
ポリシング処理されたサファイア基板をサブマウント基板にポリシング処理されたサファイア基板が上になるようひっくり返して、接合材を使用して発光ダイオードのｐ-型オーミック接触金属面をサブマウント基板または前記基板上のｐ型導電性パッド７１６に接合させる。
基板７１０に単位チップを貼付ける場合は追って行われる基板７１０の基板のダイシング(dicing)工程を考慮してチップとチップとの間隔を数百μｍ程度の一定間隔を隔てて周期的に配列するのが望ましい(図１９ｂ参照)。
(５) レーザ照射(図１９ｃ参照)
チップのサファイア面をレーザで照射してサファイア基板を除去する。
レーザが照射されれば、サファイア基板を透過したレーザ光が発光部、例えば窒化ガリウムに吸収されサファイアと窒化ガリウムの界面領域の窒化ガリウムが分解され金属ガリウムと窒素ガスが生成されることによってサファイア基板は発光ダイオード結晶構造と分離された。
(６) n-型オーミック接触金属形成段階(図１９ｄ参照)
サファイア基板が除去されながら露出されたｎ型層、望ましくはｎ-窒化ガリウム表面を、必要な場合ポリシング工程や乾式(または湿式)食刻工程を行なった後、ｎ-型オーミック接触金属７１３を蒸着させる。
この際、露出されたＧａｎの表面にはＧａＮの分解時生成された金属ガリウムが存在する。
このような表面の金属ガリウム層は発光ダイオードから放出される光を減少させるのでこれを塩酸で除去した後、必要に応じて乾式(または湿式)食刻工程でドーピングされない
ＧａＮ(undoped-GaN)層を食刻してｎ+-ＧａＮ層を露出させ、必要な場合ｎ-オーミック接触形成のための金属(例えば、Ｔi/Ａｌ系の金属)を真空蒸着させることもできる。
(７) インターコネクション部の形成
発光ダイオードの最上部である露出されたｎ型層と導電性基板上に位置したｎ-導電性パッド、望ましくはｎ-オーミック接触金属層とｎ-導電性パッドの連結経路上に透明性絶縁膜を形成させた後導電性金属を用いた蒸着薄膜パターニングを通じて一つ以上のインターコネクション部を形成させる。
(８) ワイヤ ボンディング及びモールディング処理(蛍光体塗布)段階
ｎ-導電性パッドを外部電源、例えばリードフレームと連結させるため、金(gold)ワイヤボンディングを行ない、同様にp-導電性パッドもワイヤボンディングを通じて外部電源と連結させる。
この際、ｎ-導電性パッドと外部電源との連結は薄膜蒸着パターニングによっても行なわれる。
(９) 蛍光体塗布、モールディング処理段階
その後、エポキシのようなモールディングまたは蛍光体が混合されたモールディングを塗布して発光ダイオード製作を完了する。前記段階(８)と(９)は必要に応じて順序を変更して実施可能である。
前述した説明は高出力の場合を想定したものであるが、低出力の場合も本発明が適用できる。このような低出力発光ダイオードを適用した発光素子パッケージの製造方法の一実施例を挙げると、
(ａ)第１基板上に成長された発光ダイオードを食刻してｎ型層を露出させた後ｎ-オーミック接触金属を蒸着させる段階、(ｂ)前記発光ダイオードの上部であるｐ型層上にｐ-オーミック接触金属を蒸着させる段階、(ｃ) 前記第１基板の基板面を加工した後単位チップに分離する段階、(ｄ)前記分離された単位チップの第１基板面を導電性パッド部が形成された第２基板上に接合する段階、(ｅ) 前記ｐ-オーミック接触金属面と第２基板上に位置した導電性パッド部を連結する経路上に絶縁膜を形成した後ｐ-オーミック接触金属面と導電性パッドを連結する導電性インターコネクション部を一つ以上形成する段階、及び(ｇ)前記導電性パッド部を外部電源とワイヤボンディングした後蛍光体塗布または蛍光体が混合されたモールディング材処理を行なう段階を含むことができる。
この際、単位チップに分離する段階は製作工程の容易性及び工程の単純化を図るために適宜に順序を変更して実施することができる。
前記提示された本発明の第３実施例の発光素子パッケージを製造する方法は望ましい製造例を挙げたことに過ぎず、これにより本発明が限られない。
本発明の発光素子は当業界に公知の通常の発光ダイオード、例えば青色窒化物系発光ダイオードだけではなく、他の全ての波長の発光ダイオード素子を含み、特に蛍光体(phosphor)塗布が求められる白色発光ダイオード素子が望ましい。
また、低出力用、高出力フリップ型、レーザリフトオフ方式またはその他の方式によって製造される発光ダイオード素子を問わず全て適用可能である。
そして、本発明は前述したような構造または前述したような方法によって製造される発光ダイオード素子を具備する発光装置を提供する。
前記発光装置は発光ダイオード素子を備える全発光装置を含み、一例として照明装置、表示部、殺菌ランプ、ディスプレイ部などがある。
図２０はチップ面積変化に伴うワイヤ ボンディングパッドの面積が占める比率を示したグラフであって、ワイヤボンディングパッドが発光ダイオードの上部に存在する時垂直に出射される光をどれぐらい遮光するのかを計算したことをグラフで示したものである。
図２０では発光ダイオードの上部に直接にワイヤボンディングを施す方式であって、ワイヤが垂直に出射される光を遮蔽する面積とインターコネクション部構造を用いる方式でインターコネクション部が遮断する面積の差が大きくないため、二つの要因の差は考慮しなかった。
ワイヤボンディングパッド(導電性パッド)の個数は１から１０に変らせたし、全面積においてパッドが遮る面積比が３％未満になる条件と高出力発光ダイオードに一般的に適用される１×１ｍｍ以上の面積になる条件を考慮してみた。
１×１ｍｍ２チップではパッドが３個以下になれば面積比３％未満を満たし、４個以上から３%以上を占める。
実際に、１×１ｍｍチップでは図１８ａのようなオーミック接触金属配列でボンディングパッド２個で電流駆動が十分であり、面積比３％未満の条件も三つ以下で済むのでボンディングパッド２〜３個で素子駆動が可能である。
しかし、チップ面積が４ｍｍ以上ならばボンディングパッドを１０個にしてもボンディングパッドが占める面積比が３％未満になって垂直に出射される光を遮断する効果が著しくない。もし３％よりさらに狭い面積を遮るためには図２０によりボンディングパッドの個数を形成すれば良い。
前述したように、本発明の第３実施例の発光素子パッケージは発光ダイオードの上部に位置するオーミック接触金属層に直接ワイヤボンディングを行なう従来の技術とは違って、ワイヤボンディングのための導電性パッドを発光ダイオードの外部に配置させた後この導電性パッド部と発光ダイオード部の一面または両面を電気的に連結させる。
このような連結構造を前述したように本発明の第３実施例では‘インターコネクション
(interconnection)部’と称し、このインターコネクション部は前述した第１及び第２実施例の導電性ラインの一種である。
前述したような本発明の第３実施例の発光素子パッケージの構造的特徴によって奏でられる効果は下記の通りである。
１) 従来の発光ダイオードは発光ダイオードの上部に存在するオーミック接触金属層に直接にワイヤボンディングを行なうことによって、図３ａ及び図３ｂに示されたようにワイヤボンディング部が発光ダイオードの上部に存在する構造で最終製作された。
このように発光ダイオードの上部に存在するワイヤボンディング部によって追って進まれる薄くて均一な蛍光体塗布作業が困難でのみならず、エポキシまたはシリコンの表面張力により球形のような形態が形成されることにより蛍光体を通る光の移動距離の差が発生するようになる。従って、蛍光体に吸収される光の程度が相違になるため、色相の不均一性及び光出力低下が招かれる。
また、図３ｂに示したように蛍光体を薄膜で塗布して蛍光体による吸収差を縮められるが、ワイヤボンディングパッドの位置が根本的に変更されず発光ダイオード部の上部にそのまま位置するため蛍光体塗布が依然として容易でないのみならず、塗布にかかる費用アップ及び過程の困難も増加するようになる。
一方、本発明ではワイヤボンディング部の位置自体を根本的に発光ダイオード部の外部に変更することによって、発光ダイオード部の上部に均一かつ薄い蛍光体塗布が容易になされるのみならず、よって蛍光体における光損失を最小化することができる。
２) また、ワイヤボンディングによる立体的障害が発光ダイオードの表面上から除去されることによって、基板上に規則的に配列される単位チップをスクリーンプリンティングなどのような方法によって一気に塗布できるため、製作コスト節減及び大量生産を通じて経済性の向上が図れる。
３) さらに、本発明の第３実施例では垂直発光光を吸収する面積を縮めて発光ダイオードの光抽出効率を根本的に向上させられる。
そして、本発明の第３実施例のインターコネクション部は電気的に連結させる配線のような役割を果たし、パターニングにより蒸着された薄膜形態であることが望ましい。前記インターコネクション部を構成する材料は導電性を有する物質なら別に制限がなく、その具体的な例としてはAg、Cu、Au、Al、Ti、Ni、Cr、Rh、Ir、Mo、W、Co、Zn、Cd、Ru、In、Os、Fe、Sn、またはこれらの混合形態(合金)などがある。
前記インターコネクション部は発光ダイオード内に存在する電気的連結ライン(line)の一部分であって、その一端部(end)は発光ダイオードの外部に位置した導電性パッドに連結され、他の一端部は発光ダイオードの一面または両面、望ましくは発光ダイオードの上部に連結される。
また、本発明の第３実施例によるインターコネクション部と連結される導電性パッドはワイヤを介して外部電源、例えばリードフレームなどに連結されうる。そして、 ワイヤのほかインターコネクション部と同一な形態、すなわち蒸着された薄膜パターニング形態に外部電源と連結されることも本発明の範疇に属する。
さらに、導電性パッドは発光ダイオードの外部、例えば発光ダイオードが接合される同一な基板上に存在でき、一つ以上、可能なら二つ以上存在するのが望ましい。前記導電性パッドを構成する材料も導電性を有する物質なら別に限られず、特にＡｕ、Ａｇ、Ｃｕ、Ａｌ、Ｃｒ、Ｔi、Ｎi、Ｉｎ、Ｐｔまたはこれらの混合形態で構成されるのが望ましい。
そして、導電性パッドが位置する基板は導電性であり、前記導電性パッドは基板上に形成された絶縁膜を通じて前記導電性基板と電気的に絶縁される。
発光ダイオードの一面は前述したインターコネクション部を通じて導電性パッドと電気的に連結でき、基板上に接合される発光ダイオードの他の一面は外部電源と電気的に連結されうるが、この際発光ダイオードの他の一面は発光ダイオードの下部に隣接したさらに他の導電性パッドを通じてワイヤと連結され外部電源と電気的に連結されうる。
インターコネクション部により発光ダイオードの表面と導電性パッドが連結される連結経路上には電気的ショートを防止するために絶縁膜(insulation layer)を形成させるべきであり、前記絶縁膜上にインターコネクション部を形成し、インターコネクション部と発光ダイオードとの電気的連結のため、前記インターコネクション部と連結される発光ダイオードのコンタクト(contact)部は絶縁膜を形成しないのが適切である。
そして、本発明の第３実施例による絶縁膜は発光ダイオードの側面及び上部に出射される光の吸収を最小化するために、透明性を有するのが望ましい。使用可能な絶縁膜の成分としては非伝導性と透明性を有すれば制限なく使用可能であり、一例にケイ素酸化物(SiO２)、シリコン窒化物(SiNx)などがある。
また、絶縁膜とインターコネクション部の幅(width)は別に制限がないが、前記絶縁膜の幅はインターコネクション部の幅より広いのが良く、インターコネクション部の幅はワイヤの幅より狭いのが望ましい。
本発明の第３実施例によるインターコネクション部を通じて連結される発光ダイオードの一面または両面、望ましくは表面は発光ダイオードが基板上に搭載されている時基板と隣接しない表面であることが望ましい。
特に、抵抗減少を通じた発光効率増大のため、発光ダイオード表面はオーミック接触金属層と連結されることが望ましい。
この際、オーミック接触金属層は発光ダイオードの製造方式、例えば低・中出力用、高出力用、レーザリフトオフ方式などによってｎ-オーミック接触金属層またはｐ-オーミック接触金属層でありうる。また、前記オーミック接触金属は一つまたは２以上の分離されたパターンに形成でき、各パターンは一つ以上のインターコネクション部と連結されうる。
オーミック接触金属としては当業界に知られている通常の金属、例えばＮi、Ａｕ、Ｐｔなどを使用することができ、光の反射のためにさらにＡｇ、Ａｌ、Ｃｒなどの金属層が用いられる。必要な場合、接合を改善するための金属層が追加されうる。
また、本発明の第３実施例による導電性インターコネクション部を一つ以上含む発光 ダイオードは発光ダイオードとインターコネクション部の表面の一部または全部に蛍光体単独層またはモルディング材と蛍光体の混合層が形成されうる。
また、導電性パッド表面の一部または全部にも前記蛍光体層が形成されウルが、外部電源との容易なワイヤボンディングのために導電性パッド表面の一部に蛍光体層が形成されることが望ましい。もし導電性パッド表面の全部に蛍光体層が形成される場合孔を開けてワイヤボンディングを行なうこともできる。
本発明は具体的な例について詳述されたが、本発明の技術思想の範囲内で多様な変形及び修正が可能なことは当業者にとって明らかであり、このような変形及び修正が特許請求の範囲に属することは当然である。
従来のワイヤボンディングを用いた発光素子パッケージの断面図 従来の技術により発光素子をアレイしてパッケージングした状態の断面図 従来の技術に係る発光素子パッケージに蛍光体が塗布された状態を概略的に示した断面図 従来の技術に係る発光素子パッケージに蛍光体が塗布された状態を概略的に示した断面図 本発明の第１実施例による発光素子パッケージの概略的な断面図 本発明の第１実施例により非伝導性基板が適用された発光素子パッケージの断面図 本発明の第１実施例により伝導性基板が適用された発光素子パッケージの断面図 本発明の第１実施例により発光素子パッケージの製造工程を説明するための断面図 本発明の第１実施例により発光素子パッケージの製造工程を説明するための断面図 本発明の第１実施例により発光素子パッケージの製造工程を説明するための断面図 本発明により光透過用物質膜を形成するための一例の工程断面図 本発明により光透過用物質膜を形成するための一例の工程断面図 本発明により光透過用物質膜を形成するための他の例の工程断面図 本発明により光透過用物質膜を形成するための他の例の工程断面図 本発明の第２実施例による発光素子パッケージの概略的な断面図 本発明の第２実施例により発光素子パッケージの製造工程を説明するための断面図 本発明の第２実施例により発光素子パッケージの製造工程を説明するための断面図 本発明の第２実施例により発光素子パッケージの製造工程を説明するための断面図 本発明により発光素子をアレイしてパッケージングした状態の断面図 本発明により発光素子をアレイして白色光源を具現したパッケージの断面図 本発明により発光素子をアレイして白色光源を具現したパッケージの他の断面図 本発明の第３実施例による発光素子パッケージに蛍光体をスクリーンプリンティングする状態を示した概略的な断面図 本発明の第３実施例による他の発光素子パッケージの断面図 ワイヤボンディング部が発光ダイオードの上部に存在する従来のレーザリフトオフ窒化ガリウム系発光ダイオードの平面図 本発明の第３実施例により導電性パッドが発光ダイオード部の外部に配置された状態を示した平面図 本発明の第３実施例により導電性パッドが発光ダイオード部の外部に配置された状態を示した平面図 本発明の第３実施例により導電性パッドが発光ダイオード部の外部に配置された状態を示した平面図 本発明の第３実施例により導電性パッドが発光ダイオード部の外部に配置された状態を示した平面図 本発明の第３実施例によりインターコネクション部を備えた高出力用レーザリフトオフ発光素子パッケージの製造工程を示した概略図 本発明の第３実施例によりインターコネクション部を備えた高出力用レーザリフトオフ発光素子パッケージの製造工程を示した概略図 本発明の第３実施例によりインターコネクション部を備えた高出力用レーザリフトオフ発光素子パッケージの製造工程を示した概略図 本発明の第３実施例によりインターコネクション部を備えた高出力用レーザリフトオフ発光素子パッケージの製造工程を示した概略図 単位チップ全面積に対する導電性パッド部の面積比を示したグラフ
符号の説明
２００ : 基板 ２０２ : 伝導性基板
２１０、２１１、２１３ａ、２１３ｂ、２１３ｃ、２１４ａ、２１４ｂ、２１４ｃ、２１４ｄ、２１４ｅ、２１４ｆ : 導電性パッド
３００、３００ａ、３００ｂ、３５０: 発光素子
３０１、３０２、３０５、３５１、３５２、３６０ : 電極パッド
３１０ : 接着剤 ３１１ : 導電性接着剤
４００ : 光透過用物質膜 ４０１、４０２ : トレンチ(Trench)
４１０ : コーティング膜 ４２０ : 平坦膜
５００、５２１ : 導電性ライン ５１１、５１２ : 導電性物質
５１３ : 導電層 ７０５ : ｎ型層
７０６ : 活性層 ７０７ : ｐ型層
７０８ : サファイア基板 ７０９ : ワイヤ
７１０ : サブマウント ７１２ : ｐ-型オーミック接触金属
７１３ : ｎ-型オーミック接触金属 ７１５ : ｎ型導電性パッド
７１６ : ｐ型導電性パッド ７１７ : インターコネクション部
７１８ : 蛍光体 ７１９ : 透明絶縁膜
７２０ : 絶縁膜

Claims (24)

  1. 導電性パッドが上部に形成された基板と、
    前記基板に実装され、上部及び下部の少なくとも一つに電極パッドが形成されている発光素子と、
    前記導電性パッドの一部及び前記発光素子の上部に形成された電極パッドの一部を露出させ、前記導電性パッド及び発光素子を包んでいる光透過用物質膜と、
    前記導電性パッドの露出された一部から前記発光素子の電極パッドの露出された一部まで前記光透過用物質膜の表面に沿って形成された導電性ラインとを含んで構成された発光素子パッケージ。
  2. 前記基板は非伝導性基板であり、
    前記導電性パッドから離隔された非伝導性基板の上部領域に他の導電性パッドが形成されていることを特徴とする請求項１に記載の発光素子パッケージ。
  3. 前記基板は伝導性基板であり、
    前記導電性パッドと前記伝導性基板との間には絶縁膜がさらに介されていることを特徴とする請求項１に記載の発光素子パッケージ。
  4. 前記発光素子は、
    赤色光または赤外線光を発光する素子であることを特徴とする請求項１に記載の発光素子パッケージ。
  5. 一対の導電性パッドが上部に形成された基板と、
    前記基板の上部に実装され、上部に一対の電極パッドが形成されている発光素子と、
    前記一対の導電性パッドそれぞれの一部及び該一対の電極パッドそれぞれの一部を露出させ、前記導電性パッド及び発光素子を包んでいる光透過用物質膜と、
    前記一対の導電性パッドそれぞれの露出された一部から前記一対の電極パッドそれぞれの露出された一部まで前記光透過用物質膜の表面に沿って形成された一対の導電性ラインとを含んで構成される発光素子パッケージ。
  6. 前記発光素子は、
    緑色または青色発光素子であることを特徴とする請求項５に記載の発光素子パッケージ。
  7. 前記光透過用物質膜は、
    光透過の可能な感光物質よりなることを特徴とする請求項１ないし６のいずれか１項に記載の発光素子パッケージ。
  8. 前記光透過用物質膜の内部には、
    前記発光素子から放出される光を波長転換させる蛍光体が分散されていることを特徴とする請求項１ないし６のいずれか１項に記載の発光素子パッケージ。
  9. 前記光透過用物質膜は、
    導電性パッド及び発光素子の形状に沿って形成されていることを特徴とする請求項１ないし６のいずれか１項に記載の発光素子パッケージ。
  10. 前記光透過用物質膜は、
    前記導電性パッド及び発光素子を包み、上部が平坦化されており、
    前記導電性ラインは、
    前記光透過用物質膜の上部から導電性パッド及び発光素子の電極パッドまでの光透過用物質膜がそれぞれ除去され形成された一対のトレンチに充填された導電性物質と、
    前記一対のトレンチに充填された導電性物質を連結するように前記光透過用物質膜の上部に形成された導電層で構成されることを特徴とする請求項１に記載の発光素子パッケージ。
  11. 前記光透過用物質膜は、
    前記導電性パッドから電極パッドまで最短距離に位置する領域に形成されていることを特徴とする請求項１に記載の発光素子パッケージ。
  12. 前記光透過用物質膜は、
    前記発光素子の一部領域にだけ形成されており、
    前記光透過用物質膜及び発光素子を包む蛍光体膜がさらに具備されることを特徴とする請求項１ないし６のいずれか１項に記載の発光素子パッケージ。
  13. 発光素子と、
    前記発光素子の外部に配置され、外部電源と電気的に連結された導電性パッドと、
    前記発光素子の一面または両面と前記導電性パッドとを連結する一つ以上のインターコネクション部とを含んで具備した発光素子パッケージ。
  14. 前記インターコネクション部は薄膜蒸着パターニングされることを特徴とする請求項１３に記載の発光素子パッケージ。
  15. 前記インターコネクション部は、
    Ag、Cu、Au、Al、Ti、Ni、Cr、Rh、Ir、Mo、W、Co、Zn、Cd、Ru、In、Os、Fe及びSnで構成された群から選択された１種以上の金属で製造されることを特徴とする請求項１３または１４に記載の発光素子パッケージ。
  16. 前記インターコネクション部により発光ダイオード部の表面と導電性パッド部が連結される連結経路上に絶縁膜が形成され、前記絶縁膜上に前記インターコネクション部が形成され、インターコネクション部と連結される発光ダイオード部のコンタクト部は電気的に連結されることを特徴とする請求項１３または１４に記載の発光素子パッケージ。
  17. 導電性パッドが上部に形成された基板に、上部及び下部の少なくとも一つに電極パッドが形成されている発光素子を実装する段階と、
    前記導電性パッドの一部及び前記発光素子の上部に形成された電極パッドの一部を露出させ、前記導電性パッド及び発光素子を包む光透過用物質膜を形成する段階と、
    前記導電性パッドの露出された一部から前記発光素子の電極パッドの露出された一部まで前記光透過用物質膜の表面に沿って導電性ラインを形成する段階とを含んで構成される発光素子パッケージの製造方法。
  18. 前記光透過用物質膜は、
    光透過用物質を前記導電性パッド及び発光素子にコーティングして膜を形成し、前記導電性パッドの一部及び前記発光素子の上部に形成された電極パッドの一部が露出されるように、前記膜を選択的に除去する工程を行なって形成することを特徴とする請求項１７に記載の発光素子パッケージの製造方法。
  19. 前記膜は、
    スプレイコーティング法で形成することを特徴とする請求項１８に記載の発光素子パッケージの製造方法。
  20. 前記光透過用物質膜を形成することは、
    前記導電性パッド及び発光素子を包み、上部が平坦化された平坦膜を形成する工程と、
    前記平坦膜の上部から導電性パッド及び発光素子の電極パッドまでの平坦膜がそれぞれ除去され形成された一対のトレンチを形成する工程と、
    前記一対のトレンチに導電性物質を充填し、充填された導電性物質を連結する導電層を形成する工程を行なうことを特徴とする請求項１７に記載の発光素子パッケージの製造方法。
  21. 一対の導電性パッドが上部に形成された基板上部に一対の電極パッドが形成されている発光素子を接合する段階と、
    前記一対の導電性パッドそれぞれの一部及び前記一対の電極パッドそれぞれの一部を露出させ、前記導電性パッド及び発光素子を包んでいる光透過用物質膜を形成する段階と、
    前記一対の導電性パッドそれぞれの露出された一部から前記一対の電極パッドそれぞれの露出された一部まで前記光透過用物質膜の表面に沿って形成された一対の導電性ラインを形成する段階を含んで構成される発光素子パッケージの製造方法。
  22. 前記光透過用物質膜は、
    光透過の可能な感光物質よりなることを特徴とする請求項１７または２１に記載の発光素子パッケージの製造方法。
  23. 前記光透過用物質膜の内部には、
    前記発光素子から放出される光を波長転換させる蛍光体が分散されていることを特徴とする請求項１７または２１に記載の発光素子パッケージの製造方法。
  24. 前記伝導性ラインは、
    リフトオフ工程またはハードマスク工程を行なって形成することを特徴とする請求項１７または２１に記載の発光素子パッケージの製造方法。。
JP2006137259A 2005-05-17 2006-05-17 発光素子パッケージ及びその製造方法 Active JP4664861B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050041235A KR101047683B1 (ko) 2005-05-17 2005-05-17 와이어 본딩이 불필요한 발광소자 패키징 방법

Publications (2)

Publication Number Publication Date
JP2006324667A true JP2006324667A (ja) 2006-11-30
JP4664861B2 JP4664861B2 (ja) 2011-04-06

Family

ID=36791562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006137259A Active JP4664861B2 (ja) 2005-05-17 2006-05-17 発光素子パッケージ及びその製造方法

Country Status (5)

Country Link
US (1) US7683539B2 (ja)
EP (1) EP1724848B1 (ja)
JP (1) JP4664861B2 (ja)
KR (1) KR101047683B1 (ja)
CN (1) CN1866561A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302542A (ja) * 2008-06-13 2009-12-24 Samsung Electronics Co Ltd 発光素子、発光素子を含む発光装置、発光素子の製造方法および発光素子を含む発光装置の製造方法
KR100993045B1 (ko) * 2009-10-23 2010-11-08 엘지이노텍 주식회사 발광소자 칩 및 발광소자 패키지
JP2011181921A (ja) * 2010-02-26 2011-09-15 Samsung Led Co Ltd マルチセルアレイを有する半導体発光装置及びその製造方法
KR101144616B1 (ko) * 2010-04-28 2012-05-11 하나 마이크론(주) 발광다이오드 패키지 제조 방법
JP2012529772A (ja) * 2009-06-10 2012-11-22 ブリッジラックス インコーポレイテッド 基板から電気的に絶縁されたｐ型およびｎ型のコンタクトをもつ薄膜ＬＥＤ
JP2013504185A (ja) * 2009-09-03 2013-02-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 放射出口面を有する少なくとも１つの第１の半導体ボディと絶縁層とを備えたオプトエレクトロニクスモジュールおよびその製造方法
JP2013535847A (ja) * 2010-08-17 2013-09-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 少なくとも１つのオプトエレクトロニクス半導体部品の製造方法
JP2013539604A (ja) * 2010-09-07 2013-10-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体部品の製造方法
KR101622399B1 (ko) * 2009-08-18 2016-05-18 엘지전자 주식회사 Ｌｅｄ 장치
JP2017054942A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体発光装置
JP2017532766A (ja) * 2014-08-19 2017-11-02 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． ダイレベルのレーザリフトオフ中の機械的損傷を減少させるサファイアコレクタ

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915085B2 (en) 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
US7217583B2 (en) 2004-09-21 2007-05-15 Cree, Inc. Methods of coating semiconductor light emitting elements by evaporating solvent from a suspension
CN101460779A (zh) 2005-12-21 2009-06-17 科锐Led照明技术公司 照明装置
US8969908B2 (en) 2006-04-04 2015-03-03 Cree, Inc. Uniform emission LED package
US7943952B2 (en) 2006-07-31 2011-05-17 Cree, Inc. Method of uniform phosphor chip coating and LED package fabricated using method
US7999277B2 (en) * 2006-11-08 2011-08-16 C. I. Kasei Company, Limited Light emitting device and production method of same
US10295147B2 (en) 2006-11-09 2019-05-21 Cree, Inc. LED array and method for fabricating same
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9196799B2 (en) 2007-01-22 2015-11-24 Cree, Inc. LED chips having fluorescent substrates with microholes and methods for fabricating
US8232564B2 (en) 2007-01-22 2012-07-31 Cree, Inc. Wafer level phosphor coating technique for warm light emitting diodes
US9024349B2 (en) * 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
DE102007018837A1 (de) * 2007-03-26 2008-10-02 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines Lumineszenzdiodenchips und Lumineszenzdiodenchip
US7687812B2 (en) * 2007-06-15 2010-03-30 Tpo Displays Corp. Light-emitting diode arrays and methods of manufacture
US10505083B2 (en) 2007-07-11 2019-12-10 Cree, Inc. Coating method utilizing phosphor containment structure and devices fabricated using same
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US8167674B2 (en) 2007-12-14 2012-05-01 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
DE102008003423A1 (de) * 2008-01-07 2009-07-23 Uni-Light Touchtek Corp. Optoelektronisches Halbleiterbauelement und aus diesem hergestellte Leuchtdiode
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
US20090309114A1 (en) * 2008-01-16 2009-12-17 Luminus Devices, Inc. Wavelength converting light-emitting devices and methods of making the same
CN101222014A (zh) * 2008-01-31 2008-07-16 金芃 垂直结构的半导体芯片
US8637883B2 (en) 2008-03-19 2014-01-28 Cree, Inc. Low index spacer layer in LED devices
DE102008021402B4 (de) 2008-04-29 2023-08-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares Leuchtdioden-Modul und Verfahren zur Herstellung eines oberflächenmontierbaren Leuchtdioden-Moduls
KR101021398B1 (ko) * 2008-07-24 2011-03-14 한국광기술원 발광 다이오드 및 그의 제조방법
DE102008049188A1 (de) * 2008-09-26 2010-04-01 Osram Opto Semiconductors Gmbh Optoelektronisches Modul mit einem Trägersubstrat und einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen und Verfahren zu dessen Herstellung
DE102008057350A1 (de) * 2008-11-14 2010-05-20 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement und Verfahren zu dessen Herstellung
DE102009039890A1 (de) * 2009-09-03 2011-03-10 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einem Halbleiterkörper, einer Isolationsschicht und einer planaren Leitstruktur und Verfahren zu dessen Herstellung
KR101134802B1 (ko) * 2010-02-01 2012-04-13 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
WO2011145794A1 (ko) * 2010-05-18 2011-11-24 서울반도체 주식회사 파장변환층을 갖는 발광 다이오드 칩과 그 제조 방법, 및 그것을 포함하는 패키지 및 그 제조 방법
US10546846B2 (en) 2010-07-23 2020-01-28 Cree, Inc. Light transmission control for masking appearance of solid state light sources
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
US8803185B2 (en) * 2012-02-21 2014-08-12 Peiching Ling Light emitting diode package and method of fabricating the same
KR101303015B1 (ko) * 2012-04-13 2013-09-03 (재)한국나노기술원 수직형 발광다이오드 소자 제조방법
KR101374611B1 (ko) * 2012-04-13 2014-03-17 (재)한국나노기술원 수직형 발광다이오드 소자 제조방법
CN103378079A (zh) * 2012-04-27 2013-10-30 广东金源照明科技有限公司 一种多芯片阵列式cob倒装共晶封装结构及封装方法
KR20130131852A (ko) * 2012-05-25 2013-12-04 엘지이노텍 주식회사 발광 소자 패키지 및 발광 모듈
CN103000780B (zh) * 2012-12-14 2015-08-05 京东方科技集团股份有限公司 一种led芯片封装结构及制作方法、显示装置
KR20140094752A (ko) 2013-01-22 2014-07-31 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
KR101506291B1 (ko) * 2013-06-11 2015-03-30 주식회사 세미콘라이트 반도체 발광소자, 반도체 발광소자의 제조방법 및 반도체 발광소자를 포함하는 백라이트 유닛
KR101455813B1 (ko) * 2013-04-30 2014-11-04 주식회사 세미콘라이트 백라이트 유닛
KR102572643B1 (ko) * 2015-05-13 2023-08-31 루미리즈 홀딩 비.브이. 다이 레벨의 레이저 리프트-오프 중에 기계적 손상을 줄이기 위한 사파이어 수집기
JP6991981B2 (ja) * 2016-02-24 2022-01-13 マジック リープ， インコーポレイテッド 光エミッタのための薄型相互接続子
CN108461608B (zh) * 2017-02-21 2019-11-12 鼎元光电科技股份有限公司 发光元件及发光元件的制造方法
DE102017112223A1 (de) * 2017-06-02 2018-12-06 Osram Opto Semiconductors Gmbh Halbleiterlaser-Bauteil und Verfahren zur Herstellung eines Halbleiterlaser-Bauteils
KR102433873B1 (ko) 2018-01-29 2022-08-19 삼성전자주식회사 Led 패널 및 led 패널의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344011A (ja) * 2001-05-15 2002-11-29 Sony Corp 表示素子及びこれを用いた表示装置
JP2003258312A (ja) * 2002-03-01 2003-09-12 Citizen Electronics Co Ltd 発光装置の製造方法
JP2004282004A (ja) * 2002-09-17 2004-10-07 Daiwa Kogyo:Kk 発光素子搭載用基板及びその製造方法
JP2005057239A (ja) * 2003-03-27 2005-03-03 Nichia Chem Ind Ltd 半導体発光素子およびその製造方法
WO2005029185A2 (en) * 2003-09-16 2005-03-31 Matsushita Electric Industrial Co., Ltd. Led lighting source and led lighting apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006706B1 (ko) * 1988-12-12 1991-08-31 삼성전자 주식회사 발광다이오드 어레이 헤드의 제조방법
JP2744350B2 (ja) * 1990-11-22 1998-04-28 キヤノン株式会社 半導体基板およびその製造方法
US5798536A (en) * 1996-01-25 1998-08-25 Rohm Co., Ltd. Light-emitting semiconductor device and method for manufacturing the same
KR100702740B1 (ko) * 1996-06-26 2007-04-03 오스람 게젤샤프트 미트 베쉬랭크터 하프퉁 발광 변환 소자를 포함하는 발광 반도체 소자
KR100413450B1 (ko) * 2001-07-20 2003-12-31 엘지전자 주식회사 표시소자의 보호막 구조
CN1477721A (zh) 2002-08-20 2004-02-25 何文志 混光层和混光方法
US7252408B2 (en) * 2004-07-19 2007-08-07 Lamina Ceramics, Inc. LED array package with internal feedback and control
DE102004050371A1 (de) * 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344011A (ja) * 2001-05-15 2002-11-29 Sony Corp 表示素子及びこれを用いた表示装置
JP2003258312A (ja) * 2002-03-01 2003-09-12 Citizen Electronics Co Ltd 発光装置の製造方法
JP2004282004A (ja) * 2002-09-17 2004-10-07 Daiwa Kogyo:Kk 発光素子搭載用基板及びその製造方法
JP2005057239A (ja) * 2003-03-27 2005-03-03 Nichia Chem Ind Ltd 半導体発光素子およびその製造方法
WO2005029185A2 (en) * 2003-09-16 2005-03-31 Matsushita Electric Industrial Co., Ltd. Led lighting source and led lighting apparatus

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302542A (ja) * 2008-06-13 2009-12-24 Samsung Electronics Co Ltd 発光素子、発光素子を含む発光装置、発光素子の製造方法および発光素子を含む発光装置の製造方法
US8975656B2 (en) 2008-06-13 2015-03-10 Samsung Electronics Co., Ltd. Light emitting elements, light emitting devices including light emitting elements and methods of manufacturing such light emitting elements and/or device
US8871539B2 (en) 2009-06-10 2014-10-28 Kabushiki Kaisha Toshiba Thin-film LED with P and N contacts electrically isolated from the substrate
JP2012529772A (ja) * 2009-06-10 2012-11-22 ブリッジラックス インコーポレイテッド 基板から電気的に絶縁されたｐ型およびｎ型のコンタクトをもつ薄膜ＬＥＤ
KR101622399B1 (ko) * 2009-08-18 2016-05-18 엘지전자 주식회사 Ｌｅｄ 장치
US8847247B2 (en) 2009-09-03 2014-09-30 Osram Opto Semiconductors Gmbh Optoelectronic module comprising at least one first semiconductor body having a radiation outlet side and an insulation layer and method for the production thereof
JP2013504185A (ja) * 2009-09-03 2013-02-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 放射出口面を有する少なくとも１つの第１の半導体ボディと絶縁層とを備えたオプトエレクトロニクスモジュールおよびその製造方法
KR100993045B1 (ko) * 2009-10-23 2010-11-08 엘지이노텍 주식회사 발광소자 칩 및 발광소자 패키지
JP2011181921A (ja) * 2010-02-26 2011-09-15 Samsung Led Co Ltd マルチセルアレイを有する半導体発光装置及びその製造方法
KR101144616B1 (ko) * 2010-04-28 2012-05-11 하나 마이크론(주) 발광다이오드 패키지 제조 방법
JP2013535847A (ja) * 2010-08-17 2013-09-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 少なくとも１つのオプトエレクトロニクス半導体部品の製造方法
US9105771B2 (en) 2010-08-17 2015-08-11 Osram Opto Semiconductors Gmbh Method for producing at least one optoelectronic semiconductor component
KR101786526B1 (ko) * 2010-08-17 2017-10-18 오스람 옵토 세미컨덕터스 게엠베하 적어도 하나의 광전자 반도체 소자를 제조하기 위한 방법
JP2013539604A (ja) * 2010-09-07 2013-10-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体部品の製造方法
US9224931B2 (en) 2010-09-07 2015-12-29 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor component
JP2017532766A (ja) * 2014-08-19 2017-11-02 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． ダイレベルのレーザリフトオフ中の機械的損傷を減少させるサファイアコレクタ
JP7071118B2 (ja) 2014-08-19 2022-05-18 ルミレッズ ホールディング ベーフェー ダイレベルのレーザリフトオフ中の機械的損傷を減少させるサファイアコレクタ
JP2017054942A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体発光装置

Also Published As

Publication number Publication date
US7683539B2 (en) 2010-03-23
EP1724848A3 (en) 2012-06-27
JP4664861B2 (ja) 2011-04-06
CN1866561A (zh) 2006-11-22
EP1724848B1 (en) 2018-08-15
EP1724848A2 (en) 2006-11-22
KR20060118840A (ko) 2006-11-24
US20060261292A1 (en) 2006-11-23
KR101047683B1 (ko) 2011-07-08

Similar Documents

Publication Publication Date Title
JP2006324667A (ja) 発光素子パッケージ及びその製造方法
EP3767688B1 (en) Light emitting diode
JP3820408B2 (ja) 蛍光体を用いた波長変換型発光ダイオードパッケージの製造方法
US9240433B2 (en) Light emitting device
JP5591487B2 (ja) 発光装置、これを含むパッケージとシステム、およびその製造方法
US9165977B2 (en) Light emitting device and light emitting device package including series of light emitting regions
JP4598767B2 (ja) 半導体発光装置、発光モジュール、および照明装置
JP5377985B2 (ja) 半導体発光素子
US20170098746A1 (en) Low optical loss flip chip solid state lighting device
CN111164753B (zh) 半导体装置及包括该半导体装置的前照灯
US20090072250A1 (en) Chip type semiconductor light emitting device
US20190304956A1 (en) Reflective solder mask layer for led phosphor package
WO2009075753A2 (en) Chip-scale packaged light-emitting devices
KR101070974B1 (ko) 웨이퍼 레벨 발광다이오드 패키지
US20230069883A1 (en) Method for manufacturing semiconductor light-emitting device
KR100890468B1 (ko) 도전성 인터커넥션부를 이용한 발광다이오드 소자
KR101260000B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR20120041717A (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
WO2020263748A1 (en) Light emitting diode packages
KR20190086099A (ko) 발광소자 패키지
US20240047606A1 (en) Wafer level fabrication for multiple chip light-emitting devices
KR100956106B1 (ko) 칩레벨 발광 다이오드 패키지를 이용한 투명 디스플레이장치
KR20070035186A (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR20190050546A (ko) 발광소자 패키지 및 이를 포함하는 조명장치
KR20190020544A (ko) 발광소자 패키지 및 광원 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110107

R150 Certificate of patent or registration of utility model

Ref document number: 4664861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250