CN101222014A - 垂直结构的半导体芯片 - Google Patents
垂直结构的半导体芯片 Download PDFInfo
- Publication number
- CN101222014A CN101222014A CN 200810006667 CN200810006667A CN101222014A CN 101222014 A CN101222014 A CN 101222014A CN 200810006667 CN200810006667 CN 200810006667 CN 200810006667 A CN200810006667 A CN 200810006667A CN 101222014 A CN101222014 A CN 101222014A
- Authority
- CN
- China
- Prior art keywords
- chip
- sheet metal
- metallization
- electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 174
- 229910052751 metal Inorganic materials 0.000 claims abstract description 129
- 239000002184 metal Substances 0.000 claims abstract description 129
- 238000002161 passivation Methods 0.000 claims abstract description 32
- 238000001465 metallisation Methods 0.000 claims description 110
- 238000013517 stratification Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 26
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 23
- 229910052733 gallium Inorganic materials 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 21
- 229910005540 GaP Inorganic materials 0.000 claims description 19
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims description 14
- 239000004411 aluminium Substances 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 12
- 229910002056 binary alloy Inorganic materials 0.000 claims description 12
- 239000002131 composite material Substances 0.000 claims description 12
- 229910052738 indium Inorganic materials 0.000 claims description 12
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 12
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 11
- YUWBVKYVJWNVLE-UHFFFAOYSA-N [N].[P] Chemical compound [N].[P] YUWBVKYVJWNVLE-UHFFFAOYSA-N 0.000 claims description 11
- 229910052725 zinc Inorganic materials 0.000 claims description 11
- 239000011701 zinc Substances 0.000 claims description 11
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 10
- 229910002601 GaN Inorganic materials 0.000 claims description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 229910002059 quaternary alloy Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 239000011787 zinc oxide Substances 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 2
- 229910045601 alloy Inorganic materials 0.000 claims 2
- 239000000956 alloy Substances 0.000 claims 2
- 229910052790 beryllium Inorganic materials 0.000 claims 2
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 claims 2
- -1 ternary system Inorganic materials 0.000 claims 2
- 229910052718 tin Inorganic materials 0.000 claims 2
- 239000011135 tin Substances 0.000 claims 2
- 229910002704 AlGaN Inorganic materials 0.000 claims 1
- 229910017083 AlN Inorganic materials 0.000 claims 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 229910010293 ceramic material Inorganic materials 0.000 claims 1
- 239000011651 chromium Substances 0.000 claims 1
- 229910052804 chromium Inorganic materials 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052759 nickel Inorganic materials 0.000 claims 1
- 238000005498 polishing Methods 0.000 claims 1
- 239000002096 quantum dot Substances 0.000 claims 1
- 229910052709 silver Inorganic materials 0.000 claims 1
- 239000004332 silver Substances 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
- 238000000407 epitaxy Methods 0.000 abstract 6
- 241000099774 Cuscuta salina Species 0.000 abstract 1
- 239000010408 film Substances 0.000 description 50
- 241000218202 Coptis Species 0.000 description 32
- 235000002991 Coptis groenlandica Nutrition 0.000 description 32
- CHPZKNULDCNCBW-UHFFFAOYSA-N gallium nitrate Chemical compound [Ga+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O CHPZKNULDCNCBW-UHFFFAOYSA-N 0.000 description 20
- 150000002739 metals Chemical class 0.000 description 13
- 229940044658 gallium nitrate Drugs 0.000 description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明揭示不需打金线的垂直半导体芯片，其结构包括：金属化芯片(包括：第一金属片、第二金属片、第一电极、第二电极和导电栓)，层叠在第一金属片上的半导体外延薄膜，覆盖在金属化芯片和半导体外延薄膜上的钝化层，图形化的电极。第一和第二金属片将分别通过导电栓与第一和第二电极电联接。钝化层在半导体外延薄膜的上方和第二金属片的上方具有窗口。图形化的电极通过钝化层在半导体外延薄膜表面上方的窗口，层叠在半导体外延薄膜上，并向第二金属片的方向延伸，通过钝化层在第二金属片上方的窗口，层叠在第二金属片上，使得半导体外延薄膜通过图形化电极与第二金属片电联接。
Description
技术领域
本发明揭示一种无需打金线的垂直结构的半导体芯片(chip)，包括，垂直结构的氮化镓基、磷化镓基、镓氮磷基和氧化锌基芯片(包括，LED，激光)，及低成本的生产技术和工艺。属于半导体电子技术领域。
背景技术
大功率半导体发光二极管在技术上，需要不断的改进。为了解决磷化镓(GaP)基LED的砷化镓(GaAs)生长衬底吸收光辐射，氮化镓(GaN)基芯片的蓝宝石生长衬底的散热效率低等问题，垂直结构磷化镓基和氮化镓基LED芯片被分别提出。该芯片需要打至少一根金线，从而与外界电源相连接。但是，金线会造成可靠性问题，金线所占用的空间增大了垂直磷化镓基或氮化镓基LED的封装管座的厚度，金线会造成封装工艺复杂。而且，通常是在将LED芯片封装后，再进行老化，这给封装带来无法确定芯片性能的不利因素，一旦封装的芯片不合格，这个封装就会不合格，并且难以返修，增加生产成本。为解决上述问题，三维垂直结构的氮化镓基，磷化镓基，镓氮磷基，氧化锌基LED芯片及生产技术和工艺被提出[中国专利申请：200610145039.8]。但是，制造工艺比较复杂。
因此，本发明公开一种不同的无需打金线的垂直结构的半导体芯片(包括，氮化镓基、磷化镓基、镓氮磷基和氧化锌基LED，激光)及制造方法。
发明内容
本发明揭示无需打金线的垂直半导体芯片以及带有防静电二极管的无需打金线的垂直半导体芯片。带有防静电二极管的无需打金线的垂直半导体芯片的一个具体实施例的结构如下：第一和第二金属片形成在金属化芯片的第一主表面上，第一和第二金属片互相电绝缘。半导体外延薄膜的第二类型限制层层叠在金属化芯片的第一金属片上。第一和第二电极层叠在金属化芯片的第二主表面上；第一和第二电极互相电绝缘。金属化芯片的第一主表面上的第一和第二金属片分别通过至少一个导电栓与金属化芯片的第二主表面上的第一和第二电极电连接。图形化的电极层叠在半导体外延薄膜的第一类型限制层上并延伸到金属化芯片的第二金属片上形成电连接，因而，图形化的电极把半导体外延薄膜的第一类型限制层与金属化芯片的第二主表面上的第二电极电连接。钝化层保护图形化的电极，使其只与半导体外延薄膜的第一类型限制层和金属化芯片的第二金属片电连接。在金属化芯片的内部形成(或表面层叠)防静电二极管。金属化芯片的第一和第二金属片分别与防静电二极管的两个电极电连接。
无需打金线的垂直半导体芯片的结构与上述的带有防静电二极管的无需打金线的垂直半导体芯片的结构相同，只是金属化芯片的内部(或表面)不包括防静电二极管。
制造带有防静电二极管的无需打金线的垂直半导体芯片的工艺步骤的一个具体实施例如下：
(1)在绝缘的金属化晶片(metallized wafer)的第一主表面上的预定位置形成多组金属片。每组金属片包括第一和第二金属片。在绝缘的金属化晶片的第二主表面上的预定位置形成多组电极。每组电极包括第一和第二电极。第一和第二金属片分别与一个防静电二极管的两个电极电连接。每个第二主表面上的第一和第二电极的位置分别与对应的第一主表面上的第一和第二金属片的位置相配合。在金属化晶片的预定的位置上形成多组通孔(through hole)，每个通孔中层叠导电栓，导电栓分别把第一金属片和第一电极电连接，第二金属片和第二电极电连接，形成带有防静电二极管的金属化晶片。每组第一和第二金属片和对应的第一和第二电极构成一个金属化芯片(chip)。一个金属化晶片包括多个金属化芯片。
(2)把带有导电反射/欧姆/键合层的半导体外延芯片(chip)逐个倒装焊(flip chip)于金属化晶片上的每个金属化芯片的第一金属片上。
(3)剥离半导体外延芯片的生长衬底和缓冲层，直到半导体外延薄膜的第一类型限制层暴露。
(4)层叠钝化层；然后，在所述的半导体外延芯片的第一类型限制层的上方和金属化芯片的第二金属片的上方的预定的位置，蚀刻钝化层，分别形成图形化的窗口。图形化的窗口的图形和位置与后继形成于其上的图形化电极的图形和位置相对应；在图形化的窗口上，半导体外延芯片的第一类型限制层和金属化芯片的第二金属片暴露；
(6)层叠图形化的电极，该图形化的电极把半导体外延芯片的第一类型限制层和对应的金属化芯片的第二金属片电连接。
(10)分割金属化晶片为单个金属化芯片，成为无需打金线的垂直半导体芯片。
导电栓的数量和截面积是预定的。采用多个或者截面积较大的导电栓连接金属化芯片两面上的对应的第一(第二)电极与第一(第二)金属片的优点是：(1)进一步提高金属化芯片的热导率；(2)降低电阻，因而降低电压并降低产生的热量。
本发明的目的和能达到的各项效果如下：
(1)本发明的目的是提供带有防静电二极管和不带有防静电二极管的无需打金线的垂直结构的半导体(包括，氮化镓基、磷化镓基、镓氮磷基或氧化锌基)芯片(包括，氮化镓基、磷化镓基、镓氮磷基或氧化锌基LED芯片、激光)，以解决上述的效率、老化、厚度和金线问题。
(2)本发明提供的无需打金线的垂直结构的半导体芯片100％的利用半导体外延薄膜的材料(无需蚀刻掉活化层(active layer)的一部分)，因此，提高了半导体芯片的效率。
(3)本发明提供的垂直结构半导体芯片的图形化的电极的遮光面积最小，没有遮光的打线焊盘，因此，出光效率较高。
(4)本发明的目的是提供低成本的批量生产带有防静电二极管和不带有防静电二极管的无需打金线的垂直结构的半导体芯片的工艺方法。
(5)本发明提供的生产的方法简化了生产无需打金线的垂直结构的半导体芯片的工艺。
本发明和它的特征及效益将在下面的详细描述中更好的展示。
附图说明
图1展示金属化晶片和半导体晶片的具体实施例。
图2展示无需打金线的垂直结构的半导体芯片的一个具体实施例。
图3展示制造无需打金线的垂直结构的半导体芯片的工艺的两个具体实施例的示意图。
图4展示金属化芯片的另一个具体实施例。
图5展示无需打金线的垂直结构的半导体芯片的图形化的电极的一些具体实施例。
具体实施例和发明的详细描述
虽然本发明的具体化实施实例将会在下面被描述，但下列各项描述只是说明本发明的原理，而不是局限本发明于下列各项具体化实施实例的描述。
注意下列各项：
(1)图中各部分的比例不代表真实产品的比例。
(2)本发明提供的无需打金线的垂直结构的半导体芯片包括：氮化镓基、磷化镓基、镓氮磷基、和氧化锌基芯片。其中，氮化镓基包括：镓、铝、铟、氮的二元系、三元系和四元系。镓、铝、铟、氮的二元系、三元系和四元系包括(例如)，GaN，GaInN，AlGaInN，AlGaInN，等。磷化镓基包括：镓、铝、铟、磷的二元系、三元系和四元系。镓、铝、铟、磷的二元系、三元系和四元系包括(例如)，GaP、GaInP、AlGaInP，InP，等。镓氮磷基包括：镓、铝、铟、氮、磷的二元系、三元系、四元系和五元系。镓、铝、铟、氮、磷的二元系、三元系、四元系和五元系包括(例如)，GaNP，AlGaNP，GaInNP，AlGaInNP，等。氧化锌基包括：例如，ZnO，等。氮化镓基、磷化镓基、镓氮磷基和氧化锌基芯片包括：氮化镓基、磷化镓基、镓氮磷基和氧化锌基LED，氮化镓基、磷化镓基、镓氮磷基和氧化锌基激光器。氮化镓基外延薄膜的晶体平面包括，但不限于：c-平面，a-平面，m-平面。
(3)本发明提供制造无需打金线的垂直结构的半导体芯片的生产工艺的两个具体实施例：一个是采用把带有导电反射/欧姆/键合层的半导体外延芯片(chip)逐个倒装焊(flip chip)于金属化晶片上的每个金属化芯片的第一金属片上；另一个是采用晶片键合工艺，键合所述的半导体外延晶片和金属化晶片，使得每个半导体外延芯片键合在对应的金属化芯片的第一金属片上。上述生产工艺的两个具体实施例的最后一道工艺步骤都是把复合半导体外延晶片分割为芯片。所以，为了简化画图，在图3展示的制造无需打金线的垂直结构的半导体芯片的工艺的具体实施例的示意图中，以金属化芯片和半导体外延芯片展示生产工艺步骤。
(4)不需要在图形化的电极上打金线；该图形化的电极从半导体芯片的外延薄膜的第一类型限制层延伸到与金属化芯片的第一主表面上的第二金属片，因此与金属化芯片的第二主表面上的第二电极电连接。另一方面，金属化芯片的第一主表面上的第一金属片与半导体芯片的外延薄膜的第二类型限制层相键合，因此，该半导体芯片具有垂直结构芯片的全部优点，例如，没有电流拥塞(crowding)，可通过大电流，热传导效率高，等。
(5)由于半导体芯片的第二类型限制层与金属化芯片的第一主表面上的第一金属片之间有一导电反射/欧姆/键合层，因此，光取出效率提高。
(6)无需打线，可以在封装前进行老化，提高良品率，降低成本。降低封装成品的厚度。提高可靠性。
图1a展示一多边形金属化晶片100。为简化绘图，图中的一个金属化晶片100上只画了9个金属化芯片(chip)，实际上，一个金属化晶片(wafer)可以制成多个金属化芯片。金属化芯片可以带有防静电二极管或不带有防静电二极管。每个金属化芯片包括第一金属片101，第二金属片102。图1a展示的金属化晶片100适用于采用倒装焊(flip chip)工艺把半导体芯片逐个地键合到金属化晶片100上的对应的金属化芯片的第一金属片101上。
图1b展示一圆形金属化晶片110，金属化晶片可以带有防静电二极管或不带有防静电二极管。为简化绘图，图中的一个金属化晶片110上只画了4个金属化芯片。图1b展示的金属化晶片110适用于采用晶片键合工艺(wafer bonding)把同样直径的半导体晶片键合到金属化晶片110上，也适用于采用倒装焊工艺逐个地键合半导体芯片。每个金属化芯片包括第一金属片111，第二金属片112。
图1a和图1b中的虚线103和113表示分割线，即无需打金线的垂直结构的半导体芯片的生产工艺的最后一道工艺步骤是：沿虚线103和113把复合半导体外延晶片分割为垂直结构的半导体芯片。
图1c展示半导体晶片120及在其上形成的多个半导体芯片121。形成的方法如下：在预定的位置，蚀刻半导体晶片120的外延薄膜直到生长衬底暴露而形成街道(street)122。街道122把半导体晶片120的外延薄膜分割成多个半导体芯片薄膜121。每个半导体芯片薄膜121的形状和位置分别对应于金属化晶片110上的金属化芯片的第一金属片111。当采用晶片键合工艺键合半导体晶片120到金属化晶片110上时，半导体晶片120上的每个半导体芯片薄膜121分别键合到金属化晶片110的对应的金属化芯片的第一金属片111上。
图2展示无需打金线的垂直结构的半导体芯片的第一个具体实施例。
图2a展示无需打金线的垂直结构的半导体芯片的第一个具体实施例的顶视图。垂直结构半导体芯片包括：金属化芯片200，第一金属片201，第二金属片202，半导体外延薄膜203层叠在第一金属片201上，在半导体外延薄膜203的上方的预定的位置上有窗口204，在第二金属片的上方的预定的位置上有窗口205，图形化的电极206。图2a中没有画出钝化层。图形化的电极206把半导体外延薄膜203的表面和第二金属片202电联接。半导体外延薄膜203的另一个表面和第一金属片201电联接。
图2b展示图2a的无需打金线的垂直结构的半导体芯片的截面图。半导体外延薄膜203层叠在第一金属片201上。钝化层207在半导体外延薄膜203的上方有窗口204，在第二金属片202的上方有窗口205。图形化的电极206层叠在窗口204中的半导体外延薄膜203的暴露的表面上和在窗口205中的第二金属片202的暴露的表面上，从而把半导体外延薄膜203的暴露的表面与第二金属片202电联接，并通过金属化芯片200中的导电栓211与第二电极209电联接。半导体外延薄膜203的另一表面层叠在金属化芯片上的第一金属片201上，并通过金属化芯片200中的导电栓210与第一电极208电联接。金属化芯片的第一和第二电极208和209与外界电源的两个极电联接，因此，半导体外延薄膜203与外界电源的两个极电联接而无需打金线。
在图2展示的半导体芯片中，图形化的电极206的层叠在钝化层207上的部分和层叠在第二金属片202上的部分的宽度比层叠在半导体外延薄膜203上的部分大，其优点是，图形化的电极的可靠性提高，电阻减低，散热效率较高。
导电栓210和211的数量和截面积是预定的。采用多个或者截面积较大的导电栓连接金属化芯片两面上的对应的第一(第二)电极与第一(第二)金属片的优点是：(1)进一步提高金属化芯片的热导率；(2)降低电阻，因而降低电压并降低产生的热量。
对于金属化硅芯片，可以在硅芯片内制造防静电二极管。对于其它金属化芯片，可以在金属化芯片上层叠防静电二极管。
图3展示制造无需打金线的垂直结构的半导体芯片的工艺的具体实施例的示意图。为了简化画图，在图3中，采用一个金属化芯片和一个半导体外延芯片来展示制造工艺。在生产中，有两种方法可以达到把半导体外延薄膜层叠在金属化晶片上的对应的金属化芯片的第一金属片上。第一种方法：逐个的把半导体外延芯片倒装焊到金属化晶片上的对应的金属化芯片的第一金属片上，形成复合半导体外延晶片；第二种方法：采用晶片键合工艺把图1c展示的半导体晶片(及在其上形成的多个半导体薄膜)键合到图1b展示的金属化晶片上，使得半导体晶片上的每个半导体薄膜键合到对应的金属化芯片的第一金属片上，形成复合半导体外延晶片。然后，下面的制造工艺(图3a到图3e)对以上两种方法制造的复合半导体外延晶片都是相同的。只是剥离生长衬底时略有不同。
图3a展示一半导体外延芯片层叠在金属化芯片300的第一金属片301上。半导体外延芯片的结构包括，生长衬底314，第一类型限制层303a，活化层303b，第二类型限制层303c，导电反射/欧姆/键合层层叠在第二类型限制层303c上(图3中未展示导电反射/欧姆/键合层)。第二类型限制层303c通过第一金属片301和导电栓310与第一电极308电连接。金属化芯片300的结构包括，第一和第二金属片301和302，第一和第二电极308和309，第一和第二金属片301和302分别通过导电栓310和311与第一和第二电极308和309电连接。
一般情况下，在生长衬底314和第一类型限制层303a之间有一缓冲层，因为该缓冲层会与生长衬底314一起被剥离，所以，图3中未展示缓冲层。
图3b展示工艺流程步骤2：半导体外延芯片的生长衬底314被剥离，第一类型限制层303a暴露。剥离半导体芯片的生长衬底314的方法随半导体芯片的材料的不同而不同。例如，采用激光方法剥离氮化镓基芯片的蓝宝石生长衬底；采用干/湿蚀刻方法剥离磷化镓基芯片的GaAs生长衬底；采用精密研磨/抛光方法剥离蓝宝石生长衬底和GaAs生长衬底；也可以采用离子注入方法剥离磷化镓基芯片的GaAs生长衬底；或上述方法的组合，例如，先采用精密研磨/抛光方法减薄磷化镓基芯片的GaAs生长衬底，然后，再采用干/湿蚀刻方法剥离磷化镓基芯片的GaAs生长衬底的剩余部分；等。
在第一类型限制层303a的表面上形成粗化结构、光子晶体结构或沟槽(图3中未展示第一类型限制层303a上的粗化结构、光子晶体结构或沟槽)可以增加光取出效率。
图3c展示工艺流程步骤3：层叠钝化层307在金属化芯片上并覆盖半导体外延薄膜。钝化层307的结构包括单层或多层，每层的材料是从一组材料中选出，该组材料包括：透明的绝缘的氧化物和透明的绝缘的氮化物；氧化物包括：氧化硅，氧化铝，氧化锌；氮化物包括：氮化硅。
图3d展示工艺流程步骤4：在每个金属化芯片的预定的位置上，蚀刻钝化层307，在半导体外延薄膜的第一类型限制层303a的上方形成窗口304，在第二金属片302的上方的预定的位置上形成窗口305。蚀刻的方法包括：干法(dry)和湿法(wet)蚀刻。
图3e展示工艺流程步骤5：通过钝化层307上的窗口304和305，层叠图形化的电极306到半导体外延薄膜的第一类型限制层303a和对应的第二金属片302的第一表面上，使的半导体外延薄膜的第一类型限制层303a和对应的金属化芯片的第二金属片302的第一表面电联接。因此，半导体外延薄膜的第一类型限制层303a通过层叠图形化的电极306、第二金属片302和导电栓311与第二电极309电连接。
然后，分割复合半导体外延晶片为无需打金线的垂直结构半导体芯片，分割的方法包括采用激光切割或机械锯分割，等。
在钝化层307上形成粗化结构、光子晶体结构或沟槽结构(图3中未展示钝化层307上的粗化结构、光子晶体结构或沟槽)可以增加光取出效率。
图4a和图4b展示金属化芯片的另一个具体实施例的截面图。其中，第二金属片402具有门形状。金属化芯片400包括层叠于其第一表面上的第一金属片401和第二金属片402，层叠于其第二表面上的第一电极408和第二电极409，第一金属片401和第二金属片402通过导电栓410和411分别与第一电极408和第二电极409电连接。
图4c和图4d展示半导体外延薄膜403层叠于金属化芯片400的第一金属片401上。多线条形状的图形化电极406层叠于半导体外延薄膜403的第一类型限制层403a和第二金属片402上的窗口404和405中，把半导体外延薄膜403的第一类型限制层403a和第二金属片402电连接。
图5展示图形化电极的其他形状的多个具体实施例，包括：单线条，多线条，网格，环，螺旋，多叉，等，使电流分布更均匀和遮挡更少的光。图5中的图形化电极通过窗口分别与半导体外延薄膜和第二金属片电联接。为简化画图，图5中未展示窗口。
图5a展示图形化电极的单线条形状：单线条形状的图形化电极506层叠在沿半导体外延薄膜503的长轴方向上并与第二金属片502电联接，半导体外延薄膜503层叠在第一金属片501上。
注意：这种形状的半导体外延薄膜和单线条形状的图形化电极特别适合于侧发光(side view)光源。
图5b展示图形化电极的互相不联接的多线条形状的一具体实施例：多线条形状的图形化电极516层叠在沿半导体外延薄膜513的长轴方向上并延伸而与第二金属片512电联接，半导体外延薄膜513层叠在第一金属片511上。
图5e展示图形化电极的互相联接的多线条形状：互相联接的多线条形状的图形化电极526层叠在沿半导体外延薄膜523的长轴方向上并与第二金属片532电联接，半导体外延薄膜523层叠在第一金属片521上。
图2a展示图形化电极的互相不联接的多线条形状的一具体实施例。
图5d、图5e、图5f和图5g展示图形化电极的网格形状：网格形状的图形化电极536、546、556和566分别层叠在半导体外延薄膜533、543、553和563上并分别与第二金属片532、542、552和562电联接，半导体外延薄膜533、543、553和563分别层叠在第一金属片531、541、551和561上。
图5h和图5j展示图形化电极的环形状：环形状的图形化电极576和586分别层叠在半导体外延薄膜573和583上并分别与第二金属片572和582电联接，半导体外延薄膜573和583分别层叠在第一金属片571和581上。环形状的图形化电极是单环或互相联接的多环。
图5k和图5m展示图形化电极的螺旋形状：螺旋形状的图形化电极596和5106分别层叠在半导体外延薄膜593和5103上并分别与第二金属片592和5102电联接，半导体外延薄膜593和5103分别层叠在第一金属片591和5101上。
图5n展示图形化电极的叉形状：叉形状的图形化电极5116层叠在半导体外延薄膜5113上并与第二金属片5112电联接，半导体外延薄膜5113层叠在第一金属片5111上。叉形状的图形化电极包括：单叉或互相联接的多叉。
上面的具体的描述并不限制本发明的范围，而只是提供一些本发明的具体化的例证。因此本发明的涵盖范围应该由权利要求和它们的合法等同物决定，而不是由上述具体化的详细描述和实施实例决定。
Claims (11)
1.一种垂直结构的半导体芯片，其特征在于，所述的垂直结构的半导体芯片包括：
*一金属化芯片；所述的金属化芯片包括：第一主表面和第二主表面；第一金属片和第二金属片层叠在所述的第一主表面上；所述的第一金属片和第二金属片互相电绝缘；第一电极和第二电极层叠在所述的金属化芯片的第二主表面上；所述的第一电极和第二电极互相电绝缘；所述的第一金属片和第二金属片分别通过至少一个导电栓与所述的第一电极和第二电极电连接；
*一半导体外延薄膜；所述的半导体外延薄膜包括：第一类型限制层，活化层和第二类型限制层；所述的活化层层叠在所述的第一类型限制层和所述的第二类型限制层之间；
*一导电反射/欧姆/键合层；所述的导电反射/欧姆/键合层把所述的半导体外延薄膜的第二类型限制层键合在所述的金属化芯片的第一金属片上；
*一钝化层；所述的钝化层层叠在所述的金属化芯片的第一主表面和所述的半导体外延薄膜的第一类型限制层上；所述的钝化层分别在所述的第一类型限制层的上方和对应的第二金属片的上方的预定的位置上具有窗口；所述的窗口的底部分别是所述的第一类型限制层和所述的第二金属片的表面；所述的钝化层保护所述的图形化的电极使其只与所述的第一类型限制层和所述的金属化芯片的第二金属片电连接。
*一图形化的电极；所述的图形化的电极通过所述的钝化层在所述的半导体外延薄膜的第一类型限制层上的窗口，层叠在所述的半导体外延薄膜的第一类型限制层上，并向对应的第二金属片延伸，通过所述的钝化层在对应的第二金属片的窗口，层叠在对应的第二金属片上，使得所述的半导体外延薄膜的第一类型限制层通过所述的图形化电极与对应的第二电极电联接。
2.权利要求1的垂直结构的半导体芯片，其特征在于，所述的金属化芯片是从一组金属化芯片中选出，该组金属化芯片包括：不带有防静电二极管的金属化芯片，带有防静电二极管的金属化芯片；所述的金属化芯片的材料包括：硅，陶瓷；所述的陶瓷材料包括：氧化铝，氮化铝。
3.权利要求1的垂直结构的半导体芯片，其中，所述的半导体外延薄膜的材料是从一组材料中选出，该组材料包括：(1)氮化镓基材料，即，元素镓、铝、铟、氮的二元系、三元系和四元系材料；所述的元素镓、铝、铟、氮的二元系、三元系和四元系材料包括，GaN，AlGaN，GaInN，AlGaInN；所述的氮化镓基外延薄膜的晶体平面包括：c-平面，a-平面，m-平面；(2)磷化镓基材料，即，元素镓、铝、铟、磷的二元系、三元系和四元系材料；所述的元素镓、铝、铟、磷的二元系、三元系和四元系材料包括，GaP，AlGaP，GaInP，AlGaInP；(3)镓氮磷基材料，即，元素镓、铝、铟、氮、磷等的二元系、三元系、四元系和五元系材料；所述的元素镓、铝、铟、氮、磷等的二元系、三元系、四元系和五元系材料包括，GaNP，AlGaNP，GaInNP，AlGaInNP；(4)氧化锌基材料，包括，ZnO。
4.权利要求1的垂直结构的半导体芯片，其中，所述的半导体外延薄膜的活化层的结构是从一组结构中选出，该组结构包括：体，单量子阱，多量子阱，量子点，量子线。
5.权利要求1的垂直结构的半导体芯片，其中，所述的导电反射/欧姆/键合层的材料是从一组材料中选出，该组材料包括：铝，银，金，锡，镍，铬，钛，铍及它们的合金；所述的合金包括金锡，银锡，金铍。
6.权利要求1的垂直结构的半导体芯片，其中，所述的钝化层具有单层或多层结构；每层的材料是从一组材料中选出，该组材料包括：透明的绝缘的氧化物和透明的绝缘的氮化物；所述的氧化物包括：氧化硅，氧化铝，氧化锌；所述的氮化物包括：氮化硅。
7.权利要求1的垂直结构的半导体芯片，其中，所述的图形化的电极的形状包括：单线条，多线条，网格，环，螺旋，多叉。
8.一种制造垂直结构的半导体芯片的工艺方法，其特征在于，所述的工艺步骤包括：(1)提供金属化晶片和半导体外延芯片：在所述的金属化晶片的预定位置上形成多个金属化芯片；每个金属化芯片的第一主表面上包括第一金属片和第二金属片，所述的第一金属片和第二金属片互相电绝缘；所述的金属化芯片的第二主表面上包括第一电极和第二电极，所述的第一电极和第二电极互相电绝缘；所述的金属化芯片的第一主表面上的第一金属片和第二金属片分别由导电栓与所述的金属化芯片的第二主表面上的第一电极和第二电极电联接；
(2)分别倒装焊每一个半导体外延芯片到所述的金属化晶片的第一主表面上的对应的金属化芯片的第一金属片上；形成复合半导体外延晶片；
(3)剥离所述的半导体外延芯片的生长衬底和缓冲层，直到所述的半导体外延芯片的第一类型限制层暴露；
(4)层叠钝化层在所述的复合半导体外延晶片上；在所述的半导体外延芯片的第一类型限制层的上方和所述的金属化芯片的第二金属片上方的预定的位置，蚀刻所述的钝化层，分别形成图形化的窗口；所述的图形化的窗口的图形和位置与后继层叠的电极的图形和位置相对应；在所述的图形化的窗口上，所述的半导体外延芯片的第一类型限制层和所述的金属化芯片的第二金属片暴露；
(5)形成图形化的电极；其中，所述的图形化的电极通过所述的钝化层在所述的第一类型限制层上方的窗口，层叠在所述的第一类型限制层上，并向所述的对应的第二金属片延伸，通过所述的钝化层在所述的对应的第二金属片的上方的窗口，层叠在所述的对应的第二金属片上，使得所述的第一类型限制层通过所述的图形化电极与所述的对应的第二电极电联接；
(6)分割所述的复合半导体外延晶片为单个垂直结构半导体芯片。
9.一种制造垂直结构的半导体芯片的工艺方法，其特征在于，所述的工艺步骤包括：(1)提供金属化晶片和半导体外延晶片：在所述的金属化晶片的预定位置上形成多个金属化芯片；每个金属化芯片的第一主表面上包括第一金属片和第二金属片，所述的第一金属片和第二金属片互相电绝缘；所述的金属化芯片的第二主表面上包括第一电极和第二电极，所述的第一电极和第二电极互相电绝缘；所述的金属化芯片的第一主表面上的第一金属片和第二金属片分别由导电栓与所述的金属化芯片的第二主表面上的第一电极和第二电极电联接；在所述的半导体外延晶片的预定位置上蚀刻外延薄膜直到所述的半导体外延晶片的生长衬底暴露，形成多个半导体外延薄膜；所述的半导体外延薄膜的形状和位置与所述的金属化芯片的第一主表面上的第一金属片的形状和位置相对应；
(2)采用晶片键合工艺，键合所述的半导体外延晶片和金属化晶片，使得每个半导体外延薄膜键合在对应的金属化芯片的第一金属片上，形成复合半导体外延晶片；
(3)剥离所述的半导体外延晶片的生长衬底和缓冲层，直到所述的半导体外延薄膜的第一类型限制层暴露；
(4)层叠钝化层在所述的复合半导体外延晶片上；在所述的每一个半导体外延薄膜的第一类型限制层的上方和金属化芯片的第二金属片上方的预定的位置，蚀刻钝化层，分别形成图形化的窗口；图形化的窗口的图形和位置与后继层叠的电极的图形和位置相对应；在图形化的窗口上，金属化芯片的第一面上的第二金属片和半导体外延薄膜的第一类型限制层暴露；
(5)形成图形化的电极；其中，所述的图形化的电极通过所述的钝化层在所述的半导体外延薄膜的第一类型限制层的上方的窗口，层叠在所述的半导体外延薄膜的第一类型限制层上，并向所述的对应的第二金属片延伸，通过所述的钝化层在所述的对应的第二金属片的上方的窗口，层叠在所述的对应的第二金属片上，使得所述的半导体外延薄膜的第一类型限制层通过所述的图形化电极与所述的对应的第二电极电联接；
(6)分割复合半导体外延晶片为单个垂直结构半导体芯片。
10.权利要求8和9的制造垂直结构的半导体芯片的工艺方法，其特征在于，其中，剥离半导体晶片的生长衬底的方法包括激光剥离，干法蚀刻，湿法蚀刻，精密研磨/抛光，离子注入剥离，上述方法的组合。
11.权利要求8和9的制造垂直结构的半导体芯片的工艺方法，其特征在于，所述的钝化层具有单层或多层结构；每层的材料是从一组材料中选出，该组材料包括：透明的绝缘的氧化物和透明的绝缘的氮化物；所述的氧化物包括：氧化硅，氧化铝，氧化锌；所述的氮化物包括：氮化硅。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810006667 CN101222014A (zh) | 2008-01-31 | 2008-01-31 | 垂直结构的半导体芯片 |
| PCT/CN2009/070213 WO2009097786A1 (zh) | 2008-01-31 | 2009-01-19 | 垂直结构的半导体芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810006667 CN101222014A (zh) | 2008-01-31 | 2008-01-31 | 垂直结构的半导体芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101222014A true CN101222014A (zh) | 2008-07-16 |
Family
ID=39631703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200810006667 Pending CN101222014A (zh) | 2008-01-31 | 2008-01-31 | 垂直结构的半导体芯片 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN101222014A (zh) |
| WO (1) | WO2009097786A1 (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012016525A1 (en) * | 2010-08-03 | 2012-02-09 | Industrial Technology Research Institute | Light emitting diode chip, light emitting diode package structure, and method for forming the same |
| CN102456721A (zh) * | 2010-10-17 | 2012-05-16 | 金木子 | 陶瓷衬底的氮化镓基芯片及制造方法 |
| CN103206637A (zh) * | 2013-04-22 | 2013-07-17 | 贵州光浦森光电有限公司 | 一种外延片式的led灯泡光机模组 |
| CN103227260A (zh) * | 2012-01-31 | 2013-07-31 | 索尼公司 | 发光元件、发光元件制造方法和发光装置 |
| US9178107B2 (en) | 2010-08-03 | 2015-11-03 | Industrial Technology Research Institute | Wafer-level light emitting diode structure, light emitting diode chip, and method for forming the same |
| CN105789408A (zh) * | 2011-01-13 | 2016-07-20 | 台湾积体电路制造股份有限公司 | 制作发光二极管封装结构的方法以及发光二极管元件 |
| CN114172021A (zh) * | 2022-02-14 | 2022-03-11 | 常州承芯半导体有限公司 | 垂直腔面发射激光器及其形成方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8338317B2 (en) | 2011-04-06 | 2012-12-25 | Infineon Technologies Ag | Method for processing a semiconductor wafer or die, and particle deposition device |
| DE102011055549A1 (de) | 2011-09-30 | 2013-04-04 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauelements mit einer drahtlosen Kontaktierung |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100530714C (zh) * | 2004-09-30 | 2009-08-19 | 奥斯兰姆奥普托半导体有限责任公司 | 具有无线接触的光电子器件 |
| KR101047683B1 (ko) * | 2005-05-17 | 2011-07-08 | 엘지이노텍 주식회사 | 와이어 본딩이 불필요한 발광소자 패키징 방법 |
| CN100452460C (zh) * | 2006-05-29 | 2009-01-14 | 金芃 | 通孔垂直结构的半导体芯片及其制造方法 |
-
2008
- 2008-01-31 CN CN 200810006667 patent/CN101222014A/zh active Pending
-
2009
- 2009-01-19 WO PCT/CN2009/070213 patent/WO2009097786A1/zh active Application Filing
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9178107B2 (en) | 2010-08-03 | 2015-11-03 | Industrial Technology Research Institute | Wafer-level light emitting diode structure, light emitting diode chip, and method for forming the same |
| CN103180979B (zh) * | 2010-08-03 | 2016-08-03 | 财团法人工业技术研究院 | 发光二极管芯片、发光二极管封装结构、及其形成方法 |
| CN103180979A (zh) * | 2010-08-03 | 2013-06-26 | 财团法人工业技术研究院 | 发光二极管芯片、发光二极管封装结构、及其形成方法 |
| US8759865B2 (en) | 2010-08-03 | 2014-06-24 | Industrial Technology Research Institute | Light emitting diode chip, light emitting diode package structure, and method for forming the same |
| CN103222073A (zh) * | 2010-08-03 | 2013-07-24 | 财团法人工业技术研究院 | 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法 |
| WO2012016377A1 (en) * | 2010-08-03 | 2012-02-09 | Industrial Technology Research Institute | Light emitting diode chip, light emitting diode package structure, and method for forming the same |
| WO2012016525A1 (en) * | 2010-08-03 | 2012-02-09 | Industrial Technology Research Institute | Light emitting diode chip, light emitting diode package structure, and method for forming the same |
| CN102456721A (zh) * | 2010-10-17 | 2012-05-16 | 金木子 | 陶瓷衬底的氮化镓基芯片及制造方法 |
| CN105789408A (zh) * | 2011-01-13 | 2016-07-20 | 台湾积体电路制造股份有限公司 | 制作发光二极管封装结构的方法以及发光二极管元件 |
| CN105789408B (zh) * | 2011-01-13 | 2019-01-08 | 晶元光电股份有限公司 | 制作发光二极管封装结构的方法以及发光二极管元件 |
| CN103227260A (zh) * | 2012-01-31 | 2013-07-31 | 索尼公司 | 发光元件、发光元件制造方法和发光装置 |
| CN103206637A (zh) * | 2013-04-22 | 2013-07-17 | 贵州光浦森光电有限公司 | 一种外延片式的led灯泡光机模组 |
| CN103206637B (zh) * | 2013-04-22 | 2015-04-22 | 贵州光浦森光电有限公司 | 一种外延片式的led灯泡光机模组 |
| CN114172021A (zh) * | 2022-02-14 | 2022-03-11 | 常州承芯半导体有限公司 | 垂直腔面发射激光器及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009097786A1 (zh) | 2009-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100446288C (zh) | 通孔垂直结构的半导体芯片及其制造方法 | |
| CN100452460C (zh) | 通孔垂直结构的半导体芯片及其制造方法 | |
| KR102606543B1 (ko) | 발광 디바이스 | |
| JP6342981B2 (ja) | 半導体発光素子及びその製造方法 | |
| CN101222014A (zh) | 垂直结构的半导体芯片 | |
| US6649437B1 (en) | Method of manufacturing high-power light emitting diodes | |
| KR100986353B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| CN101256989B (zh) | 垂直结构的半导体外延薄膜封装及制造方法 | |
| CN101026211B (zh) | 导电支持衬底的通孔垂直结构的半导体芯片或器件 | |
| TWI464900B (zh) | 光電半導體裝置 | |
| CN100530622C (zh) | 垂直结构的半导体芯片或器件及制造方法 | |
| CN108040503A (zh) | 发光元件和具有该发光元件的发光元件封装 | |
| WO2020199746A1 (zh) | 一种半导体发光器件 | |
| JPH10209496A (ja) | 半導体発光素子 | |
| CN109891610A (zh) | 一种发光二极管元件及其制作方法 | |
| JP2006073618A (ja) | 光学素子およびその製造方法 | |
| JP5471805B2 (ja) | 発光素子及びその製造方法 | |
| CN201594549U (zh) | 三维垂直结构的半导体外延薄膜贴片式封装 | |
| JP2001111106A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| EP2228837B1 (en) | Light emitting device, fabrication method thereof, and light emitting apparatus | |
| CN106159045A (zh) | 倒装led芯片及其制造方法 | |
| KR101081166B1 (ko) | 발광소자, 발광소자의 제조방법 및 발광소자 패키지 | |
| CN109713090B (zh) | 一种垂直结构led芯片及其制造方法 | |
| CN217387195U (zh) | 一种倒装型microled芯片结构 | |
| TWI830216B (zh) | 半導體發光元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080716 |