CN105789408B - 制作发光二极管封装结构的方法以及发光二极管元件 - Google Patents

制作发光二极管封装结构的方法以及发光二极管元件 Download PDF

Info

Publication number
CN105789408B
CN105789408B CN201510593586.1A CN201510593586A CN105789408B CN 105789408 B CN105789408 B CN 105789408B CN 201510593586 A CN201510593586 A CN 201510593586A CN 105789408 B CN105789408 B CN 105789408B
Authority
CN
China
Prior art keywords
emitting diode
light
layer
backlight unit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510593586.1A
Other languages
English (en)
Other versions
CN105789408A (zh
Inventor
夏兴国
余致广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Publication of CN105789408A publication Critical patent/CN105789408A/zh
Application granted granted Critical
Publication of CN105789408B publication Critical patent/CN105789408B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

一种制作发光二极管封装结构的方法及发光二极管元件，该方法包括将多个彼此分离的发光二极管芯片接合至一基板，其中各发光二极管芯片包括一n型掺杂层、一量子阱有源层、以及一p型掺杂层；在彼此分离的发光二极管芯片与基板上沉积一隔离层；蚀刻隔离层以形成多个导孔开口，从而暴露出各发光二极管芯片的局部以及部分的基板；形成多个电性连接结构在隔离层上以及导孔开口中以电性连接各发光二极管芯片的n型掺杂层与p型掺杂层之一与基板；以及将彼此分离的发光二极管芯片与基板切割成多个发光二极管封装结构。此外，本发明另一实施例提供一种发光二极管元件。本发明提供了一种可电性连接小尺寸的发光二极管并同时可减少工艺时间与制作成本。

Description

制作发光二极管封装结构的方法以及发光二极管元件
本申请为分案申请，其母案申请的申请号为201110133003.9，申请日为2011年05月18日，发明名称为“制作发光二极管封装结构的方法以及发光二极管元件”。
技术领域
本发明涉及一种半导体元件及其制作方法，且尤其涉及发光二极管封装结构的制作方法以及发光二极管元件。
背景技术
对发光二极管的P/N结施加电压可使发光二极管发光。发光二极管元件可广泛地使用在各种应用中，例如指示器(indicator)、招牌、光源、以及其他种类的照明元件。可制作并进一步封装发光二极管元件以用于各种应用。一般而言，发光二极管的封装方法包括将多个发光二极管芯片分别接合至封装基板，然而，当发光二极管芯片的尺寸缩小时，这种封装方法并不符合成本效益并且存在许多工艺上的挑战。举例来说，随着发光二极管芯片的尺寸日益缩小，以打线接合的方式电性连接发光二极管芯片与对应的封装基板变得愈来愈困难，而这限制了打线接合工艺在小尺寸的发光二极管芯片的应用。再者，用以互相连接的打线接合工艺为一连续工艺(sequential process)，随着打线接合的数量增加，该连续工艺所需的组装时间(assembly time)会随之增加。此外，打线的长度会降低发光二极管封装的电性与光学特性。因此，急需一种可电性连接小尺寸的发光二极管并同时可减少工艺时间与制作成本的发光二极管封装结构及其制作方法。
发明内容
为克服现有技术的缺陷，本发明一实施例提供一种制作发光二极管封装结构的方法，包括将多个彼此分离的发光二极管芯片接合至一基板，其中各发光二极管芯片包括一n型掺杂层、一量子阱有源层、以及一p型掺杂层；在彼此分离的发光二极管芯片与基板上沉积一隔离层；蚀刻隔离层以形成多个导孔开口，从而暴露出各发光二极管芯片的局部以及部分的基板；形成多个电性连接结构在隔离层上以及导孔开口中以电性连接各发光二极管芯片的n型掺杂层与p型掺杂层之一与基板；以及将彼此分离的发光二极管芯片与基板切割成多个发光二极管封装结构。
本发明另一实施例提供一种制作发光二极管封装结构的方法，包括提供多个彼此分离的发光二极管芯片，其中各发光二极管芯片包括位于一生长基板上的一n型掺杂层、一量子阱有源层、一p型掺杂层与一p型接触金属层；将彼此分离的发光二极管芯片的p型接触金属层接合至一基板；自彼此分离的发光二极管芯片移除生长基板；沉积一隔离层在彼此分离的发光二极管芯片与基板上；蚀刻隔离层以形成多个导孔开口，从而暴露出各发光二极管芯片的多个部分以及基板的多个部分；沉积一内连线层在隔离层与导孔开口上，以形成多个电性连接结构在各发光二极管芯片的n型掺杂层与基板之间；在各发光二极管芯片上形成一荧光粉层与一透镜；以及将彼此分离的发光二极管芯片与基板切割成多个发光二极管封装结构。
本发明又一实施例提供一种发光二极管元件，包括一基板，包括一接点与一电极；一发光二极管芯片，经由接点接合至基板；一隔离层，配置在发光二极管芯片与基板上，其中隔离层包括多个导孔开口以暴露出发光二极管芯片的多个部分与基板的电极；以及一内连线层，配置在隔离层与导孔开口上，以电性连接发光二极管芯片与基板的电极。
本发明提供了一种可电性连接小尺寸的发光二极管并同时可减少工艺时间与制作成本。
附图说明
图1-5示出本发明一个或多个实施例的一具有发光二极管芯片的半导体结构在各芯片级封装步骤的剖面图。
图6示出本发明的一个或多个实施例的图1-5的半导体结构中的一发光二极管的剖面图。
图7-8示出本发明另一实施例的具有发光二极管芯片的半导体结构在各芯片级封装步骤的剖面图。
其中，附图标记说明如下：
100～半导体结构；
102、102a、102b～发光二极管芯片；
106～封装基板；
112～发光二极管、发光二极管元件；
114～承载基板； 116～顶电极；
118～底电极； 120～导电层；
126～硅芯片； 128、130～薄介电膜；
132～穿硅导孔； 134～薄介电材料层；
136、138～金属结构； 140～隔离层；
142～导孔开口、开口；
144～内连线结构、重布线路；
146～荧光粉； 148～透镜；
152～p型掺杂半导体层； 154～n型掺杂半导体层；
156～多重量子阱；
158、160～半导体材料膜； 166～半导体结构。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。
可以了解的是，下述内容将提供许多不同的实施例，或是例子，以实施不同实施例的不同的特征。成分(或构件)与排列的特定例子如下所述以简化本说明书。当然，在此仅用以作为范例，并非用以限定本发明。本说明书在不同实施例中可能使用重复的标号及/或标示。此重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关联性。
图1-5示出本发明一个或多个实施例的一具有发光二极管芯片的半导体结构100在各芯片级封装步骤的剖面图。图6示出本发明的一实施例的一发光二极管的剖面图。请参照图1-6，在此一并描述半导体结构100及其制作方法。
请参照图1，半导体结构100包括多个发光二极管芯片102，这些发光二极管芯片102接合一芯片级的封装基板106。在本实施例中，以二个发光二极管芯片102a、102b为例。各发光二极管芯片102包括一发光二极管112与一承载基板114。
发光二极管112包括一n型掺杂半导体层与一p型掺杂半导体层，n型掺杂半导体层与p型掺杂半导体层构成一PN结，以在运作时发光。在本实施例中，发光二极管112更包括一多重量子阱(multiple quantum well，MQW)夹在PN结中，以调整特性与提升性能。各发光二极管芯片102更包括一顶电极116(例如一n型接点)与一底电极(例如一p型接点)118，其分别连接至n型与p型掺杂半导体层。
承载基板114邻近底电极118。在一实施例中，承载基板114为一重度掺杂硅基板，其用以提供发光二极管芯片机械强度、电性耦接路径与导热路径。发光二极管芯片102可更包括一额外的导电层120(也可称为一第二p型接点)，材质例如为金属，以在芯片级封装工艺中降低接触阻抗并提升与封装基板106的接合效果(bonding effect)。
封装基板106包括一硅芯片126。封装基板106更包括分别形成在硅芯片126的顶面与底面上的薄介电膜128、130。薄介电膜128、130可包括氧化硅、氮化硅、氮氧化硅、碳化硅、类钻碳(diamond-like carbon)、或其他适合的介电材料。在本实施例中，薄介电膜128、130包括氧化硅，其形成方法包括热氧化法、化学气相沉积法、或其他适合的方法。
各种穿硅导孔(through-silicon vias，TSVs)132形成在硅芯片126中，以电性连接发光二极管芯片102的电极。在一实施例中，穿硅导孔132包括导电材料，例如铜或其他适合的金属/金属合金。可以包括蚀刻步骤与沉积步骤的工艺形成穿硅导孔132。沉积的方法可包括物理气相沉积、电镀、前述的组合、或其他适合的方法。
穿硅导孔132可还包括一薄介电材料层134，其形成在导孔的侧壁上以电性分隔穿硅导孔132与硅芯片126。薄介电材料层134可包括氧化硅、氮化硅、氮氧化硅、碳化硅、类钻碳、或其他适合的介电材料。在本实施例中，薄介电材料层134包括氧化硅，且其形成方法包括热氧化法、化学气相沉积法、或其他适合的方法。
在另一实施例中，可蚀刻硅芯片126以形成多个沟槽/导孔；将薄介电材料层134形成在沟槽/导孔的侧壁上；将一铜籽晶层形成在薄介电材料层134上；之后，进行一电镀工艺以形成穿硅导孔132。在另一实施例中，薄介电膜128/130与薄介电材料层134包括相似的材料并以相同的工艺同时形成，例如热氧化工艺或化学气相沉积工艺。
封装基板106还包括各种位于硅芯片126的顶面与底面上的金属结构136、138。金属结构136、138分别沉积在薄介电膜128、130上。金属结构136、138经由穿硅导孔132彼此耦接。在封装阶段(packaging level)中，金属结构138作为发光二极管芯片102的电极。具体而言，底电极118经由导电层120、一金属结构136、与一穿硅导孔132而电性耦接至对应的金属结构138。
发光二极管芯片102经由导电层120与金属结构136的一子集(subset)接合至硅芯片126。因此，金属结构136的该子集也可称为封装基板上的接点(bonding contact)。可适当地选择导电层120与金属结构136以使其可共晶接合(eutectic bonding)或是以其他适合的接合机制接合。在多个实施例中，金属结构136、138包括导电与导热性质良好的金属或金属合金，且其也需具有良好的接合特性，例如金、金合金、铜、铜合金、镍、镍合金、铂、铂合金、钛、钛合金、或前述的组合。
在另一实施例中，金属结构136、138与穿硅导孔132同时在相同的步骤中形成。举例来说，可蚀刻硅芯片126以形成沟槽/导孔；在沟槽/导孔的侧壁与硅芯片126的表面上形成一薄介电材料层，从而产生薄介电材料层134与薄介电膜128、130；然后，以物理气相沉积的方式在沟槽/导孔的侧壁与硅芯片126的表面上形成一铜籽晶层；在铜籽晶层上形成一图案化光致抗蚀剂层，以定义出用以形成金属结构136、138的区域；以及进行一铜电镀工艺(copper plating process)以形成穿硅导孔132与金属结构136、138。之后，移除图案化光致抗蚀剂层。
请参照图2，在发光二极管芯片102与封装基板106上沉积一隔离层(isolationlayer)140。具体而言，隔离层140覆盖发光二极管芯片102的顶电极116与封装基板106的金属结构136以达到隔离与保护的效果。在一实施例中，隔离层140是共形(conformal)的结构并具有单一厚度。在另一实施例中，隔离层140包括氧化硅、氧化铝、或其他适合的介电材料(例如一介电材料，其相对于发光二极管元件112所发出的光是透明的)，其形成方法为化学气相沉积法或其他方法。
请参照图3，图案化隔离层140以形成各种导孔开口(或开口)142，导孔开口暴露出顶电极116与金属结构136以作为导电布线(electrical routing)。在一实施例中，图案化隔离层140的方法包括光刻工艺与蚀刻工艺。图案化隔离层140的方法可为任何适合的光刻工艺与蚀刻工艺。举例来说，图案化隔离层140的表面的方法包括利用一连续的工艺来进行图案化，该连续的工艺包括图案化光致抗蚀剂、蚀刻、与剥除光致抗蚀剂(photoresiststripping)。在又一实施例中，图案化光致抗蚀剂的方法包括光致抗蚀剂涂布、软烤、曝光图案、曝光后烘烤(post-exposure baking)、光致抗蚀剂显影、与硬烤。蚀刻工艺可包括干蚀刻，例如含氟等离子体蚀刻(fluorine-containing plasma etching)。或者是，蚀刻工艺包括湿式蚀刻，例如当隔离层140为氧化硅材质时可使用氢氟酸溶液。在另一实施例中，可采用光刻图案化法或是以其他适合的方法替换光刻图案化法，例如无掩模光刻法(maskless photolithography)、电子束写入(electron-beam writing)、离子束写入、以及分子拓印(molecular imprint)。
请参照图4，在隔离层140上并在开口142中形成一内连线结构(interconnectfeature)144，以接触顶电极116与金属结构136。内连线结构144经由金属结构136与对应的穿硅导孔132而耦接顶电极116与对应的金属结构138。内连线结构144提供由发光二极管芯片102的电极至封装基板上的金属结构138的导电布线，因此，内连线结构144也可称为重布线路(re-distribution lines，RDLs)或微内连线(micro-interconnect)。因此，在封装阶段中，金属结构138可作为电极。内连线结构144可为金属层或是透明导电层，例如铟锡氧化物(indium tin oxide，ITO)或铟锌氧化物(indium zinc oxide，IZO)。在形成内连线结构144的过程中，可在隔离层140上沉积一阻挡层(其材质例如为钛)以及一金属籽晶层(其材质例如为铜)。可在金属籽晶层上形成一光致抗蚀剂层，并进行一光刻工艺以图案化该光致抗蚀剂层，之后，通过该图案化光致抗蚀剂层蚀刻该金属籽晶层，并进行金属电镀工艺以定义出作为微内连线的重布线路。内连线结构144可以一均匀的厚度覆盖隔离层。
请参照图5，将荧光粉(phosphor)146配置在发光二极管芯片102的周围，以改变发光波长。在一实施例中，可在内连线结构144与隔离层140上形成埋置在一涂层材料(coating material)中的荧光粉。荧光粉涂层的沉积方法可为利用一掩模或是以网版印刷的方式形成一表面荧光粉层，以仅覆盖位于发光二极管芯片102的顶面上的内连线结构144与隔离层140。或者是，荧光粉涂层的沉积方法可为利用一喷雾工艺(spray process)形成一共形的荧光粉层，其以均匀的厚度覆盖位于发光二极管芯片的顶面与侧壁上的内连线结构与隔离层。
请再次参照图5，在荧光粉涂层上形成一透镜148，以进一步调整发出的光线所构成的发光图案的形状并提升发光效率。在一实施例中，透镜148的材质包括环氧树脂、硅树脂(silicone)或其他适合的材料。在一实施例中，透镜的制作方法包括配置一透镜模具(lens molding)在发光二极管芯片上、将硅树脂注入透镜模具中、以及固化注入的硅树脂。
将发光二极管芯片与硅基板切割成多个独立的发光二极管封装结构，以完成芯片级封装工艺。分离的发光二极管封装结构包括与切割过的封装基板106接合的独立的发光二极管芯片102。
图6示出本发明一实施例的封装在半导体结构100中的发光二极管112的剖面图。发光二极管112包括一p型掺杂半导体层152与一n型掺杂半导体层154，其中p型掺杂半导体层152与n型掺杂半导体层154构成一PN结，以在运作的过程中发光。在一实施例中，p型掺杂半导体层152与n型掺杂半导体层154分别包括掺杂的钽化镓(GaN)层。
发光二极管112更包括一多重量子阱156插置在n型掺杂半导体层与p型掺杂半导体层之间，以调整发光二极管的特性与提升性能。多重量子阱156包括一由交替堆叠的二半导体材料膜158、160所构成的膜堆。在一实施例中，半导体材料膜158、160分别包括氮化铟镓(indium gallium nitride，InGaN)与钽化镓。半导体层可以适合的外延生长方法形成。在一实施例中，外延半导体层可以金属有机化学气相沉积法(metal organic chemicalvapor deposition，MOCVD)沉积而得。
以下将介绍一实施例的发光二极管芯片102的形成方法，其可称为一v流程(v-flow)。在v流程中，发光二极管112形成在一生长基板(growth substrate)上，生长基板的材质例如为蓝宝石。或者是，生长基板的材质包括碳化硅、硅、或其他材料。发光二极管112包括沉积在生长基板上的外延半导体层，其形成方法例如为金属有机化学气相沉积法或是其他适合的沉积工艺。沉积的外延层可包括一未掺杂的钽化镓层(un-doped GaN layer，un-GaN)、一n型掺杂钽化镓层(n-GaN)、一多重量子阱有源层、以及一p型掺杂钽化镓层(p-GaN)。
发光二极管可依据外延层的电性连接方式而具有不同的结构以及不同的工艺步骤。在本实施例中，p型掺杂钽化镓层与n型掺杂钽化镓层的接点金属化(contactmetallization)可位于发光二极管的相对两侧上。对应的发光二极管芯片称为垂直型芯片(vertical die)。另外，一般而言，会在发光二极管被切割成彼此分离的芯片之前移除生长基板。为预备切割发光二极管，可在p型接触金属层上配置一重度掺杂的硅基板以作为承载基板114。然后，可将导电层(第二p型接触金属层)120沉积在重度掺杂的硅层上，之后，移除生长基板。就蓝宝石生长基板而言，移除生长基板的方法可包括利用雷射剥除(laserlift-off，LLO)法。对硅基(silicon-based)的生长基板而言，移除方法可为干式或湿式蚀刻法。可以同样的方法移除未掺杂的钽化镓层。移除生长基板与未掺杂的钽化镓层可暴露出n型掺杂钽化镓层。然后，将顶电极(n型接触金属层)116沉积在暴露出的n型掺杂钽化镓层上。将发光二极管与重度掺杂硅层切割成多个彼此分离的发光二极管芯片102。
图7-8示出本发明另一实施例的具有发光二极管芯片的半导体结构166在各芯片级封装步骤的剖面图。请参照图7与图8，以下将介绍半导体结构166及其制作方法。
请参照图7，半导体结构166相似于半导体结构100，两者差异之处在于半导体结构166的发光二极管芯片102没有承载基板。具体而言，半导体结构166的发光二极管芯片102各包括一发光二极管112、一顶电极116、以及底电极118。在本实施例中，顶电极116接触发光二极管112的n型掺杂半导体层，底电极118接触发光二极管112的p型掺杂半导体层。发光二极管芯片102经由底电极118与金属结构(接点)136接合至封装基板106。发光二极管芯片102可通过一称为i流程(i-flow)的工艺形成。举例来说，在i流程中形成垂直型芯片，在p型接触金属层沉积之后并在移除生长基板之前，切割生长基板上的发光二极管的外延层以形成多个彼此分离的芯片。只有在彼此分离的芯片接合至封装基板106之后才会移除生长基板。在移除生长基板与未掺杂钽化镓层(un-GaN)之后，顶电极(n型接点金属层)116沉积在发光二极管112的n型掺杂钽化镓层上，以形成发光二极管芯片的一n型接点。
请参照图8，随后用以形成重布线路144的工艺步骤相似于图2至图5的对应的工艺步骤。具体而言，在发光二极管芯片102与封装基板106上沉积一隔离层140。隔离层140覆盖发光二极管芯片102与封装基板106以达到隔离与保护的功效。在一实施例中，隔离层140包括氧化铝(Al2O3)、氧化硅、或其他适合的介电材料，其在涂布(coating)或印刷工艺中沉积而成。
图案化隔离层140以形成各种导孔开口，其暴露出顶电极116与金属结构136以作为导电布线。在一实施例中，图案化隔离层140的方法包括光刻工艺与蚀刻工艺。
一内连线结构144形成在隔离层140上以及开口中，以接触顶电极116与金属结构136。内连线结构144耦接顶电极116并经由金属结构136与穿硅导孔132而耦接至对应的金属结构138。内连线结构144提供由发光二极管芯片102的电极至封装基板上的电极138的导电布线。内连线结构144可为一金属层或是一透明导电层，例如铟锡氧化物或铟锌氧化物。
将一荧光粉146配置在发光二极管芯片102的周围，以改变发光波长。在一实施例中，可在内连线结构144与隔离层140上形成埋置在一涂层材料中的荧光粉。荧光粉涂层的沉积方法可为利用一掩模或是以网版印刷的方式形成一表面荧光粉层，以仅覆盖位于发光二极管芯片102的顶面上的内连线结构144与隔离层140。或者是，荧光粉涂层的沉积方法可为利用一喷雾工艺形成一共形的荧光粉层，以覆盖位于发光二极管芯片的顶面与侧壁上的内连线结构与隔离层。
在荧光粉涂层上形成一透镜148，透镜148具有一形状以提升发光效率。透镜148的制作方法包括配置一透镜模具在发光二极管芯片上、将硅树脂注入透镜模具中、以及固化注入的硅树脂。
将发光二极管芯片102与封装基板106切割成多个独立的发光二极管封装结构，以完成芯片级封装工艺。分离的发光二极管封装结构包括独立的发光二极管芯片102，其与封装基板106接合。
虽然前述多个实施例已介绍具有芯片级的发光二极管芯片封装结构的半导体结构及其制作方法，但也可在不偏离本发明的精神下对前述实施例作出取代或是修改。在另一实施例中，发光二极管芯片的另一种结构包括一水平式芯片(horizontal die)，也通称为正面型发光二极管(face-up LED)。在正面型发光二极管(以钽化镓发光二极管为例)中，p型掺杂钽化镓层与n型掺杂钽化镓层的接点金属化会位于发光二极管的同一侧上。在一实施例中，可以一曝光显影工艺图案化与蚀刻n型掺杂钽化镓层与多重量子阱层，以暴露出部分p型掺杂钽化镓层。形成一金属插塞(metal plug)，以接触p型掺杂钽化镓层并提供一p型接点(p-contact)或是一p型电极。在发光二极管的同一侧上也形成n型电极，以连接n型掺杂钽化镓层。再者，可根据p型接点与n型接点连接至封装基板106的金属结构138所需的导电布线而图案化隔离层140与内连线结构144。
在另一实施例中，接合发光二极管芯片至封装基板的方法还包括形成一导热路径(thermal conductive path)，以将彼此分离的发光二极管芯片所产生的热能导出。在又一实施例中，在将多个彼此分离的发光二极管芯片102切割成多个发光二极管封装结构前，移除封装基板106。在另一实施例中，每一对金属结构136、138可通过不只一个穿硅导孔132而彼此耦接。在一发光二极管芯片的实施例中，可对调n型掺杂层与p型掺杂层，如此一来，则顶电极接触p型掺杂层而底电极接触n型掺杂层。
因此，本发明提供一种制作发光二极管封装结构的方法。该方法包括将多个彼此分离的发光二极管芯片接合至一基板，其中各发光二极管芯片包括一n型掺杂层、一量子阱有源层、以及一p型掺杂层。该方法还包括在彼此分离的发光二极管芯片与基板上沉积一隔离层，以及蚀刻隔离层以形成多个导孔开口，从而暴露出各发光二极管芯片的局部以及部分的基板。该方法还包括形成多个电性连接结构在隔离层上以及导孔开口中，以电性连接各发光二极管芯片的n型掺杂层与p型掺杂层其中之一与基板。将彼此分离的发光二极管芯片与基板切割成多个发光二极管封装结构。
在本实施例中，将彼此分离的发光二极管芯片接合至基板的步骤包括将彼此分离的发光二极管芯片其中之一的一p型接触金属层接合至一位于基板上的接点，其中p型接触金属层电性连接彼此分离的发光二极管芯片的p型掺杂层。将彼此分离的发光二极管芯片接合至基板的步骤包括将彼此分离的发光二极管芯片的p型掺杂层电性连接至接点。将彼此分离的发光二极管芯片接合至基板的步骤可包括将彼此分离的发光二极管芯片其中之一的一电极接合至一位于基板上的接点。基板包括多个穿硅导孔，且各穿硅导孔耦接n型掺杂层与p型掺杂层其中之一。
在另一实施例中，将彼此分离的发光二极管芯片接合至基板的步骤包括形成一导热路径，以将热能自彼此分离的发光二极管芯片其中之一导出。在又一实施例中，将彼此分离的发光二极管芯片接合至基板的步骤包括将彼此分离的发光二极管芯片其中之一的一生长基板接合至一位于基板上的接点。形成电性连接结构的步骤可包括沉积一内连线层，并以内连线层填满导孔开口形成多个电性导孔至各发光二极管芯片的多个外露部以及基板的多个外露部。
在另一实施例中，沉积内连线层的步骤包括在隔离层上沉积一阻挡层，以及在阻挡层上沉积一金属籽晶层。在金属籽晶层上形成一光致抗蚀剂层，以及图案化光致抗蚀剂层以定义出一个或多个沟槽，以作为一个或多个重布线路。金属电镀沟槽以形成一个或多个金属重布线路并以金属填满导孔开口，以及移除光致抗蚀剂层。在又一实施例中，沉积内连线层的步骤包括在隔离层上沉积一透明导电层，并以透明导电层填满导孔开口。
在另一实施例中，彼此分离的发光二极管芯片其中一的多个外露部包括一n型接点金属化，基板的多个外露部包括一配置在基板上的接点电极，其中沉积内连线层的步骤包括形成一电性连接结构在n型接点金属化与接点电极之间。彼此分离的发光二极管芯片其中之一的多个外露部包括一p型接点金属化，基板的多个外露部包括一配置在基板上的接点电极，其中沉积内连线层的步骤包括形成一电性连接结构在p型接点金属化与接点电极之间。该方法可更包括在将彼此分离的发光二极管芯片接合至基板之后并在沉积隔离层之前，自彼此分离的发光二极管芯片其中之一移除一生长基板。该方法可还包括在将彼此分离的发光二极管芯片切割成多个发光二极管封装结构之前，移除基板。该方法可更包括在形成电性连接结构之后并在切割彼此分离的发光二极管芯片与基板之前，在各发光二极管芯片上形成一荧光粉层与一透镜。
本发明也提供另一种制作发光二极管封装结构的方法。该方法包括提供多个彼此分离的发光二极管芯片，其中各发光二极管芯片包括位在一生长基板上的一n型掺杂层、一量子阱有源层、一p型掺杂层与一p型接触金属层。该方法更包括将彼此分离的发光二极管芯片的p型接触金属层接合至一基板；自彼此分离的发光二极管芯片移除生长基板；以及沉积一隔离层在彼此分离的发光二极管芯片与基板上。蚀刻隔离层以形成多个导孔开口，从而暴露出各发光二极管芯片的多个部分以及基板的多个部分。沉积一内连线层在隔离层与导孔开口上，以形成多个电性连接结构在各发光二极管芯片的n型掺杂层与基板之间。该方法更包括在各发光二极管芯片上形成一荧光粉层与一透镜；以及将彼此分离的发光二极管芯片与基板切割成多个发光二极管封装结构。
在本实施例中，将彼此分离的发光二极管芯片的p型接触金属层接合至基板可使彼此分离的发光二极管芯片的p型掺杂层电性连接基板。蚀刻隔离层的步骤包括形成多个导孔开口以暴露出彼此分离的发光二极管芯片的n型掺杂层。沉积内连线层的步骤可包括金属电镀一金属层以填满导孔开口并形成一电性连接结构在n型掺杂层与一位于基板上的电极之间。沉积内连线层的步骤可包括沉积一透明导电层在隔离层上并填满导孔开口以形成一电性连接结构在n型掺杂层与一位于基板上的电极之间。
本发明还提供一半导体结构的一实施例。半导体结构包括一基板，包括一接点与一电极；一发光二极管芯片，经由接点接合至基板；一隔离层，配置在发光二极管芯片与基板上，其中隔离层包括多个导孔开口以暴露出发光二极管芯片的多个部分与基板的电极；以及一内连线层，配置在隔离层与导孔开口上，以电性连接发光二极管芯片与基板的电极。在本实施例中，接点与电极经由一埋在基板中的穿硅导孔而彼此电性连接。
本发明虽以较佳实施例揭示如上，然其并非用以限定本发明的范围，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (10)

1.一种发光二极管元件，包括：
发光二极管芯片，包含顶面及位于该顶面上的顶电极；
第一金属结构；
隔离层，配置在该顶面及该第一金属结构上，并包括多个导孔开口以暴露出该顶电极以及至少部分的该第一金属结构；
内连线层，配置在该隔离层与该多个导孔开口上，以电性连接该顶电极与该第一金属结构；以及
荧光粉层，位于该顶面上，并覆盖该内连线层与该隔离层；
其中，该荧光粉层与该顶电极被该隔离层或该内连线层所分隔。
2.如权利要求1所述的发光二极管元件，其中该发光二极管芯片还包含侧壁，该内连线层与该隔离层配置该侧壁上。
3.如权利要求2所述的发光二极管元件，其中该荧光粉层突出该侧壁，并覆盖该内连线层与该隔离层。
4.如权利要求1所述的发光二极管元件，还包含一透镜，位于该荧光粉层上。
5.如权利要求1所述的发光二极管元件，其中该发光二极管芯片还包含相对于该顶面的底面及位于该底面上的底电极。
6.如权利要求1所述的发光二极管元件，还包含第二金属结构电性连接该底电极。
7.如权利要求1所述的发光二极管元件，其中该内连线层包含金属籽晶层。
8.如权利要求1所述的发光二极管元件，其中该内连线层包含透明导电层。
9.如权利要求1所述的发光二极管元件，还包含基板，该第一金属结构配置在该基板之上。
10.如权利要求9所述的发光二极管元件，其中该基板包含导孔，该导孔电性连结至该第一金属结构。
CN201510593586.1A 2011-01-13 2011-05-18 制作发光二极管封装结构的方法以及发光二极管元件 Active CN105789408B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/005,731 2011-01-13
US13/005,731 US8653542B2 (en) 2011-01-13 2011-01-13 Micro-interconnects for light-emitting diodes
CN201110133003.9A CN102593275B (zh) 2011-01-13 2011-05-18 制作发光二极管封装结构的方法以及发光二极管元件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110133003.9A Division CN102593275B (zh) 2011-01-13 2011-05-18 制作发光二极管封装结构的方法以及发光二极管元件

Publications (2)

Publication Number Publication Date
CN105789408A CN105789408A (zh) 2016-07-20
CN105789408B true CN105789408B (zh) 2019-01-08

Family

ID=46481680

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110133003.9A Active CN102593275B (zh) 2011-01-13 2011-05-18 制作发光二极管封装结构的方法以及发光二极管元件
CN201510593586.1A Active CN105789408B (zh) 2011-01-13 2011-05-18 制作发光二极管封装结构的方法以及发光二极管元件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201110133003.9A Active CN102593275B (zh) 2011-01-13 2011-05-18 制作发光二极管封装结构的方法以及发光二极管元件

Country Status (4)

Country Link
US (2) US8653542B2 (zh)
KR (1) KR101279225B1 (zh)
CN (2) CN102593275B (zh)
TW (1) TWI552387B (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
JP4686625B2 (ja) * 2009-08-03 2011-05-25 株式会社東芝 半導体発光装置の製造方法
US8610161B2 (en) * 2010-10-28 2013-12-17 Tsmc Solid State Lighting Ltd. Light emitting diode optical emitter with transparent electrical connectors
DE102011012924A1 (de) * 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Träger für eine optoelektronische Struktur und optoelektronischer Halbleiterchip mit solch einem Träger
KR101933001B1 (ko) * 2011-03-14 2018-12-27 루미리즈 홀딩 비.브이. 플립 칩 설치를 위해 재배치된 수직 콘택들을 가진 led
US8803269B2 (en) 2011-05-05 2014-08-12 Cisco Technology, Inc. Wafer scale packaging platform for transceivers
WO2013010389A1 (zh) * 2011-07-15 2013-01-24 中国科学院半导体研究所 发光二极管封装结构及其制造方法
US8604491B2 (en) 2011-07-21 2013-12-10 Tsmc Solid State Lighting Ltd. Wafer level photonic device die structure and method of making the same
DE102011052605B4 (de) * 2011-08-11 2014-07-10 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleitervorrichtung
US9490239B2 (en) * 2011-08-31 2016-11-08 Micron Technology, Inc. Solid state transducers with state detection, and associated systems and methods
US8410508B1 (en) * 2011-09-12 2013-04-02 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) package having wavelength conversion member and wafer level fabrication method
CN104508842B (zh) * 2012-06-14 2017-06-09 安相贞 半导体发光器件及其制造方法
KR20140010521A (ko) * 2012-07-12 2014-01-27 삼성전자주식회사 발광소자 패키지 및 그 제조방법
US9362446B2 (en) * 2012-07-26 2016-06-07 Sang Jeong An Semiconductor light-emitting device
KR101956101B1 (ko) * 2012-09-06 2019-03-11 엘지이노텍 주식회사 발광소자
CN103681644B (zh) * 2012-09-14 2016-08-17 晶元光电股份有限公司 具有改进的热耗散和光提取的高压led
US9444398B2 (en) * 2013-01-25 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating process for the same
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP6045999B2 (ja) 2013-07-31 2016-12-14 株式会社東芝 半導体発光装置及びその製造方法
US11398579B2 (en) 2013-09-30 2022-07-26 Commissariat à l'énergie atomique et aux énergies alternatives Method for producing optoelectronic devices comprising light-emitting diodes
FR3011383B1 (fr) * 2013-09-30 2017-05-26 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
US20150214331A1 (en) * 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
KR20150101311A (ko) * 2014-02-26 2015-09-03 삼성전자주식회사 발광 소자 패키지
WO2015165048A1 (zh) * 2014-04-29 2015-11-05 陈振贤 一种结合led外延结构与led封装基板为一体的垂直式led阵列元件
JP6318004B2 (ja) * 2014-05-27 2018-04-25 ローム株式会社 Ｌｅｄモジュール、ｌｅｄモジュールの実装構造
JP2016174062A (ja) * 2015-03-17 2016-09-29 株式会社東芝 半導体発光素子およびその製造方法
DE102015107526A1 (de) 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und optoelektronisches Modul
US10026864B2 (en) * 2016-02-13 2018-07-17 Black Peak LLC Package-less LED assembly and method
CN106328790A (zh) * 2016-11-04 2017-01-11 苏州圣咏电子科技有限公司 垂直led封装件的生产方法及垂直led封装件
CN109037262A (zh) * 2017-06-09 2018-12-18 美商晶典有限公司 微发光二极管显示模块的制造方法
TWI635470B (zh) * 2017-07-04 2018-09-11 錼創科技股份有限公司 發光模組及顯示裝置
CN109244100B (zh) * 2017-07-10 2023-06-06 英属开曼群岛商錼创科技股份有限公司 显示装置
TWI632675B (zh) * 2017-07-10 2018-08-11 錼創科技股份有限公司 顯示面板
TWI641128B (zh) * 2017-07-10 2018-11-11 英屬開曼群島商錼創科技股份有限公司 顯示裝置
DE102017122325A1 (de) * 2017-09-26 2019-03-28 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen
DE102017130131B4 (de) * 2017-12-15 2021-08-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
EP3766105A4 (en) * 2018-03-14 2023-08-02 Boe Technology Group Co., Ltd. METHOD FOR TRANSFERRING A PLURALITY OF LIGHT EMITTING MICRO-DIODES TO A TARGET SUBSTRATE, MATRIX SUBSTRATE AND ASSOCIATED DISPLAY APPARATUS
CN110323211A (zh) * 2018-03-28 2019-10-11 华立捷科技股份有限公司 发光芯片封装结构及封装方法
US11469138B2 (en) * 2018-05-04 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Via for coupling attached component upper electrode to substrate
TWI688121B (zh) 2018-08-24 2020-03-11 隆達電子股份有限公司 發光二極體結構
DE102018122166A1 (de) * 2018-09-11 2020-03-12 Osram Opto Semiconductors Gmbh Optoelektronische halbleitervorrichtung mit einem trägerelement und einem elektrischen kontaktelement, optoelektronisches bauelement sowie verfahren zur herstellung der optoelektronischen halbleitervorrichtung
US10700041B2 (en) * 2018-09-21 2020-06-30 Facebook Technologies, Llc Stacking of three-dimensional circuits including through-silicon-vias
FR3087579B1 (fr) * 2018-10-22 2022-08-12 Aledia Dispositif optoelectronique a diodes electroluminescentes a extraction de lumiere amelioree
CN111463332B (zh) * 2019-01-18 2021-07-27 群创光电股份有限公司 具有发光二极管封装体的电子装置
US11916172B2 (en) 2019-09-16 2024-02-27 PlayNitride Display Co., Ltd. Epitaxial structure, semiconductor structure including the same, and semiconductor pickup element for transferring the same
TWI698994B (zh) 2019-09-16 2020-07-11 錼創顯示科技股份有限公司 微型半導體晶片、微型半導體元件結構、以及轉移裝置
US11038088B2 (en) 2019-10-14 2021-06-15 Lextar Electronics Corporation Light emitting diode package
JP2023534276A (ja) * 2020-07-15 2023-08-08 ルミレッズ リミテッド ライアビリティ カンパニー Ｔｓｖサポート構造を有するｚ高さの低いｌｅｄアレイパッケージ
WO2023101825A1 (en) * 2021-12-01 2023-06-08 Lumileds Llc Led die having centrally peaked surface luminance
CN116885084B (zh) * 2023-09-07 2023-12-15 元旭半导体科技(无锡)有限公司 一种自带封装基板的led芯片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101222014A (zh) * 2008-01-31 2008-07-16 金芃 垂直结构的半导体芯片
KR100985720B1 (ko) * 2009-07-10 2010-10-06 주식회사 에피밸리 발광소자 패키지의 제조 방법
US20100258827A1 (en) * 2009-04-09 2010-10-14 Lextar Electronics Corp. Light-emitting diode package and wafer-level packaging process of light-emitting diode

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847464A (en) * 1995-09-27 1998-12-08 Sgs-Thomson Microelectronics, Inc. Method for forming controlled voids in interlevel dielectric
KR970062775A (ko) * 1996-02-03 1997-09-12 구자홍 액정표시소자의 블랙매트릭스 및 그 제조방법
FI19992456A (fi) 1999-11-16 2001-05-17 Miscel Oy Ltd Rakenne ja menetelmä sähkömoottorikäytössä
JP2001156334A (ja) * 1999-11-26 2001-06-08 Kyocera Corp Ｌｅｄアレイ
CA2444273C (en) * 2001-04-12 2012-05-22 Nichia Corporation Gallium nitride semiconductor device
JP2002344011A (ja) * 2001-05-15 2002-11-29 Sony Corp 表示素子及びこれを用いた表示装置
US6958497B2 (en) * 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
DE10353679A1 (de) * 2003-11-17 2005-06-02 Siemens Ag Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
TWI422044B (zh) * 2005-06-30 2014-01-01 Cree Inc 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
KR101171186B1 (ko) * 2005-11-10 2012-08-06 삼성전자주식회사 고휘도 발광 다이오드 및 이를 이용한 액정 표시 장치
JP5209177B2 (ja) * 2005-11-14 2013-06-12 新光電気工業株式会社 半導体装置および半導体装置の製造方法
JP5417683B2 (ja) * 2006-01-10 2014-02-19 株式会社リコー 磁気光学素子
US8575018B2 (en) * 2006-02-07 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump structure with multi-layer UBM around bump formation area
US8174025B2 (en) * 2006-06-09 2012-05-08 Philips Lumileds Lighting Company, Llc Semiconductor light emitting device including porous layer
US7439548B2 (en) * 2006-08-11 2008-10-21 Bridgelux, Inc Surface mountable chip
WO2008038910A1 (en) * 2006-09-25 2008-04-03 Seoul Opto Device Co., Ltd. Light emitting diode having alingap active layer and method of fabricating the same
US7982135B2 (en) * 2006-10-30 2011-07-19 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
KR100827667B1 (ko) 2007-01-16 2008-05-07 삼성전자주식회사 기판 내에 반도체 칩을 갖는 반도체 패키지 및 이를제조하는 방법
JP2009049408A (ja) * 2007-08-14 2009-03-05 Avago Technologies Ecbu Ip (Singapore) Pte Ltd 発光半導体ダイを有する半導体デバイス
TWI372478B (en) * 2008-01-08 2012-09-11 Epistar Corp Light-emitting device
US20090273002A1 (en) * 2008-05-05 2009-11-05 Wen-Chih Chiou LED Package Structure and Fabrication Method
US8461613B2 (en) * 2008-05-27 2013-06-11 Interlight Optotech Corporation Light emitting device
US20100006864A1 (en) * 2008-07-11 2010-01-14 Philips Lumileds Lighting Company, Llc Implanted connectors in led submount for pec etching bias
US8058669B2 (en) * 2008-08-28 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode integration scheme
DE102008057350A1 (de) * 2008-11-14 2010-05-20 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement und Verfahren zu dessen Herstellung
TWI473246B (zh) * 2008-12-30 2015-02-11 Epistar Corp 發光二極體晶粒等級封裝
CN101488553B (zh) * 2009-02-09 2012-05-30 晶能光电（江西）有限公司 硅胶保护的发光二极管芯片及其制造方法
JP5325736B2 (ja) * 2009-10-06 2013-10-23 新光電気工業株式会社 半導体装置及びその製造方法
TWI501376B (zh) * 2009-10-07 2015-09-21 Xintec Inc 晶片封裝體及其製造方法
JPWO2011071100A1 (ja) * 2009-12-11 2013-04-22 豊田合成株式会社 半導体発光素子、半導体発光素子を用いた発光装置および電子機器
US8183696B2 (en) * 2010-03-31 2012-05-22 Infineon Technologies Ag Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads
US8610161B2 (en) * 2010-10-28 2013-12-17 Tsmc Solid State Lighting Ltd. Light emitting diode optical emitter with transparent electrical connectors
US8236584B1 (en) * 2011-02-11 2012-08-07 Tsmc Solid State Lighting Ltd. Method of forming a light emitting diode emitter substrate with highly reflective metal bonding
US8241932B1 (en) * 2011-03-17 2012-08-14 Tsmc Solid State Lighting Ltd. Methods of fabricating light emitting diode packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101222014A (zh) * 2008-01-31 2008-07-16 金芃 垂直结构的半导体芯片
US20100258827A1 (en) * 2009-04-09 2010-10-14 Lextar Electronics Corp. Light-emitting diode package and wafer-level packaging process of light-emitting diode
KR100985720B1 (ko) * 2009-07-10 2010-10-06 주식회사 에피밸리 발광소자 패키지의 제조 방법

Also Published As

Publication number Publication date
TW201230407A (en) 2012-07-16
CN102593275B (zh) 2015-11-25
TWI552387B (zh) 2016-10-01
US8653542B2 (en) 2014-02-18
KR101279225B1 (ko) 2013-06-26
CN105789408A (zh) 2016-07-20
US20140159096A1 (en) 2014-06-12
CN102593275A (zh) 2012-07-18
KR20120082322A (ko) 2012-07-23
US20120181568A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
CN105789408B (zh) 制作发光二极管封装结构的方法以及发光二极管元件
US9502627B2 (en) Wafer level photonic devices dies structure and method of making the same
CN106340576B (zh) 发光元件及发光装置
CN102637784B (zh) 发光二极管封装基板及其制作方法
CN102157662B (zh) 装置及其形成方法
US8598617B2 (en) Methods of fabricating light emitting diode packages
US8704246B2 (en) Light emitting device and method of manufacturing the same
TW202220234A (zh) 發光元件
TW201027798A (en) Series connected segmented LED
US20110233564A1 (en) Light emitting diode chip and method for manufacturing the same
CN100454587C (zh) 发光装置及其制作方法
TW201547053A (zh) 形成發光裝置的方法
CN102694101B (zh) Iii族氮化物半导体发光器件
CN104993031B (zh) 高压倒装led芯片及其制造方法
US10121822B2 (en) Light-emitting device and method of forming the same
US20230155062A1 (en) Package structure and forming method thereof
CN113284997B (zh) 倒装led芯片及其制备方法
TW201327774A (zh) 發光二極體陣列及其形成方法
TW202406131A (zh) 發光裝置
TWI523270B (zh) Electrode - free light - emitting diode and its manufacturing method
KR101337613B1 (ko) 발광소자와 그 제조방법
CN113644180A (zh) 倒装led芯片及其制备方法
CN102881793A (zh) 发光二极管结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160810

Address after: Hsinchu City, Taiwan, China

Applicant after: Jingyuan Optoelectronics Co., Ltd.

Address before: Hsinchu City, Taiwan, China

Applicant before: Taiwan Semiconductor Manufacturing Co., Ltd.

GR01 Patent grant
GR01 Patent grant