KR100985720B1

KR100985720B1 - 발광소자 패키지의 제조 방법

Info

Publication number: KR100985720B1
Application number: KR1020090062980A
Authority: KR
Inventors: 김창태; 안현수; 이태희; 김현석; 김동설
Original assignee: 주식회사 에피밸리
Priority date: 2009-07-10
Filing date: 2009-07-10
Publication date: 2010-10-06

Abstract

본 개시는 반도체 발광소자에 관한 것으로, 복수개의 LED 칩을 포함하는 LED 패키지의 제조 방법에 있어서, (a)웨이퍼 상에 복수개의 LED 칩을 절연되도록 형성하는 단계; (b)복수개의 LED 칩이 설정된 모양에 따라 동일한 기판상에 형성되도록 웨이퍼를 절단하는 단계; (c)동일한 기판상에 형성된 복수개의 LED 칩 상호간을 전기적으로 연결하는 단계;를 포함하는 것을 특징으로 하는 LED 패키지의 제조 방법에 관한 것이다.

반도체, LED, 다이 본딩, 와이어 본딩, 기판, 절연, 에칭, 레이저 스크라이빙, 패드 메탈.

Description

발광소자 패키지의 제조 방법{METHOD OF FORMING LIGHT EMITTING DEVICE PACKAGE}

본 개시(Disclosure)는 전체적으로 발광소자 패키지의 제조방법에 관한 것으로, 특히 패키지 스페이스(package space) 및 다이본딩(die bonding)의 수를 감소시킴으로써, 원가절감 및 공정효율을 개선하기 위한 반도체 발광소자 패키지의 제조 방법에 관한 것이다.

여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 발광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides backgound informaton related to the present disclosure which is not necessarily prior art).

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 3족 질화물 반도체층(300), n형 3족 질화물 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 3족 질화물 반도체층(500), p형 3족 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 3족 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(300) 위에 형성되는 n측 전극(800), 그리고 보호막(900)을 포함한다.

기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사파이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 3족 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다. SiC 기판이 사용될 경우에 n측 전극(800)은 SiC 기판 측에 형성될 수 있다.

기판(100) 위에 성장되는 3족 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.

버퍼층(200)은 이종기판(100)과 3족 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 기재되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/154454호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다 음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 기재되어 있다. 바람직하게는 n형 3족 질화물 반도체층(300)의 성장에 앞서 도핑되지 않는 GaN층이 성장되며, 이는 버퍼층(200)의 일부로 보아도 좋고, n형 3족 질화물 반도체층(300)의 일부로 보아도 좋다.

n형 3족 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 기재되어 있다.

활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다.

p형 3족 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리 (annealing)함으로써 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/157714호에는 p형 3족 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 3족 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 기재되어 있다.

p측 전극(600)은 p형 3족 질화물 반도체층(500) 전체로 전류가 잘 공급되도 록 하기 위해 구비되는 것이며, 미국특허 제5,563,422호에는 p형 3족 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 3족 질화물 반도체층(500)과 오믹접촉하고 Ni과 Au로 이루어진 투광성 전극(light-transmitting electrode)에 관한 기술이 기재되어 있으며, 미국특허 제6,515,306호에는 p형 3족 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 기재되어 있다.

한편, p측 전극(600)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 기술을 플립칩(flip chip) 기술이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag 층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩 층을 포함하는 전극 구조에 관한 기술이 기재되어 있다.

p측 본딩 패드(700)와 n측 전극(800)은 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극을 Ti과 Al으로 구성한 기술이 기재되어 있다.

보호막(900)은 이산화규소와 같은 물질로 형성되며, 생략될 수도 있다.

한편, n형 3족 질화물 반도체층(300)이나 p형 3족 질화물 반도체층(500)은 단일의 층이나 복수개의 층으로 구성될 수 있으며, 최근에는 레이저 또는 습식 식각을 통해 기판(100)을 3족 질화물 반도체층들로부터 분리하여 수직형 LED를 제조하는 기술이 도입되고 있다.

도 2는 종래 기술에 따른 발광소자 패키지의 일 예를 나타내는 도면으로서, 발광소자 패키지를 생성하기 위해 복수개의 칩을 제조하는 것을 나타낸 것이다. 도 2와 같이 복수개의 칩을 제조하는 경우, 칩마다 개별적으로 절단, 가공 및 다이 본딩, 와이어 본딩 작업을 수행하여야 하므로 공정이 복잡하고 제조비용이 증가하는 문제점이 있다.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 복수개의 LED 칩을 포함하는 LED 패키지의 제조 방법에 있어서, (a)웨이퍼 상에 복수개의 LED 칩을 절연되도록 형성하는 단계; (b)복수개의 LED 칩이 설정된 모양에 따라 동일한 기판상에 형성되도록 웨이퍼를 절단하는 단계; (c)동일한 기판상에 형성된 복수개의 LED 칩 상호간을 전기적으로 연결하는 단계;를 포함하는 것을 특징으로 하는 LED 패키지의 제조 방법이 제공된다.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).

도 3은 본 발명의 실시예에 따라 2개의 칩이 연결되어 형성되도록 제조한 것을 나타내는 도면으로, 종래기술에 비해 패키지가 차지하는 면적과 다이본딩의 수가 감소하였음을 나타낸다. 또한 동일한 기판상에 형성된 복수의 칩 중 한 칩의 p-패드와 전기적으로 절연된 타 칩의 n-패드가 패드메탈(93)에 의해 연결되어 와이어 본딩의 수도 감소하였음을 알 수 있다.

도 4는 본 발명의 실시예에 따른 LED 패키지의 제조과정을 나타내는 도면이다.

우선 기판(11)상에 n형 3족 질화물 반도체층(21)을 형성한 후, 활성층(31), p형 3족 질화물 반도체층(41)을 성장시킨다. 다음으로 n형 3족 질화물 반도체층(21)이 노출되도록 활성층(31)과 p형 3족 질화물 반도체층(41)을 포토레지스트로 패턴을 형성하여 건식식각한 후, 포토레지스트를 제거한다.

다음으로, 전 단계에서 식각으로 노출된 n형 3족 질화물 반도체층(21)과 p형 3족 질화물 반도체층(41)에 포토레지스트로 패턴을 형성한 후, 건식식각하여 개별 발광소자로 분리한다. 개별 LED로 분리하는 과정에서 레이저 스크라이빙을 이용할 수도 있다. 이 과정에서 기판(11)은 분리되지 않고, 하나의 기판(11) 상에 적층된 3족 질화물 반도체층들(21,31,41)이 동일한 기판(11) 상에 적층된 다른 3족 질화물 반도체층들(21,31,41)과 전기적으로 절연되도록 분리된다.

다음으로, 건식식각으로 노출된 n형 3족 질화물 반도체층(21) 및 p형 3족 질화물 반도체층(41) 상에 ITO(51)를 적층한 후, 포토레지스트로 패턴을 형성하고 습식식각을 통해 p형 3족 질화물 반도체층(41) 상에, ITO(51)를 형성한 후 포토레지 스트를 제거한다.

다음으로, PECVD를 이용하여 패시베이션(Passivation)(61) 막을 형성한 후, 포토레지스트로 p-패드 및 n-패드가 형성될 영역을 제외하고 패터닝하고, E-빔 에베퍼레이터(E-beam evaporator)를 이용하여 패드 메탈(71)을 증착한다. 패드 메탈(71)은 한 칩의 p-패드와 타 칩의 n-패드를 전기적으로 연결하기 위해 적층된다.

도 5는 에칭을 이용하여 동일한 기판상에 형성된 복수의 칩을 나타내는 도면으로서, 기판(1) 상에 n형 3족 질화물 반도체층(2), 활성층(3), p형 3족 질화물 반도체층(4), ITO(5), 패시베이션막(6), 패드(7)가 순서대로 적층되어 있음을 나타낸다. 에칭을 이용하여 칩을 절연시킴으로써, 패드메탈의 연결이 용이하다는 이점이 있다. 건식식각시 BCl₃, Cl₂가 가스로 사용되며, 레이저 스크라이빙에 비해 기판의 에칭비율이 낮다.

도 6은 레이저 스크라이빙을 이용하여 동일한 기판상에 형성된 복수의 칩을 나타내는 도면이다. 레이저 스크라이빙을 이용함으로써, 별도의 추가공정없이 칩을 분리할 수 있다.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.

(1)복수개의 LED 칩 중의 하나는 에칭공정을 통해 복수개의 LED 칩 중의 다른 하나와 절연되는 것을 특징으로 하는 LED 패키지의 제조 방법.

(2)복수개의 LED 칩 중의 하나는 레이저 스크라이빙 공정을 통해 복수개의 LED 칩 중의 다른 하나와 절연되는 것을 특징으로 하는 LED 패키지의 제조 방법.

(3)동일한 기판상에 형성된 칩 상호간의 연결은 와이어 본딩을 이용하여 복수개의 LED 칩 중 하나의 칩의 p-패드와 복수개의 LED 칩 중의 다른 하나의 칩의 n-패드를 접속함으로써 전기적으로 연결되는 것을 특징으로 하는 LED 패키지의 제조 방법.

(4)동일한 기판상에 형성된 칩 상호간의 연결은 패드 메탈을 이용하여 복수개의 LED 칩 중의 하나의 칩의 n-패드와 복수개의 LED 칩 중의 다른 하나의 칩의 p-패드를 접속함으로써 전기적으로 연결되는 것을 특징으로 하는 LED 패키지의 제조 방법.

(5)동일한 기판상에 형성된 칩 상호간의 연결은 와이어 본딩 또는 패드 메탈을 이용하여 복수개의 LED 칩 중의 하나의 칩의 n-패드와 복수개의 LED 칩 중의 다른 하나의 칩의 p-패드를 접속함으로써 전기적으로 직렬연결되는 것을 특징으로 하는 LED 패키지의 제조 방법.

본 개시에 따른 하나의 LED 패키지에 의하면, 패키지 스페이스(package space) 및 다이본딩(die bonding)의 수를 감소시킴으로써, 원가절감 및 공정효율을 개선한다.

또한 본 개시에 따른 다른 LED 패키지에 의하면, 패드메탈(패드 metal)에 의해 전극이 연결되어 있으므로 와이어 본딩의 수가 감소한다.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,

도 2는 종래 기술에 따른 발광 장치를 나타내는 도면,

도 3은 본 발명의 실시예에 따라 2개의 칩이 연결되어 형성되도록 제조한 것을 나타내는 도면,

도 4는 본 발명의 실시예에 따른 LED 패키지의 제조과정을 나타내는 도면,

도 5는 에칭을 이용하여 동일한 기판상에 형성된 복수의 칩을 나타내는 도면,

도 6은 레이저 스크라이빙을 이용하여 동일한 기판상에 형성된 복수의 칩을 나타내는 도면.

Claims

복수개의 LED 칩을 포함하는 LED 패키지의 제조 방법에 있어서,

(a)웨이퍼 상에 복수개의 LED 칩을 절연되도록 형성하는 단계;

(b)복수개의 LED 칩이 설정된 모양에 따라 동일한 기판상에 형성되도록 웨이퍼를 절단하는 단계;

(c)동일한 기판상에 형성된 복수개의 LED 칩 상호간을 전기적으로 연결하는 단계;를 포함하는 것을 특징으로 하는 LED 패키지의 제조 방법.
청구항 1에 있어서,

(a)단계에서, 복수개의 LED 칩 중의 하나는 에칭공정을 통해 복수개의 LED 칩 중의 다른 하나와 절연되는 것을 특징으로 하는 LED 패키지의 제조 방법.
청구항 1에 있어서,

(a)단계에서, 복수개의 LED 칩 중의 하나는 레이저 스크라이빙 공정을 통해 복수개의 LED 칩 중의 다른 하나와 절연되는 것을 특징으로 하는 LED 패키지의 제조 방법.
청구항 1 내지 3중의 어느 하나에 있어서,

(c)단계는, 와이어 본딩을 이용하여 복수개의 LED 칩 중 하나의 칩의 p-패드 와 복수개의 LED 칩 중의 다른 하나의 칩의 n-패드를 접속함으로써 전기적으로 연결되는 것을 특징으로 하는 LED 패키지의 제조 방법.
청구항 1 내지 3중의 어느 하나에 있어서,

(c)단계는, 패드 메탈을 이용하여 복수개의 LED 칩 중 하나의 칩의 p-패드와 복수개의 LED 칩 중의 다른 하나의 칩의 n-패드를 접속함으로써 전기적으로 연결되는 것을 특징으로 하는 LED 패키지의 제조 방법.
청구항 5에 있어서,

(c)단계는, 와이어 본딩 또는 패드 메탈을 이용하여 복수개의 LED 칩 중의 하나의 칩의 n-패드와 복수개의 LED 칩 중의 다른 하나의 칩의 p-패드를 접속함으로써 전기적으로 직렬연결되는 것을 특징으로 하는 LED 패키지의 제조 방법.