KR20070047057A - 다수의 셀이 결합된 발광 소자의 제조 방법 - Google Patents

다수의 셀이 결합된 발광 소자의 제조 방법 Download PDF

Info

Publication number
KR20070047057A
KR20070047057A KR1020050103773A KR20050103773A KR20070047057A KR 20070047057 A KR20070047057 A KR 20070047057A KR 1020050103773 A KR1020050103773 A KR 1020050103773A KR 20050103773 A KR20050103773 A KR 20050103773A KR 20070047057 A KR20070047057 A KR 20070047057A
Authority
KR
South Korea
Prior art keywords
light emitting
type semiconductor
semiconductor layer
layer
film
Prior art date
Application number
KR1020050103773A
Other languages
English (en)
Other versions
KR100715456B1 (ko
Inventor
라크로익 야베스
이재호
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020050103773A priority Critical patent/KR100715456B1/ko
Publication of KR20070047057A publication Critical patent/KR20070047057A/ko
Application granted granted Critical
Publication of KR100715456B1 publication Critical patent/KR100715456B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 다수의 셀이 어레이된 발광 소자 및 이의 제조 방법에 관한 것으로, 기판과, 상기 기판 상에 형성된 N형 반도체층과, 상기 N형 반도체층의 일부 상에 형성된 발광층과, 상기 발광층 상에 형성된 P형 반도체층과, 상기 P형 반도체층 상에 형성된 투명 전극층을 포함하는 다수의 발광 셀과, 상기 발광 셀간을 절연하는 절연막 및 일 발광 셀의 상기 N형 반도체층과 이와 인접한 타 발광 셀의 상기 투명전극층을 연결하는 금속배선을 포함하는 발광 소자를 제공한다. 이와 같이 발광 셀간을 고립하기 위한 영역를 형성한 후, 이 영역을 절연막으로 매립하여 셀간을 전기적으로 절연시키고, 셀의 누설 전류를 방지할 수 있다.
발광 소자, 다수의 발광 셀, 트랜치, 절연막, SOG

Description

다수의 셀이 결합된 발광 소자 및 이의 제조 방법{Luminous element having arrayed cells and method of manufacturing the same}
도 1a 내지 도 1c는 종래 기술에 따른 조명용 발광 소자의 제조 방법을 설명하기 위한 단면도.
도 2는 종래 기술의 셀 고립 공정을 통해 패터닝된 발광 소자의 평면도.
도 3은 본 발명의 일 실시예에 따른 발광 소자의 단면도.
도 4는 일 실시예에 따른 발광 소자의 평면도.
도 5a 내지 도 5e는 본 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 110 : 기판 20, 120 : 버퍼층
30, 130 : N형 반도체층 40, 140 : 발광층
50, 150 : P형 반도체층 60, 160 : 투명전극층
70, 170 : 금속배선 155 : 트랜치
200 : 절연막
본 발명은 다수의 셀이 결합된 발광 소자 및 이의 제작 방법에 관한 것으로, 단일 웨이퍼 상에 다수의 셀간을 고립시키기 위한 방법에 관한 것이다.
발광 다이오드는 반도체의 p-n 접합구조를 이용하여 주입된 소수캐리어(전자 또는 정공)를 만들어내고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭한다. 이러한 발광 다이오드는 표시 소자 및 백라이트로 이용되고 있으며, 최근 일반 발광 다이오드의 소모 전력이 기존의 조명 장치에 비해 수 내지 수 십분의 1에 불과하고, 수명이 수 내지 수십배에 이르러, 소모 전력의 절감과 내구성 측면에서 월등하다.
일반적으로, 발광 다이오드를 조명용으로 사용하기 위해서는 인쇄 회로 기판 상에 다수의 발광 칩을 실장한 다음, 발광 칩 간을 와이어를 이용하여 직렬 연결한 다음, 이를 몰딩하여 발광 소자를 제작하거나, 다수의 발광 소자를 직렬 연결하여 조명용 발광 소자를 제작하였다.
이러한 종래의 조명용 발광 소자는 크기가 커질 뿐만 아니라 사용 가능한 전원에 있어서 큰 제약이 있었다. 즉, 가정에서 사용하는 교류 전원에 이러한 발광 소자를 사용하기 위해서는 별도의 교류/직류 변환 회로 및 보호 회로가 추가되야 한다. 이러한 회로의 추가로 인해 소자의 크기가 더 커질 뿐 아니라, 소자의 제작 비용을 증가시키는 문제가 발생 되었다.
또한, 열 압착을 이용한 와이어 본딩으로 통해 인접한 발광 칩 또는 발광 소자 간을 연결하는 경우, 열 또는 압착에 의해 발광 칩 또는 발광 소자가 손상되는 문제가 발생하였다. 또한, 발광 칩 또는 발광 소자 간을 연결하기 위한 와이어가 떨어져 소자가 동작 되지 않는 문제가 발생하였다.
이에 근래에 상술한 문제를 해결하기 위해 발광 칩을 웨이퍼 레벨에서 연결하여 조명용으로 사용할 수 있는 발광 소자를 제작하였다.
도 1a 내지 도 1c는 종래 기술에 따른 조명용 발광 소자의 제조 방법을 설명하기 위한 도면이다. 도 2는 종래 기술의 셀 고립 공정을 통해 패터닝된 발광 소자의 평면도이다.
하기에서는 도면을 참조하여 다수의 발광 셀이 직렬 접속된 발광 소자의 제조방법을 설명한다.
도 1a에 도시된 바와 같이 사파이어 기판(10) 상에 버퍼층(20), N형 반도체층(30), 발광층(40) 및 P형 반도체층(50)을 순차적으로 형성한다.
도 1b 및 도 2에 도시된 바와 같이 셀 고립을 위한 식각 공정을 통해 P형 반도체층(50), 발광층(40), N형 반도체층(30) 및 버퍼층(20)을 식각하여 개개의 발광 셀간을 고립시킨다. 이후, 점선에 도시된 바와 같이 식각을 실시하여 P형 반도체층(50)과 발광층(40)의 일부를 식각하여 N형 반도체층(30)의 일부를 노출한다. 이로인해 도 2에서와 같이 4개의 발광 셀이 식각 공정을 통해 메쉬 형태로 패터닝되고, 사각형 형상의 인접한 발광 셀들이 전기적으로 고립될 수 있게 된다.
도 1c에 도시된 바와 같이 P형 반도체층(50) 상에 투명전극층(60)을 형성하고, 일 발광 셀의 투명전극층(60)과, 이와 인접한 타 발광 셀의 노출된 N형 반도체층(30)간을 도전성 배선(70)을 통해 연결한다.
상술한 공정에서는 셀 고립을 위해 P형 반도체층(50), 발광층(40), N형 반도체층(30) 및 버퍼층(20)을 건식 식각을 통해 동시에 제거하여 메쉬 패턴의 고립 영역(트랜치) 형성한 후, 금속 배선 형성공정 등을 수행한다. 이때, 고립 영역을 개방한 상태에서 금속 배선 형성과 같은 후속 공정을 진행하게 되면 고립 영역으로 공정시 발생하는 파티클이 잔류하게 되고, 잔류된 파티클로 인해 전류의 누설이 발생하게 되어 소자의 발광 효율이 저하되는 문제가 발생한다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 발광 셀과 발광 셀 사이의 고립 영역에 절연막을 형성하여 발광 소자의 누설전류를 방지할 수 있는 발광 소자 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 기판과, 상기 기판 상에 형성된 N형 반도체층과, 상기 N형 반도체층의 일부 상에 형성된 발광층과, 상기 발광층 상에 형성된 P형 반도체층과, 상기 P형 반도체층 상에 형성된 투명 전극층을 포함하는 다수의 발광 셀과, 상기 발광 셀간을 절연하는 절연막 및 일 발광 셀의 상기 N형 반도체층과 이와 인접한 타 발광 셀의 상기 투명전극층을 연결하는 금속배선을 포함하는 발광 소자를 제공한다.
여기서, 상기 절연막으로 SiO2막, SOG막 등의 투명 절연물질을 사용한다.
또한, 본 발명에 따른 기판 상에 N형 반도체층, 발광층 및 P형 반도체층을 순차적으로 형성하는 단계와, 상기 P형 반도체층, 상기 발광층 및 상기 N형 반도체층의 일부를 제거하여 발광 셀간 고립을 위한 트랜치를 형성하는 단계와, 상기 트랜치를 절연막으로 매립하는 단계와, 각 발광 셀의 상기 P형 반도체층 및 상기 발광층의 일부를 제거하여 상기 N형 반도체층의 일부를 노출하는 단계와, 상기 P형 반도체층 상에 투명전극층을 형성하는 단계 및 일 발광 셀의 상기 N형 반도체층과 이와 인접한 타 발광 셀의 상기 개구부에 투명전극층을 금속배선으로 연결하는 단계를 포함하는 발광 소자의 제조 방법를 제공한다.
여기서, 상기 절연막으로 SiO2막, SOG막 등의 투명 절연물질을 사용한다.
상기의 트랜치를 상기 절연막으로 매립하는 단계는, 상기 트랜치가 형성된 상기 기판 상에 SOG를 도포하는 단계와, 열처리 공정을 통해 상기 SOG를 경화하는 단계 및 상기 P형 반도체층 상의 SOG를 제거하는 단계를 포함한다. 그리고, 상기 SOG의 도포는 100 내지 6000rpm의 회전 속도로 약 5초 내지 60초간 스핀 코팅한다. 또한, 상기 열처리 공정은 100 내지 300도의 온도에서 약 20 내지 200초간 실시한다. 상기 P형 반도체층 상이 SOG를 제거는 CMP를 사용한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 3은 본 발명의 일 실시예에 따른 발광 소자의 단면도이고, 도 4는 일 실시예에 따른 발광 소자의 평면도이다.
도 3 및 도 4를 참조하면, 본 실시예에 따른 발광 소자는 기판(110) 상에 형성된 버퍼층(120)과 N형 반도체층(130)과, N형 반도체층(130)의 일부 상에 형성된 발광층(140)과, 발광층(140) 상에 형성된 P형 반도체층(150)과, 상기 P형 반도체층 (150)상에 형성된 투명전극층(160)을 포함하는 다수의 발광 셀(100a, 100b; 100)과, 상기 발광 셀(100)간을 절연하기 위해 상기 발광 셀(100)의 외측면을 감싸는 절연막(200)과, 일 발광 셀(100a)의 N형 반도체층(130)과 이와 인접한 타 발광 셀(100b)의 투명전극층(160)을 연결하는 금속배선(170)을 포함한다.
여기서, 기판(110)은 발광 소자를 제작하기 위한 통상의 웨이퍼를 지칭하는 것으로, Al2O3, SiC, ZnO, Si, GaAs, GaP, LiAl2O3, BN, AlN 및 GaN 중 적어도 어느 하나의 기판을 사용하는 것이 바람직하다. 본 실시예에서는 사파이어로 구성된 결정 성장의 기판(110)을 사용한다.
상기의 발광 셀(100)은 사파이어 기판(110)상에 버퍼층(120), N형 반도체층(130), 발광층(140), P형 반도체층(540) 및 투명전극층(160)을 포함한다.
상기에서 버퍼층(120)은 사파이어 기판(110)과 N형 반도체층(130) 사이의 격자 부정합으로 인한 결합을 방지하기 위해 AlN막 또는 InN막을 사용한다.
상기에서 N형 반도체층(130)은 전자가 생성되는 층으로 N형 불순물이 주입된 질화갈륨(GaN)막을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 즉, N형 반도체층(130)은 N형 화합물 반도체층과 N형 클래드층을 포함할 수 있다. 본 실시예에서는 N형 반도체층으로 N형의 AlGaN막 또는 InGaN막을 사용한다.
또한, P형 반도체층(150)은 정공이 생성되는 층으로 P형 불순물이 주입된 질화갈륨막을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 즉, P형 반도체층(150)은 P형 클래드층과 P형 화합물 반도체층을 포함할 수 있다. 본 실시예에서는 P형 반도체층으로 P형의 AlGaN막 또는 InGaN막을 사용한다.
여기서, 상기 N형 반도체층(130) 및 P형 반도체층(150)은 적어도 두층 이상의 다층막으로 형성할 수도 있다. 상기에서 N형의 불순물로는 Si를 사용하고, P형의 불순물로는 Mg를 사용한다.
상기의 발광층(140)은 정공과 전자가 재결합하여 빛을 생성하는 층으로 N형 AlGaN막 또는 InGaN막 위에 양자우물층과 장벽층이 반복적으로 형성된 양자 웰 구조의 막을 사용한다. 이때, 발광층을 이루는 물질의 종류에 따라 전자 및 전공이 결합하여 발생하는 발광 파장이 변화된다.
따라서, 상기의 장벽층과 우물층으로 2원 화합물인 GaN, InN, AlN 등을 사용할 수 있고, 3원 화합물 InxGa1-xN(0≤x≤1), AlxGa1-xN(0≤x≤1)등을 사용할 수 있고, 4원 화합물 AlxInyGa1-x-yN(0≤x+y≤1)을 사용할 수 있다. 물론 상기의 2원 내지 4원 화합물에 소정의 불순물을 주입하여 N형 반도체층(130) 및 P형 반도체층(150)을 형성할 수도 있다. 물론 양자 웰 구조 이외의 다양한 발광층 형성을 위한 구조를 사용할 수 있다.
도면에서는 도시되지 않았지만, 발광 셀(100)의 특성과 사용목적 및 발광 효율을 향상시키기 위한 다양한 물질층이 더 추가될 수 있다.
상기의 투명전극층(160)은 P형 반도체층(150)의 저항을 줄이기 위해 형성된 막으로 본 실시예에서는 ITO를 사용한다.
절연막(200)은 기판(110) 상에 형성된 발광 셀(100)간을 전기적으로 절연시킬 뿐만 아니라 발광 셀(100a)과 발광 셀(100b)사이 영역으로 파티클과 같은 불순물의 잔류를 방지하기 위한 막으로 SiO2막, SOG(Spin On Glass)막 등의 투명 절연물을 사용한다. 본 실시예에서는 SOG를 스핀 코팅을 통해 셀과 셀 사이를 분리하는 분리 영역인 트렌치 사이에 매립하고, 경화시킨 다음 평탄화하여 SOG막으로 구성된 절연막을 형성한다. 이에 관한 구체적인 설명은 후술한다.
상기의 금속배선(170)은 절연성 이온층으로 각기 전기적으로 고립된 발광 셀(100)간을 연결하기 위해 형성한 도전성의 배선으로 에어 브리지 공정 또는 스텝 커버 공정을 통해 형성한다. 이때, 금속 배선(170)으로 사용하는 금속으로 은, 구리, 알루미늄, 텅스텐 및 티타늄 중 적어도 어느 하나를 사용한다. 물론, 금속배선(170)으로 불순물로 도핑된 실리콘 화합물을 이용할 수도 있다. 이러한 금속배선(170)을 통해 일 발광 셀(100b)의 투명 전극층(160)과 이와 인접한 타 발광 셀(100a)의 N형 반도체층(130) 간을 전기적으로 접속시킨다.
하기에서는 상술한 구조를 갖는 발광 소자의 제조 방법에 관해 설명한다.
도 5a 내지 도 5e는 본 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 도면이다.
도 5a를 참조하면, 사파이어 기판(110) 상에 버퍼층(120), N형 반도체층(130), 발광층(140) 및 P형 반도체층(150)을 순차적으로 형성한다.
상기에서 버퍼층(120)으로는 GaN막을 기판(110)상에 형성한다. 그 상부에 N형의 InGaN막 또는 AlGaN막을 형성하여 N형 반도체층(130)을 형성하고, 상기 N형 반도체층(130) 상에 InGaN막 AlGaN막 및 GaN막 중 적어도 두개의 막을 다수번 적층한 양자 우물 구조의 발광층(140)을 형성한다. 발광층(140) 상에 P형의 InGaN막 또는 AlGaN막을 형성하여 P형 반도체층(150)을 형성한다.
도 5b를 참조하면, 상기 P형 반도체층(150)상에 감광막을 도포한 후, 마스크를 이용한 사진 식각 공정을 실시하여 발광 셀(100)이 형성될 영역에는 감광막이 잔류되고, 발광 셀(100)간을 고립시키기 위한 고립영역에는 감광막이 제거된 감광막 패턴을 형성한다. 이후, 상기 감광막 패턴을 식각 마스크로 하는 식각 공정을 실시하여 P형 반도체층(150), 발광층(140), N형 반도체층(130) 및 버퍼층(120)을 식각하여 셀간 고립을 위한 트랜치(155)를 형성한다.
도 5c를 참조하면, 발광 셀(100)의 누설전류 발생을 방지하기 위해 상기 발광 셀(100)과 발광 셀(100) 사이에 형성된 셀간 고립을 위한 트랜치(155)를 절연막(200)으로 매립한다.
본 실시예에서는 투명절연물질인 SOG 절연막으로 사용하여 트랜치(155)를 매립한다.
이를 위해 SOG를 100 내지 6000rpm의 회전 속도로 약 5초 내지 60초간 스핀 코팅한다. 즉, 기판(110)을 상기의 회전 속도로 회전시킨 상태에서 기판(110)의 중심으로 SOG를 떨어뜨리게 되면 SOG는 원심력에 의해 기판(110)의 중심 방향에서 가장자리 방향으로 균일하게 퍼지게 되고, SOG가 퍼지면서 기판(110) 상에 형성된 셀간 고립을 위한 트랜치(155) 내부에 SOG가 충진된다.
이후, 약 100 내지 300도의 온도에서 약 20 내지 200초간 열처리공정을 실시하여 경화시켜 SOG막을 형성한다. 이때, SOG막을 통해 셀간 고립을 위한 트랜치(155) 매립시 보이드가 발생되지 않도록 한다. 이를 위해 상술한 스핀 코팅과 경화를 다수번 실시할 수 있다. 이와 같은 SOG막을 통해 트랜치(155) 내부를 투명한 절연성 물질로 충진할 수 있다. 이때, SOG막은 트랜치(155) 내부뿐만 아니라 P형 반도체층(150) 상부에도 잔류되어 있다. 따라서, 별도의 평탄화 공정을 실시하여 P형 반도체층(150) 상부에 잔류하는 SOG막을 제거하여 셀간 고립을 위한 트랜치(155) 내부만을 절연막(200)으로 매립하게 된다. 상기의 평탄화 공정은 CMP공정 또는 전면 식각공정을 사용한다.
도 5d를 참조하면, 전체 구조 상에 감광막을 도포한 다음 사진 식각공정을 실시하여 N형 반도체층(130)의 노출 영역을 형성하기 위한 감광막 패턴(미도시)을 형성한다. 이후 상기 감광막 패턴(미도시)을 식각 마스크로 하는 식각공정을 실시하여 노출된 P형 반도체층(150)과 발광층(140)을 제거하여 N형 반도체층(130)이 일부를 노출한다. 이후, 상기 감광막 패턴을 제거한 다음 P형 반도체층(150) 상에 ITO를 형성하여 투명 전극층(160)을 형성한다.
도 5e를 참조하면, 에어 브리지 공정을 포함하는 배선 형성공정을 통해 일 발광 셀(100a)과 인접한 타 발광 셀(100b)을 전기적으로 연결하는 금속배선(170)을 형성한다.
이는, 전체 구조상에 감광막을 도포한 다음, 포토리소그라피 공정을 통해 인접한 일 발광 셀(100a)의 N형 반도체층(130)의 일부 영역과 타 발광 셀(100b)의 투명 전극층(160)의 일부를 노출시키는 제 1 감광막 패턴을 형성한다. 전체 구조상에 제 1 금속막을 형성하여 노출된 N형 반도체층(130)과 투명 전극층(160)을 전기적으로 연결한다. 이후, 다시 전체 구조상에 금속배선(170)과 동일한 패턴 형상을 갖는 제 2 감광막 패턴을 형성하고, 그 상부에 제 2 금속막을 형성한다. 상기의 제 1 및 제 2 감광막 패턴을 제거하면 금속배선 영역을 제외한 영역의 금속막들이 제거되어 N형 반도체층(130)과 투명 전극층(150)을 연결하는 금속배선(200)이 형성된다.
상술한 실시예에서는 N형 반도체층(130)과 투명 전극층(150)을 금속배선(170)으로 연결하였지만 이에 한정되지 않고, N형 반도체층(130) 상에 N형 금속 패드(미도시)를 형성한 다음 상기 N형 금속 패드와 투명 전극층(150)을 금속배선으로 연결할 수도 있다.
본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.
상술한 바와 같이, 본 발명은 발광 셀간을 고립하기 위한 트랜치를 형성한 후, 상기 트랜치를 절연막으로 매립하여 셀간을 전기적으로 절연시키고, 셀의 누설 전류를 방지할 수 있다.
또한, 상기 트랜치를 투명 절연물질인 SiO2막 및 SOG막을 사용하여 발광 효율의 저하를 방지할 수 있다.

Claims (8)

  1. 기판과, 상기 기판 상에 형성된 N형 반도체층과, 상기 N형 반도체층의 일부 상에 형성된 발광층과, 상기 발광층 상에 형성된 P형 반도체층과, 상기 P형 반도체층 상에 형성된 투명 전극층을 포함하는 다수의 발광 셀;
    상기 발광 셀간을 절연하는 절연막; 및
    일 발광 셀의 상기 N형 반도체층과 이와 인접한 타 발광 셀의 상기 투명전극층을 연결하는 금속배선을 포함하는 발광 소자.
  2. 청구항 1에 있어서,
    상기 절연막으로 SiO2막, SOG막 등의 투명 절연물질을 사용하는 발광 소자.
  3. 기판 상에 N형 반도체층, 발광층 및 P형 반도체층을 순차적으로 형성하는 단계;
    상기 P형 반도체층, 상기 발광층 및 상기 N형 반도체층의 일부를 제거하여 발광 셀간 고립을 위한 트랜치를 형성하는 단계;
    상기 트랜치를 절연막으로 매립하는 단계;
    각 발광 셀의 상기 P형 반도체층 및 상기 발광층의 일부를 제거하여 상기 N형 반도체층의 일부를 노출하는 단계;
    상기 P형 반도체층 상에 투명전극층을 형성하는 단계; 및
    일 발광 셀의 상기 N형 반도체층과 이와 인접한 타 발광 셀의 상기 개구부에 투명전극층을 금속배선으로 연결하는 단계를 포함하는 발광 소자의 제조 방법.
  4. 청구항 3에 있어서,
    상기 절연막으로 SiO2막, SOG막 등의 투명 절연물질을 사용하는 발광 소자의 제조 방법.
  5. 청구항 4에 있어서, 상기 트랜치를 상기 절연막으로 매립하는 단계는,
    상기 트랜치가 형성된 상기 기판 상에 SOG를 도포하는 단계;
    열처리 공정을 통해 상기 SOG를 경화하는 단계; 및
    상기 P형 반도체층 상의 SOG를 제거하는 단계를 포함하는 발광 소자의 제조 방법.
  6. 청구항 5에 있어서,
    상기 SOG의 도포는 100 내지 6000rpm의 회전 속도로 약 5초 내지 60초간 스핀 코팅하는 발광 소자의 제조 방법.
  7. 청구항 5에 있어서,
    상기 열처리 공정은 100 내지 300도의 온도에서 약 20 내지 200초간 실시하는 발광 소자의 제조 방법.
  8. 청구항 5에 있어서,
    상기 P형 반도체층 상이 SOG를 제거는 CMP를 사용하는 발광 소자의 제조 방법.
KR1020050103773A 2005-11-01 2005-11-01 다수의 셀이 결합된 발광 소자의 제조 방법 KR100715456B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050103773A KR100715456B1 (ko) 2005-11-01 2005-11-01 다수의 셀이 결합된 발광 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050103773A KR100715456B1 (ko) 2005-11-01 2005-11-01 다수의 셀이 결합된 발광 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070047057A true KR20070047057A (ko) 2007-05-04
KR100715456B1 KR100715456B1 (ko) 2007-05-07

Family

ID=38272086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050103773A KR100715456B1 (ko) 2005-11-01 2005-11-01 다수의 셀이 결합된 발광 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100715456B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100985720B1 (ko) * 2009-07-10 2010-10-06 주식회사 에피밸리 발광소자 패키지의 제조 방법
KR20170087543A (ko) * 2009-08-07 2017-07-28 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 소자를 제조하기 위한 방법 그리고 광전자 반도체 소자

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101152921B1 (ko) * 2010-05-31 2012-06-05 세종대학교산학협력단 고휘도 마이크로 어레이 발광 다이오드 소자의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3505374B2 (ja) 1997-11-14 2004-03-08 三洋電機株式会社 発光部品
JP2004014899A (ja) 2002-06-10 2004-01-15 Para Light Electronics Co Ltd 発光ダイオードチップの直列構造
TWI223460B (en) * 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
JP2004048067A (ja) 2003-10-14 2004-02-12 Sanyo Electric Co Ltd 発光部品およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100985720B1 (ko) * 2009-07-10 2010-10-06 주식회사 에피밸리 발광소자 패키지의 제조 방법
KR20170087543A (ko) * 2009-08-07 2017-07-28 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 소자를 제조하기 위한 방법 그리고 광전자 반도체 소자
US10665747B2 (en) 2009-08-07 2020-05-26 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
US11239386B2 (en) 2009-08-07 2022-02-01 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
US11749776B2 (en) 2009-08-07 2023-09-05 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
US12002901B2 (en) 2009-08-07 2024-06-04 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component

Also Published As

Publication number Publication date
KR100715456B1 (ko) 2007-05-07

Similar Documents

Publication Publication Date Title
US7947993B2 (en) Light emitting device having isolating insulative layer for isolating light emitting cells from each other and method of fabricating the same
JP5491439B2 (ja) イオン・インプラント・アイソレーションによるｌｅｄ製作
TWI535076B (zh) 發光二極體
US20090104726A1 (en) LED Fabrication Via Ion Implant Isolation
CN102867897B (zh) 发光器件
KR101158071B1 (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법
KR20060066870A (ko) 발광 소자
KR20110054318A (ko) 발광소자 및 그 제조방법
KR101171356B1 (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법
KR100691497B1 (ko) 발광 소자 및 이의 제조 방법
KR100715456B1 (ko) 다수의 셀이 결합된 발광 소자의 제조 방법
KR101203138B1 (ko) 발광소자와 그 제조방법
KR101525913B1 (ko) 수직구조 발광다이오드 및 이의 제조방법
CN110504281A (zh) 显示阵列的制造方法
TW202221948A (zh) 微型發光二極體結構與使用其之微型發光二極體顯示裝置
TWI481019B (zh) 具有將各發光單元彼此隔離的隔離絕緣層的發光元件以及其製造方法
TW201806185A (zh) 形成用於發光器件之p型層之方法
KR101171331B1 (ko) 발광 소자
KR100646635B1 (ko) 복수 셀의 단일 발광 소자 및 이의 제조 방법
KR20060104162A (ko) 발광 소자 및 이의 제조 방법
KR100663907B1 (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법
KR100620891B1 (ko) 발광소자 및 그 제조방법
KR100663910B1 (ko) 발광 소자 및 이의 제조 방법
KR20080023820A (ko) 발광 다이오드의 제조방법
CN110504280A (zh) 显示阵列

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee