KR101171356B1 - 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 - Google Patents

Abstract

본 발명은 다수의 셀이 어레이된 발광 소자 및 이의 제조 방법에 관한 것으로, 기판과, 상기 기판 상에 형성된 N형 반도체층과, 상기 N형 반도체층의 일부 상에 형성된 발광층과, 상기 발광층 상에 형성된 P형 반도체층과, 상기 P형 반도체층 상에 형성된 투명 전극층을 포함하는 다수의 발광 셀과, 상기 발광 셀간을 절연하는 절연성 이온층 및 일 발광 셀의 상기 N형 반도체층과 이와 인접한 타 발광 셀의 상기 투명전극층을 연결하는 금속배선을 포함하는 발광 소자 및 이의 제조 방법을 제공한다. 상술한 바와 같이, 다수의 막을 에피성장 시킨 후, 셀 형성 영역을 제외한 셀 고립 영역의 막 내에 이온주입을 통해 불순물 이온을 주입하여 절연성의 이온 주입층을 형성하여 개개의 발광 셀을 전기적으로 고립시킬 수 있다.

발광 소자, 다수의 발광 셀, 절연성 이온층, 이온주입, 산화막

Description

다수의 셀이 결합된 발광 소자 및 이의 제조 방법{Luminous element having arrayed cells and method of manufacturing the same}

도 1a 내지 도 1c는 종래 기술에 따른 조명용 발광 소자의 제조 방법을 설명하기 위한 도면.

도 2는 종래 기술의 셀 고립 공정을 통해 패터닝된 발광 소자의 평면도.

도 3은 본 발명의 일 실시예에 따른 발광 소자의 단면도.

도 4는 일 실시예에 따른 발광 소자의 평면도.

도 5a 내지 도 5d는 본 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 도면.

<도면의 주요 부분에 대한 부호의 설명>

10, 110 : 기판 20, 120 : 버퍼층

30, 130 : N형 반도체층 40, 140 : 발광층

50, 150 : P형 반도체층 60, 160 : 투명전극층

70, 170 : 금속배선 200 : 절연성 이온층

210 : 마스크 패턴

본 발명은 다수의 셀이 결합된 발광 소자 및 이의 제작 방법에 관한 것으로, 단일 웨이퍼 상에 다수의 셀간을 고립시키기 위한 방법에 관한 것이다.

발광 다이오드는 반도체의 p-n 접합구조를 이용하여 주입된 소수캐리어(전자 또는 양공)를 만들어내고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭한다. 이러한 발광 다이오드는 표시 소자 및 백라이트로 이용되고 있으며, 최근 일반 발광 다이오드의 소모 전력이 기존의 조명 장치에 비해 수 내지 수 십분의 1에 불과하고, 수명이 수 내지 수십배에 이르러, 소모 전력의 절감과 내구성 측면에서 월등하다.

일반적으로, 발광 다이오드를 조명용으로 사용하기 위해서는 인쇄 회로 기판 상에 다수의 발광 칩을 실장한 다음, 발광 칩 간을 와이어를 이용하여 직렬 연결한 다음, 이를 몰딩하여 발광 소자를 제작하거나, 다수의 발광 소자를 직렬 연결하여 조명용 발광 소자를 제작하였다.

이러한 종래의 조명용 발광 소자는 크기가 커질 뿐만 아니라 사용 가능한 전원에 있어서 큰 제약이 있었다. 즉, 가정에서 사용하는 교류 전원에 이러한 발광 소자를 사용하기 위해서는 별도의 교류/직류 변환 회로 및 보호 회로가 추가되야 한다. 이러한 회로의 추가로 인해 소자의 크기가 더 커질 뿐 아니라, 소자의 제작 비용을 증가시키는 문제가 발생 되었다.

또한, 열 압착을 이용한 와이어 본딩으로 통해 인접한 발광 칩 또는 발광 소자 간을 연결하는 경우, 열 또는 압착에 의해 발광 칩 또는 발광 소자가 손상되는 문제가 발생하였다. 또한, 발광 칩 또는 발광 소자 간을 연결하기 위한 와이어가 떨어져 소자가 동작 되지 않는 문제가 발생하였다.

이에 근래에 상술한 문제를 해결하기 위해 발광 칩을 웨이퍼 레벨에서 연결하여 조명용으로 사용할 수 있는 발광 소자를 제작하였다.

도 1a 내지 도 1c는 종래 기술에 따른 조명용 발광 소자의 제조 방법을 설명하기 위한 도면이다. 도 2는 종래 기술의 셀 고립 공정을 통해 패터닝된 발광 소자의 평면도이다.

하기에서는 도면을 참조하여 다수의 발광 셀이 직렬 접속된 발광 소자의 제조방법을 설명한다.

도 1a에 도시된 바와 같이 사파이어 기판(10) 상에 버퍼층(20), N형 반도체층(30), 발광층(40) 및 P형 반도체층(50)을 순차적으로 형성한다.

도 1b 및 도 2에 도시된 바와 같이 셀 고립을 위한 식각 공정을 통해 P형 반도체층(50), 발광층(40), N형 반도체층(30) 및 버퍼층(20)을 식각하여 개개의 발광 셀간을 고립시킨다. 이후, 점선에 도시된 바와 같이 식각을 실시하여 P형 반도체층(50)과 발광층(40)의 일부를 식각하여 N형 반도체층(30)의 일부를 노출한다. 이로인해 도 2에서와 같이 4개의 발광 셀이 식각 공정을 통해 메쉬 형태로 패터닝되고, 사각형 형상의 인접한 발광 셀들이 전기적으로 고립될 수 있게 된다.

도 1c에 도시된 바와 같이 P형 반도체층(50) 상에 투명전극층(60)을 형성하고, 일 발광 셀의 투명전극층(60)과, 이와 인접한 타 발광 셀의 노출된 N형 반도체층(30)간을 도전성 배선(70)을 통해 연결한다.

하지만, 상술한 공정에서는 셀 고립을 위한 식각 공정의 공정 조건을 조절하기가 매우 어렵다. 즉, P형 반도체층(50), 발광층(40), N형 반도체층(30) 및 버퍼층(20)을 건식 식각을 통해 동시에 제거하여야 하기 때문에 식각공정을 위한 식각 타겟 설정, 식각율 조정 등과 같은 식각 공정 조건 조절이 매우 어렵다.

이로인해 셀 간의 고립을 위한 식각 공정시 많은 공정 불량이 발생한다. 예를 들어 식각 타겟 설정을 잘못 설정하여 과도 식각을 실시하게 되면 기판(10)은 물론 P형 반도체층(50), 발광층(40) 및 N형 반도체층(30)이 손상을 받게 되는 문제가 발생한다. 이와 반대로 식각이 잘되지 않을 경우에는 인접한 셀간의 N형 반도체층(30) 또는 발광층(40)이 제거되지 않아 인접한 셀들이 고립이 되지 않고 전기적으로 연결되는 문제가 발생한다.

따라서, 본 발명은 상기의 문제점을 해결하기 위하여 발광 셀과 발광 셀 사이 영역에 절연성의 이온주입층을 형성하여 인접한 셀간을 전기적으로 고립시킬 수 있는 발광 소자 및 이의 제조 방법을 제공하는 것을 그 목적으로 한다.

본 발명에 따른 기판과, 상기 기판 상에 형성된 N형 반도체층과, 상기 N형 반도체층의 일부 상에 형성된 발광층과, 상기 발광층 상에 형성된 P형 반도체층과, 상기 P형 반도체층 상에 형성된 투명 전극층을 포함하는 다수의 발광 셀과, 상기 발광 셀간을 절연하는 절연성 이온층 및 일 발광 셀의 상기 N형 반도체층과 이와 인접한 타 발광 셀의 상기 투명전극층을 연결하는 금속배선을 포함하는 발광 소자를 제공한다.

여기서, 상기 절연성 이온층은 상기 발광 셀 이외의 영역의 상기 P형 반도체층, 상기 발광층 및 상기 N형 반도체층에 절연성 이온을 주입하여 형성한다.

상기의 절연성 이온층은 N, O, Fe 및 V 중 적어도 어느 하나의 이온을 10¹⁵ 내지 10²² ions/㎠의 도즈량 만큼 주입된다.

또한, 본 발명에 따른 기판 상에 N형 반도체층, 발광층 및 P형 반도체층을 순차적으로 형성하는 단계와, 발광 셀이 형성되는 영역을 제외한 영역에 이온주입을 실시하여 다수의 발광 셀을 분리하는 절연성 이온층을 형성하는 단계와, 각 발광 셀의 상기 P형 반도체층 및 상기 발광층의 일부를 제거하여 N형 반도체층의 일부를 노출하는 단계와, 상기 P형 반도체층 상에 투명전극층을 형성하는 단계 및 일 발광 셀의 상기 N형 반도체층과 이와 인접한 타 발광 셀의 상기 개구부에투명전극층을 금속배선으로 연결하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다.

이때, 상기 발광 셀이 형성되는 영역을 제외한 영역에 이온주입을 실시하여 다수의 발광 셀을 분리하는 절연성 이온층을 형성하는 단계는, 상기 P형 반도체층 상에 상기 발광 셀이 형성되지 않은 영역을 노출하는 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 이온 주입 마스크로 하여 노출된 영역의 P형 반도체층 및 그 하부의 발광층과 N형 반도체층에 이온을 주입하는 단계를 포함한다.

상기의 마스크 패턴을 형성하는 단계는, 상기 P형 반도체층 상에 실리콘 산화막을 형성하는 단계와, 상기 실리콘 산화막 상에 상기 발광 셀이 형성되지 않은 영역을 노출하는 감광막 패턴을 형성하는 단계 및 상기 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 노출된 영역의 상기 실리콘 산화막을 제거하는 단계를 포함한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.

도 3은 본 발명의 일 실시예에 따른 발광 소자의 단면도이고, 도 4는 일 실시예에 따른 발광 소자의 평면도이다.

도 3 및 도 4를 참조하면, 본 실시예에 따른 발광 소자는 기판(110) 상에 형성된 버퍼층(120)과 N형 반도체층(130)과, N형 반도체층(130)의 일부 상에 형성된 발광층(140)과, 발광층(140) 상에 형성된 P형 반도체층(150)과, 상기 P형 반도체층 (150)상에 형성된 투명전극층(160)을 포함하는 다수의 발광 셀(100a, 100b; 100)과, 상기 발광 셀(100)간을 절연하기 위해 상기 발광 셀(100)의 외측면을 감싸는 절연성 이온층(200)과, 일 발광 셀(100a)의 N형 반도체층(130)과 이와 인접한 타 발광 셀(100b)의 투명전극층(160)을 연결하는 금속배선(170)을 포함한다.

여기서, 기판(110)은 발광 소자를 제작하기 위한 통상의 웨이퍼를 지칭하는 것으로, Al₂O₃, SiC, ZnO, Si, GaAs, GaP, LiAl₂O₃, BN, AlN 및 GaN 중 적어도 어느 하나의 기판을 사용하는 것이 바람직하다. 본 실시예에서는 사파이어로 구성된 결정 성장의 기판(110)을 사용한다.

상기의 발광 셀(100)은 사파이어 기판(110)상에 버퍼층(120), N형 반도체층(130), 발광층(140), P형 반도체층(540) 및 투명전극층(160)을 포함한다.

상기에서 버퍼층(120)은 사파이어 기판(110)과 N형 반도체층(130) 사이의 격자 부정합으로 인한 결합을 방지하기 위해 AlN막 또는 InN막을 사용한다.

상기에서 N형 반도체층(130)은 전자가 생성되는 층으로 N형 불순물이 주입된 질화갈륨(GaN)막을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 즉, N형 반도체층(130)은 N형 화합물 반도체층과 N형 클래드층을 포함할 수 있다. 본 실시예에서는 N형 반도체층으로 N형의 AlGaN막 또는 InGaN막을 사용한다.

또한, P형 반도체층(150)은 정공이 생성되는 층으로 P형 불순물이 주입된 질화갈륨막을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 즉, P형 반도체층(150)은 P형 클래드층과 P형 화합물 반도체층을 포함할 수 있다. 본 실시예에서는 P형 반도체층으로 P형의 AlGaN막 또는 InGaN막을 사용한다.

여기서, 상기 N형 반도체층(130) 및 P형 반도체층(150)은 적어도 두층 이상의 다층막으로 형성할 수도 있다. 상기에서 N형의 불순물로는 Si를 사용하고, P형의 불순물로는 Mg를 사용한다.

상기의 발광층(140)은 정공과 전자가 재결합하여 빛을 생성하는 층으로 N형 AlGaN막 또는 InGaN막 위에 양자우물층과 장벽층이 반복적으로 형성된 양자 웰 구조의 막을 사용한다. 이때, 발광층을 이루는 물질의 종류에 따라 전자 및 전공이 결합하여 발생하는 발광 파장이 변화된다.

따라서, 상기의 장벽층과 우물층으로 2원 화합물인 GaN, InN, AlN 등을 사용할 수 있고, 3원 화합물 In_xGa_1-xN(0≤x≤1), Al_xGa_1-xN(0≤x≤1)등을 사용할 수 있고, 4원 화합물 Al_xIn_yGa_1-x-yN(0≤x+y≤1)을 사용할 수 있다. 물론 상기의 2원 내지 4원 화합물에 소정의 불순물을 주입하여 N형 반도체층(130) 및 P형 반도체층(150)을 형성할 수도 있다. 물론 양자 웰 구조 이외의 다양한 발광층 형성을 위한 구조를 사용할 수 있다.

도면에서는 도시되지 않았지만, 발광 셀(100)의 특성과 사용목적 및 발광 효율을 향상시키기 위한 다양한 물질층이 더 추가될 수 있다.

상기의 투명전극층(160)은 P형 반도체층(150)의 저항을 줄이기 위해 형성된 막으로 본 실시예에서는 ITO를 사용한다.

절연성 이온층(200)은 기판(110) 상에 형성된 발광 셀(100)간을 전기적으로 절연시키기 위한 막으로 본 실시예에서는 GaN으로된 반도체층(120, 130, 140, 150)내에 이온을 주입하여 형성되 절연성막을 사용한다.

이는 일반적으로 반도체 성질을 갖는 막은 그 막내에 주입되는 불순물의 종류에 따라 특성이 달라진다. 즉, 주입되는 불순물 이온에 의해 반도체막의 페르미 준위가 변화하기 때문이다. 따라서 본 실시예에서는 반도체막이 절연성 특성을 갖도록 하는 불순물 이온을 사용한다. 상기 불순물 이온으로는 N, O, V 및 Fe 중 적어도 어느 하나를 사용한다.

이러한 절연성 이온층(200)은 도 4에 도시된 바와 같이 이온 주입을 통해 발광 셀(100)의 측면 즉, 발광 셀(100)의 버퍼층(120), N형 반도체층(130), 발광층(140) 및 P형 반도체층(150)을 감싸도록 형성하여 별도의 식각공정을 실시하지 않고도 셀간을 고립할 수 있어 식각에 의한 데미지를 방지할 수 있다. 즉, 종래 기술에서는 도 4의 절연성 이온층(200) 영역(사선영역)인 고립 영역에 형성된 반도체막을 식각을 통해 제거하여 셀간 고립을 하였지만 본 실시예에서는 GaN막으로 구성된 층을 식각하지 않고 GaN막의 특성을 변화시켜 셀간을 고립한다. 상술한 절연성 이온층(200)이 형성방법에 관해서는 후술한다.

상기의 금속배선(170)은 절연성 이온층(200)으로 각기 전기적으로 고립된 발광 셀(100)간을 연결하기 위해 형성한 도전성의 배선으로 에어 브리지 공정 또는 스텝 커버 공정을 통해 형성한다. 이때, 금속 배선(170)으로 사용하는 금속으로 은 , 구리, 알루미늄, 텅스텐 및 티타늄 중 적어도 어느 하나를 사용한다. 물론, 금속배선(170)으로 불순물로 도핑된 실리콘 화합물을 이용할 수도 있다. 이러한 금속배선(170)을 통해 일 발광 셀(100b)의 투명 전극층(160)과 이와 인접한 타 발광 셀(100a)의 N형 반도체층(130) 간을 전기적으로 접속시킨다.

하기에서는 상술한 구조를 갖는 발광 소자의 제조 방법에 관해 설명한다.

도 5a 내지 도 5d는 본 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 도면이다.

도 5a를 참조하면, 사파이어 기판(110) 상에 버퍼층(120), N형 반도체층(130), 발광층(140) 및 P형 반도체층(150)을 순차적으로 형성한다.

상기에서 버퍼층(120)으로는 GaN막을 기판(110)상에 형성한다. 그 상부에 N형의 InGaN막 또는 AlGaN막을 형성하여 N형 반도체층(130)을 형성하고, 상기 N형 반도체층(130) 상에 InGaN막 AlGaN막 및 GaN막 중 적어도 두개의 막을 다수번 적층한 양자 우물 구조의 발광층(140)을 형성한다. 발광층(140) 상에 P형의 InGaN막 또는 AlGaN막을 형성하여 P형 반도체층(150)을 형성한다.

도 5b를 참조하면, 상기 P형 반도체층(150) 상에 마스크막을 형성한 다음 이를 감광막을 이용한 패터닝 공정을 통해 발광 셀(100)이 형성될 영역에는 마스크막이 잔류하고 발광 셀(100)간을 고립하기 위한 영역에는 마스크막이 제거된 마스크 패턴(210)을 형성한다. 상기의 마스크 패턴(210)은 P형 반도체층(150)상에 실리콘 산화막(SiO₂)을 형성하고, 그 상부에 감광막을 도포한다. 감광막 마스크를 이용한 사진 식각공정을 실시하여 셀 고립 영역을 노출하는 감광막 패턴을 형성한다. 상기의 감광막 패턴을 식각 마스크로 하는 식각공정을 실시하여 실리콘 산화막을 제거하여 발광 셀 영역은 차폐하고, 셀 고립 영역을 노출하는 마스크 패턴(210)을 형성한다. 여기서, 마스크 패턴(210)의 두께는 후속 이온 주입 공정시 하부 반도체층 내로 이온이 주입됨을 방지할 수 있는 두께로 형성하는 것이 바람직하다. 그리고, 실리콘 산화막 이외에 셀 영역에 불순물 이온 주입을 방지할 수 있는 다양한 막이 사용될 수 있다.

이후, 상기 마스크 패턴(210)을 이온주입 마스크로 하는 이온주입 공정을 실시하여 마스크에 의해 개방된 영역에 불순물 이온을 주입하여 절연성 이온층을(200) 형성한다. 이온 주입 공정은 개방된 영역의 P형 반도체층(150), 발광층(140), N형 반도체층(130) 및 버퍼층(120) 내부까지 절연성 이온이 위치하도록 공정 조건을 다양하게 조절하는 것이 바람직하다. 즉, 이온 주입시 Rp를 다수번 조절하여 에피성장된 상기 막층 내부에 균일하게 절연성 이온이 주입되도록 한다. 특히 절연성 이온은 기판의 일부까지 주입되도록 하여 인접한 발광 셀간의 도통될 가능성을 미연에 차단한다.

이러한 이온 주입 공정은 10 내지 10000KeV의 범위의 이온 주입 에너지로 N, O, Fe 및 V 중 어느 하나의 이온을 10¹⁵ 내지 10²² ions/㎠의 도즈량 만큼 주입한다.

이후, 산화막 제거 공정을 통해 상기 P형 반도체층(150) 상에 잔류하는 마스크막을 제거한다.

도 5c를 참조하면, 전체 구조 상에 감광막을 도포한 다음 사진 식각공정을 실시하여 N형 반도체층(130)의 노출 영역을 형성하기 위한 감광막 패턴(미도시)을 형성한다. 이후 상기 감광막 패턴(미도시)을 식각 마스크로 하는 식각공정을 실시하여 노출된 P형 반도체층(150)과 발광층(140)을 제거하여 N형 반도체층(130)이 일부를 노출한다. 이후, 상기 감광막 패턴을 제거한 다음 P형 반도체층(150) 상에 ITO를 형성하여 투명 전극층(160)을 형성한다.

도 5d를 참조하면, 에어 브리지 공정을 포함하는 배선 형성공정을 통해 일 발광 셀과 인접한 타 발광 셀을 전기적으로 연결하는 금속배선(170)을 형성한다.

이는, 전체 구조상에 감광막을 도포한 다음, 포토리소그라피 공정을 통해 인접한 일 발광 셀의 N형 반도체층(130)의 일부 영역과 타 발광 셀의 투명 전극층(160)의 일부를 노출시키는 제 1 감광막 패턴을 형성한다. 전체 구조상에 제 1 금속막을 형성하여 노출된 N형 반도체층(130)과 투명 전극층(160)을 전기적으로 연결한다. 이후, 다시 전체 구조상에 금속배선(170)과 동일한 패턴 형상을 갖는 제 2 감광막 패턴을 형성하고, 그 상부에 제 2 금속막을 형성한다. 상기의 제 1 및 제 2 감광막 패턴을 제거하면 금속배선 영역을 제외한 영역의 금속막들이 제거되어 N형 반도체층(130)과 투명 전극층(160)을 연결하는 금속배선(170)이 형성된다.

상술한 실시예에서는 N형 반도체층(130)과 투명 전극층(160)을 금속배선(170)으로 연결하였지만 이에 한정되지 않고, N형 반도체층(130) 상에 N형 금속 패드(미도시)를 형성한 다음 상기 N형 금속 패드와 투명 전극층(160)을 금속배선으로 연결할 수도 있다.

본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.

상술한 바와 같이, 본 발명은 다수의 막을 에피성장 시킨 후, 셀 형성 영역을 제외한 셀 고립 영역의 막 내에 이온주입을 통해 불순물 이온을 주입하여 절연성의 이온 주입층을 형성하여 개개의 발광 셀을 전기적으로 고립시킬 수 있다.

Claims (6)

1. 기판과, 상기 기판 상에 형성된 N형 반도체층과, 상기 N형 반도체층의 일부 상에 형성된 발광층과, 상기 발광층 상에 형성된 P형 반도체층과, 상기 P형 반도체층 상에 형성된 투명 전극층을 포함하는 다수의 발광 셀;

   상기 발광 셀간을 절연하는 절연성 이온층; 및

   일 발광 셀의 상기 N형 반도체층과 이와 인접한 타 발광 셀의 상기 투명전극층을 연결하는 금속배선을 포함하되,

   상기 절연성 이온층은 상기 발광 셀 이외의 영역의 상기 P형 반도체층, 상기 발광층 및 상기 N형 반도체층에 절연성 이온을 주입하여 형성된 발광 소자.
2. 삭제
3. 청구항 1에 있어서,

   상기 절연성 이온층은 N, O, Fe 및 V 중 적어도 어느 하나의 이온을 10¹⁵ 내지 10²² ions/㎠의 도즈량 만큼 주입된 발광 소자.
4. 기판 상에 N형 반도체층, 발광층 및 P형 반도체층을 순차적으로 형성하는 단계;

   발광 셀이 형성되는 영역을 제외한 영역에 이온주입을 실시하여 다수의 발광 셀을 분리하는 절연성 이온층을 형성하는 단계;

   각 발광 셀의 상기 P형 반도체층 및 상기 발광층의 일부를 제거하여 N형 반도체층의 일부를 노출하는 단계;

   상기 P형 반도체층 상에 투명전극층을 형성하는 단계; 및

   일 발광 셀의 상기 N형 반도체층과 이와 인접한 타 발광 셀의 상기 투명전극층을 금속배선으로 연결하는 단계를 포함하는 발광 소자의 제조 방법.
5. 청구항 4에 있어서, 상기 발광 셀이 형성되는 영역을 제외한 영역에 이온주입을 실시하여 다수의 발광 셀을 분리하는 절연성 이온층을 형성하는 단계는,

   상기 P형 반도체층 상에 상기 발광 셀이 형성되지 않은 영역을 노출하는 마스크 패턴을 형성하는 단계;

   상기 마스크 패턴을 이온 주입 마스크로 하여 노출된 영역의 P형 반도체층 및 그 하부의 발광층과 N형 반도체층에 이온을 주입하는 단계를 포함하는 발광 소자의 제조 방법.
6. 청구항 5에 있어서, 상기 마스크 패턴을 형성하는 단계는,

   상기 P형 반도체층 상에 실리콘 산화막을 형성하는 단계;

   상기 실리콘 산화막 상에 상기 발광 셀이 형성되지 않은 영역을 노출하는 감광막 패턴을 형성하는 단계; 및

   상기 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 노출된 영역의 상기 실리콘 산화막을 제거하는 단계를 포함하는 발광 소자의 제조 방법.

Images