TWI481019B

TWI481019B - 具有將各發光單元彼此隔離的隔離絕緣層的發光元件以及其製造方法

Info

Publication number: TWI481019B
Application number: TW099111254A
Authority: TW
Inventors: Dae Won Kim; Dae Sung Kal
Original assignee: Seoul Viosys Co Ltd
Priority date: 2006-12-26
Filing date: 2006-12-26
Publication date: 2015-04-11
Also published as: TW201031036A

Description

具有將各發光單元彼此隔離的隔離絕緣層的發光元件以及其製造方法

本申請是原申請案號095148928，申請日2006年12月26日，發明名稱為「具有將各發光單元彼此隔離的隔離絕緣層的發光元件以及其製造方法」的分案申請。

本發明是有關於一種在單一基底上具有多個發光單元(light emitting cells)的發光元件(light emitting device)，且特別是有關於一種具有能彼此隔離發光單元的隔離絕緣層(isolating insulative layer)之發光元件以及一種製造上述發光元件的方法。

在一般照明(illumination)的使用上已經開發有在高電壓與交流電(AC power)下操作的發光元件。這種發光元件已經被Sakai等人揭露的標題為具有發光要素(light-emitting elements)的發光元件之專利WO 2004/023568(A1)中。

這種發光元件在單一基底上具有數個發光二極體(以下歸類為發光單元)。發光單元藉由金屬線路以串聯及反向並聯彼此相連，以使其被直接連接到一高電壓與交流電電源。

圖1至圖3是描繪習知的一種製造具有多個發光單元之發光元件的方法的剖面圖，而圖4則是圖2的平面圖。

請參照圖1，在一個藍寶石(sapphire)基底10的一整面上依序形成一層緩衝層(buffer layer)20、一層N型半導體層30、一層主動層40和一層P型半導體層50。

接著，請參照圖2，使用微影與蝕刻製程圖案化上述P型半導體層50、主動層40、N型半導體層30與緩衝層20以便彼此隔離多個發光單元區域(light emitting cell regions)。然後，蝕刻部分的P型半導體層50和主動層40，以露出如圖示虛線部分的N型半導體層30。因此，如圖4所示，會露出部分的N型半導體層30並且在基底上形成多個被溝渠電性隔離的發光單元。

請再度參照圖3，在P型半導體層50上形成一層透明電極層(transparent electrode layer)60。某一發光單元的透明電極層60經由一條導電線路(conductive wiring)70被連接到與其相鄰的另一發光單元之露出的N型半導體層30。

經由上述導電線路70，在基底10上提供串聯的發光單元陣列並且彼此反向並聯，以便提供可在交流電電源下操作的發光元件。

然而，因為習知在製作發光元件之方法中圖案化P型半導體層50、主動層40、N型半導體層30與緩衝層20，所以會在發光單元之間形成深溝渠(deep trenches)。因此，在溝渠中很容易殘留顆粒，而且形成彼此連接發光單元的線路之製程是困難的。由於顆粒的關係，所以在發光單元之間會發生漏電流(current leakage)。這種漏電流會降低發光效率並導致元件故障(failure)。

同時，因為氮化鎵系發光元件(GaN-based light emitting devices)發射短波長光，如藍色或紫外光，所以需要藉著轉換由發光元件發出的光的波長來實現混光(mixed light)，如白色光，以使發光元件能用於一般照明。特別是需要在一個晶片平面(chip level)具有一層波長轉換材料層的發光元件，以簡化封裝製程(packaging processes)。

本發明提供一種發光元件，在一個單一基底上具有多個發光單元並且能夠避免發光單元間的漏電流。

本發明提供一種發光元件，易於形成其中彼此連接發光單元的線路。

本發明提供一種發光元件，可在一晶片平面發出混光。

本發明提出一種發光元件，具有能彼此隔離數個發光單元的一層隔離絕緣層，以及一種製造發光元件的方法。所述發光元件包括基底和形成於基底上之數個發光單元。每一發光單元包括下半導體層、位於下半導體層的某一區域上的上半導體層以及位於下半導體層與上半導體層之間的主動層。此外，還有一層隔離絕緣層填在發光單元之間的區域，以隔離各發光單元。而且，還有數個線路彼此電性連接上述發光單元。每一線路連接其中一個發光單元的下半導體層和與其相鄰的另一發光單元的上半導體層。因此，可提供避免顆粒殘留其中之發光單元之間的一種發光元件，並因此防止發光單元之間的漏電流。再者，還可提供在發光單元之間的區域內填滿一層隔離絕緣層的一種發光元件，以便容易形成上述線路。

上述形成的隔離絕緣層具有和發光單元幾乎相同的高度。也就是說，隔離絕緣層具有一個幾乎和上半導體層的頂面一致的頂面。因此，形成在上半導體層和隔離絕緣層上的線路可以被輕易地形成。

在本發明之一實施例中，上述隔離絕緣層是由一層絕緣層形成的，並由譬如SiO₂ 或SOG製的。

在本發明之一實施例中，上述隔離絕緣層具有以數個半導體層堆疊的結構，這些半導體層是藉由數道離子植入製程反摻雜(counter doped)的。此外，每一反摻雜的半導體層是藉由於10¹⁵ ~10²² ions/cm² 之劑量下注入至少一種選自包括N、O、Fe與V所組成之族群的離子到所述半導體層而形成的。

同時，可以在發光單元的相應上半導體層上配置透明電極層(transparent electrode layers)。在此時，每一線路會通過上述透明電極層電性連接至上半導體層。

在本發明之一實施例中，上述發光元件還包括含磷光體(phosphors)的一層波長轉換材料層(wavelength conversion material layer)。上述波長轉換材料層覆蓋發光單元以及隔離絕緣層。因此，提供能夠在一晶片平面實現如白色光的混光的一種發光元件。

本發明另提出一種製造發光元件的方法，包括在一個基底上形成一層下半導體層、一層主動層和一層上半導體層。然後，形成一層隔離絕緣層，以彼此隔離數個發光單元區域。接著，在相應的發光單元區域中暴露一部分的下半導體層，以形成數個發光單元。之後，以線路彼此電性連接上述發光單元。每一線路連接其中一個發光單元的下半導體層和與其相鄰的另一發光單元的上半導體層。

在形成上述線路之前，可在每一發光單元的上半導體層上形成一層透明電極層。在上半導體層上的透明電極層被用以均勻分佈電流(current flow)。

在本發明之另一實施例中，上述隔離絕緣層的形成可包括圖案化形成於基底上的下半導體層、主動層與上半導體層，以形成彼此隔離上述發光單元的一個溝渠，再以一層絕緣層填入溝渠。所述絕緣層是由SiO₂ 或SOG形成的。

舉例來說，填入上述溝渠之步驟包括在具有溝渠形成其上之基底上供應SOG的步驟。然後，固化SOG，並去除在上半導體層上的SOG。而且，可以使用CMP製程去除在上半導體層上的SOG。

在本發明之另一實施例中，上述隔離絕緣層的形成也可包括在上半導體層上形成數個罩幕圖案(mask patterns)，定義出發光單元區域。然後，以罩幕圖案作為一個離子植入罩幕，在上半導體層與下半導體層中注入離子，再去除上述罩幕圖案。

上述離子可選自包括N、O、Fe與V所組成之族群，以反摻雜上述下半導體層、上半導體層與主動層。因此，可以不用蝕刻緩衝層、下半導體層、主動層與上半導體層就藉由上述離子植入製程來形成隔離絕緣層。

在形成上述線路之後，也可包括形成一層覆蓋發光單元以及隔離絕緣層的波長轉換材料層。這層波長轉換材料層含磷光體。

上述波長轉換材料層可以藉由以下步驟形成，首先在具有發光單元的基底及形成於其上的隔離絕緣層上設置具有一個入口(inlet)的一個蓋子(cap)，再通過上述入口注入含磷光體的樹脂(resin)，接著固化上述注入的樹脂。另一方面，波長轉換材料層可以藉由用一層膠狀樹脂層(gel type resin layer)覆蓋基底然後固化上述膠狀樹脂層而形成。此外，波長轉換材料層還可以藉由利用一種噴霧製程，在基底上供應樹脂與奈米級磷光體(nano sized phosphors)而形成。

根據本發明，提供一種發光元件，其中有形成於發光單元之間的一層隔離絕緣層，以避免在單一基底上發光單元之間的漏電流。而且，上述隔離絕緣層還可促進線路的形成，上述發光單元可藉由所述線路彼此電性相連。同時，因為於發光單元以及隔離絕緣層上形成有一層含磷光體的波長轉換材料層，所以可以提供在一晶片平面能夠發出混光的一種發光元件。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

以下將使用附圖來詳盡描述本發明之數個實施例。下列實施例只是被提供來作說明的目的，以使本發明所屬技術領域中具有通常知識者可以完全瞭解本發明之精神。因此，本發明未被限制在下列實施例，而可以其它形式實現。在這些附圖中，元件(elements)之寬度、長度、厚度與同樣的元件為了能夠方便說明所以可被誇大顯示。相同的元件符號在整篇說明書與圖式中代表相同的元件。

圖5和圖6分別是依照本發明之一實施例的一種具有能彼此隔離數個發光單元(light emitting cells)的一層隔離絕緣層(isolating insulative layer)之發光元件(light emitting device)的剖面圖與平面圖。

請參照圖5和圖6，多個發光單元100a與100b被形成在一個基底110上。每個發光單元100a與100b包括一層N型半導體層130、形成在部分N型半導體層130上的一層主動層140和形成在主動層140上的一層P型半導體層150。此外，在基底110和個別的發光單元100a、100b之間插入緩衝層(buffer layers)120。雖然緩衝層120在圖5中顯示彼此被隔離，但是本發明並不限於此。也就是說，在某些情況下，當緩衝層是高電阻(high-resistance)層或者絕緣層，則緩衝層120可以是彼此連續的。而且，可以在P型半導體層150上形成一層透明電極層(transparent electrode layer)160。同時，發光單元100a與100b之間的區域被一層隔離絕緣層200填滿，以使相鄰的發光單元彼此隔離。隔離絕緣層200可以被形成為具有幾乎和發光單元100a與100b相同的高度。

另外，在發光單元與隔離絕緣層200上形成有數條線路(wirings)170，以彼此電性連接發光單元。每一線路170連接其中一個發光單元100b的N型半導體層130和與發光單元100b相鄰的另一發光單元100a的透明電極層160，以使發光單元彼此電性連接。

此外，在發光單元100a、100b與隔離絕緣層200上可覆蓋一層波長轉換材料層(wavelength conversion material layer)180。這層波長轉換材料層180包含磷光體(phosphors)，以使從發光單元發出的至少一部分的光能夠被轉換波長。因此，可在一晶片平面上實現具有各種波長的光與如白色光之混光。

這時，基底110可以是一個絕緣或導體基底。在基底110是一個導體基底的情況下，使用緩衝層120或其它絕緣層(未繪示)來電性絕緣基底110和發光單元100a與100b。再者，用緩衝層120來避免導因於基底110和N型半導體層130之間的晶格失配(lattice mismatch)之缺陷發生。

N型半導體層130是一種摻雜N型雜質(impurities)的半導體層。N型半導體層可以是氮化鎵系化合物半導體層(GaN-based compound semiconductor layer)，但是本發明並不限於此。亦即，可使用多種半導體層。而且，N型半導體層130也可包括一層N型包覆層(clad layer)。另一方面，P型半導體層150是一種摻雜P型雜質的半導體層。P型半導體層可以是氮化鎵系化合物半導體層，但是本發明並不限於此。換句話說，可使用多種半導體層。而且，P型半導體層150也可包括一層P型包覆層。

每一N型與P型半導體層130和150可被形成為包含至少兩層的一種多層膜(multilayer film)。在以氮化鎵系化合物半導體層形成N型與P型半導體層的情況下，可分別使用矽(Si)與鎂(Mg)雜質。不過，本發明並不限於此。亦即，可使用多種類之雜質。

主動層140可以是具有單一量子井(quantum well)層的一個單一量子井結構或是一個在其中由量子井層與緩衝層重複形成之多量子井結構。同時，根據組成主動層的材料之種類，發出的光之波長會改變。每一緩衝層與井層可以是由Al_x In_y Ga_1-x-y N形成的。在此同時，緩衝層可由一種具備比井層的帶隙(band gap)更大的材料所形成。雖然每一緩衝層與井層可以不用摻雜雜質，但是本發明並不限於此。亦即，可在每一緩衝層與井層摻雜雜質。

使用透明電極層160可以使P型半導體層150上的電流分布(current spreading)一致。而銦錫氧化物(Indium tin oxide，ITO)或鎳/金可被用作透明電極層。

隔離絕緣層200則可彼此電性絕緣形成在基底110上的發光單元100a與100b並且也可避免發光單元100a與100b之間的區域中有顆粒殘留。

在本發明的某些實施例中，隔離絕緣層200是由一層透明的絕緣層形成的，如SiO₂ 膜或旋塗式玻璃(Spin on Glass，SOG)。

在本發明的其他實施例中，隔離絕緣層200可具有以數個半導體層堆疊的結構，這些半導體層是藉由數道離子植入製程反摻雜(counter doped)的。換句話說，隔離絕緣層200可以具有一種結構，這種結構中有被轉換成高電阻層或絕緣層的形成於基底110上之緩衝層120、N型半導體層130、主動層140和P型半導體層150，而上述各層是被植入相反摻雜離子(counter doping ions)。

線路170是被形成來電性連接上述彼此電性隔離的發光單元100a與100b。此時，每一線路170是由金屬材料形成，如銀(Ag)、銅(Cu)、鋁(Al)、鎢(W)或鈦(Ti)，但是本發明並不限於此。亦即，線路可使用如多晶矽的一種半導體材料形成。

雖然在本發明的上述實施例中已經描述N型與P型半導體層130和150是分別配置在發光元件的下部與上部，但是本發明並不限於此。換句話說，P型與N型半導體層150和130也可分別配置在發光元件的下部與上部。

圖7至圖10是依照本發明之一實施例的一種製造發光元件的方法的剖面圖。

請參照圖7，在一個基底110上形成一層N型半導體層130、一層主動層140和一層P型半導體層150。基底110可以是一種Al₂ O₃ 、SiC、ZnO、Si、GaAs、GaP、LiAl₂ O₃ 、BN、AlN或GaN基底。基底可以是一種絕緣或導體基底。此外，每一N型半導體層130、主動層140和P型半導體層150可以用有機金屬化學氣相沉積法(MOCVD)或分子束磊晶(MBE)製程來形成如氮化鎵系化合物半導體。同時在N型半導體層130形成之前，可形成一層緩衝層。這種緩衝層120例如可由一種氮化III族化合物半導體形成，如GaN、AlN或InN。

接著，請參照圖8，使用微影與蝕刻製程圖案化形成於基底上110的下半導體層、主動層與上半導體層，以形成彼此隔離多個發光單元區域的一個溝渠155。結果，可藉由溝渠155定義出發光單元區域。在此同時，緩衝層120也可與上述各層一起被同時蝕刻。

然後，請參照圖9，溝渠155被以一層隔離絕緣層200填入。隔離絕緣層200可以是一種透明的絕緣材料，如SiO₂ 或SOG。

在使用SOG填入溝渠的情形中，可在100~6000rpm的轉速下持續5至60秒旋轉塗佈上述SOG。所以，SOG可被均勻地塗在基底110上，並在溝渠155中填入SOG。然後，在10~300℃約20至200秒固化所述SOG，以形成一層SOG膜。塗佈製程與固化SOG的步驟可重複執行數次。因此，可避免在溝渠155中形成孔洞(voids)。此外，SOG膜不只被形成在溝渠155中，也會形成在P型半導體層150的頂部。所以可使用CMP製程或整面的蝕刻製程來去除形成在P型半導體層150上的SOG膜。

隨後，請參照圖10，使用微影與蝕刻製程去除每一發光單元中的部份P型半導體層150與主動層140，以露出一部份的N型半導體層130。所以，在基底110上形成了多個由隔離絕緣層200相互隔離之發光單元。

接著，在P型半導體層150上形成一層透明電極層160。可使用一種剝離製程(lift-off process)形成ITO或Ni/Au製的透明電極層160。

然後，形成用來連接發光單元之線路170(如圖5所示)，以彼此電性連接發光單元。線路170可藉由一種步進式覆蓋製程(step-cover process)形成。也就是說，在發光單元與隔離絕緣層200上形成一層光阻層，以露出發光單元與隔離絕緣層200將形成線路的區域。之後，利用一道電鍍或沉積製程沉積一種導電材料，再去除上述光阻層。結果，形成了用來連接發光單元100a與100b之線路170。

接著，在有線路170形成其上的基底上形成一層含磷光體的波長轉換材料層180(如圖5所示)。上述波長轉換材料層180可以藉由供應一種含磷光體的透明材料如環氧樹脂或矽氧烷樹脂(silicone resin)來覆蓋發光單元。可藉由一種製模(molding)或噴霧製程(spraying process)供應上述透明材料。此外，波長轉換材料層180的形成也可在具有線路170形成於其上的基底110上放置具有一個入口(inlet)的一個蓋子(cap)，再將含磷光體的樹脂注入上述入口，接著固化上述樹脂。

在這個實施例中，N型和P型半導體層130與150可以彼此易位。而且，透明電極層160可以在露出N型半導體層130之前形成。

同時，線路170也可使用一種空橋製程(air-bridge process)形成。圖11是適用於本發明之某些實施例的一種形成空橋線路(air-bridge wirings)的方法的剖面圖。

請參照圖11，在具有發光單元形成於其上的基底110上供應一種光阻，再經由一道微影製程形成一層第一光阻圖案，其暴露出一個發光單元100a(如圖5所示)的一層N型半導體層130之一個區域以及與發光單元100a相鄰的另一發光單元100b的一層透明電極層160之一部分。隨後，形成一層第一金屬膜，以便使露出的N型半導體層130和透明電極層160彼此電性連接。然後，在第一光阻圖案上形成一個第二光阻圖案。第二光阻圖案具有多個開口(openings)，每一開口露出一個將有線路形成的區域，且透過這些開口暴露出第一金屬膜。接著，在第二光阻圖案上形成一層第二金屬膜。這層第二金屬膜是使用第一金屬膜作為晶種(seed)形成的。之後，去除第一與第二光阻圖案，以保留連接發光單元的線路170。

然後，可在有線路170形成於其上的基底110上形成一層波長轉換材料層。

圖12與圖13是依照本發明之另一實施例的發光元件的剖面圖。

請參照圖12，與圖7所描述的有關，在一個基底110上形成一層緩衝層120、一層N型半導體層130、一層主動層140和一層P型半導體層150。然後，在P型半導體層150上形成定義出發光單元區域的罩幕圖案(mask patterns)210。

罩幕圖案210例如可由氧化矽(silicon oxide)或氮化矽(silicon nitride)形成。亦即，可在P型半導體層150上形成由氧化矽、氮化矽或其相似者所製的一層罩幕層，再用微影與蝕刻製程來圖案化上述罩幕層，以使罩幕圖案210被分別形成於各個發光單元區域上。

接著，請參照圖13，以上述罩幕圖案210作為罩幕，藉由一道離子植入製程(ion implantation process)注入離子230。因此，罩幕圖案210能避免離子被植入發光單元區域，並因此將離子植入鄰近發光單元區域的半導體層。離子可被植入P型半導體層150、主動層140、N型半導體層130和緩衝層120。在此同時，為了能讓各個半導體層120至150被反摻雜，可藉由調整Rp數次來將離子植入半導體層中。同時，所述反摻雜是用來將一層導電半導體層轉換成一層高電阻或絕緣半導體層。因此，在緩衝層120或主動層140是一層絕緣層的情況下，所述反摻雜可以被限制性地實行於N型和P型半導體層130與150上。並且，為確保相鄰的發光單元之間電性絕緣(electrical insulation)，可將離子植入基底的上部區域(upper region)。

上述離子例如可選自N、O、Fe與V之中，並且於10至10000KeV的離子植入能量範圍內以10¹⁵ ~10²² ions/cm² 之劑量下植入離子。之後，移除罩幕圖案210。

如圖10所描述，露出N型半導體層130的一個區域、形成一層透明電極層160，再形成線路170(如圖5或11所示)。接著，在有線路170形成其上的基底110上形成一層波長轉換材料層180。

依據本發明的這個實施例，因為是經由一道離子植入製程形成一層隔離絕緣層200，並未蝕刻緩衝層120、N型半導體層130、主動層140和P型半導體層150，所以可避免因為蝕刻製程所造成的傷害。

同時，在本發明的上述各實施例中，於N型半導體層130以及/或是透明電極層160上可形成多個電極墊(electrode pads)(未繪示)，再將線路170連接到電極墊。

10、110‧‧‧基底

20、120‧‧‧緩衝層

30、130‧‧‧N型半導體層

40、140‧‧‧主動層

50、150‧‧‧P型半導體層

60、160‧‧‧透明電極層

70、170‧‧‧線路

100a、100b‧‧‧發光單元

155‧‧‧溝渠

180‧‧‧波長轉換材料層

200‧‧‧隔離絕緣層

210‧‧‧罩幕圖案

230‧‧‧離子

圖1至圖3是描繪習知的一種製造具有多個發光單元之發光元件的方法的剖面圖。

圖4是圖2的平面圖，以描繪習知製造具有發光單元之發光元件的方法。

圖5是依照本發明之一實施例的一種具有能彼此隔離數個發光單元的一層隔離絕緣層之發光元件的剖面圖。

圖6是依照本發明之上述實施例的一種具有能彼此隔離數個發光單元的一層隔離絕緣層之發光元件的平面圖。

圖11是適用於本發明之某些實施例的一種形成空橋線路的方法的剖面圖。

圖12與圖13是依照本發明之另一實施例的發光元件的剖面圖。

100a、100b．．．發光單元

110．．．基底

120．．．緩衝層

130．．．N型半導體層

140．．．主動層

150．．．P型半導體層

160．．．透明電極層

170．．．線路

180．．．波長轉換材料層

200．．．隔離絕緣層

Claims

一種發光元件，包括：一基底；多數個發光單元，形成於該基底上，且每一發光單元包括：一緩衝層；一下半導體層，位於該緩衝層上；一上半導體層，位於該下半導體層的一區域上；以及一主動層，位於該下半導體層與該上半導體層之間；一隔離絕緣層，填在該些發光單元之間的區域，以隔離各該發光單元，其中該隔離絕緣層是由SiO₂ 或SOG形成的，且該隔離絕緣層與該基底接觸；以及多數個線路，電性連接該些發光單元，每一線路連接其中一個發光單元的該下半導體層和與其相鄰的另一發光單元的該上半導體層。
如申請專利範圍第1項所述之發光元件，其中該隔離絕緣層具有和該些發光單元相同的高度。
如申請專利範圍第1項所述之發光元件，更包括多數個透明電極層，位於該些發光單元的相應之該些上半導體層上，其中每一線路通過各該透明電極層電性連接到各該上半導體層。
如申請專利範圍第1項所述之發光元件，更包括含磷光體的一波長轉換材料層，其中該波長轉換材料層覆蓋該些發光單元以及該隔離絕緣層。
一種製造發光元件的方法，包括：在一基底上形成一緩衝層、一下半導體層、一主動層和一上半導體層；使用蝕刻製程圖案化形成於該基底上的該緩衝層、該下半導體層、該主動層與該上半導體層，以形成彼此隔離多數個發光單元區域並暴露出該基底的一溝渠；以一絕緣層填入該溝渠，來形成與該基底接觸的一隔離絕緣層，以彼此隔離該些發光單元區域；在每一發光單元區域中暴露一部分的該下半導體層，以形成多數個發光單元；以及形成電性連接該些發光單元的多數個線路，每一線路連接其中一個發光單元的該下半導體層和與其相鄰的另一發光單元的該上半導體層。
如申請專利範圍第5項所述之製造發光元件的方法，在形成該些線路之前更包括在每一發光單元的該上半導體層上形成一透明電極層。
如申請專利範圍第6項所述之製造發光元件的方法，其中該隔離絕緣層是由SiO₂ 或SOG形成的。
如申請專利範圍第7項所述之製造發光元件的方法，其中填入該溝渠包括：在具有該溝渠形成其上之該基底上供應SOG；固化該SOG；以及去除在該上半導體層上的該SOG。
如申請專利範圍第8項所述之製造發光元件的方法，其中使用CMP製程去除在該上半導體層上的該SOG。
如申請專利範圍第5項所述之製造發光元件的方法，在形成該些線路之後更包括形成含磷光體的一波長轉換材料層，該波長轉換材料層覆蓋該些發光單元以及該隔離絕緣層。