KR101138973B1 - 발광 소자 및 이의 제조 방법 - Google Patents

발광 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR101138973B1
KR101138973B1 KR1020040113119A KR20040113119A KR101138973B1 KR 101138973 B1 KR101138973 B1 KR 101138973B1 KR 1020040113119 A KR1020040113119 A KR 1020040113119A KR 20040113119 A KR20040113119 A KR 20040113119A KR 101138973 B1 KR101138973 B1 KR 101138973B1
Authority
KR
South Korea
Prior art keywords
type semiconductor
semiconductor layer
layer
transparent electrode
electrode layer
Prior art date
Application number
KR1020040113119A
Other languages
English (en)
Other versions
KR20060074390A (ko
Inventor
윤여진
오덕환
황의진
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020040113119A priority Critical patent/KR101138973B1/ko
Publication of KR20060074390A publication Critical patent/KR20060074390A/ko
Application granted granted Critical
Publication of KR101138973B1 publication Critical patent/KR101138973B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 발광 소자 및 이의 제조 방법에 관한 것으로, 기판과, 상기 기판 상에 형성된 N형 반도체층과, 상기 N형 반도체층의 소정 영역 상에 형성된 P형 반도체층과, 상기 P형 반도체층 상에 형성된 제 1 투명전극층 및 상기 제 1 투명전극층 상에 형성된 P전극과, 상기 N형 반도체층 상에 형성된 N전극을 포함하되, 상기 P형 반도체층이 형성되지 않은 상기 N형 반도체층 표면에 소정의 거칠기를 갖는 발광 소자와 이의 제조 방법을 제공한다. 이와 같이, 발광 소자의 노출된 N형 반도체층 상에 투명전극층을 형성하고, 이를 N전극으로 사용함으로써, 발광면적을 확대할 수 있고, 광출력을 극대화 할 수 있고, N형 반도체층 표면에 소정의 거칠기를 갖는 요철을 형성하여 N형 반도체층으로도 발광이 이루어지도록 하여 발광 소자의 양자 효율을 향상시킬 수 있다.
발광 소자, 투명전극, 거칠기, 질화갈륨, N전극, 면 발광

Description

발광 소자 및 이의 제조 방법{Luminescence device and method of manufacturing the same}
도 1a 내지 도 1d는 종래의 공정에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도.
도 2a 내지 도 2f는 본 발명에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도.
도 3은 본 발명이 다른 실시예에 따른 발광 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 110 : 기판 20 : N-GaN층
30, 130 : 활성층 40 : P-GaN층
50, 150, 160 : 투명전극 60, 70, 170, 180 : 전극
120 : N형 반도체층 140 : P형 반도체층
155, 157 : 감광막 패턴 165 : N형 금속패드
본 발명은 발광 소자 및 이의 제조 방법에 관한 것으로, 특히 N형 반도체층영역에서도 발광이 이루어지는 발광 소자에 관한 것이다.
종래의 발광 소자는 사파이어 기판 상에 N-GaN층, 활성층 및 P-GaN층을 순차적으로 형성한다. 이때, N-GaN층 하부의 사파이어 기판이 부도체이기 때문에 N-GaN층 상부의 활성층과 P-GaN층의 일부를 식각하여 N-GaN층을 노출시켜 이를 외부 전원과 연결하였다. 또한, P-GaN층의 저항 성분이 매우 크기 때문에 P-GaN층 상부 표면에 균일하게 전압을 인가할 수 있도록 투명전극을 형성하였다.
도 1a 내지 도 1d는 종래의 공정에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 사파이어(Al2O3) 기판(10) 상에 N-GaN층(20), 활성층(30) 및 P-GaN층(40)을 순차적으로 형성한다.
도 1b를 참조하면, 소정의 패터닝 공정을 통해 P-GaN층(40) 및 활성층(30)의 일부를 제거하여 N-GaN층(20)의 일부를 노출시킨다. 이를 위해 P-GaN층(40) 상에 감광막 패턴(미도시)을 형성한 다음, 상기 감광막 패턴을 식각마스크로 하는 식각공정을 통해 P-GaN층(40) 및 활성층(30)을 제거한다. 이때, 감광막 패턴은 N 전극이 형성될 영역을 노출시키는 형상으로 형성한다. 상기 식각공정후 감광막 패턴을 제거한다.
도 1c를 참조하면, P-GaN층(40) 상부에 투명전극(50)을 형성한다. 이를 위해 P-GaN층(40) 상부만을 노출하는 감광막 패턴을 형성한 다음, 노출된 영역에 투명전극(50)을 형성한다.
도 1d를 참조하면, 노출된 N-GaN층(20) 상부에 N전극(60)을 형성하고, 투명전극(50) 상부에 P전극(70)을 형성한다.
상술한 바와 같이 제조된 종래의 발광 소자는 외부 양자 효율이 10%이하로 매우 미비하다. 이는 활성층(30)에서 생성된 빛은 특정한 방향성이 없는 자발적 방출이다. 즉, PN접합부를 이루는 면에서 모든 방향으로 빛이 방출하게 된다. 하지만 실제적으로 반도체층 자체 및 층간의 결함에 의해 빛이 반사, 산란, 흡수되기 때문에 반도체층에 수직한 법선 방향으로만 빛이 외부로 방출된다. 하지만 법선방향으로 방출되는 빛의 양은 PN접합부의 계면을 따라 방출되는 빛의 양보다 적게 된다. 이러한 이유로 인해 발광 소자의 외부 양자 효율이 낮아지게 된다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 P형 반도체층 뿐만 아니라 N형 반도체층을 통해서도 빛의 방출을 수행할 수 있고, N형 반도체층 상부에 소정의 거칠기를 주고, 그 상부에 투명전극을 형성하여 외부 양자 효율을 상승시킬 수 있는 발광 소자 및 이의 제조 방법을 제공함을 그 목적으로 한다.
본 발명에 따른 기판 상에 N형 반도체층, P형 반도체층 및 제 1 투명전극층 을 형성하는 단계와, 소정 영역의 상기 제 1 투명전극층 및 상기 P형 반도체층을 제거하여 상기 N형 반도체층을 노출시키는 단계 및 노출된 상기 N형 반도체층 상에 제 2 투명전극층을 형성하되, 상기 P형 반도체층 및 상기 제 1 투명전극층과 소정간격 이격되도록 하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다.
여기서, 상기 N형 반도체층과 상기 P형 반도체층 사이에 활성층이 형성된다. 상기의 N형 반도체층을 노출시키는 단계는, 상기 제 1 투명전극층 상에 소정의 감광막패턴을 형성하는 단계와, 상기 감광막 패턴을 식각마스크로 하는 제 1 식각공정을 실시하여 상기 제 1 투명전극층의 일부를 제거하는 단계와, 상기 감광막 패턴을 식각마스크로 하는 제 2 식각공정을 실시하여 잔류하는 상기 제 1 투명전극층, 상기 P형 반도체층 및 상기 활성층을 제거하여 상기 N형 반도체층을 노출시키되, 노출된 상기 N형 반도체층 상부 표면에 소정의 거칠기를 갖는 요철을 주는 단계 및 상기 감광막 패턴을 제거하는 단계를 포함한다.
그리고, 상기 제 1 투명전극층 상에 P전극을 형성하고, 상기 제 2 투명전극층 상에 N형 금속패드를 형성하는 단계를 더 포함한다. 상기 제 1 투명전극층 상에 P전극을 형성하는 단계와, 상기 N형 반도체층을 노출하는 단계 후, 상기 N형 반도체층 상에 N형 금속패드를 형성하는 단계를 더 포함한다.
또한, 본 발명에 따른, 기판과, 상기 기판 상에 형성된 N형 반도체층과, 상기 N형 반도체층의 소정 영역 상에 형성된 P형 반도체층과, 상기 P형 반도체층 상에 형성된 제 1 투명전극층과, 상기 제 1 투명전극층 상에 형성된 P전극 및 상기 N형 반도체층 상에 형성되고, 제 2 투명전극층을 포함하는 N전극을 포함하는 발광 소자를 제공한다.
이때, 상기 P형 반도체층이 형성되지 않은 상기 N형 반도체층 표면에 소정의 거칠기를 갖다. 그리고, 상기 P형 반도체층 하부에 형성된 활성층을 더 포함한다.
여기서, 상기 N전극은, 상기 N형 반도체층 상에 형성된 제 2 투명전극층 및 상기 제 2 투명전극층의 소정 영역 상에 형성된 금속패드를 포함한다. 뿐만 아니라, 상기 N전극은, 상기 N형 반도체층의 소정 영역 상에 형성된 금속패드 및 상기 금속패드를 포함한 상기 N형 반도체층 상에 형성된 제 2 투명전극층을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2a 내지 도 2f는 본 발명에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 사파이어 기판(110) 상에 N형 반도체층(120), 활성층(130), P형 반도체층(140) 및 제 1 투명전극층(150)을 순차적으로 형성한다.
이때, 사파이어 기판(110) 대신 SiC, ZnO, Si, GaAs, GaP, LiAl2O3, BN, AlN 및 GaN 중 적어도 어느 하나의 기판을 사용할 수 있다. 또한, 기판(110) 상에 N형 반도체층(120) 형성시 완충역할을 하는 버퍼층(미도시)을 더 형성할 수 있다.
상기의 N형 반도체층(120)은 N형 불순물이 주입된 질화갈륨(GaN)막을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 N 형 AlxGa1-xN(0≤x≤1)막을 포함하는 N형 반도체층(120)을 형성한다.
더욱이, P형 반도체층(140) 또한 P형 불순물이 주입된 질화갈륨막을 사용한다. 본 실시예에서는 P형 AlxGa1-xN(0≤x≤1)막을 포함하는 P형 반도체층(140)을 형성한다. 이뿐 아니라 상기 반도체층 막으로 InGaN막을 사용할 수 있다. 또한 상기의 N형 반도체층(120) 및 P형 반도체층(140)은 다층막으로 형성할 수도 있다. 상기에서 N형의 불순물로는 Si를 사용하고, P형의 불순물로는 InGaAlP를 사용할 경우에는 Zn을 사용하고, 질화물계일때는 Mg를 사용한다.
또한, 활성층(13)으로는 N형 AlxGa1-xN(0≤x≤1) 막 위에 양자우물층과 장벽층이 반복적으로 형성된 다층막을 사용한다. 상기의 장벽층과 우물층은 2원 화합물인 GaN, InN, AlN 등을 사용할 수 있고, 3원 화합물 InxGa1-xN(0≤x≤1), Al xGa1-xN(0≤x≤1) 등을 사용할 수 있고, 4원 화합물 AlxInyGa1-x-yN(0≤x+y≤1)을 사용할 수 있다. 물론 상기의 2원 내지 4원 화합물에 소정의 불순물을 주입하여 N형 반도체층(120) 및 P형 반도체층(140)을 형성할 수도 있다. 이때, 우물층과 장벽층의 조성 및 두께를 제어하여 목표로 하는 파장의 빛을 얻을 수 있다.
그리고, 제 1 투명전극층(150)으로는 ITO(Indium Tin Oxide)를 포함한 다양한 물질막을 사용한다. 바람직하게는 투명도가 50 내지 100%인 물질을 제 1 투명전극층(150)으로 사용한다.
상술한 물질층들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장방법을 통해 형성된다.
도 2b 및 도 2c를 참조하면, 제 1 투명전극층(150), P형 반도체층(140) 및 활성층(130)의 일부를 제거하여 N형 반도체층(120)의 일부를 노출시키되, 노출된 N형 반도체층(120) 표면에 소정의 거칠기를 갖는 요철을 형성한다. N형 반도체층(120) 요철의 거칠기(Ra)는 50 내지 50000Å인 것이 바람직하다.
이를 위해, 먼저 제 1 투명전극층(150) 상에 감광막을 도포한 다음, 마스크를 이용한 사진식각 공정을 통해 제 1 감광막 패턴(155)을 형성한다. 이때, 제 1 감광막 패턴(155)은 N형 전극이 형성될 영역은 개방하고 나머지 영역은 차폐하는 형상으로 형성한다. 즉, 도면에서 보여지는 바와 같이 P형 반도체층(140)의 양측 영역을 개방하도록 형성하는 것이 바람직하다. 또한, 도시되지는 않았지만, 상부에서 제 1 감광막 패턴(155)을 바라볼 경우, P형 반도체층(140) 둘레에 소폭 노출되어 있고, 직사각형의 발광소자의 일 꼭지점 영역에 소정의 폭(면적)을 갖는 영역이 개방되어 있다.
이후, 제 1 감광막 패턴(155)을 식각마스크로 하는 제 1 식각공정을 실시하 여 노출된 제 1 투명전극층(150)의 일부를 제거한다. 이때, 제 1 식각공정시 제거되지 않고 잔류하는 제 1 투명전극층(150)의 두께는 1 내지 500Å이 되도록 한다. 계속적으로 제 2 식각공정을 통해 잔류하는 제 1 투명전극층(150)과, P형 반도체층(140) 및 활성층(130)을 제거하여 N형 반도체층(120)을 노출시키게 되면, 노출된 N형 반도체층(120) 표면에 소정의 요철이 형성된다.
상기 제 1 식각공정은 습식 식각 방법을 이용하고 제 2 식각공정은 건식 식각 방법을 이용하는 것이 바람직하다. 즉, 습식 식각을 통해 제 1 투명전극층(150)의 전체를 제거하지 않은 상태에서 건식 식각을 통해 잔류하는 제 1 투명전극층(150), P형 반도체층(140) 및 활성층(130)을 제거하게 되면 N형 반도체층(120)의 표면이 거칠어지게 된다. 이는 건식식각시 제 1 투명전극층(150)이 어느 정도의 배리어 역할을 하게 되어 하부의 막층이 매끄럽게 식각되지 못하고 그 표면에 소정의 요철과 같은 거칠기가 있게 된다.
요철이 형성된 거친 표면의 상태를 다져주는 반응성 가스를 투입하여 광출력을 더 향상 시킬 수 있다. 이때, 반응성 가스로는 아르곤(Ar) 가스를 사용한다. 즉. 이온화 에너지를 이용한 물리적 식각인 플라즈마 식각을 실시한다.
상술한 제 2 식각공정시 N형 반도체층(120)의 일부도 함께 식각될 수 있다. 상술한 바와 같이 발광 소자의 노출된 N형 반도체층(120)의 표면에 소정의 요철을 주어서 N형 반도체층(120)에서도 발광을 하는 것과 같은 현상을 볼 수 있으며, 이를 통해 발광 소자의 양자 효율을 40 내지 70%정도 향상시킬 수 있다.
도 2d 및 도 2e를 참조하면, 제 1 감광막 패턴(155)을 제거한 다음, 소정의 세정공정을 실시한다. 이후, 노출된 N형 반도체층(120)의 소정영역에 제 2 투명전극층(160)을 형성한다.
이를 위해 전체 구조 상에 감광막을 도포한 다음, 마스크를 이용한 사진식각공정을 실시하여 N형 반도체층(120)의 일부를 노출시키는 제 2 감광막 패턴(157)을 형성한다. 상기의 제 2 감광막 패턴(157)은 노출된 N형 반도체층(120) 영역 중에서 활성층(130)과 인접한 영역을 제외한 모든 영역을 노출시키는 형상으로 형성한다. 물론 이에 한정되지 않고, 노출된 N형 반도체층(120)의 소정영역을 노출시키되, 활성층(130), P형 반도체층(140) 및 제 1 투명전극층(150)이 노출되지 않도록 한다. 즉, 도 2d에서와 같이 활성층(130), P형 반도체층(140) 및 제 1 투명전극층(150)을 감싸는 형상의 제 2 감광막 패턴(157)을 형성한다.
이후, 제 2 감광막 패턴(157)에 의해 노출된 N형 반도체층(120) 상에 제 2 투명전극층(160)을 형성한다. 이때, 제 2 투명전극층(160)은 앞서 설명한 제 1 투명전극층(150)과 동일한 물질층을 사용한다. 소정의 스트립 공정을 실시하여 제 2 감광막 패턴(157)을 제거한다.
이때, 본 발명은 제 1 감광막 패턴(155)을 제거하지 않은 상태에서 제 2 감광막 패턴(157)을 형성할 수 있다. 또한, 감광막 패턴이 아니 별도의 배리어 기능을 수행할 수 있는 다양한 물질막을 감광막 패턴 대신 사용할 수 있다.
도 2f를 참조하면, 제 1 투명전극층(150) 상의 소정영역에 P전극(180)을 형성하고, 제 2 투명전극(160) 상의 소정 영역에 N형 금속 패드(165)를 형성하여 N전극(170)을 형성한다.
이를 위해 전체 구조 상에 전극 형성을 위한 마스크 패턴을 형성한다. 마스크 패턴은 P형 반도체층(130) 상에 형성된 제 1 투명전극층(150)의 일부를 노출시키고, N형 반도체층(120) 상에 형성된 제 2 투명전극층(160)의 일부를 노출시킨다. 물론, 마스크 패턴은 제 1 투명전극층(150) 전체와 제 2 투명전극층(160) 전체를 노출시킬 수도 있다. 이후, 소정의 금속층을 전체 구조 상에 형성한 다음, 개방된 제 1 및 제 2 투명전극층(150, 160) 상부를 제외한 영역의 금속층과 마스크 패턴을 제거하여 P전극(180)을 형성하고, 제 2 투명전극층(160)과 N형 금속패드(165)로 구성된 N전극(170)을 형성한다. 물론 상술한 공정에 한정되지 않고, 다양한 금속층 증착 방법을 통해 N전극(170) 및 P전극(180)을 형성할 수 있다.
상술한 공정에 한정되지 않고, 본 발명에서는 N형 반도체층(120) 상에 형성된 제 2 투명전극층(160)을 N전극(170)으로 사용할 수 있다. 즉, N형 반도체층(120)으로 사용하는 N-GaN층은 N타입이고, 제 2 투명전극(160)으로 사용하는 ITO역시 N타입이다. ITO는 전기 전도성이 우수할 뿐만 아니라 굴절율과 광투과율면에서 우수하기 때문에 N전극 메탈로 대신하는 역할을 수행할 수 있다. 즉, 기존의 N 금속 보다 ITO가 효율이 더 우수하다. 그리고, 상기 ITO의 굴절율 n은 1.9 내지 2.0이다.
도 3은 본 발명이 다른 실시예에 따른 발광 소자의 단면도이다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 발광 소자는 N형 반도체층 (120) 상에 N형 금속 패드(165)를 형성한 다음 그 상부에 제 2 투명전극층(160)을 형성하여 N전극(170)을 형성한다.
즉, 기판(110) 상에 버퍼층(미도시), N형 반도체층(120), 활성층(130), P형 반도체층(140), 제 1 투명전극층(150)을 형성한다. 소정 영역의 제 1 투명전극층(150)을 식각하되, 제 1 투명전극층(150)을 소정 두께 잔류시킨다. 이후, 계속적인 식각을 실시하여 소정 영역에 소정 두께로 잔류하는 제 1 투명전극층(150), P형 반도체층(140) 및 활성층(130)을 제거하여 N형 반도체층(120)을 노출시킨다. 이때, 상술한 공정에 의해 N형 반도체층(120) 표면에 소정의 거칠기를 갖는 요철이 형성된다.
이후, N형 반도체층(120) 상에 N형 금속패드(165)를 형성한다. 이때, N형 금속패드(165)와 함께 P전극(180)을 동시에 형성할 수도 있고, P전극(180)을 먼저 형성한 다음, N형 금속패드(165)를 형성할 수 있다. 또한, N형 금속패드(165)의 형성후, P전극(180)을 형성할 수도 있다.
다음으로, N형 금속 패드(165)가 형성된 N형 반도체층(120) 상에 제 2 투명전극(160)을 형성한다. 제 2 투명전극(160)은 활성층(130)과 소정간격 이격되도록 형성하고, N형 금속 패드(165)을 감싸는 형상으로 형성한다. 또한, 제 2 투명전극(160) 형성후, P전극(180)을 형성할 수도 있다. 이때, N패드와 접속된 N형 금속패드(165)영역의 일부가 개방되도록 제 2 투명전극(160)의 일부를 제거할 수 있다. 즉, 제 2 투명전극(160)으로 N형 금속패드(165)를 감싸도록 형성하되 후속 패키징 공정의 와이어 본딩영역에 해당하는 N형 금속패드(165) 상부를 개방한다. 이때 소정의 패터닝 공정을 통해 제 2 투명전극(160)의 일부를 제거하여 이를 수행할 수 있다.
이하, 상술한 설명에 의해 형성된 발광 소자에 관해 설명한다.
도 2 및 도 3에서 도시된 바와 같이 본 발명의 발광 소자는 기판(110)과, 기판(110) 상에 형성된 N형 반도체층(120)과, N형 반도체층(120)의 소정 영역 상에 형성된 P형 반도체층(140)과, P형 반도체층(140) 상에 형성된 제 1 투명전극층(150)과, 제 1 투명전극층(150) 상에 형성된 P전극(180)과, N형 반도체층(120) 상에 형성된 N전극(170)을 포함하되, P형 반도체층(140)이 형성되지 않은 N형 반도체층(120) 표면에 소정의 거칠기를 갖는다. 이때, P형 반도체층(140) 하부에는 활성층(130)이 더 형성된다. 또한, N형 반도체층(120)과 기판(110) 사이에는 버퍼층(미도시)이 더 형성된다. N전극(170)으로는 제 2 투명전극층(160)을 사용한다. 또한, N전극(170)으로는 N형 반도체층(120) 상에 형성된 제 2 투명전극층(160)과, 제 2 투명전극층(160)의 소정 영역 상에 형성된 N형 금속패드(165)를 사용할 수도 있다. 또한, N전극(170)으로 N형 반도체층(120)의 소정 영역 상에 형성된 N형 금속패드(165)와, 상기 N형 금속패드(165)를 포함한 N형 반도체층(120) 상에 형성된 제 2 투명전극층(160)을 사용할 수도 있다.
본 발명의 ITO 후면에 0.001㎛ 내지 2.0㎛두께의 반사금속(Reflector metal)층을 증착 또는 성장시키는 것이 바람직하다.
이를 통해 기존의 에미션 영역(Emission Area)뿐만 아니라 식각된 N형 반도체영역까지 발광 면적을 늘려 광출력을 극대화 할 수 있다.
상술한 바와 같이, 본 발명은 발광 소자의 노출된 N형 반도체층 상에 투명전극층을 형성하고, 이를 N전극으로 사용함으로써, 발광면적을 확대할 수 있고, 광출력을 극대화 할 수 있다.
또한, N형 반도체층 표면에 소정의 거칠기를 갖는 요철을 형성하여 N형 반도체층으로도 발광이 이루어지도록 하여 발광 소자의 양자 효율을 향상시킬 수 있다.

Claims (11)

  1. 기판 상에 N형 반도체층, 활성층, P형 반도체층 및 제 1 투명전극층을 형성하는 단계;
    상기 제 1 투명전극층 상에 감광막패턴을 형성하는 단계;
    상기 감광막 패턴을 식각마스크로 하는 제 1 식각공정을 실시하여 상기 제 1 투명전극층의 일부를 제거하는 단계;
    상기 감광막 패턴을 식각마스크로 하는 제 2 식각공정을 실시하여 잔류하는 상기 제 1 투명전극층, 상기 P형 반도체층 및 상기 활성층을 제거하여 상기 N형 반도체층을 노출시키되, 노출된 상기 N형 반도체층 상부 표면에 일정 거칠기를 갖는 요철을 주는 단계;
    상기 감광막 패턴을 제거하는 단계; 및
    노출된 상기 N형 반도체층 상에 제 2 투명전극층을 형성하되, 상기 P형 반도체층 및 상기 제 1 투명전극층과 일정 간격 이격되도록 하는 단계;를 포함하는 발광 소자의 제조 방법.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 제 1 식각공정은 습식 식각법으로 이루어지고, 상기 제 2 식각공정은 건식 식각법으로 이루어지는 발광 소자의 제조 방법.
  4. 청구항 1에 있어서,
    상기 제 1 투명전극층 상에 P전극을 형성하고, 상기 제 2 투명전극층 상에 N형 금속패드를 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.
  5. 청구항 1에 있어서,
    상기 제 1 투명전극층 상에 P전극을 형성하는 단계와, 상기 N형 반도체층을 노출하는 단계 후, 상기 N형 반도체층 상에 N형 금속패드를 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.
  6. 기판;
    상기 기판 상에 형성된 N형 반도체층;
    상기 N형 반도체층의 일정 영역 상에 형성된 P형 반도체층;
    상기 P형 반도체층 상에 형성된 제 1 투명전극층;
    상기 제 1 투명전극층 상에 형성된 P전극; 및
    상기 N형 반도체층 상에 형성되고, 제 2 투명전극층 및 N형 금속 패드를 포함하는 N전극;을 포함하며,
    상기 P형 반도체층이 형성되지 않은 상기 N형 반도체층의 표면은 일정 거칠기를 갖는 요철을 구비하고,
    상기 제 2 투명전극층은 상기 요철이 형성된 N형 반도체층의 표면과 접촉하고,
    상기 N형 금속 패드의 표면들 중 적어도 하나의 표면은 상기 제 2 투명전극층에 전면으로 접촉한 발광 소자.
  7. 삭제
  8. 청구항 6에 있어서,
    상기 P형 반도체층 하부에 형성된 활성층을 더 포함하는 발광 소자.
  9. 청구항 6 또는 청구항 8에 있어서, 상기 N전극은,
    상기 제 2 투명전극층의 일정 영역 상에 형성된 상기 N형 금속 패드를 포함하는 발광 소자.
  10. 청구항 6 또는 청구항 8에 있어서, 상기 N전극은,
    상기 N형 금속 패드를 포함한 상기 N형 반도체층 상에 형성된 상기 제 2 투명전극층을 포함하는 발광 소자.
  11. 청구항 6 또는 청구항 8에 있어서, 상기 제 2 투명전극층은 상기 P형 반도체층과 일정 간격으로 이격되어 형성된 발광 소자.
KR1020040113119A 2004-12-27 2004-12-27 발광 소자 및 이의 제조 방법 KR101138973B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113119A KR101138973B1 (ko) 2004-12-27 2004-12-27 발광 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113119A KR101138973B1 (ko) 2004-12-27 2004-12-27 발광 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060074390A KR20060074390A (ko) 2006-07-03
KR101138973B1 true KR101138973B1 (ko) 2012-04-25

Family

ID=37167156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113119A KR101138973B1 (ko) 2004-12-27 2004-12-27 발광 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101138973B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142730B2 (en) 2013-09-25 2015-09-22 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor light emitting device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173222A (ja) * 1996-12-06 1998-06-26 Rohm Co Ltd 半導体発光素子の製法
JP2004165433A (ja) * 2002-11-13 2004-06-10 ▲さん▼圓光電股▲ふん▼有限公司 低抵抗層を具えた発光ダイオード
KR100452749B1 (ko) 2003-08-12 2004-10-15 에피밸리 주식회사 고밀도 미세 표면격자를 가진 ⅲ-질화물 반도체 발광소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173222A (ja) * 1996-12-06 1998-06-26 Rohm Co Ltd 半導体発光素子の製法
JP2004165433A (ja) * 2002-11-13 2004-06-10 ▲さん▼圓光電股▲ふん▼有限公司 低抵抗層を具えた発光ダイオード
KR100452749B1 (ko) 2003-08-12 2004-10-15 에피밸리 주식회사 고밀도 미세 표면격자를 가진 ⅲ-질화물 반도체 발광소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142730B2 (en) 2013-09-25 2015-09-22 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor light emitting device

Also Published As

Publication number Publication date
KR20060074390A (ko) 2006-07-03

Similar Documents

Publication Publication Date Title
JP4994758B2 (ja) 窒化ガリウム系半導体発光素子及びその製造方法
US7919784B2 (en) Semiconductor light-emitting device and method for making same
KR101000311B1 (ko) 반도체 발광소자 및 그 제조방법
EP1929545A1 (en) Semiconductor light-emitting device and method for making same
KR101258582B1 (ko) 나노로드 발광소자
KR20110055110A (ko) 반도체 발광소자 및 그 제조방법
KR20130025856A (ko) 나노로드 발광소자
KR101123010B1 (ko) 반도체 발광소자 및 그 제조방법
KR20120059200A (ko) 발광 다이오드 및 이의 제조 방법
CN101834242A (zh) 发光器件
CN103811614B (zh) 具有异质材料结构的发光元件及其制造方法
KR101239852B1 (ko) ＧａＮ계 화합물 반도체 발광 소자
KR20060035424A (ko) ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
KR20110043282A (ko) 발광소자 및 그 제조방법
KR101138943B1 (ko) 발광 소자 및 이의 제조 방법
KR101077769B1 (ko) 발광 소자 및 이의 제조 방법
KR100830643B1 (ko) 발광 소자의 제조 방법
KR101138973B1 (ko) 발광 소자 및 이의 제조 방법
KR101138950B1 (ko) 발광 소자
KR100663910B1 (ko) 발광 소자 및 이의 제조 방법
KR101158074B1 (ko) 발광 소자
KR101295468B1 (ko) 발광소자 및 그 제조방법
KR101267437B1 (ko) 발광 다이오드 및 그 제조방법
KR100756842B1 (ko) 광추출용 컬럼들을 갖는 발광 다이오드 및 그것을 제조하는방법
KR101186685B1 (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee