KR101147715B1 - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR101147715B1
KR101147715B1 KR20090093159A KR20090093159A KR101147715B1 KR 101147715 B1 KR101147715 B1 KR 101147715B1 KR 20090093159 A KR20090093159 A KR 20090093159A KR 20090093159 A KR20090093159 A KR 20090093159A KR 101147715 B1 KR101147715 B1 KR 101147715B1
Authority
KR
South Korea
Prior art keywords
hole
electrode
substrate
light emitting
semiconductor
Prior art date
Application number
KR20090093159A
Other languages
English (en)
Other versions
KR20110035435A (ko
Inventor
전수근
박은현
김종원
박준천
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR20090093159A priority Critical patent/KR101147715B1/ko
Priority to PCT/KR2010/005250 priority patent/WO2011040703A2/ko
Priority to US13/498,656 priority patent/US8431939B2/en
Publication of KR20110035435A publication Critical patent/KR20110035435A/ko
Application granted granted Critical
Publication of KR101147715B1 publication Critical patent/KR101147715B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 개시는 제1 면과 제2 면을 포함하는 기판; 기판의 제1 면 측에 위치하는 복수의 반도체층;으로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 그리고 제1 반도체층과 제2 반도체층 사이에 위치하며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 포함하는 복수의 반도체층; 제1 면으로부터 제2 면으로 이어지는 홀; 그리고, 제1 반도체층으로부터 홀을 향해 연장되어 있는 제1 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자와 그 제조 방법에 관한 것이다.
반도체, 발광소자, 칩, 수직구조, 확장부, 홀, 활성층, 절연, 기판, 전극

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 기판의 제거 없이도 전극을 기판의 후면 측으로 전기적으로 연통시킬 수 있는 반도체 발광소자에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background informaton related to the present disclosure which is not necessarily prior art).
도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 3족 질화물 반도체층(300), n형 3족 질화물 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 3족 질화물 반도체층(500), p형 3족 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 3족 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(300) 위에 형성되는 n측 전극(800), 그리고 보호막(900)을 포함한다.
기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사파이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 3족 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다. SiC 기판이 사용될 경우에 n측 전극(800)은 SiC 기판 측에 형성될 수 있다.
기판(100) 위에 성장되는 3족 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.
버퍼층(200)은 이종기판(100)과 3족 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 기재되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/154454호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 기재되어 있다. 바람직하게는 n형 3족 질화물 반도체층(300)의 성장에 앞서 도핑되지 않는 GaN층이 성장되며, 이는 버퍼층(200)의 일부로 보아도 좋고, n형 3족 질화물 반도체층(300)의 일부로 보아도 좋다.
n형 3족 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 기재되어 있다.
활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다.
p형 3족 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로써 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/157714호에는 p형 3족 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 3족 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 기재되어 있다.
p측 전극(600)은 p형 3족 질화물 반도체층(500) 전체로 전류가 잘 공급되도록 하기 위해 구비되는 것이며, 미국특허 제5,563,422호에는 p형 3족 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 3족 질화물 반도체층(500)과 오믹접촉하 고 Ni과 Au로 이루어진 투광성 전극(light-transmitting electrode)에 관한 기술이 기재되어 있으며, 미국특허 제6,515,306호에는 p형 3족 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 기재되어 있다.
한편, p측 전극(600)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 기술을 플립칩(flip chip) 기술이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag 층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩 층을 포함하는 전극 구조에 관한 기술이 기재되어 있다.
p측 본딩 패드(700)와 n측 전극(800)은 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극을 Ti과 Al으로 구성한 기술이 기재되어 있다.
보호막(900)은 이산화규소와 같은 물질로 형성되며, 생략될 수도 있다.
한편, n형 3족 질화물 반도체층(300)이나 p형 3족 질화물 반도체층(500)은 단일의 층이나 복수개의 층으로 구성될 수 있으며, 최근에는 레이저 또는 습식 식각을 통해 기판(100)을 3족 질화물 반도체층들로부터 분리하여 수직형 발광소자를 제조하는 기술이 도입되고 있다.
도 2는 수직형 발광소자의 일 예를 나타내는 도면으로서, 도 1에 도시된 발광소자와 마찬가지로 n형 3족 질화물 반도체층(300), 활성층(400), p형 3족 질화물 반도체층(500)이 성장된 다음, 기판(100) 측이 제거되고, p형 3족 질화물 반도체 층(500)에 p측 전극(600)과 p측 본딩 패드(700)가 형성되어 있으며, n측 3족 질화물 반도체층(300)에 n측 전극(800)이 형성되어 있다. 수직형 발광소자를 형성함으로써, 도 1에 도시된 발광소자에 비해 발광소자 내의 전류확산을 보다 원활히 할 수 있는 이점을 가진다. 그러나 기판(100)의 분리에 레이저가 이용되므로, 기판(100)의 분리 과정 또는 레이저의 조사의 과정에서 질화물 반도체층(300,400,500)이 손상될 우려가 있다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 제1 면과 제2 면을 포함하는 기판; 기판의 제1 면 측에 위치하는 복수의 반도체층;으로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 그리고 제1 반도체층과 제2 반도체층 사이에 위치하며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 포함하는 복수의 반도체층; 제1 면으로부터 제2 면으로 이어지는 홀; 그리고, 제1 반도체층으로부터 홀을 향해 연장되어 있는 제1 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 다른 태양에 의하면(According to one aspect of the present disclosure), 상기 반도체 발광소자를 제조하는 다양한 방법이 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 그 제조 방법의 일 예와 함께 나타내는 도면으로서, 먼저 기판(10) 위에, n형 반도체층(30), 활성층(40) 그리고 p형 반도체층(50)이 형성된다. 기판(10)의 예로 절연성 기판인 사파이어 기판을 들 수 있으며, 이때 사용되는 반도체는 3족 질화물 반도체층일 수 있다. 바람직하게는 n형 질화물 반도체층의 성장에 앞서 버퍼층이 사용될 수 있다.
다음으로, 식각 공정을 통해, n형 반도체층(30), 활성층(40) 그리고 p형 반도체층(50)의 일부가 제거된다. 이때 n형 반도체층(30)이 완전히 제거되어 기판(10)이 노출되는 것이 바람직한데, 이는 후술하는 레이저 공정에서 발생하는 열에 의해 반도체층(30,40,50)이 손상되는 것을 확실히 방지하기 위해서이다. 식각은 RIE, RIBE, ICP 등의 건식 식각을 통해 행해질 수 있으며, 노출되는 직경의 크기는 30um ~ 300um 정도가 적당하다.
다음으로, 기판(10)에 홀(11)을 형성한다. 홀(11)은 레이저 가공을 통해 형성될 수 있다. 사용되는 레이저는 diode-pumped(UV) laser가 적당하며, 홀의 크기는 10~40um정도가 적당하고, 그 깊이는 60um ~ 300um 정도가 적당하다.
다음으로, 마스크(1)를 형성한다. 마스크(1) 물질의 예로 SiO2를 들 수 있 다.
다음으로, 식각을 통해, 홀(11)의 입구를 확장하여, 확장부(11a)를 형성한다. 식각은 예를 들어 인산용액을 200도 이상의 온도로 올린 후, 5분 정도면 확장부(11a)를 형성할 수 있다.
다음으로, 마스크(1)를 제거하고, 포토리소그라피 공정을 거쳐, 도 1에 도시된 발광소자에서와 마찬가지로 p측 전극(60), p측 본딩 패드(70) 그리고 n측 전극(80)을 형성한다. p측 전극(60)은 ITO와 같은 물질로 된 투광성 전극으로 기능할 수도 있으며, 반사판으로 이루어질 수도 있다. n측 전극(80)은 Cr,Ti,Al,Pt,Au,TiW,Ni,Cu과 같은 물질 또는 이들의 조합으로 이루어질 수 있다. n측 전극(80)을 형성하기 위한 n형 반도체층(30)의 노출은 기판(10)을 노출하는 공정에 앞서 행해질 수도 있다. n측 전극(80)은 n형 반도체층(30)으로부터 노출된 기판(10)의 면, 확장부(11a)를 거쳐 홀(11)로 이어지며, n형 반도체층(30)을 턱으로 하여 기판(10) 위에서 계단 즉, 단차(80a; step)를 가진다.
이후, 기판(10)을 연마하여 홀(11)이 관통되도록 한 다음, 분리하는 공정(예: 스크라이빙 및 브레이킹 공정)을 통해 개별 칩으로 만들 수 있다.
이러한 발광소자 또는 발광소자의 제조 방법을 통해, n측 전극(80)이 기판(10)의 반도체층(30,40,50)으로부터의 분리없이도, 기판(10)의 후면과 연통할 수 있게 된다. 또한 레이저를 이용한 홀(11)의 형성에 있어 반도체층(30,40,50)의 손상을 최소화할 수 있게 된다. 바람직하게는 홀(11)이 확장부(11a)를 구비함으로써, n측 전극(80)의 홀(11)로의 이어짐을 확실히 할 수 있게 된다.
도 4는 본 개시에 따른 반도체 발광소자의 다른 예를 그 제조 방법의 일 예와 함께 나타내는 도면으로서, 도 3에 도시된 발광소자와 달리, 기판(10)을 연마하기에 앞서, 마스크(2)를 형성한다. 예를 들어, 마스크(2)는 SiO2, 포토리지스트 등으로 형성될 수 있다.
다음으로, 홀 삽입재(81; Hole Insert)를 형성한다. 홀 삽입재(81)는 후술하는 공정에서 사용되는 금속재, 페이스트 등이 홀(11)을 통해 반도체층(30,40,50) 측으로 이동하는 것을 막는 기능을 하거나, n측 전극(80)과 기판(10) 후면 측의 전기적 연결을 확실히 하는데 이용된다. 홀 삽입재(81)가 도전 물질로 형성되는 되는 경우에, 도금을 통해 형성될 수 있다. 도금 물질로는 Cu,Ni,Au,Ag,Al등을 들 수 있으며, 도금 방법으로는 전해 도금, 비전해 도금과 같은 방법이 사용될 수 있다. 예를 들어, 구리 전해 도금의 경우에, cuprabase50을 도금액으로 하여, 50mA 전류를 사용하여 도금할 수 있다. 이때 공정시간은 100분정도 소요된다.
다음으로, p측 본딩 패드(70)가 노출된 보호막(90)을 형성한다. 마스크(2) 물질로 SiO2가 사용된 경우에, 포토리지스트가 사용된 경우와 비교하여, 단순히 p측 본딩 패드(70) 위의 SiO2를 제거함으로써 공정을 완료할 수 있다.
다음으로, 기판(10)이 연마되고, 홀 삽입재(81)가 노출된 상태에서 기판(10)의 후면 전체 또는 일부에 후면 n측 전극(82)을 형성한다. 후면 n측 전극(82)은 기판(10) 후면 전체에 형성되어 반사판으로 기능하거나, 일부에 형성되어 플립칩의 패드로서 기능할 수 있다. 후면 n측 전극(82)을 반사판으로 사용하는 경우에, 기 판(10)과 후면 n측 전극(82) 사이에 SiO2, TiO2, CaF, MgF 등과 같은 물질로 된 층(85)을 도입함으로써, 발광소자의 광취출효율을 높일 수 있다.
도 5는 본 개시에 따른 반도체 발광소자의 또다른 예를 그 제조 방법의 일 예와 함께 나타내는 도면으로서, 플립칩을 형성하는 방법의 일 예를 나타내고 있다. 도 3에 도시된 발광소자에서와 같이 확장부(11a)를 형성한 다음, p측 전극(60)과 n측 전극(80)을 형성한다.
다음으로, 마스크(3)를 형성한다. 마스크(3)는 예를 들어 포토리지스트를 사용하여 형성될 수 있다. 포토리지스트는 스핀 코팅(spin-coating)을 통해 도포되는데, 표면장력에 의해 홀(11) 안으로 들어가지 못하고, 홀(11) 주변에 도면과 같이 형성이 된다. 이와 같이 하면, 별도의 마스크 작업없이 자기 정렬법과 같이 포토리지스트를를 이용할 수 있는 장점이 있다.
다음으로, 금속막(83)을 증착하는 것이 바람직하다. 금속막(83)은 Ti, Al, Ni, Au, Cr 과 같은 물질이나 이들의 조합으로 이루어질 수 있으며, 이는 후에 진행될 도금 공정에 전기를 공급시켜 주는 역할을 하게 된다. 증착에는 이빔(E-beam) 증착, 스퍼터(sputter) 증착, 열(thermal) 증착 등의 방법이 이용될 수 있다.
다음으로, 마스크(4)를 형성(예: 포토리지스트의 스핀 코팅)한 상태에서, 홀 삽입재(81)를 형성한다.
다음으로, 마스크(3)와 마스크(4)를 제거한다. 이때 상부의 금속막(83)도 함께 제거된다.
다음으로, 보호막(90)을 형성한다.
이후, 기판(10) 후면을 연마하고, 후면 n측 전극(82)을 형성한다.
도 6은 본 개시에 따른 발광소자의 사용 상태의 일 예를 나타내는 도면으로서, 플립칩 형태의 본딩이 개시되어 있으며, 후면 n측 전극(82)이 위를 향해 있다. 본딩에는 AuSn을 이용한 유태틱 본딩(eutetic bonding) 또는 Ag 패이스트를 이용한 본딩 등이 이용될 수 있다.
도 7은 본 개시에 따른 발광소자를 제조하는 방법의 다른 예를 나타내는 도면으로서, 기판(10)에 n형 반도체층(30), 활성층(40) 그리고 p형 반도체층(50)을 형성한다. 식각 후 홀(11)을 형성한다.
다음으로, 마스크(1; 예: SiO2)를 형성하고, 확장부(11a)을 형성한다.
다음으로, 도 5에 제시된 과정을 거쳐, 마스크(1)를 남겨 둔 상태로 금속막(83)과 홀 삽입재(81)를 형성한다.
다음으로, 마스크(1)의 일부를 제거하여 p측 전극(60)을 형성한 다음, p측 본딩 패드(70)와 n측 전극(80)을 형성한다.
마지막으로, 층(85)을 형성한 다음, 후면 n측 전극(82)을 형성한다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 홀이 제1 면 측에서 확장부를 구비하는 것을 특징으로 하는 반도체 발광소자. 이러한 구성을 통해, 제1 전극을 안정적으로 홀 측으로 연장시킬 수 있게 된다.
(2) 제1 전극이 홀에 이르기에 앞서 단차(step)를 가지는 것을 특징으로 하는 반도체 발광소자. 이러한 구성을 통해 홀의 형성 과정에서 복수의 반도체층의 손상을 줄일 수 있게 된다.
(3) 확장부가 복수의 반도체층과 분리되어 있는 것을 특징으로 하는 반도체 발광소자. 홀 또는 확장부가 복수의 반도체층과 분리되도록 구성함으로써 홀의 형성에 사용되는 레이저로부터 복수의 반도체층의 손상을 막을 수 있게 된다.
(4) 제2 면 측에 위치하며, 제1 전극과 전기적으로 접촉되어 있는 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자. 제2 전극은 제2 면 측의 일부에 형성되어도 좋고, 전면에 형성되어도 좋다. 전면에 형성되는 경우에 반사판으로 기능할 수 있다.
(5) 홀 내에 위치하며, 제1 전극과 전기적으로 접촉되는 홀 삽입재;를 포함하는 것을 특징으로 하는 반도체 발광소자. 홀 삽입재는 페이스트 등이 홀을 통해 복수의 반도체층 측으로 이동하는 것을 방지하는 기능 및/또는 제1 전극의 제2 면 측으로의 전기적 연통을 확실히 하는 기능을 하는 물질이라면 어떠한 형태여도 좋다. 홀 삽입재 및/또는 제2 전극이 구비되는 경우에, 제1 전극이 반드시 제2 면까지 이어져야 하는 것은 아님을 알 수 있다.
(6) 기판이 절연성 기판인 것을 특징으로 하는 반도체 발광소자. 본 개시에 따른 반도체 발광소자는 절연성 기판을 이용하는 경우에 특히 적합하지만, 도전성 기판을 이용하는 반도체 발광소자에 본 개시에 따른 기술 사상의 적용이 배제되는 것은 아니다.
(7) 기판은 사파이어 기판인 것을 특징으로 하는 반도체 발광소자. 사파이어 기판은 대표적인 절연성 기판이며, 특히 3족 질화물 반도체층의 성장에 적합하다.
(8) 확장부 주변에서 홀 삽입재를 제외한 영역을 덮고 있는 보호막;을 포함하는 것을 특징으로 반도체 발광소자. 이러한 구성은 도 4에 잘 나타나 있다.
(9) 홀 삽입재가 도금 물질인 것을 특징으로 하는 반도체 발광소자. 홀과 같이 공간이 좁은 영역에 전기적 통로를 만드는데 도금을 이용하는 것이 적합니다.
(10) 확장부가 식각에 의해 노출되는 기판의 면인 것을 특징으로 하는 반도체 발광소자. 레이저로 홀을 형성한 후에 식각을 통해 확장부를 형성함으로써, 레이저에 의한 잔여물을 제거하는 효과 또한 기대할 수 있다.
(11) 제1 전극과 홀 삽입재 사이에 금속막이 개재되는 것을 특징으로 하는 반도체 발광소자.
(12) 확장부 주변의 제1 면이 제1 전극과 접촉되어 덮혀 있는 것을 특징으로 하는 반도체 발광소자. 제1 반도체층과 기판 사이에 단차(step)이 형성되어 있으며, 이러한 단차의 형성에 있어 반도체층이 모두 제거됨으로써 이와 같은 구성을 가지게 된다.
(13) 확장부 주변에서 홀 삽입재를 포함한 영역을 덮고 있는 보호막;을 포함하는 것을 특징으로 반도체 발광소자. 이러한 구성은 도 5에 잘 나타나 있다.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 기판의 제거 없이도 전극을 기판의 후면 측으로 전기적으로 연통시킬 수 있게 된다.
또한 본 개시에 따른 다른 하나의 반도체 발광소자에 의하면, 확장부를 이용 하여 전극의 기판 후면 측으로 전기적 통로를 확실히 형성할 수 있게 된다.
또한 본 개시에 따른 또다른 하나의 반도체 발광소자에 의하면, 반도체층의 손상없이 전극을 기판의 후면 측으로 전기적으로 연통시킬 수 있게 된다.
또한 본 개시에 따른 또다른 하나의 반도체 발광소자에 의하면, 패키지 형성에 있어 와이어 본딩을 수를 감소시킬 수 있게 된다.
또한 본 개시에 따른 또다른 하나의 반도체 발광소자에 의하면, 많은 이점을 가지는 플립칩 타입의 패키지를 형성할 수 있게 된다.
도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 수직형 발광소자의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 그 제조 방법의 일 예와 함께 나타내는 도면,
도 4는 본 개시에 따른 반도체 발광소자의 다른 예를 그 제조 방법의 일 예와 함께 나타내는 도면,
도 5는 본 개시에 따른 반도체 발광소자의 또다른 예를 그 제조 방법의 일 예와 함께 나타내는 도면,
도 6은 본 개시에 따른 발광소자의 사용 상태의 일 예를 나타내는 도면,
도 7은 본 개시에 따른 발광소자를 제조하는 방법의 다른 예를 나타내는 도면.

Claims (25)

  1. 제1 면과 제2 면을 포함하는 기판;
    기판의 제1 면 측에 위치하는 복수의 반도체층;으로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 그리고 제1 반도체층과 제2 반도체층 사이에 위치하며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 포함하는 복수의 반도체층;
    제1 면으로부터 제2 면으로 이어지는 홀;로서, 제1 면 측에서 확장부를 구비하는 홀;그리고,
    제1 반도체층으로부터 홀을 향해 연장되어 있는 제1 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  2. 청구항 1에 있어서,
    제1 전극은 제1 반도체층으로부터 노출된 기판의 제1 면 및 확장부를 거쳐 홀로 이어진 것을 특징으로 하는 반도체 발광소자.
  3. 청구항 2에 있어서,
    확장부는 복수의 반도체층과 분리되어 있는 것을 특징으로 하는 반도체 발광소자.
  4. 청구항 1에 있어서,
    제2 면 측에 위치하며, 제1 전극과 전기적으로 접촉되어 있는 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  5. 청구항 1에 있어서,
    홀 내에 위치하며, 제1 전극과 전기적으로 접촉되는 홀 삽입재;를 포함하는 것을 특징으로 하는 반도체 발광소자.
  6. 청구항 5에 있어서,
    제2 면 측에 위치하며, 홀 삽입재와 전기적으로 접촉되는 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  7. 청구항 6에 있어서,
    확장부는 복수의 반도체층과 분리되어 있는 것을 특징으로 하는 반도체 발광소자.
  8. 청구항 6에 있어서,
    기판은 절연성 기판인 것을 특징으로 하는 반도체 발광소자.
  9. 청구항 7에 있어서,
    기판은 사파이어 기판인 것을 특징으로 하는 반도체 발광소자.
  10. 청구항 5에 있어서,
    확장부 주변에서 홀 삽입재를 제외한 영역을 덮고 있는 보호막;을 포함하는 것을 특징으로 반도체 발광소자.
  11. 청구항 5에 있어서,
    홀 삽입재는 도금 물질인 것을 특징으로 하는 반도체 발광소자.
  12. 청구항 2에 있어서,
    확장부는 식각에 의해 노출되는 기판의 면인 것을 특징으로 하는 반도체 발광소자.
  13. 청구항 5에 있어서,
    제1 전극과 홀 삽입재 사이에 금속막이 개재되는 것을 특징으로 하는 반도체 발광소자.
  14. 청구항 3에 있어서,
    확장부 주변의 제1 면은 제1 전극과 접촉되어 덮혀 있는 것을 특징으로 하는 반도체 발광소자.
  15. 청구항 7에 있어서,
    확장부 주변에서 홀 삽입재를 제외한 영역이 덮고 있는 보호막;을 포함하고,
    확장부는 식각에 의해 노출되는 기판의 면이며,
    확장부 주변의 제1 면은 제1 전극과 접촉되어 덮혀 있고,
    홀 삽입재는 도금 물질인 것을 특징으로 하는 반도체 발광소자.
  16. 청구항 5에 있어서,
    확장부 주변에서 홀 삽입재를 포함한 영역을 덮고 있는 보호막;을 포함하는 것을 특징으로 반도체 발광소자.
  17. 제1 면과 제2 면을 포함하는 기판;
    기판의 제1 면 측에 위치하는 복수의 반도체층;으로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 그리고 제1 반도체층과 제2 반도체층 사이에 위치하며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 포함하는 복수의 반도체층;
    제1 면으로부터 제2 면으로 이어지는 홀;그리고,
    제1 반도체층으로부터 홀로 이어지는 제1 전극;으로서, 홀에 이르기에 앞서, 제1 반도체층과 홀 사이의 복수의 반도체층이 식각되어 형성되는 턱을 가진 단차(step)를 가지는 제1 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  18. 청구항 17에 있어서,
    홀은 제1 면 측에서 확장부를 구비하는 것을 특징으로 하는 반도체 발광소자.
  19. 청구항 18에 있어서,
    확장부는 복수의 반도체층과 분리되어 있는 것을 특징으로 하는 반도체 발광 소자.
  20. 청구항 17에 있어서,
    단차는 제1 반도체층과 홀 사이의 복수의 반도체층이 식각되어, 기판의 제1면이 노출됨으로써 형성되는 것을 특징으로 하는 반도체 발광소자.
  21. 청구항 17에 있어서,
    제2 면 측에 위치하며, 제1 전극과 전기적으로 접촉되어 있는 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  22. 청구항 17에 있어서,
    홀 내에 위치하며, 제1 전극과 전기적으로 접촉되는 홀 삽입재;를 포함하는 것을 특징으로 하는 반도체 발광소자.
  23. 청구항 17에 있어서,
    기판은 절연성 기판인 것을 특징으로 하는 반도체 발광소자.
  24. 청구항 22에 있어서,
    홀 삽입재는 도금 물질인 것을 특징으로 하는 반도체 발광소자.
  25. 청구항 20에 있어서,
    제2 면 측에 위치하며, 제1 전극과 전기적으로 접촉되어 있는 제2 전극; 그리고,
    홀 내에 위치하며, 제1 전극과 전기적으로 접촉되는 홀 삽입재;를 포함하는 것을 특징으로 하는 반도체 발광소자.
KR20090093159A 2009-09-30 2009-09-30 반도체 발광소자 KR101147715B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20090093159A KR101147715B1 (ko) 2009-09-30 2009-09-30 반도체 발광소자
PCT/KR2010/005250 WO2011040703A2 (ko) 2009-09-30 2010-08-11 반도체 발광소자
US13/498,656 US8431939B2 (en) 2009-09-30 2010-08-11 Semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20090093159A KR101147715B1 (ko) 2009-09-30 2009-09-30 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20110035435A KR20110035435A (ko) 2011-04-06
KR101147715B1 true KR101147715B1 (ko) 2012-05-23

Family

ID=44043791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20090093159A KR101147715B1 (ko) 2009-09-30 2009-09-30 반도체 발광소자

Country Status (1)

Country Link
KR (1) KR101147715B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330631A (ja) * 1995-03-24 1996-12-13 Sanyo Electric Co Ltd 半導体発光素子およびその製造方法
KR20090045156A (ko) * 2009-03-09 2009-05-07 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR20090073943A (ko) * 2007-12-31 2009-07-03 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR20100034797A (ko) * 2008-09-25 2010-04-02 주식회사 에피밸리 3족 질화물 반도체 발광소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330631A (ja) * 1995-03-24 1996-12-13 Sanyo Electric Co Ltd 半導体発光素子およびその製造方法
KR20090073943A (ko) * 2007-12-31 2009-07-03 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR20100034797A (ko) * 2008-09-25 2010-04-02 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR20090045156A (ko) * 2009-03-09 2009-05-07 주식회사 에피밸리 3족 질화물 반도체 발광소자

Also Published As

Publication number Publication date
KR20110035435A (ko) 2011-04-06

Similar Documents

Publication Publication Date Title
JP4999696B2 (ja) ＧａＮ系化合物半導体発光素子及びその製造方法
JP5286045B2 (ja) 半導体発光素子の製造方法
JP5496104B2 (ja) 半導体発光デバイス用コンタクト
US8470621B2 (en) Method for fabricating a flip-chip semiconductor optoelectronic device
US8581295B2 (en) Semiconductor light-emitting diode
US20060186552A1 (en) High reflectivity p-contacts for group lll-nitride light emitting diodes
JP2006086489A (ja) 静電気放電防止機能を有する窒化物半導体発光素子
JP2006005369A (ja) 裏側ビアを持った透明サブマウント付き発光デバイス
JP2019207925A (ja) 半導体発光素子および半導体発光素子の製造方法
KR101000276B1 (ko) 반도체 발광소자
KR100890468B1 (ko) 도전성 인터커넥션부를 이용한 발광다이오드 소자
KR101069362B1 (ko) 반도체 발광소자
KR101032987B1 (ko) 반도체 발광소자
KR20110083292A (ko) 3족 질화물 반도체 발광소자
JP2010165983A (ja) 発光チップ集積デバイスおよびその製造方法
KR20090073949A (ko) 3족 질화물 반도체 발광소자를 제조하는 방법
KR101124470B1 (ko) 반도체 발광소자
KR20090109598A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR100960280B1 (ko) 3족 질화물 반도체 발광소자
KR101090178B1 (ko) 반도체 발광소자
KR101084641B1 (ko) 3족 질화물 반도체 발광소자
KR101147715B1 (ko) 반도체 발광소자
KR101124474B1 (ko) 반도체 발광소자를 제조하는 방법
KR101062754B1 (ko) 반도체 발광소자
KR100985720B1 (ko) 발광소자 패키지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 8