KR100993045B1 - 발광소자 칩 및 발광소자 패키지 - Google Patents

발광소자 칩 및 발광소자 패키지 Download PDF

Info

Publication number
KR100993045B1
KR100993045B1 KR1020100013319A KR20100013319A KR100993045B1 KR 100993045 B1 KR100993045 B1 KR 100993045B1 KR 1020100013319 A KR1020100013319 A KR 1020100013319A KR 20100013319 A KR20100013319 A KR 20100013319A KR 100993045 B1 KR100993045 B1 KR 100993045B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
phosphor layer
layer
light
Prior art date
Application number
KR1020100013319A
Other languages
English (en)
Inventor
조경우
황정하
윤형선
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to EP10174099.1A priority Critical patent/EP2315279B1/en
Priority to CN201010290741.XA priority patent/CN102044623B/zh
Priority to JP2010234726A priority patent/JP5566850B2/ja
Priority to US12/910,276 priority patent/US8368300B2/en
Application granted granted Critical
Publication of KR100993045B1 publication Critical patent/KR100993045B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

실시예는 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법에 관한 것이다.
실시예에 따른 발광소자 칩은 제2 전극 상에 발광구조물; 상기 발광구조물 상에 패턴된 형광체층; 및 상기 발광구조물 상에 제1 전극;을 포함한다.

Description

발광소자 칩 및 발광소자 패키지{LIGHT EMITTING DEVICE CHIP AND LIGHT EMITTING DEVICE PACKAGE}
실시예는 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. 발광소자는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
한편, 백색(White) 발광소자 패키지를 구현하기 위해서는 빛의 삼원색인 적색, 녹색, 청색 발광소자를 조합하거나, 청색 발광소자에 황색 형광체(YAG, TAG 등의 형광체를 사용)를 더하거나, UV 발광소자에 적/녹/청 삼색 형광체를 사용할 수 있다.
그런데, 종래기술에 의하면 형광체를 이용한 백색 발광소자 패키지는 패키지의 반사컵 바닥면에 발광소자 칩이 위치하고 형광체가 혼합된 봉지재가 반사컵을 채우고 있으며, 발광소자 칩으로부터 방출되는 제1의 파장을 가지는 광과 형광체와 충돌된 제1파장 보다 장파장의 광의 혼합으로 백색광을 형성할 수 있다.
그런데, 종래기술에 의하면 형광체를 봉지재에 혼합하여 반사컵에 채워야 하므로 패키지에 반사컵을 구비해야 하는 제약이 있다.
또한, 종래기술에 의하면 발광소자 칩과 형광체층이 근접함에 따라 발광소자에서 발생된 열이 형광체층에 전달되어 형광체층의 파장변환 효율을 저해하는 문제가 있다.
또한, 종래기술에 의하면 공정진행 중에 형광체입자가 가라앉으므로 인해 공정시간에 따른 형광체의 농도변화가 발생하는 문제가 있다.
또한, 종래기술에 의하면 시야각에 따른 색온도 편차 발생하는 문제가 있다.
또한, 종래기술은 청색 LED 외곽에 황색(yellow) 형광체를 도포하고, 형광체에서 변환된 빛이 자연발광 되기 때문에 전방향으로 빛이 방출한다. 이때, 발광소자 내부로 재진입한 빛은 발광소자 칩 내부에 흡수되어 광손실을 야기하여 발광효율을 저하하는 단점이 있다.
실시예는 발광면에 형광체 층을 구비함으로써 자체적으로 백색광을 형성하는 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법을 제공하고자 한다.
또한, 실시예는 발광소자에서 발생된 열이 형광체층에 전달되는 것을 차단할 수 있는 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법을 제공하고자 한다.
또한, 실시예는 형광체의 농도변화가 발생하지 않는 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법을 제공하고자 한다.
또한, 실시예는 시야각에 따른 색온도 편차 발생하지 않는 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법을 제공하고자 한다.
실시예에 따른 발광소자 칩은 기판; 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 형성된 활성층을 포함하여 상기 기판 상에 형성된 발광구조물; 상기 발광구조물 상에 패턴된 형광체층; 및 상기 발광구조물 상에 제1 전극 및 패드전극;을 포함하고, 상기 형광체층은 상기 발광구조물에서 생성된 빛을 상기 발광구조물에서 생성된 빛의 파장보다 장파장의 빛으로 변환시키며, 상기 형광체층이 상기 제1 전극을 노출하며, 상기 패턴된 형광체층에 의해 상기 발광구조물이 일부 노출되고, 상기 제1 전극은 상기 노출된 발광구조물 상에 형성될 수 있다.
또한, 실시예에 따른 발광소자 칩은 기판; 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 형성된 활성층을 포함하여 상기 기판 상에 형성된 발광구조물; 상기 발광구조물 상에 형광체층;을 포함하고, 상기 형광체층은 상기 발광구조물에서 생성된 빛을 상기 발광구조물에서 생성된 빛의 파장보다 장파장의 빛으로 변환시키며, 상기 형광체층의 외주부는 패턴되어 있으며, 상기 패턴된 형광체층에 의해 상기 발광구조물 외주부의 적어도 일부가 노출될 수 있다.
또한, 실시예에 따른 발광소자 칩은 기판; 제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 형성된 활성층을 포함하여 상기 기판 상에 형성된 발광구조물; 상기 발광구조물 상에 형성된 투광성층; 및 상기 투광성층 상에 형성된 형광체층;을 포함하며, 상기 형광체층은 상기 발광구조물에서 생성된 빛을 상기 발광구조물에서 생성된 빛의 파장보다 장파장의 빛으로 변환시킬 수 있다.
삭제
또한, 실시예에 따른 발광소자 패키지는 상기 발광소자 칩; 및 상기 발광소자 칩이 배치되는 몸체부;를 포함한다.
실시예에 따른 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
또한, 실시예에 의하면 발광소자 칩에서 발생된 열이 형광체층에 전달되는 것을 억제하여 형광체층의 파장변환 효율을 증가시킬 수 있다.
또한, 실시예에 의하면 다양한 형상의 형광체층을 형성함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.
또한, 실시예에 의하면 발광소자 칩 상에 형광체 층을 패터닝함으로써 광추출 효율을 향상시킬 수 있다.
도 1은 제1 실시예에 따른 발광소자 칩의 평면도.
도 2는 제1 실시예에 따른 발광소자 칩의 단면도.
도 3 내지 도 6a는 제1 실시예에 따른 발광소자 칩의 제조방법의 공정 단면도.
도 6b는 제1 실시예에 따른 발광소자 칩의 다른 단면도.
도 7은 제2 실시예에 따른 발광소자 칩의 평면도.
도 8은 제2 실시예에 따른 발광소자 칩의 단면도.
도 9는 제3 실시예에 따른 발광소자 칩의 평면도.
도 10은 제3 실시예에 따른 발광소자 칩의 단면도.
도 11은 제4 실시예에 따른 발광소자 칩의 평면도.
도 12는 제4 실시예에 따른 발광소자 칩의 단면도.
도 13은 제5 실시예에 따른 발광소자 칩의 평면도.
도 14은 제5 실시예에 따른 발광소자 칩의 단면도.
도 15는 제6 실시예에 따른 발광소자 칩의 단면도.
도 16은 제7 실시예에 따른 발광소자 칩의 단면도.
도 17은 실시예에 따른 발광소자 패키지의 단면도.
도 18은 실시예에 따른 조명 유닛의 사시도.
도 19는 실시예에 따른 백라이트 유닛의 분해 사시도.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
(실시예)
도 1은 제1 실시예에 따른 발광소자 칩의 평면도이며, 도 2는 제1 실시예에 따른 발광소자 칩의 A-A'선을 따른 단면도이다.
제1 실시예에 따른 발광소자 칩은 제2 전극(110) 상에 형성된 발광구조물(120)과, 상기 발광구조물(120) 상에 패턴된 형광체층(130) 및 상기 발광구조물(120) 상에 제1 전극(142)을 포함할 수 있다.
제1 실시예에서 상기 패턴된 형광체층(130)에 의해 상기 발광구조물(120)이 일부 노출되고, 상기 제1 전극(142)은 상기 노출된 발광구조물(120) 상에 형성될 수 있다.
상기 패턴된 형광체층(130)의 면적이 상기 발광소자 칩의 발광면적의 30% 내지 90%일 수 있으나 이에 한정되는 것은 아니다.
또한, 상기 패턴된 형광체층(130)에 의해 노출되는 상기 발광소자 칩 상면의 면적은 상기 발광소자 칩의 전체 상면 대비 약 10% 내지 70%일 수 있으나 이에 한정되는 것은 아니다.
제1 실시예에서 상기 제1 전극(142)의 높이가 상기 패턴된 형광체층(130)의 높이 보다 낮을 수 있다.
제1 실시예에서 상기 제1 전극(142)은 전기적으로 연결된 라인 패턴일 수 있다.
실시예에 따른 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
또한, 실시예에 의하면 발광소자 칩 상에 형광체 층을 패터닝함으로써 전극 패턴을 노출시킬 수 있고 이에 따라 패턴된 형광체층에 의해 광이 추출되는 면적이 증대되어 광추출 효율이 증대될 수 있다.
또한, 실시예에 의하면 다양한 형상의 형광체 층을 형성함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.
이하, 도 3 내지 도 6a를 참조하여 제1 실시예에 따른 발광소자 칩의 제조방법을 설명한다.
우선, 도 3과 같이 실시예의 발광소자 칩은 제2 전극(110) 상에 형성된 발광구조물(120)을 포함할 수 있다.
이하 상기 제2 전극(110) 상에 형성된 발광구조물(120) 제조공정을 설명한다.
먼저, 제1 기판(미도시)을 준비한다. 상기 제1 기판은 사파이어(Al2O3) 기판, SiC 기판 등일 수 있으나 이에 한정되는 것은 아니다.
이후, 상기 제1 기판상에 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광구조물(120)을 형성할 수 있다.
상기 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 제1 도전형 반도체층(122)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(122)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
이때, 실시예는 상기 제1 기판(미도시) 상에 언도프트(undoped) 반도체층(미도시)을 형성하고, 상기 언도프트 반도체층 상에 제1 도전형 반도체층(122)을 형성함으로써 기판과 발광구조물 간의 결정격자 차이를 줄일 수 있다.
상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(124)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(124)은 InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN , GaAs,/AlGaAs(InGaAs), GaP/AlGaP(InGaP) 중 어느 하나 이상으로 형성될 수 있다.
상기 제2 도전형 반도체층(126)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
이후, 상기 제2 도전형 반도체층(126) 상에 제2 전극(110)을 형성한다.
상기 제2 전극(110)은 오믹층(미도시), 반사층(미도시), 결합층(미도시), 제2 기판(미도시) 등을 포함할 수 있다. 상기 제2 전극(110)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수도 있다.
예를 들어, 상기 제2 전극(110)은 오믹층을 포함할 수 있으며, 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 상기 오믹층은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ni, Ag 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
또한, 상기 제2 전극(110)이 반사층을 포함하는 경우 Al, Ag, 혹은 Al이나 Ag를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.
또한, 상기 제2 전극(110)이 결합층을 포함하는 경우 상기 반사층이 결합층의 기능을 하거나, 니켈(Ni), 금(Au) 등을 이용하여 결합층을 형성할 수 있다.
또한, 제2 전극(110)은 제2 기판을 포함할 수 있다. 상기 제2 기판은 효율적으로 정공을 주입할 수 있도록 전기 전도성이 우수한 금속, 금속합금, 혹은 전도성 반도체 물질로 이루어질 수 있다. 예를 들어, 상기 제2 기판은 구리(Cu), 구리합금(Cu Alloy) 또는 Si, Mo, SiGe, Ge, GaN, SiC 중 어느하나 이상일 수 있다. 상기 제2 기판을 형성시키는 방법은 전기화학적인 금속증착방법이나 공융금속을 이용한 본딩 방법 등을 사용할 수 있다.
이후, 상기 제1 도전형 반도체층(122)이 노출되도록 상기 제1 기판을 제거한다. 상기 제1 기판을 제거하는 방법은 고출력의 레이저를 이용하여 LLO(Laser Lift Off)방식으로 제1 기판을 분리하거나 화학적 식각 방법을 사용할 수 있다. 또한, 상기 제1 기판은 물리적으로 갈아냄으로써 제거할 수도 있다.
이에 따라 도 2에 도시된 제2 전극(110) 상에 형성된 발광구조물(120)을 형성할 수 있다.
상기 제1 기판의 제거 후 발광구조물(120)에 대한 식각공정을 진행하여 발광구조물(120)의 측벽이 소정의 경사를 가질 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 3과 같이 상기 발광구조물(120) 상에 형광체층(130a)을 형성한다.
상기 형광체층(130a)은 칩을 보호하고 광추출 효율을 증가시키기 위하여 형광체를 포함하는 봉지재(encapsulating material)로 형성될 수 있다.
상기 봉지재는 에폭시 봉지재나 실리콘 봉지재 등을 이용할 수 있으나 이에 한정되는 것은 아니다.
상기 형광체는 호스트 물질과 활성물질을 포함할 수 있으며, 예를 들어, 이트륨 알루미늄 가넷(YAG)의 호스트물질에 세륨(Ce) 활성물질이, 실리게이트 계열의 호스트물질에 유로피움(Eu) 활성물질을 채용할 수 있으나 이에 한정되는 것은 아니다.
상기 봉지재의 봉지방법으로는 디스펜싱, 캐스팅 몰딩, 트랜스퍼 몰딩방법, 진공프린팅 방법, 스크린프린팅 등으로 진행될 수 있다.
다음으로, 상기 형광체층(130a) 상에 마스크 패턴(190)을 형성한다. 예를 들어, 제거될 형광체층(130a)을 일부 노출하는 감광막 패턴 등을 마스크 패턴(190)으로 형성할 수 있다.
다음으로, 도 4와 같이 상기 마스크 패턴(190)을 식각 마스크로 상기 형광체층(130a)을 일부 식각하여 상기 발광구조물(120)을 일부 노출한다. 예를 들어, 습식식각 또는 건식식각 등으로 노출된 형광체층(130a)을 식각하여 상기 발광구조물(120)을 일부 노출한다.
다음으로, 도 5과 같이 상기 노출된 발광구조물(120) 상에 제1 전극(142)을 형성한다. 예를 들어, 전도성 금속으로 제1 전극(142)을 형성할 수 있다. 이때, 상기 마스크 패턴(190) 상에도 제1 전극물질(144)이 형성될 수 있으며, 상기 제1 전극물질(144)과 제1 전극(142)이 상호간에 브릿지하지 않도록 형성할 수 있다. 한편, 상기 마스크 패턴(190)은 패드전극(145)이 형성될 영역의 발광구조물(120)을 노출할 수 있으며, 상기 제1 전극(142) 형성시 패드전극(145)이 함께 형성될 수 있으나 이에 한정되는 것은 아니다.
한편, 실시예에서 발광소자 칩은 수직형 발광소자 칩을 예로 들고 있으며 패드전극(145)을 2개로 도시하고 있으나 이에 한정되는 것은 아니며 1개 이상일 수 있다. 예를 들어, 수직형 발광소자 칩에서 패드전극(145)이 복수인 경우는 대용량 발광소자 칩 등에서 적용될 수 있다.
다음으로, 도 6a와 같이 상기 마스크 패턴(190)을 제거하는 리프트 오프 공정에 의해 패턴된 형광체층(130) 및 제1 전극(142)을 완성할 수 있다.
한편, 실시예에 의하면 상기 제1 전극(142)을 먼저 형성하고, 상기 형광체층(130)을 리프트 오프 공정에 의해 형성할 수 있다.
예를 들어, 상기 제1 전극(142)을 패터닝에 의해 발광구조물(120) 상에 먼저 형성하고, 상기 제1 전극(142) 상에 제2 마스크 패턴(미도시)을 형성한 후 형광체층(130)을 상기 제2 마스크 패턴의 높이에 맞추어 평탄하게 채워 경화시킬 수 있다. 이후, 상기 제2 마스크 패턴을 제거함으로써 형광체층(130)을 완성할 수도 있다.
제1 실시예에서 상기 패턴된 형광체층(130)에 의해 상기 발광구조물(120)이 일부 노출되고, 상기 제1 전극(142)은 상기 노출된 발광구조물 상에 형성될 수 있다.
제1 실시예에서 상기 제1 전극(142)의 높이가 상기 패턴된 형광체층(130)의 높이 보다 낮게 형성되어 발광되는 빛의 차단을 최소화할 수 있다.
또한, 제1 실시예에서 상기 제1 전극은 전류 스프레딩을 위해 전기적으로 연결된 라인 패턴일 수 있으나 이에 한정되는 것은 아니다.
도 6b는 제1 실시예에 따른 발광소자 칩의 다른 단면도이다.
실시예는 도 6b와 같이 형광체층(132)이 상기 발광구조물(120)의 측면에도 형성될 수 있다. 이에 따라 발광구조물(120)의 측면으로 발광되는 빛도 백색광으로 발광될 수 있다. 또한, 형광체층(132)은 상기 발광구조물(120)의 측면을 전부 덮는 것이 아니라 일부에만 형성됨으로써 측면에 형성되는 형광체층(132)의 두께 등을 조절하여 발광소자 칩의 색온도를 조절할 수도 있다.
실시예에 따른 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
또한, 실시예에 의하면 발광소자 칩 상에 형광체 층을 패터닝함으로써 전극 패턴을 노출시킬 수 있고 이에 따라 패턴된 형광체층에 의해 광이 추출되는 면적이 증대되어 광추출 효율이 증대될 수 있다.
또한, 실시예에 의하면 다양한 형상의 형광체 층을 형성함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.
도 7은 제2 실시예에 따른 발광소자 칩의 평면도이며, 도 8은 제2 실시예에 따른 발광소자 칩의 B-B'선을 따른 단면도이다.
제2 실시예는 상기 제1 실시예의 기술적인 특징을 채용할 수 있으며, 이하 제2 실시예의 주요 특징을 위주로 설명한다.
제2 실시예에 따른 발광소자 칩은 제2 전극(210) 상에 형성된 발광구조물(220)과, 상기 발광구조물(220) 상에 패턴된 형광체층(230) 및 상기 발광구조물(220) 상에 제1 전극(242), 패드전극(245)를 포함할 수 있다.
상기 발광구조물(220)은 제1 기판(미도시) 상에 제1 도전형 반도체층(미도시), 활성층(미도시) 및 제2 도전형 반도체층(미도시)을 포함할 수 있다.
상기 제1 도전형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
이때, 실시예는 상기 제1 기판(미도시) 상에 언도프트(undoped) 반도체층(미도시)을 형성하고, 상기 언도프트 반도체층 상에 제1 도전형 반도체층을 형성함으로써 기판과 발광구조물 간의 결정격자 차이를 줄일 수 있다.
상기 활성층은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 상기 활성층은 InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN , GaAs,/AlGaAs(InGaAs), GaP/AlGaP(InGaP) 중 어느 하나 이상으로 형성될 수 있다.
상기 제2 도전형 반도체층은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 제2 전극(210)은 오믹층(미도시), 반사층(미도시), 결합층(미도시), 제2 기판(미도시) 등을 포함할 수 있다. 상기 제2 전극(210)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수도 있다.
제2 실시예에서 상기 패턴된 형광체층(230)에 의해 노출되는 발광구조물(220)의 상면이 원형상일 수 있다. 이에 따라 노출되는 발광구조물(220)의 면적과 노출되지 않는 발광구조물(220)의 면적을 조절함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다. 또한, 상기 패턴된 형광체층(230)에 의해 광이 추출되는 면적이 증대되어 광추출 효율이 증대될 수 있다.
또한, 제2 실시예에 따른 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
도 9는 제3 실시예에 따른 발광소자 칩의 평면도이며, 도 10은 제3 실시예에 따른 발광소자 칩의 C-C'선을 따른 단면도이다.
제3 실시예에 따른 발광소자 칩은 제2 전극(310) 상에 형성된 발광구조물(320)과, 상기 발광구조물(320) 상에 패턴된 형광체층(330) 및 상기 발광구조물(320) 상에 제1 전극(342), 패드전극(345)을 포함할 수 있다.
상기 발광구조물(320)은 제1 기판(미도시) 상에 제1 도전형 반도체층(미도시), 활성층(미도시) 및 제2 도전형 반도체층(미도시)을 포함할 수 있다.
상기 제1 도전형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 활성층은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 상기 활성층은 InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN , GaAs,/AlGaAs(InGaAs), GaP/AlGaP(InGaP) 중 어느 하나 이상으로 형성될 수 있다.
상기 제2 도전형 반도체층은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 제2 전극(310)은 오믹층(미도시), 반사층(미도시), 결합층(미도시), 제2 기판(미도시) 등을 포함할 수 있다. 상기 제2 전극(210)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수도 있다.
제3 실시예에 따른 발광소자 칩에서 상기 패턴된 형광체층(330)은 원형상으로 패턴될 수 있다. 실시예는 형광체층(330)이 원형상으로 패턴됨에 따라 발광된 빛이 접할 수 있는 형광체층(330)의 표면적이 증가됨에 따라 광이 추출되는 면적이 증대되어 광추출 효율이 증대시킬 수 있고, 노출되는 발광구조물(320)의 면적과 노출되지 않는 발광구조물(320)의 면적을 조절함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.
또한, 제3 실시예에 따른 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
도 11은 제4 실시예에 따른 발광소자 칩의 평면도이며, 도 12는 제4 실시예에 따른 발광소자 칩의 D-D'선을 따른 단면도이다.
제4 실시예에 따른 발광소자 칩은 제2 전극(410) 상에 형성된 발광구조물(420)과, 상기 발광구조물(420) 상에 패턴된 형광체층(430) 및 상기 발광구조물(420) 상에 제1 전극(442), 패드전극(445)을 포함할 수 있다.
상기 발광구조물(420)은 제1 기판(미도시) 상에 제1 도전형 반도체층(미도시), 활성층(미도시) 및 제2 도전형 반도체층(미도시)을 포함할 수 있다.
상기 제2 전극(410)은 오믹층(미도시), 반사층(미도시), 결합층(미도시), 제2 기판(미도시) 등을 포함할 수 있다.
제4 실시예에서 상기 형광체층(430)은 측면이 패터닝됨으로써, 예를 들어 상기 형광체층(430)의 테두리에 패터닝 공정을 진행하여 요철 등을 형성할 수 있다. 이에 따라 실시예는 발광된 빛이 접할 수 있는 형광체층(430)의 측면 표면적이 증가됨에 따라 광이 추출되는 면적이 증대되고, 발광될 수 있는 형광체층(430)의 면적이 증가되어 광추출 효율이 증대시킬 수 있다.
또한, 제4 실시예에 따른 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
도 13은 제5 실시예에 따른 발광소자 칩의 평면도이며, 도 14은 제5 실시예에 따른 발광소자 칩의 E-E'선을 따른 단면도이다.
제5 실시예에 따른 발광소자 칩은 발광구조물(520)과, 상기 발광구조물(520) 상에 형성된 투광성층(550) 및 상기 투광성층(550) 상에 형성된 형광체층(530)을 포함할 수 있다.
실시예에 따른 발광소자 칩에 의하면, 발광소자 칩 자체에 형광체층(530)을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
또한, 실시예에 의하면 발광소자 칩의 발광면과 형광체층(530) 사이에 열전도도가 낮으면서 투광성이 있는 투광성층(550)을 삽입함으로써 발광구조물(520)의 발광면으로부터 발생한 열이 형광체층(530)에 전달되는 것을 억제하여 형광체의 파장변환효율을 증가시킬 수 있다.
상기 투광성층(550)은 실리콘 겔 등으로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 투광성층(550)은 약 2~200㎛로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 투광성층(550)은 발광구조물(520) 상의 제1 전극(542)보다 두껍게, 예를 들어 2㎛ 이상으로 형성될 수 있으나 이에 한정되는 것은 아니다. 또한, 상기 투광성층(550)은 발광소자 칩의 전체 높이의 절반 이하, 예를 들어 200㎛이하로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 형광체층(530)은 약 5~500㎛로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 형광체층(530)은 청색 빛을 노란색 빛으로 파장 변환을 할 수 있는 범위, 예를 들어, 5㎛ 이상의 두께로 형성될 수 있으며, 발광소자 칩의 크기를 고려하여 500㎛ 이하의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예에서 상기 제1 전극(542)은 전기적으로 연결된 라인 패턴일 수 있으며, 제1 전극(542)의 일부는 노출된 패드전극(545)과 전기적으로 연결될 수 있다.
실시예에 따른 발광소자 칩에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
또한, 실시예에 의하면 발광소자 칩에서 발생된 열이 형광체층에 전달되는 것을 억제하여 형광체층의 파장변환 효율을 증가시킬 수 있다.
이하, 도 13 및 도 14를 참조하여 제5 실시예에 따른 발광소자 칩의 제조방법을 설명한다.
우선, 제5 실시예의 발광소자 칩은 제2 전극(510) 상에 형성된 발광구조물(520)을 포함할 수 있다. 상기 제2 전극(510)은 오믹층, 반사층, 결합층, 전도성 기판 중 적어도 하나 이상을 포함할 수 있다.
상기 발광구조물(520)은 제1 실시예와 같이 제2 도전형 반도체층(미도시), 활성층(미도시), 제1 도전형 반도체층(미도시)을 포함할 수 있다.
다음으로, 상기 발광구조물(520) 상에 제1 전극(542)을 형성할 수 있다. 상기 제1 전극(542)은 전기적으로 연결된 라인 패턴일 수 있다. 이러한, 제1 전극(542)은 패드전극(545)과 전기적으로 연결될 수 있다.
다음으로, 상기 발광구조물(520) 상에 투광성층(550)을 형성한다.
예를 들어, 제1 패턴(미도시)을 발광구조물(520)의 측면에 형성하고, 이를 배리어로 하여 투광성층(550)을 형성할 수 있다.
상기 투광성층(550)은 약 2~200㎛로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 투광성층(550)은 발광구조물(520) 상의 제1 전극(542)보다 두껍게, 예를 들어 2㎛ 이상으로 형성될 수 있으나 이에 한정되는 것은 아니다. 또한, 상기 투광성층(550)은 발광소자 칩의 전체 높이의 절반 이하, 예를 들어 200㎛이하로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 투광성층(550)은 실리콘 겔 등으로 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 발광소자 칩의 발광면과 형광체층(530) 사이에 열전도도가 낮으면서 투광성이 있는 투광성층(550)을 삽입함으로써 발광구조물(520)의 발광면으로부터 발생한 열이 형광체층(530)에 전달되는 것을 억제하여 형광체의 파장변환효율을 증가시킬 수 있다.
다음으로, 상기 제1 패턴을 제거하고, 제2 패턴(미도시)을 형성 한 후, 상기 제2 패턴을 배리어로 하여 투광성층(550) 상에 형광체층(530)을 형성할 수 있다.
상기 형광체층(530)은 약 5~500㎛로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 형광체층(530)은 청색 빛을 노란색 빛으로 파장 변환을 할 수 있는 범위, 예를 들어, 5㎛ 이상의 두께로 형성될 수 있으며, 발광소자 칩의 크기를 고려하여 500㎛ 이하의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 형광체층(530)은 칩을 보호하고 광추출 효율을 증가시키기 위하여 형광체를 포함하는 봉지재(encapsulating material)로 형성될 수 있다.
상기 봉지재는 에폭시 봉지재나 실리콘 봉지재 등을 이용할 수 있으나 이에 한정되는 것은 아니다.
상기 형광체는 호스트 물질과 활성물질을 포함할 수 있으며, 예를 들어, 이트륨 알루미늄 가넷(YAG)의 호스트물질에 세륨(Ce) 활성물질이, 실리게이트 계열의 호스트물질에 유로피움(Eu) 활성물질을 채용할 수 있으나 이에 한정되는 것은 아니다.
다음으로, 상기 제2 패턴을 제거함으로써 제5 실시예에 따른 발광소자 칩을 완성할 수 있다.
제5 실시예에 따른 발광소자 칩에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
또한, 제5 실시예에 의하면 투광성층에 의해 발광소자 칩에서 발생된 열이 형광체층에 전달되는 것을 억제하여 형광체층의 파장변환 효율을 증가시킬 수 있다.
도 15는 제6 실시예에 따른 발광소자 칩의 단면도이다.
제6 실시예는 상기 제5 실시예의 기술적인 특징을 채용할 수 있다.
제6 실시예에서 상기 형광체층(530)은 투광성층(550) 상에 형성된 제1 형광체층(531)과 상기 발광구조물(520) 측면의 일부 또는 측면의 전부에 형성된 제2 형광체층(532)을 포함할 수 있다. 상기 제2 형광체층(532)은 발광구조물 측면의 전부에 형성된 것으로 도시되어 있으나 이에 한정되는 것은 아니다.
제6 실시예에서, 형광체층(530)을 형성하는 방법은 투광성층(550)을 형성한 후, 상기 투광성층(550)과 이격되는 제3 패턴(미도시)을 배리어로 형성한 후 형광체층(530)을 형성할 수 있으나 이에 한정되는 것은 아니다.
제6 실시예는 발광소자 칩의 발광 면에서 방출되어 투광성층의 측면을 통해 추출되는 청색광 등의 비율을 조절함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.
예를 들어, 제1 형광체층(531)은 제1 두께(T1)를 가질 수 있고, 제2 형광체층(532)은 제2 두께(T2)를 가질 수 있다.
상기 제2 두께(T2)는 제1 두께(T1)의 2 배 이하로 형성될 수 있다. 도 15에서는 제2 두께(T2)가 제1 두께(T1)보다 얇게 도시 하였으나 이에 한정되는 것은 아니며, 제2 두께(T2)는 0＜T2≤2T1의 범위를 가질 수 있다.
제6 실시예는 제2 형광체층(532)의 제2 두께(T2)를 조절함으로써 투광성층의 측면을 통해 추출되는 광의 비율을 조절함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.
또한, 제2 형광체층(532)이 발광구조물(520)의 측면에 전부 또는 일부 형성되는 비율에 따라 발광구조물의 측면을 통해 추출되는 광의 비율을 조절함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.
도 16은 제7 실시예에 따른 발광소자 칩의 단면도이다.
제7 실시예에 따른 발광소자 칩은 제5 실시예 및 제6 실시예의 기술적인 특징을 채용할 수 있다.
제7 실시예에 따른 발광소자 칩은 형광체층(535)이 패턴된 형광체층일 수 있다.
제7 실시예는 제5 실시예와 같이 형광체층을 형성한 후 소정의 패터닝 공정을 진행하거나, 제4 패턴(미도시)을 형성한 상태에서 형광체층을 형성하고, 제4 패턴을 리프트 오프하여 형성할 수 있으나 이에 한정되는 것은 아니다.
제7 실시예에 의하면 발광소자 칩 상에 패턴된 형광체층(535)을 형성함으로써, 패턴된 형광체층에 의해 광이 추출되는 면적이 증대되어 광추출 효율이 증대될 수 있다.
제7 실시예는 도 16과 같이 투광성층(550)도 패턴되어 제1 전극(542)의 일부가 노출될 수 있으나 이에 한정되는 것은 아니며, 형광체층(535)만 패턴될 수도 있다.
또한, 상기 패턴된 형광체층(535)이 발광구조물(520)의 측면에도 형성될 수 있다. 이에 따라 발광구조물(520)의 측면으로 발광되는 빛도 백색광으로 발광될 수 있다. 또한, 패턴된 형광체층(535)은 상기 발광구조물(520)의 측면을 전부 덮는 것이 아니라 일부에만 형성됨으로써 측면에 형성되는 패턴된 형광체층(535)의 두께 등을 조절하여 발광소자 칩의 색온도를 조절할 수도 있다
실시예에 따른 발광소자 칩에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
또한, 실시예에 의하면 투광성층에 의해 발광소자 칩에서 발생된 열이 형광체층에 전달되는 것을 억제하여 형광체층의 파장변환 효율을 증가시킬 수 있다.
또한, 실시예에 의하면 다양한 형상의 형광체층을 형성함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.
또한, 실시예에 의하면 발광소자 칩 상에 형광체 층을 패터닝함으로써 광추출 효율을 향상시킬 수 있다.
도 17은 실시예들에 따른 발광소자 칩이 설치된 발광소자 패키지(200)를 설명하는 도면이다.
실시예에 따른 발광 소자 패키지(200)는 몸체부(610)와, 상기 몸체부(610)에 설치된 제3 전극층(630) 및 제4 전극층(640)과, 상기 몸체부(610)에 설치되어 상기 제3 전극층(630) 및 제4 전극층(640)과 전기적으로 연결되는 발광소자 칩(100)과, 상기 발광소자 칩(100)을 포위하는 몰딩부재(670)가 포함된다.
상기 몸체부(610)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자 칩(100)의 주위에 경사면이 형성될 수 있다.
상기 제3 전극층(630) 및 제4 전극층(640)은 서로 전기적으로 분리되며, 상기 발광소자 칩(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(630) 및 제4 전극층(640)은 상기 발광소자 칩(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광소자 칩(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광소자 칩(100)은 제1 실시예 내지 제7 실시예에 예시된 발광소자 칩이 적용될 수 있으며, 상기 발광소자 칩(100)은 수직형 칩을 예로 설명하고 도시하였으나 이에 한정되는 것이 아니며, 수평형 발광소자 칩에서 적용이 가능하다.
상기 발광소자 칩(100)은 상기 몸체부(610) 상에 설치되거나 상기 제3 전극층(630) 또는 제4 전극층(640) 상에 설치될 수 있다.
상기 발광소자 칩(100)은 와이어(660)를 통해 상기 제3 전극층(630) 및/또는 제4 전극층(640)과 전기적으로 연결될 수 있으며, 도 21에서 하나의 와이어(660)가 사용된 것이 예시되어 있으나 이에 한정되는 것은 아니며 복수의 와이어(660)가 사용될 수 있다.
상기 몰딩부재(670)는 상기 발광소자 칩(100)를 포위하여 상기 발광소자 칩(100)를 보호할 수 있다.
실시예에 따른 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
또한, 실시예에 의하면 발광소자 칩에서 발생된 열이 형광체층에 전달되는 것을 억제하여 형광체층의 파장변환 효율을 증가시킬 수 있다.
또한, 실시예에 의하면 다양한 형상의 형광체층을 형성함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.
또한, 실시예에 의하면 발광소자 칩 상에 형광체 층을 패터닝함으로써 광추출 효율을 향상시킬 수 있다.
실시예에 따른 발광소자 패키지(200)는 조명시스템에 적용될 수 있다. 상기 조명시스템은 도 18에 도시된 조명유닛 유닛, 도 19에 도시된 백라이드 유닛을 포함하고, 신호등, 차량 전조등, 간판 등이 포함될 수 있다.
도 18은 실시예에 따른 조명 유닛의 사시도(1100)이다.
도 18을 참조하면, 상기 조명 유닛(1100)은 케이스몸체(1110)와, 상기 케이스몸체(1110)에 설치된 발광모듈부(1130)과, 상기 케이스몸체(1110)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1120)를 포함할 수 있다.
상기 케이스몸체(1110)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광모듈부(1130)은 기판(1132)과, 상기 기판(1132)에 탑재되는 적어도 하나의 발광소자 패키지(1210)를 포함할 수 있다.
상기 기판(1132)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.
또한, 상기 기판(1132)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.
상기 기판(1132) 상에는 상기 적어도 하나의 발광소자 패키지(1210)가 탑재될 수 있다. 상기 발광소자 패키지(1210) 각각은 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)(100)를 포함할 수 있다. 상기 발광 다이오드(100)는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈부(1130)색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(1210)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1120)는 상기 발광모듈부(1130)와 전기적으로 연결되어 전원을 공급할 수 있다. 도 18에 도시된 것에 따르면, 상기 연결 단자(1120)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1120)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
도 19는 실시예에 따른 백라이트 유닛의 분해 사시도(1200)이다.
실시예에 따른 백라이트 유닛(1200)은 도광판(1210)과, 상기 도광판(1210)의 적어도 일 측면에 접촉하도록 배치되어 상기 도광판(1210)에 빛을 제공하는 발광모듈부(1240)와, 상기 도광판(1210) 아래에 반사 부재(1220)와, 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220)를 수납하는 바텀 커버(1230)를 포함할 수 있으나 이에 한정되지 않는다.
상기 도광판(1210)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1210)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈부(1240)은 상기 도광판(1210)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 상기 백라이트 유닛이 설치되는 디스플레이 장치의 광원으로써 작용하게 된다.
상기 발광모듈부(1240)은 상기 도광판(1210)과 접촉하도록 배치될 수 있다. 구체적으로는, 상기 발광모듈부(1240)은 기판(1242)과, 상기 기판(1242)에 탑재된 다수의 발광소자 패키지(200)를 포함하는데, 상기 기판(1242)이 상기 도광판(1210)과 접촉할 수 있다.
상기 기판(1242)은 일면이 상기 도광판(1210)과 접촉하도록 배치될 수 있다. 상기 기판(1242)의 두께는 전 영역에 대해 비교적 균일하게 형성되게 되므로, 일면의 전 영역이 상기 도광판(1210)과 접촉될 수 있다.
상기 기판(1242)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1242)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.
그리고, 상기 다수의 발광소자 패키지(200)는 상기 기판(1242)에 형성된 다수의 관통홀에 삽입되어, 빛이 방출되는 발광면이 상기 도광판(1210)과 소정 거리 이격되도록 탑재될 수 있다.
상기 도광판(1210) 아래에는 상기 반사 부재(1220)가 형성될 수 있다. 상기 반사 부재(1220)는 상기 도광판(1210)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 백라이트 유닛의 휘도를 향상시킬 수 있다. 상기 반사 부재(1220)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1230)는 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1230)는 상면이 개구된 박스(box) 형상으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1230)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정되는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (18)

  1. 기판;
    제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 형성된 활성층을 포함하여 상기 기판 상에 형성된 발광구조물;
    상기 발광구조물 상에 제1 전극; 및
    상기 발광구조물 상에 패턴닝된 형광체층;을 포함하고,
    상기 형광체층은 상기 발광구조물에서 생성된 빛을 상기 발광구조물에서 생성된 빛의 파장보다 장파장의 빛으로 변환시키며,
    상기 형광체층의 패턴은 상기 제1 전극을 노출시키는 발광소자 칩.
  2. 제1 항에 있어서,
    상기 형광체층이 상기 제1 전극을 복수의 영역에서 노출하는 발광소자 칩.
  3. 제2 항에 있어서,
    상기 제1 전극의 높이가 상기 패턴된 형광체층의 높이보다 낮은 발광소자 칩.
  4. 제2 항에 있어서,
    상기 제1 전극은 전기적으로 연결된 라인 패턴인 발광소자 칩.
  5. 제1 항에 있어서,
    상기 패턴된 형광체층에 의해 노출되는 발광구조물의 상면이 원형상인 발광소자 칩.
  6. 제1 항에 있어서,
    상기 패턴된 형광체층은 원형상으로 패턴되거나, 상기 패턴된 형광체층은 측면에 패턴을 포함하는 발광소자 칩.
  7. 제1 항에 있어서,
    상기 형광체층은 상기 투광성층 상에 형성된 제1 형광체층; 및
    상기 발광구조물 측면의 적어도 일부에 형성된 제2 형광체층;을 포함하는 발광소자 칩.
  8. 제7 항에 있어서,
    상기 제1 형광체층은 제1 두께를 가지고, 상기 제2 형광체층은 제2 두께를 가지며, 상기 제2 두께는 상기 제1 두께의 2 배 이하인 발광소자 칩.
  9. 제2 항에 있어서,
    상기 패턴된 형광체층의 면적이 상기 발광소자의 발광면적의 30% 내지 90%인 발광소자 칩.
  10. 기판;
    제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 형성된 활성층을 포함하여 상기 기판 상에 형성된 발광구조물;
    상기 발광구조물 상에 형광체층;을 포함하고,
    상기 형광체층은 상기 발광구조물에서 생성된 빛을 상기 발광구조물에서 생성된 빛의 파장보다 장파장의 빛으로 변환시키며,
    상기 형광체층의 외주부는 패턴되어 있으며,
    상기 패턴된 형광체층에 의해 상기 발광구조물 외주부의 적어도 일부가 노출되는 발광소자 칩.
  11. 제10 항에 있어서,
    상기 형광체층은 상기 투광성층 상에 형성된 제1 형광체층; 및
    상기 발광구조물 측면의 적어도 일부에 형성된 제2 형광체층;을 포함하는 발광소자 칩.
  12. 제11 항에 있어서,
    상기 제1 형광체층은 제1 두께를 가지고, 상기 제2 형광체층은 제2 두께를 가지며, 상기 제2 두께는 상기 제1 두께의 2 배 이하인 발광소자 칩.
  13. 제10 항에 있어서,
    상기 패턴된 형광체층의 면적이 상기 발광소자의 발광면적의 30% 내지 90%인 발광소자 칩.
  14. 기판;
    제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상에 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 형성된 활성층을 포함하여 상기 기판 상에 형성된 발광구조물;
    상기 발광구조물 상에 형성된 투광성층; 및
    상기 투광성층 상에 형성된 형광체층;을 포함하며,
    상기 형광체층은 상기 발광구조물에서 생성된 빛을 상기 발광구조물에서 생성된 빛의 파장보다 장파장의 빛으로 변환시키는 발광소자 칩.
  15. 제 14항에 있어서,
    상기 형광체층은 상기 투광성층 상에 형성된 제1 형광체층; 및
    상기 발광구조물 측면의 적어도 일부에 형성된 제2 형광체층;을 포함하는 발광소자 칩.
  16. 제15 항에 있어서,
    상기 제1 형광체층은 제1 두께를 가지고, 상기 제2 형광체층은 제2 두께를 가지며, 상기 제2 두께는 상기 제1 두께의 2 배 이하인 발광소자 칩.
  17. 제1항, 제10항 및 제14항 중 어느 하나의 발광소자 칩; 및
    상기 발광소자 칩이 배치되는 몸체부;를 포함하는 발광소자 패키지.
  18. 삭제
KR1020100013319A 2009-02-12 2010-02-12 발광소자 칩 및 발광소자 패키지 KR100993045B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP10174099.1A EP2315279B1 (en) 2009-10-23 2010-08-26 Light emitting device, light emitting device package, and lighting system
CN201010290741.XA CN102044623B (zh) 2009-10-23 2010-09-20 发光器件、发光器件封装和照明系统
JP2010234726A JP5566850B2 (ja) 2009-10-23 2010-10-19 発光素子、発光素子パッケージ及び照明システム
US12/910,276 US8368300B2 (en) 2009-02-12 2010-10-22 Light emitting device, light emitting device package, and lighting system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20090101228 2009-10-23
KR1020090101228 2009-10-23

Publications (1)

Publication Number Publication Date
KR100993045B1 true KR100993045B1 (ko) 2010-11-08

Family

ID=43409491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100013319A KR100993045B1 (ko) 2009-02-12 2010-02-12 발광소자 칩 및 발광소자 패키지

Country Status (5)

Country Link
US (1) US8368300B2 (ko)
EP (1) EP2315279B1 (ko)
JP (1) JP5566850B2 (ko)
KR (1) KR100993045B1 (ko)
CN (1) CN102044623B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090309114A1 (en) * 2008-01-16 2009-12-17 Luminus Devices, Inc. Wavelength converting light-emitting devices and methods of making the same
CN103022288B (zh) * 2011-09-27 2017-02-01 比亚迪股份有限公司 一种发光二极管及其制造方法
JP2013175635A (ja) * 2012-02-27 2013-09-05 Stanley Electric Co Ltd 半導体発光素子、およびその製造方法
CN103794703B (zh) * 2012-11-02 2017-04-19 展晶科技(深圳)有限公司 发光二极管及其制造方法
KR20140094752A (ko) 2013-01-22 2014-07-31 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363342A (ja) 2003-06-05 2004-12-24 Nichia Chem Ind Ltd 半導体発光素子およびその製造方法
JP2006324667A (ja) * 2005-05-17 2006-11-30 Lg Electronics Inc 発光素子パッケージ及びその製造方法
JP2007306038A (ja) 2007-08-27 2007-11-22 Matsushita Electric Works Ltd プリント配線板の配線パターン絶縁方法並びにその方法で配線パターンが絶縁されたプリント配線板を備える火災感知器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040111701A (ko) * 1996-06-26 2004-12-31 지멘스 악티엔게젤샤프트 발광 변환 소자를 포함하는 발광 반도체 소자
JP2001111109A (ja) * 1999-10-07 2001-04-20 Sharp Corp 窒化ガリウム系化合物半導体発光素子
JP4507636B2 (ja) * 2003-03-27 2010-07-21 日亜化学工業株式会社 半導体発光素子
US7372198B2 (en) * 2004-09-23 2008-05-13 Cree, Inc. Semiconductor light emitting devices including patternable films comprising transparent silicone and phosphor
TWI291244B (en) * 2005-07-07 2007-12-11 Formosa Epitaxy Inc Light emitting diode and light emitting diode package
CN1897313A (zh) * 2005-07-12 2007-01-17 璨圆光电股份有限公司 发光二极管及其封装结构
KR100983836B1 (ko) * 2005-09-20 2010-09-27 파나소닉 전공 주식회사 Ｌｅｄ조명 기구
JP2007235103A (ja) * 2006-01-31 2007-09-13 Sanyo Electric Co Ltd 半導体発光装置
KR100723233B1 (ko) * 2006-03-31 2007-05-29 삼성전기주식회사 백색 발광 소자
DE102006024165A1 (de) * 2006-05-23 2007-11-29 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Optoelektronischer Halbleiterchip mit einem Wellenlängenkonversionsstoff sowie optoelektronisches Halbleiterbauelement mit einem solchen Halbleiterchip und Verfahren zur Herstellung des optoelektronischen Halbleiterchips
DE102007025092A1 (de) * 2007-05-30 2008-12-04 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip
KR20090002835A (ko) * 2007-07-04 2009-01-09 엘지전자 주식회사 질화물계 발광 소자 및 그 제조방법
JP5199623B2 (ja) * 2007-08-28 2013-05-15 パナソニック株式会社 発光装置
US8916890B2 (en) * 2008-03-19 2014-12-23 Cree, Inc. Light emitting diodes with light filters
US8637883B2 (en) * 2008-03-19 2014-01-28 Cree, Inc. Low index spacer layer in LED devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363342A (ja) 2003-06-05 2004-12-24 Nichia Chem Ind Ltd 半導体発光素子およびその製造方法
JP2006324667A (ja) * 2005-05-17 2006-11-30 Lg Electronics Inc 発光素子パッケージ及びその製造方法
JP2007306038A (ja) 2007-08-27 2007-11-22 Matsushita Electric Works Ltd プリント配線板の配線パターン絶縁方法並びにその方法で配線パターンが絶縁されたプリント配線板を備える火災感知器

Also Published As

Publication number Publication date
EP2315279A2 (en) 2011-04-27
CN102044623B (zh) 2015-12-09
JP5566850B2 (ja) 2014-08-06
JP2011091401A (ja) 2011-05-06
US8368300B2 (en) 2013-02-05
EP2315279B1 (en) 2017-12-06
US20110156579A1 (en) 2011-06-30
CN102044623A (zh) 2011-05-04
EP2315279A3 (en) 2013-10-16

Similar Documents

Publication Publication Date Title
JP5443465B2 (ja) 発光素子、発光素子の製造方法、及び発光素子パッケージ
KR101081062B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
EP2355190B1 (en) Passivated light emitting device
EP2249405B1 (en) Method of manufacturing a light emitting device
EP2434545A1 (en) Light emitting device
US9276175B2 (en) Light emitting device, light emitting device package
US8686456B2 (en) Light emitting device, light emitting device package, and light unit
JP2011166140A (ja) 発光素子パッケージ及び照明システム
KR100993045B1 (ko) 발광소자 칩 및 발광소자 패키지
KR20120048413A (ko) 발광 소자 및 발광 소자 패키지
KR101007145B1 (ko) 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법
KR101973608B1 (ko) 발광소자
KR20130007314A (ko) 발광소자
TWI497768B (zh) 發光裝置晶片及發光裝置晶片封裝件
KR102249648B1 (ko) 적색 발광소자 및 조명시스템
KR101856213B1 (ko) 발광소자 및 그 제조방법
KR101871498B1 (ko) 발광소자
KR101829798B1 (ko) 발광소자
KR20120015882A (ko) 발광소자 패키지
KR20130005589A (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법
KR20130027879A (ko) 발광소자
KR20110094995A (ko) 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템
KR20120003776A (ko) 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131007

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161006

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181010

Year of fee payment: 9