JP2013504185A - 放射出口面を有する少なくとも１つの第１の半導体ボディと絶縁層とを備えたオプトエレクトロニクスモジュールおよびその製造方法 - Google Patents

放射出口面を有する少なくとも１つの第１の半導体ボディと絶縁層とを備えたオプトエレクトロニクスモジュールおよびその製造方法 Download PDF

Info

Publication number
JP2013504185A
JP2013504185A JP2012527198A JP2012527198A JP2013504185A JP 2013504185 A JP2013504185 A JP 2013504185A JP 2012527198 A JP2012527198 A JP 2012527198A JP 2012527198 A JP2012527198 A JP 2012527198A JP 2013504185 A JP2013504185 A JP 2013504185A
Authority
JP
Japan
Prior art keywords
semiconductor body
insulating material
insulating layer
semiconductor
optoelectronic module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012527198A
Other languages
English (en)
Other versions
JP2013504185A5 (ja
Inventor
カール ヴァイドナー
ラルフ ワース
アクセル カルテンバッハー
ワルター ヴェグレイター
ベルント バッハマン
オリバー ヴィッツ
ジャン マルフェルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2013504185A publication Critical patent/JP2013504185A/ja
Publication of JP2013504185A5 publication Critical patent/JP2013504185A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本発明は、放射出口面（２ａ）を有する第１の半導体ボディ（２）、を備えたオプトエレクトロニクスモジュールであって、放射出口面に電気接続領域（２１，２２）が配置されている、オプトエレクトロニクスモジュール、に関する。第１の半導体ボディ（２）は、放射出口面（２ａ）とは反対に位置する面がキャリア（１）側であるように配置されている。キャリア（１）上、第１の半導体ボディ（２）の横隣に、絶縁材料（３）が配置されている。この絶縁材料はフィレットを形成しており、半導体ボディ（２）に密着状に隣接している。第１の半導体ボディ（２）および絶縁材料（３）の上に、少なくとも部分的に絶縁層（４）が配置されている。第１の半導体ボディ（２）を平面的に接触接続するための平面状導電性構造が、絶縁層上に配置されている。平面状導電性構造は、電気接続領域（２１，２２）に導電接続されている。本発明は、さらに、このようなオプトエレクトロニクスモジュールの製造方法に関する。

Description

本特許出願は、独国特許出願公開第１０２００９０３９８９１．０号明細書の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。
本発明は、放射出口面を有する少なくとも１つの第１の半導体ボディと、１層の絶縁層と、半導体ボディを平面的に接触接続する（planar contacting）ための１つの平面状導電性構造（planar conductive structure）と、を備えたオプトエレクトロニクスモジュール、に関する。さらに、本発明は、オプトエレクトロニクスモジュールを製造する方法に関する。
平面的に接触接続された半導体ボディを有する部品は、例えば特許文献１から公知である。この部品は、特に、基板と、基板上に配置されているオプトエレクトロニクス半導体ボディと、絶縁層とを備えており、絶縁層は、基板およびオプトエレクトロニクス半導体ボディの上に延在している。オプトエレクトロニクス半導体ボディを接触接続するための、メタライゼーションの形での平面状の導電性構造が、絶縁層上に、半導体ボディの接触点および基板の導体トラックまで延在している。
従来の平面的な接触接続法においては、一般的に、絶縁層が半導体ボディの側面に近接して配置されており、これにより半導体ボディの側面において絶縁層が急傾斜の側部を形成しており、製造工程時における露出工程が難しい。さらに、半導体ボディの側面、絶縁層の下に空隙が生じることがあり、これによって部品の信頼性が損なわれることがあり、これは不利である。
独国特許出願公開第１０３５３６７９号明細書
本発明の目的は、改良されたオプトエレクトロニクスモジュールであって、特に、構造高さが小さく、それと同時に信頼性が高く、さらには単純な製造方法を特徴とする、オプトエレクトロニクスモジュール、を提供することである。
これらの目的は、請求項１の特徴を有するオプトエレクトロニクスモジュールと、請求項１０の特徴を有する、その製造方法とによって、達成される。本モジュールおよびその製造方法の有利な実施形態および好ましいさらなる発展形態は、従属請求項の主題である。
本発明によると、放射出口面を有する少なくとも１つの第１の半導体ボディ、を備えたオプトエレクトロニクスモジュール、が提供される。放射出口面に少なくとも１つの電気接続領域が配置されており、第１の半導体ボディは、放射出口面とは反対側の面がキャリア上に位置するように配置されている。キャリアの上、第１の半導体ボディの横隣に、絶縁材料が配置されており、この絶縁材料はフィレット（fillet）を形成しており、半導体ボディに密着状に隣接している。第１の半導体ボディおよび絶縁材料の上に、少なくとも部分的に絶縁層が配置されており、第１の半導体ボディを平面的に接触接続するための少なくとも１つの平面状導電性構造が、絶縁層上に配置されており、この導電性構造は、第１の半導体ボディの電気接続領域に導電接続されている。
半導体ボディを平面的に接触接続することによって、モジュールの構造高さが特に小さくなり、これは有利である。したがって、導電性構造を半導体ボディの近くに配置することのできるコンパクトなモジュールを提供することができ、これは有利である。
絶縁材料（半導体ボディの側面に配置されており、側面に直接隣接している）は、絶縁層とキャリアとの間に空隙が生じることを防止し、したがってモジュールの信頼性が高まり、これは有利である。
さらに、絶縁材料によって、特に半導体ボディの側面における絶縁層の急傾斜の側部を防止することができる。絶縁層の側部が急傾斜であると、例えば、モジュールの製造時における露出工程がより難しくなり、これによりモジュールの信頼性が損なわれることがあり、これは不利である。絶縁層の急傾斜の側部が生じないように、特に、絶縁層とキャリアとの間、半導体ボディの側面に絶縁材料が配置されていることによって、製造が単純になり、モジュールの信頼性を高めることができる。
絶縁材料は、特に、第１の半導体ボディの横隣にフィレットを形成している。絶縁材料は、特に、フィレット状として半導体ボディに密着状態に配置されており、これにより、第１の半導体ボディの横隣の領域における、絶縁材料とキャリアとの間の空隙を防止することができる。絶縁層は、絶縁材料と絶縁層との間に空隙が形成されないように、絶縁材料上に直接配置されていることが好ましい。このようにすることで、モジュールの信頼性を改善することができ、これは有利である。
したがって、本オプトエレクトロニクスモジュールは、２つの個別の絶縁要素を備えており、これらの絶縁要素は第１の半導体ボディを少なくとも部分的に囲んでいる。絶縁材料は、特に、第１の半導体ボディの横隣に配置されている。絶縁層は、絶縁材料上に配置されており、さらに半導体ボディに直接載っていることが好ましい。
このようにすることで、半導体ボディの、品質上重要な側面を、特に電気的に絶縁することができる。２要素の絶縁構造によって（すなわち絶縁層および絶縁材料によって）「クロストーク」を防止することができ、これは好ましい。
本発明によるモジュールでは、モジュール内に空隙もしくは空洞またはその両方が生じる危険性が大幅に減少する。さらには以下の利点が達成される。
− 絶縁層の露出工程が単純化されることによって、工程時間およびしたがって工程コストが節約される。
− 半導体ボディの間の空間および半導体ボディの側面の空間が絶縁材料によって防止されるため、表面形状（topography）が平坦になり露出工程の品質が向上することによって、歩留りが高い。
− 輪郭や表面形状が鋭い角度を有することに起因する信頼性の問題が防止される。
− 半導体ボディの側部領域の３次元構造を形成することができる。
− 半導体ボディの側面領域でも半導体ボディの絶縁レベルが高い。
− 例えば周囲条件の影響（過酷な環境）に対して保護される。
半導体ボディは、好ましくは半導体チップであり、特に好ましくは発光ダイオード（ＬＥＤ）またはレーザダイオードである。半導体ボディは、特に好ましくは薄膜半導体ボディである。薄膜半導体ボディとは、特に、その製造中に成長基板が除去された半導体ボディである。
半導体ボディは、放射を放出する活性層を備えていることが好ましい。活性層は、放射を生成するためのｐｎ接合、ダブルヘテロ構造、単一量子井戸構造（ＳＱＷ）、または多重量子井戸構造（ＭＱＷ）を備えていることが好ましい。半導体ボディは、窒化物化合物半導体、リン化物化合物半導体、またはヒ化物化合物半導体をベースとしていることが好ましい。
本モジュールの好ましい構造形態においては、少なくとも１つの第２の半導体ボディが、キャリア上、第１の半導体ボディの横に配置されている。絶縁材料は、半導体ボディの間の領域において半導体ボディに密着状に隣接している。第１の半導体ボディおよび第２の半導体ボディの外面に隣接している絶縁材料は、それぞれフィレットを形成しており、半導体ボディに密着状に隣接している。
したがって、本モジュールは、「シングルチップ技術」または「マルチチップアレイ技術」のいずれを使用しても製造することができる。絶縁材料および絶縁層によって形成される２要素絶縁では、特に、複数の異なる半導体ボディの異なる厚さと、半導体ボディの間の異なる間隔が吸収される。例えば、キャリア上に複数の半導体ボディを配置することができ、これらの半導体ボディは、放出する放射の波長が異なっており、したがって異なる色を放出する。このようにすることで、本モジュールには、用途に応じて複数の異なる半導体ボディを装備することができる。特に、用途に合わせた柔軟なモジュールが可能であり、これは有利である。
本オプトエレクトロニクスモジュールのさらなる好ましい構造形態においては、第１の半導体ボディと第２の半導体ボディとの間に、複数のさらなる半導体ボディが配置されており、絶縁材料が、隣り合う半導体ボディの間の領域それぞれにおいて半導体ボディに密着状に隣接している。
このようにすることで、モジュールにおける空隙および空洞を回避することができ、したがってモジュールの信頼性が高まり、これは有利である。半導体ボディの絶縁のための２要素構造によって、厚さ、サイズ、間隔のうちの少なくとも１つが異なる半導体ボディを、特に有利かつ容易に組み合わせることができ、同時に、モジュールの信頼性が損なわれず、複雑なプロセス最適化ステップが必要なく、したがって工程時間および工程コストが最小になり、これは有利である。
本オプトエレクトロニクスモジュールのさらなる好ましい構造形態においては、絶縁材料もしくは絶縁層またはその両方は、半導体ボディによって放出される放射、またはそれぞれの半導体ボディによって放出される放射に対して透過性である。このようにすることで、１つまたは複数の半導体ボディによって放出される放射を、大きな光学的損失が生じることなく絶縁層および絶縁材料によって取り出すことができる。
本オプトエレクトロニクスモジュールのさらなる好ましい構造形態においては、絶縁材料もしくは絶縁層またはその両方は、変換材料を含んでいる。絶縁層もしくは絶縁材料またはその両方における変換材料は、１つまたは複数の半導体ボディによって放出される放射の少なくとも一部分を吸収し、別の波長域の二次放射を再放出することが好ましい。このようにすることで、本モジュールは、１つまたは複数の半導体ボディによって放出される放射と、変換材料の二次放射とを含んでいる混合放射を放出する。このようにして、例えば、白色位置（white colour location）にある混合放射を放出するモジュールを製造することができ、これは好ましい。
あるいは、（例えばプレートの形での）変換材料を、１つまたは複数の半導体ボディ上、特に、それぞれの放射出口面に配置することができる。このような変換プレートは、例えば、それぞれの半導体ボディの放射出口面に接着剤によって接合する、またはスクリーン印刷工程によって塗布することができる。
この場合、半導体ボディの放射出口面には、絶縁材料および絶縁層が存在しないようにすることができる。あるいは、絶縁層が透過性である場合、放射出口面を絶縁層によって覆うことができる。
本モジュールの好ましい構造形態においては、絶縁材料は、耐紫外線性である。絶縁材料は、ポリマー材料を含んでいることが好ましい。絶縁層もポリマー材料を含んでいることが特に好ましい。絶縁材料は、例えばシリコーンを含んでいることができ、絶縁層は、シリコーン膜（シリコーン箔とも称する）とすることができる。
本モジュールの特に好ましい構造形態においては、絶縁層は多機能膜であり、この膜は、周囲条件の影響に対する保護、紫外線保護、水の吸収に対する保護、劣化に対する保護、温度の影響に対する保護、割れに対する保護、から選択される少なくとも１つのさらなる機能を提供する。多機能膜は、当業者には「ハイブリッド膜」または「積層（multilayer）」としても公知である。
このようにすることで、モジュールの複数の要件を満たすことができ、これは有利である。この場合、絶縁層は、特に、（１つまたは複数の）半導体ボディを絶縁するのみならず、例えば、キャリア上の半導体ボディを保護する機能をさらに果たす目的で、設けられている。
第１の半導体ボディまたは複数の半導体ボディを平面的に接触接続するため、少なくとも１つの平面状導電性構造が絶縁層上に配置されている。１つまたは複数の平面状導電性構造は、例えば金属構造の形をとる。平面状導電性構造、特に、半導体ボディの平面的な接触接続は、当業者には例えば特許文献１から公知であり、したがって、ここではこれ以上詳しく説明しない。
キャリア上に複数の半導体ボディが配置されている場合、平面状導電性構造によって半導体ボディそれぞれをまとめて導電接続することができる。この場合も、平面状導電性構造は絶縁層上に配置されており、したがってそれぞれが絶縁層によって半導体ボディから電気的に絶縁されていることが好ましい。
平面状導電性構造それぞれは、特に、半導体ボディの電気接続領域に導電接続されている。これを目的として、絶縁層は、半導体ボディの電気接続領域それぞれにおいて開口部を備えており、平面状導電性構造がこの開口部それぞれの中に延在している。
本発明による、オプトエレクトロニクスモジュールの製造方法は、特に以下のステップを含んでいる。
ａ）第１の半導体ボディを、放射出口面とは反対側の面がキャリア上に位置するように配置するステップと、
ｂ）キャリア上、第１の半導体ボディの横隣に絶縁材料を配設するステップであって、絶縁材料がフィレットの形をとり、半導体ボディに密着状に形成されるように行われる、ステップと、
ｃ）次いで、半導体ボディおよび絶縁材料上に部分的に絶縁層を形成するステップと、
ｄ）次いで、第１の半導体ボディを電気的に接触接続するための少なくとも１つの平面状導電性構造を、絶縁層上に形成するステップ
半導体ボディ上に絶縁層を形成する前に、キャリア上、半導体ボディの横隣に、絶縁材料を配設する。この場合、絶縁材料は、フィレットを形成して半導体ボディに密着状に隣接するように、配設する。次いで、絶縁材料に絶縁層を形成する。したがって、絶縁材料は、絶縁層のための傾斜部（ramp）を形成する。半導体ボディが２つの要素（具体的には、絶縁材料および絶縁層）によって電気的に絶縁される結果として、空隙および急傾斜の側部を有利に防止することができ、これによってモジュールの信頼性が高まり、これは有利である。
特に、絶縁材料は、モジュールの個別の要素である。絶縁材料は、絶縁層を形成する工程とは別の方法ステップにおいて配設することが好ましい。
キャリア上の半導体ボディを電気的に絶縁するため、特に、２段階の工程を行う。最初のステップにおいて、絶縁材料を、例えばスクリーン印刷法またはステンシル印刷法によって、塗布する。２番目のステップにおいて、絶縁層を、例えばラミネート工程、スクリーン印刷工程またはステンシル印刷工程、ディスペンシング（dispensing）または噴射（jetting）工程によって、形成する。
本方法の好ましい形態においては、方法ステップａ）において、キャリア上、第１の半導体ボディの横に、少なくとも１つの第２の半導体ボディを配置し、方法ステップｂ）において、これら半導体ボディの間の領域に、絶縁材料を半導体ボディに密着状に形成し、第１の半導体ボディおよび第２の半導体ボディの外面に隣接する絶縁材料を、フィレットとして、半導体ボディに密着状に形成する。
好ましくは、方法ステップａ）において、第１の半導体ボディと第２の半導体ボディとの間に複数のさらなる半導体ボディを配置し、隣り合う半導体ボディの間の領域それぞれに、絶縁材料を半導体ボディに密着状に形成する。
半導体ボディを絶縁するために２段階の工程を使用することで、厚さ、サイズ、および間隔の異なる複数の半導体ボディを、複雑なプロセス最適化を必要とすることなく、１つのキャリア上に容易に組み合わせてモジュールを形成することが可能であり、これは有利である。特に、空隙または空洞が生じる危険性を大幅に低減することができる。
（１つまたは複数の）半導体ボディおよび絶縁材料上に絶縁層を形成した後、少なくとも１つの平面状導電性構造を、例えば金属構造の形で形成する。
以下では、例示的な実施形態について図１〜図３を参照しながら説明する。本オプトエレクトロニクスモジュールおよびその製造方法のさらなる特徴、利点、好ましい構造形態、および都合のよい態様は、以下の説明から明らかになるであろう。
本発明によるモジュールの例示的な実施形態の概略断面図である。 製造工程における、本発明によるモジュールの例示的な実施形態の概略断面図である。 製造工程における、本発明によるモジュールの例示的な実施形態の概略断面図である。 従来技術によるモジュールの例示的な実施形態の概略断面図である。 従来技術によるモジュールの例示的な実施形態の概略断面図である。
同じ構成要素または同じ機能の構成要素は、同じ参照数字によって表してある。図示した要素、および要素間のサイズの比率は、正しい縮尺ではないものとみなされたい。
図１は、キャリア１と、キャリア１の上に配置されている複数の半導体ボディ２とを備えているオプトエレクトロニクスモジュールを示している。半導体ボディ２それぞれは、電磁放射を生成する放射放出活性層を備えている。例えば、半導体ボディ２それぞれは半導体チップであり、好ましくは発光ダイオード（ＬＥＤ）またはレーザダイオードである。
半導体ボディ２それぞれは、キャリア１の側の面に、接触面を備えている。特に、半導体ボディ２それぞれは、導体トラック（例えばキャリア１の上に配置されている）に接触面を介して導電的に接触している、またはキャリア１（この場合には導電性材料を備えている）に導電的に接触している。
半導体ボディ２それぞれの、キャリア１とは反対側の面には、放射出口面２ａが配置されている。放射出口面２ａは、活性層によって放出される放射の大部分をそれぞれの半導体ボディ２から取り出すことが好ましい。
半導体ボディ２それぞれの放射出口面２ａには電気接続領域２１，２２が配置されている。特に、電気接続領域２１，２２それぞれは、放射出口面２ａの側方領域に配置されており、したがって、電気接続領域２１，２２は、半導体ボディ２によって放出される放射に対して透過性である必要がない。
電気接続領域２１，２２は、放射出口面２ａ上で互いに結合されていることが好ましい。例えば、電気接続領域２１，２２は、放射出口面２ａに枠状に（例えば方形形状に）配置されており、したがって、半導体ボディの動作時に電流拡散が生じる。
個々の半導体ボディ２それぞれの横隣に、絶縁材料３が配置されている。特に、絶縁材料３は、隣り合う半導体ボディ２の間に配置されており、これらの領域において個々の半導体ボディ２に密着状に隣接している。外側の半導体ボディ２の外面に隣接する絶縁材料３は、フィレットを形成しており、同様に、外側の半導体ボディ２に密着状に配置されている。特に、絶縁材料３は、これらの外側領域において傾斜部を形成していることが好ましい。
したがって、個々の半導体ボディ２の間の領域は、絶縁材料３によって平坦になっている。特に、半導体ボディ２の間の領域における絶縁材料３の高さは、それぞれの半導体ボディ２の高さに一致している。同様に、半導体ボディ２の外面におけるフィレットの形での絶縁材料３の最大高さは、それぞれの半導体ボディ２の高さに一致していることが好ましい。
半導体ボディ２の上（特に放射出口面２ａ）と絶縁材料３の上とに、絶縁層４が配置されている。さらに、絶縁層４は、キャリア１の上、それぞれの半導体ボディ２または絶縁材料３を囲む領域にも配置されている。
図１の例示的な実施形態においては、本発明によるモジュールは、複数の半導体ボディ２を備えている。あるいは、本モジュールは、キャリア１の上に配置されている１つの半導体ボディ２を備えているのみとすることができる。後者の場合、絶縁材料３は、半導体ボディ２のすべての側面におけるフィレットとして構成されており、フィレット状の絶縁材料３の上に絶縁層４が延在している。
半導体ボディ２によって放出される放射を放射出口面２ａにおいてモジュールから取り出すことができるように、絶縁層４は、半導体ボディ２によって放出される放射に対して透過性である、または放射の少なくとも一部分に対して透過性であることが好ましい。
あるいは、絶縁材料３もしくは絶縁層４またはその両方が、変換材料を含んでいることができる。変換材料は、それぞれの半導体ボディ２によって放出される放射の少なくとも一部分を吸収して二次放射を再放出し、二次放射は、半導体ボディ２によって放出される放射の波長域とは異なる波長域を示すことが好ましい。これによって、個々の半導体ボディ２によって放出される放射と二次放射とを含んでいる混合放射を備えたモジュールが可能となり、これは有利である。例えば、白色光を放出するモジュールを達成することができる。
絶縁材料３は、耐紫外線性であることが好ましい。絶縁材料３もしくは絶縁層４またはその両方は、ポリマー材料を含んでいることが特に好ましい。
絶縁層４は、多機能膜であることが好ましく、さらなる機能として、周囲条件の影響に対する保護、紫外線保護、水の吸収に対する保護、劣化に対する保護、温度の影響に対する保護、割れに対する保護、から選択される少なくとも１つを提供する。
図１の例示的な実施形態においては、絶縁層４は、電気接続領域２１，２２の部分を除いて半導体ボディ２の放射出口面２ａを完全に覆っている。しかしながら、これに代えて、放射出口面２ａそれぞれの少なくとも放射出口領域に絶縁層４が存在しないようにすることができる。放射出口面２ａが露出している場合、例えば、変換材料（例：変換プレート）を放射出口面２ａに配置することができる。あるいは、半導体ボディ２の露出した放射出口面２ａに、スクリーン印刷によって変換材料を塗布することができる。
絶縁層４の上には、半導体ボディ２を平面的に接触接続するための少なくとも１つの平面状導電性構造が配置されており、半導体ボディ２の電気接続領域２１，２２に導電接続されている（図示していない）。したがって、半導体ボディ２は、キャリア１の側の面における半導体ボディ２の接触面と、電気接続領域２１，２２とによって、平面状導電性構造を介して導電的に接触接続されていることが好ましい。
個々の半導体ボディ２の電気的絶縁は、図１の例示的な実施形態においては、２要素構造において、具体的には絶縁材料３および絶縁層４によって行われ、これにより、従来の方式において発生する欠点を回避することができ、これは有利である。
図４Ａおよび図４Ｂは、従来の方式において発生する欠点を示している。図１に示した例とは異なり、図４Ａおよび図４Ｂでは、半導体ボディの間、半導体ボディ２の側面領域に絶縁材料が配置されていない。
特に、図４Ａに示したように、絶縁層４は、半導体ボディ２の側面に近接して配置されている。結果として、半導体ボディ２の側面領域に絶縁層４の急傾斜の側部５ａが形成されている。これら急傾斜の側部５ａは、特に、以降のフォト法（従来では製造工程において使用される）における露出の問題につながる。これによってモジュールの信頼性が損なわれ、これは不利である。
図４Ｂは、従来のさらなるモジュールを示している。この場合、絶縁層４とキャリア１との間に空隙５ｂが形成されている。しかしながら、絶縁層４とキャリア１との間に生じうるこれらの空隙は、モジュールの信頼性を損ねることがあり、これは不利である。
本発明による、２要素構造による電気絶縁の結果として、このような欠点（モジュールの信頼性を低下させうる）を回避することができ、これは有利である。
図２Ａ〜図２Ｃおよび図３Ａ〜図３Ｃは、それぞれ、製造工程におけるモジュールを示している。図２Ａおよび図３Ａにおいては、半導体ボディ２それぞれを、放射出口面２ａとは反対側の面がキャリア１の上に位置するように配置する。半導体ボディ２は、例えば接着剤層またははんだによって、キャリア１の上に取り付ける。
次いで、図２Ｂおよび図３Ｂに示したように、絶縁材料３を、キャリア１の上、半導体ボディの横隣に配置する。特に、絶縁材料３が半導体ボディ２に密着状に隣接するように、絶縁材料３それぞれを隣り合う半導体ボディ２の間に配置する。したがって、絶縁材料３は、半導体ボディ２の間の領域を満たしている。
外側の半導体ボディ２の外面に対しては、フィレットを形成するように絶縁材料を配置する。さらに、これらの領域においても、絶縁材料３を半導体ボディ２に密着状に配置する。これらの領域においては、絶縁材料３は、例えば傾斜部を形成している。半導体ボディ２と、キャリアと、絶縁材料３との間の領域における空隙が防止され、これは有利である。
次いで、図２Ｃおよび図３Ｃに示したように、半導体ボディ２および絶縁材料３の上に、少なくとも部分的に絶縁層４を配置する。図２Ｃの例示的な実施形態においては、絶縁層４は、放射出口面２ａの一部分のみに配置されており、したがって、放射出口面の少なくとも放射出口には絶縁層４が存在していない。したがって、半導体ボディ２の放射出口面２ａそれぞれは、例えば、後から形成される変換材料（例えば変換プレート）を備えていることができる。
図３Ｃに示した例示的な実施形態における絶縁層４は、図２Ｃに示した例示的な実施形態とは異なり、半導体ボディ２の放射出口面２ａ全体に配置されている。図３Ｃの例示的な実施形態においては、絶縁層４は、特に、一体構造であり、半導体ボディ２、絶縁材料３、およびキャリア１を完全に覆っている。この場合、絶縁層４は、半導体ボディ２によって放出される放射に対して透過性である、または、絶縁層４に変換材料が配置されている。
図２および図３に説明したように、このようなモジュールを製造する工程において、特に、半導体ボディ２を絶縁する目的に、２段階の工程を使用する。最初のステップにおいて、絶縁材料３をキャリア１に配設する。次いで、半導体ボディ２および絶縁材料３に絶縁層４を形成する。
絶縁材料３は、例えばスクリーン印刷法またはステンシル印刷法によってキャリア１に塗布する。絶縁層４は膜であり、積層されていることが好ましい。あるいは、半導体ボディ２、絶縁材料３、およびキャリア１に、スクリーン印刷法またはステンシル印刷法によって、もしくはディスペンシングまたは噴射工程によって、形成することができる。
半導体ボディ２を絶縁する目的に２段階工程を使用することによって、厚さ、サイズ、および間隔の異なる半導体ボディを、複雑なプロセス最適化法を必要とすることなく組み合わせることができ、これは有利である。特に、絶縁層４とキャリア１との間に空隙または空洞が生じる危険性を大幅に低減することができる。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。

Claims (15)

  1. 放射出口面（２ａ）を有する少なくとも１つの第１の半導体ボディ（２）、を備えたオプトエレクトロニクスモジュールであって、前記放射出口面に少なくとも１つの電気接続領域（２１，２２）が配置されており、
    − 前記第１の半導体ボディ（２）が、前記放射出口面（２ａ）とは反対側の面がキャリア（１）上に位置するように配置されており、
    − 前記キャリア（１）上、前記第１の半導体ボディ（２）の横隣に、絶縁材料（３）が配置されており、前記絶縁材料が、フィレットを形成しており、前記半導体ボディ（２）に密着状に隣接しており、
    − 前記第１の半導体ボディ（２）および前記絶縁材料（３）の上に、少なくとも部分的に絶縁層（４）が配置されており、
    − 前記第１の半導体ボディ（２）を平面的に接触接続するための少なくとも１つの平面状導電性構造が、前記絶縁層（４）上に配置されており、前記導電性構造が、前記第１の半導体ボディ（２）の前記電気接続領域（２１，２２）に導電接続されている、
    オプトエレクトロニクスモジュール。
  2. − 少なくとも１つの第２の半導体ボディ（２）が、前記キャリア（１）上、前記第１の半導体ボディ（２）の横に配置されており、
    − 前記絶縁材料（３）が、前記半導体ボディ（２）の間の領域において前記半導体ボディ（２）に密着状に隣接しており、
    − 前記第１の半導体ボディ（２）および前記第２の半導体ボディ（２）の外面に隣接している前記絶縁材料（３）が、それぞれフィレットを形成しており、前記半導体ボディ（２）に密着状に隣接している、
    請求項１に記載のオプトエレクトロニクスモジュール。
  3. − 前記第１の半導体ボディ（２）と前記第２の半導体ボディ（２）との間に、複数のさらなる半導体ボディ（２）が配置されており、
    − 前記絶縁材料（３）が、隣り合う半導体ボディ（２）の間の領域それぞれにおいて前記半導体ボディ（２）に密着状に隣接している、
    請求項２に記載のオプトエレクトロニクスモジュール。
  4. 前記絶縁材料（３）もしくは前記絶縁層（４）またはその両方が変換材料を含んでいる、
    請求項１から請求項３のいずれかに記載のオプトエレクトロニクスモジュール。
  5. 前記絶縁材料（３）もしくは前記絶縁層（４）またはその両方が透過性である、
    請求項１から請求項４のいずれかに記載のオプトエレクトロニクスモジュール。
  6. 前記絶縁材料（３）が耐紫外線性である、
    請求項１から請求項５のいずれかに記載のオプトエレクトロニクスモジュール。
  7. 前記絶縁材料（３）もしくは前記絶縁層（４）またはその両方がポリマー材料を含んでいる、
    請求項１から請求項６のいずれかに記載のオプトエレクトロニクスモジュール。
  8. 前記放射出口面（２ａ）のうち少なくとも放射出口領域に前記絶縁層（４）が存在しない、
    請求項１から請求項７のいずれかに記載のオプトエレクトロニクスモジュール。
  9. 前記絶縁層（４）が、多機能膜であり、
    周囲条件の影響に対する保護、紫外線保護、水の吸収に対する保護、劣化に対する保護、温度の影響に対する保護、割れに対する保護、から選択される少なくとも１つのさらなる機能、を提供する、
    請求項１から請求項８のいずれかに記載のオプトエレクトロニクスモジュール。
  10. オプトエレクトロニクスモジュールの製造方法であって、
    Ａ）第１の半導体ボディ（２）を、放射出口面（２ａ）とは反対側の面がキャリア（１）上に位置するように配置するステップと、
    Ｂ）前記キャリア（１）上、前記第１の半導体ボディ（２）の横隣に絶縁材料（３）を配設するステップであって、前記絶縁材料（３）がフィレットの形をとり、前記半導体ボディ（２）に密着状に形成されるように行われる、前記ステップと、
    Ｃ）次いで、前記半導体ボディ（２）および前記絶縁材料（３）上に部分的に絶縁層（４）を形成するステップと、
    Ｄ）次いで、前記第１の半導体ボディ（２）を電気的に接触接続するための少なくとも１つの平面状導電性構造を、前記絶縁層（４）上に形成するステップと、
    を含んでいる、方法。
  11. − 方法ステップＡ）において、前記キャリア（１）上、前記第１の半導体ボディ（２）の横に、少なくとも１つの第２の半導体ボディ（２）を配置し、
    − 方法ステップＢ）において、前記半導体ボディ（２）の間の領域に、前記絶縁材料（３）を前記半導体ボディに密着状に形成し、前記第１の半導体ボディ（２）および前記第２の半導体ボディ（２）の外面に隣接する前記絶縁材料（３）を、フィレットとして、前記半導体ボディ（２）に密着状に形成する、
    請求項１０に記載の方法。
  12. 前記方法ステップＡ）において、前記第１の半導体ボディ（２）と前記第２の半導体ボディ（２）との間に複数のさらなる半導体ボディ（２）を配置し、隣り合う半導体ボディ（２）の間の領域それぞれに、前記絶縁材料（３）を前記半導体ボディ（２）に密着状に形成する、
    請求項１１に記載の方法。
  13. 前記方法ステップＢ）もしくは前記方法ステップＣ）またはその両方が、ステンシル印刷法またはスクリーン印刷法を含んでいる、
    請求項１０から請求項１２のいずれかに記載の方法。
  14. 前記方法ステップＣ）がラミネート工程を含んでいる、
    請求項１０から請求項１３のいずれかに記載の方法。
  15. 前記方法ステップＣ）がディスペンシング工程または噴射工程を含んでいる、
    請求項１０から請求項１３のいずれかに記載の方法。
JP2012527198A 2009-09-03 2010-08-06 放射出口面を有する少なくとも１つの第１の半導体ボディと絶縁層とを備えたオプトエレクトロニクスモジュールおよびその製造方法 Pending JP2013504185A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009039891.0 2009-09-03
DE102009039891A DE102009039891A1 (de) 2009-09-03 2009-09-03 Optoelektronisches Modul aufweisend zumindest einen ersten Halbleiterkörper mit einer Strahlungsaustrittsseite und einer Isolationsschicht und Verfahren zu dessen Herstellung
PCT/DE2010/000944 WO2011026456A1 (de) 2009-09-03 2010-08-06 Optoelektronisches modul aufweisend zumindest einen ersten halbleiterkörper mit einer strahlungsaustrittsseite und einer isolationsschicht und verfahren zu dessen herstellung

Publications (2)

Publication Number Publication Date
JP2013504185A true JP2013504185A (ja) 2013-02-04
JP2013504185A5 JP2013504185A5 (ja) 2013-06-13

Family

ID=43297012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012527198A Pending JP2013504185A (ja) 2009-09-03 2010-08-06 放射出口面を有する少なくとも１つの第１の半導体ボディと絶縁層とを備えたオプトエレクトロニクスモジュールおよびその製造方法

Country Status (7)

Country Link
US (1) US8847247B2 (ja)
EP (1) EP2474049B1 (ja)
JP (1) JP2013504185A (ja)
KR (1) KR20120079084A (ja)
CN (1) CN102484186B (ja)
DE (1) DE102009039891A1 (ja)
WO (1) WO2011026456A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013224600A1 (de) * 2013-11-29 2015-06-03 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102018106685A1 (de) 2018-03-21 2019-09-26 Osram Opto Semiconductors Gmbh Halbleiterlaser und projektor
DE102020119511A1 (de) 2020-07-23 2022-01-27 Ic-Haus Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177431A (ja) * 1992-12-09 1994-06-24 Oki Electric Ind Co Ltd 発光素子アレイ及びこれを用いた光プリントヘッド
JPH06338634A (ja) * 1993-05-28 1994-12-06 Victor Co Of Japan Ltd 半導体発光素子アレイ
JPH10107316A (ja) * 1996-10-01 1998-04-24 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子
JPH1187778A (ja) * 1997-09-02 1999-03-30 Toshiba Corp 半導体発光素子、半導体発光装置およびその製造方法
JPH11150303A (ja) * 1997-11-14 1999-06-02 Sanyo Electric Co Ltd 発光部品
JP2002359402A (ja) * 2001-03-29 2002-12-13 Lumileds Lighting Us Llc 高抵抗性基層の上に形成されたモノリシック直列／並列ｌｅｄアレイ
JP2004195946A (ja) * 2002-12-20 2004-07-15 Kyocera Corp 光プリンタヘッド
JP2005047036A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 光プリンタヘッド
JP2005303295A (ja) * 2004-04-13 2005-10-27 Shogen Koden Kofun Yugenkoshi 密着層を有する発光ダイオードアレイ
US20060169993A1 (en) * 2005-02-03 2006-08-03 Zhaoyang Fan Micro-LED based high voltage AC/DC indicator lamp
JP2006324667A (ja) * 2005-05-17 2006-11-30 Lg Electronics Inc 発光素子パッケージ及びその製造方法
DE102008005497A1 (de) * 2008-01-22 2009-07-23 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements und eines Wafers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10353679A1 (de) * 2003-11-17 2005-06-02 Siemens Ag Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module
JP2007517378A (ja) * 2003-12-24 2007-06-28 松下電器産業株式会社 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
US7179670B2 (en) * 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
DE102005041099A1 (de) * 2005-08-30 2007-03-29 Osram Opto Semiconductors Gmbh LED-Chip mit Glasbeschichtung und planarer Aufbau- und Verbindungstechnik
DE102007021009A1 (de) * 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen
DE102007043001A1 (de) * 2007-09-10 2009-03-12 Siemens Ag Bandverfahren für elektronische Bauelemente, Module und LED-Anwendungen

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177431A (ja) * 1992-12-09 1994-06-24 Oki Electric Ind Co Ltd 発光素子アレイ及びこれを用いた光プリントヘッド
JPH06338634A (ja) * 1993-05-28 1994-12-06 Victor Co Of Japan Ltd 半導体発光素子アレイ
JPH10107316A (ja) * 1996-10-01 1998-04-24 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子
JPH1187778A (ja) * 1997-09-02 1999-03-30 Toshiba Corp 半導体発光素子、半導体発光装置およびその製造方法
JPH11150303A (ja) * 1997-11-14 1999-06-02 Sanyo Electric Co Ltd 発光部品
JP2002359402A (ja) * 2001-03-29 2002-12-13 Lumileds Lighting Us Llc 高抵抗性基層の上に形成されたモノリシック直列／並列ｌｅｄアレイ
JP2004195946A (ja) * 2002-12-20 2004-07-15 Kyocera Corp 光プリンタヘッド
JP2005047036A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 光プリンタヘッド
JP2005303295A (ja) * 2004-04-13 2005-10-27 Shogen Koden Kofun Yugenkoshi 密着層を有する発光ダイオードアレイ
US20060169993A1 (en) * 2005-02-03 2006-08-03 Zhaoyang Fan Micro-LED based high voltage AC/DC indicator lamp
JP2006324667A (ja) * 2005-05-17 2006-11-30 Lg Electronics Inc 発光素子パッケージ及びその製造方法
DE102008005497A1 (de) * 2008-01-22 2009-07-23 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements und eines Wafers

Also Published As

Publication number Publication date
US8847247B2 (en) 2014-09-30
DE102009039891A1 (de) 2011-03-10
CN102484186B (zh) 2014-12-31
CN102484186A (zh) 2012-05-30
US20120235176A1 (en) 2012-09-20
EP2474049A1 (de) 2012-07-11
EP2474049B1 (de) 2016-12-21
KR20120079084A (ko) 2012-07-11
WO2011026456A1 (de) 2011-03-10

Similar Documents

Publication Publication Date Title
JP6073428B2 (ja) オプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品
EP2919283B1 (en) Semiconductor light emitting device
TWI529970B (zh) 半導體發光裝置及其製造方法
JP5819414B2 (ja) 表面実装可能なオプトエレクトロニクス部品および表面実装可能なオプトエレクトロニクス部品の製造方法
JP6182050B2 (ja) 半導体発光装置
US8679872B2 (en) Light emitting device package and manufacturing method thereof
JP4678391B2 (ja) 照明装置
JP2010219562A (ja) 照明装置
JP2006245032A (ja) 発光装置およびｌｅｄランプ
US9780269B2 (en) Optoelectronic semiconductor component comprising an optoelectronic semiconductor chip being partly embedded in a shaped body serving as support and method for producing an optoelectronic semiconductor component comprising an optoelectronic semiconductor chip being partly embedded in a shaped body serving as support
JP2012503866A (ja) キャリア基板および複数の放射放出半導体部品を備えたオプトエレクトロニクスモジュール、およびその製造方法
US10008648B2 (en) Semiconductor light emitting device
US9831379B2 (en) Method of manufacturing light emitting device
JP6185415B2 (ja) 半導体発光装置
JP2018514950A (ja) 光電子部品を作成する方法、および表面実装可能な光電子部品
JP2007324275A (ja) 発光装置
KR20130062985A (ko) 복사 방출 소자 및 복사 방출 소자의 제조 방법
KR101291092B1 (ko) 반도체 소자 구조물을 제조하는 방법
JP2013504185A (ja) 放射出口面を有する少なくとも１つの第１の半導体ボディと絶縁層とを備えたオプトエレクトロニクスモジュールおよびその製造方法
US20210043609A1 (en) Light-emitting device and method for producing a plurality of light-emitting devices
KR101299563B1 (ko) 반도체 소자 구조물을 제조하는 방법
JP7206505B2 (ja) 発光装置及びその製造方法
KR101299562B1 (ko) 반도체 소자 구조물
KR101824589B1 (ko) 반도체 발광소자 구조물
KR20170030125A (ko) 반도체 발광소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140509

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150609