JP4529319B2 - Semiconductor chip and a method of manufacturing the same - Google Patents

Semiconductor chip and a method of manufacturing the same Download PDF

Info

Publication number
JP4529319B2
JP4529319B2 JP2001195072A JP2001195072A JP4529319B2 JP 4529319 B2 JP4529319 B2 JP 4529319B2 JP 2001195072 A JP2001195072 A JP 2001195072A JP 2001195072 A JP2001195072 A JP 2001195072A JP 4529319 B2 JP4529319 B2 JP 4529319B2
Authority
JP
Japan
Prior art keywords
resin
nitride semiconductor
electrode
light emitting
formed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2001195072A
Other languages
Japanese (ja)
Other versions
JP2003007929A (en
Inventor
和浩 永峰
Original Assignee
日亜化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日亜化学工業株式会社 filed Critical 日亜化学工業株式会社
Priority to JP2001195072A priority Critical patent/JP4529319B2/en
Publication of JP2003007929A publication Critical patent/JP2003007929A/en
Application granted granted Critical
Publication of JP4529319B2 publication Critical patent/JP4529319B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は樹脂封止された半導体チップとその製造方法に関する。 The present invention relates to a manufacturing method thereof and a resin encapsulated semiconductor chips.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
半導体チップは通常、ウエハ上に各素子を形成した後、ウエハを切断することにより製造され、実装された後、樹脂封止されて使用される。 The semiconductor chip is usually, after forming the elements on the wafer, is manufactured by cutting the wafer, after being mounted, is used in resin-sealed.
また、このウエハを切断する方法には、例えば、ダイヤモンドカッターなどでウエハ表面に傷をつけ、そこからへき開性を利用して割る方法(スクライブ方法)、例えば、金属円盤の表面にダイヤモンド砥粒を固着させたダイシングソーを用いてウエハを途中までカット(ハーフカット)して割る方法、又はダイシングソーを用いて最後までカット(フルカット)する方法等がある。 Further, a method of cutting the wafer, for example, scratch the wafer surface such as a diamond cutter, a method of dividing utilizing cleavability therefrom (scribing method), for example, diamond abrasive grains on the surface of a metal disc how to crack cut halfway wafer using anchored dicing saw was (half-cut), or there is a method to cut (full cut) to the end using a dicing saw.
【0003】 [0003]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
しかしながら、従来の半導体チップは実装時に素子を傷つけないように取り扱いを慎重にする必要があり、取り扱いが容易でなかった。 However, conventional semiconductor chips must be carefully handled so as not to damage the element during mounting, not easy to handle.
また、スクライブ方法を用いて製造工程では、半導体チップの隅が欠けるチッピングやクラックが発生する恐れがあり、それを避けるためにはダイヤモンドカッターの荷重やスクライブの深さ等のパラメーターの微妙な調整を必要とするという製造工程上の問題点があった。 In the production process using the scribing method, there is a possibility that chipping and cracks corners of the semiconductor chip lack occurs a subtle adjustment of parameters such as the depth of the load or scribing diamond cutter to avoid it there has been a problem in the manufacturing process that it requires.
特に高い硬度のウエハを用いた場合にはより慎重なパラメータの微調整を必要とし、これらの微調整は人間の感覚や経験に頼る所が大きく、切断工程の自動化が困難であるという問題点があった。 Particularly require fine adjustment and a more conservative parameters in the case of using the high hardness of the wafer, these fine adjustment of the place is greatly relying on human senses and experiences, a problem that automation is difficult cutting step is there were.
また、ダイシングソーを用いてサファイア基板をフルカットすることはできないという問題点があった。 There was also a sapphire substrate using a dicing saw is a problem that can not be fully cut.
【0004】 [0004]
そこで、本発明は、取り扱いが容易な半導体チップを提供することを第1の目的とする。 Accordingly, the present invention is a first object of the handle to provide easy semiconductor chip.
また、本発明は、チッピングやクラックの発生を容易に防止でき、容易に自動化することができる半導体チップの製造方法を提供することを第2の目的とする。 Further, the present invention is that the occurrence of chipping and cracking can be easily prevented, easily and the second object to provide a method for manufacturing a semiconductor chip can be automated.
【0005】 [0005]
【課題を解決するための手段】 In order to solve the problems]
以上の目的を達成するために、本発明に係る窒化物半導体発光素子は、基板上に、n電極が形成されたn型半導体層と、窒化物半導体からなる発光層と、p電極が形成されたp型半導体層と、を備え、上記n電極上及びp電極上にそれぞれバンプが形成されてなる窒化物半導体発光素子において、 To achieve the above object, the nitride semiconductor light emitting device according to the present invention, on a substrate, the n n-type electrode is formed the semiconductor layer, a light emitting layer made of a nitride semiconductor, p electrode is formed comprises a p-type semiconductor layer, and the nitride semiconductor light emitting device comprising bumps each formed on the n-electrode and on the p-electrode,
上記バンプの先端部分と基板の下面を除いて上記チップを実質的に覆うように蛍光体を含みかつ透光性を有する樹脂からなる樹脂封止体が形成され、かつ該樹脂封止体は上記基板に垂直な側面を有することを特徴とする。 Formed resin sealing body made of a resin having a containing Mikatsu translucent phosphor to substantially cover said chip except for the tip portion and the lower surface of the substrate of the bump, and the resin sealing body and having a perpendicular side surface on the substrate.
このように構成することにより、半導体層により発光された光と蛍光体により発光された光との混色により所望の発光色を実現できる。 With this configuration, a desired emission color can be achieved by mixing the light emitted by the light and the phosphor emitted by the semiconductor layer.
また、以上のように構成された本発明に係る窒化物半導体発光素子は、上記バンプの先端部分と基板の下面を除いて樹脂封止体が形成されているので、上記n型とp型半導体層及び各電極を保護することができるので、実装時における取り扱いを容易にできる。 The nitride semiconductor light emitting device according to the present invention configured as described above, since the resin sealing body except for the lower surface of the tip portion and the substrate of the bumps are formed, the n-type and p-type semiconductor it is possible to protect the layers and the electrodes, it can be handled in mounting easy. ここで、本明細書において上面とは、実装されたときの上下ではなく、窒化物半導体発光素子において半導体層及び電極層が形成された側の面をいい、下面とは半導体層が形成されている面とは逆の面をいう。 Here, the upper surface in this specification, rather than up and down when it is mounted, means the surface of the semiconductor layer and the side where the electrode layers are formed in the nitride semiconductor light emitting device, a semiconductor layer is formed between the lower surface and have surface refers to the opposite surface.
【0006】 [0006]
また、本発明の窒化物半導体発光素子において、上記n型半導体層は1又は2以上の窒化物半導体層を含み、上記p型半導体層は1又は2以上の窒化物半導体層を含んでいてもよい。 In the nitride semiconductor light-emitting device of the present invention, the n-type semiconductor layer comprises one or more of the nitride semiconductor layer, the p-type semiconductor layer also contain one or more nitride semiconductor layers good.
【0007】 [0007]
さらに、本発明の窒化物半導体発光素子において、上記樹脂封止体は、上記基板の下面の外側に該下面と実質的に同一平面上に位置する底面を有することが好ましく、これにより上記基板の側面の外側に比較的厚い樹脂封止体を形成することができるので、より効果的に上記n型とp型半導体層及び各電極を保護することができる。 Further, in the second aspect of the present invention, the resin sealing body preferably has a bottom surface located on the lower surface substantially flush with the outside of the lower surface of the substrate, thereby the substrate it is possible to form a relatively thick resin sealing body on the outside of the side surface, it can be protected more effectively the n-type and p-type semiconductor layer and the electrodes.
【0009】 [0009]
また、本発明の窒化物半導体発光素子において、上記樹脂封止体は、反射散乱粒子を含むようにしてもよく、このように構成すると特に基板の下面から光を放出するように実装した場合に、発光した光の取りだし効率を向上させることができる。 In the nitride semiconductor light-emitting device of the present invention, the resin sealing body may also include a reflective scattering particles, when mounted to emit light from the lower surface of the particular substrate With this configuration, the light emitting extraction efficiency of the light can be improved.
【0010】 [0010]
また、本発明に係る窒化物半導体発光素子の製造方法は、ウエハ上に形成された複数の素子を素子毎に分離することにより窒化物半導体発光素子を製造する方法であって、 The manufacturing method of the nitride semiconductor light emitting device according to the present invention is a method of manufacturing a nitride semiconductor light emitting device by separating a plurality of elements formed on the wafer into each element,
上記ウエハの素子間に分離溝を形成する溝形成工程と、 A groove forming step of forming an isolation trench between elements of the wafer,
上記分離溝が形成されたウエハ上に上記分離溝に樹脂が充填されるように透光性を有する樹脂を形成してその樹脂を硬化する樹脂形成工程と、 A resin forming step of curing the resin to form a resin having a light transmitting property so that the resin in the separation trench is filled in the isolation trench on are formed wafer,
上記ウエハの下面を、上記分離溝の硬化された樹脂が露出するまで研磨する研磨工程と、 The lower surface of the wafer, a polishing step of polishing until cured resin of the separation grooves are exposed,
上記分離溝の硬化された樹脂を切断する切断工程とを含み、 And a cutting step of cutting the cured resin of the separation trench,
上記窒化物半導体発光素子は、 上記ウエハが切断されてなる基板上に、n電極が形成されたn型半導体層と、窒化物半導体からなる発光層と、p電極が形成されたp型半導体層と、を備え、 The nitride semiconductor light emitting device, the substrate on which the wafer is formed by cutting, and the n-type semiconductor layer n electrode is formed, a light emitting layer made of a nitride semiconductor, p-type semiconductor layer p-electrode is formed and, with a,
上記n電極上及びp電極上にそれぞれバンプが形成されてなり、 Bumps respectively on the n-electrode and on the p electrode is formed,
上記樹脂形成工程において、上記樹脂に蛍光体を含有させて、当該樹脂を上記バンプの先端部分を除いて実質的に各素子を覆うように形成することを特徴とする。 In the resin forming step, by containing a phosphor in the resin, the resin and forming so as to cover substantially the elements except for a tip portion of the bump.
以上のように構成された窒化物半導体発光素子の製造方法は、樹脂を硬化させた後に研磨及び切断により樹脂封止体の形状加工を施しているので、寸法精度よく樹脂封止体を加工でき、外形の寸法バラツキの少ない窒化物半導体発光素子を製造することができる。 Method for producing configured nitride semiconductor light-emitting device as described above, since the performing shaping of the resin sealing body by grinding and cutting after curing the resin, can process the dimensional accuracy resin sealing body , it can be manufactured less nitride semiconductor light emitting device of dimensional variation profile.
【0012】 [0012]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
以下、図面を参照しながら本発明に係る実施の形態について説明する。 The following describes embodiments according to the present invention with reference to the drawings.
実施の形態1. The first embodiment.
本発明に係る実施の形態1の半導体チップは、図1及び図2に示すように、サファイアからなる基板1の上に、例えばSiがドープされたn型窒化物半導体からなるn型半導体層2、窒化物半導体からなる発光層(図示せず)及びMgがドープされたp型窒化物半導体からなるp型半導体層3が積層されてなる窒化物半導体発光素子であって、以下のように構成されている。 The semiconductor chip according to the first embodiment of the present invention, FIG. 1 and FIG. 2, the n-type semiconductor layer 2 on a substrate 1 made of sapphire, for example, Si is doped n-type nitride semiconductor , a nitride semiconductor light emitting device p-type semiconductor layer 3 to the light-emitting layer made of nitride semiconductor (not shown) and Mg is made of doped p-type nitride semiconductor are stacked, configured as follows It is.
【0013】 [0013]
(電極部の構成) (Configuration of the electrode portion)
p型半導体層3の一部を除去して露出させたn型半導体層2の上にnパッド電極22が形成されかつp型半導体層のほぼ全面にp全面電極31が形成されそのn全面電極31上の一部にpパッド電極32が形成されている。 Almost the entire p entire electrode 31 is formed on the n full-surface electrode of the p-type portion of the semiconductor layer 3 was removed n-pad electrode 22 on the n-type semiconductor layer 2 exposed by is formed and p-type semiconductor layer p pad electrode 32 is formed on a part of the 31.
ここで、基板1上において、nパッド電極22とpパッド電極32の上面を除いて、n型半導体層2、p型半導体層3及びp全面電極31を覆うようにSiO2からなる保護膜4が形成されその上に、例えばポリイミドからなる保護膜5が形成されている。 Here, on the substrate 1, with the exception of the upper surface of the n-pad electrode 22 and the p pad electrode 32, n-type semiconductor layer 2, p-type semiconductor layer 3 and the p protective film 4 made of SiO2 to cover the entire surface of electrode 31 thereon is formed, the protective film 5 made of, for example, polyimide is formed.
そして、nパッド電極22とpパッド電極32の上には、それぞれバンプ23及びバンプ33がその上端面がそれぞれ平坦でかつ互いにほぼ同一の高さになるように形成されている。 Then, on the n-pad electrode 22 and the p-pad electrode 32, the bumps 23 and the bumps 33 each have an upper end face is formed so as to be flat and substantially the same height each other.
【0014】 [0014]
(樹脂封止体) (Resin sealing body)
本実施の形態1の半導体チップにおいて、樹脂封止体7はバンプ23の上端部分、バンプ33の上端部分、基板1の下面とを除いて、素子全体を覆うように形成されている。 In the semiconductor chip of the first embodiment, the resin sealing body 7 except the upper end portion of the bump 23, the upper end portion of the bump 33, and the lower surface of the substrate 1, is formed to cover the entire device.
ここで、本実施の形態1の半導体チップにおいて、樹脂封止体7は基板1に垂直な側面7aを有するように形成され、これにより本実施の形態1の半導体チップの外形形状は直方体とされる。 Here, in the semiconductor chip of the present embodiment 1, the resin sealing body 7 is formed with a perpendicular side surface 7a of the substrate 1, the outer shape of the semiconductor chip to the first embodiment is a rectangular parallelepiped Thus that.
また、図2において、7bの符号を付して示す部分は基板1の下面を取り囲むように形成されている樹脂封止体7の底面であって、基板1の底面と実質的に同一平面上に位置するように形成されている。 Further, in FIG. 2, a portion indicated by a reference numeral of 7b is a bottom surface of the resin sealing body 7 which is formed to surround the lower surface of the substrate 1, the bottom surface of the substrate 1 substantially coplanar It is formed to be located.
尚、本実施の形態1の半導体チップでは、図1に示すように、樹脂封止体7の上面において、露出された2つのバンプ23を互いに接続するように電極層24が形成され、樹脂封止体7の上面において、露出された2つのバンプ33を互いに接続するように電極層34が形成される。 In this embodiment the first semiconductor chip, as shown in FIG. 1, the upper surface of the resin sealing body 7, the electrode layer 24 so as to connect the two bumps 23 exposed from each other are formed, with resin the upper surface of Tometai 7, the electrode layer 34 is formed so as to connect the two bumps 33 exposed from each other.
【0015】 [0015]
以上のように構成された実施の形態1の半導体チップは、基板1と樹脂封止体7とによって、素子を構成している部分が保護されているので、例えば実装時における素子の破壊を防止でき、また、電極面にダイボンド樹脂が付着するのを防止できる。 The semiconductor chip of the first embodiment constructed as described above, preventing the substrate 1 and the resin sealing body 7, since the part that constitutes the device is protected, for example, a breakdown of the device during mounting can also be prevented from the die bonding resin on the electrode surface is attached.
【0016】 [0016]
以下、本実施の形態1の半導体チップの製造方法について説明する。 Hereinafter, a method for manufacturing the present embodiment 1 of the semiconductor chip.
尚、以下の図3〜図4においては、p型及びn型半導体層及びn及びp電極等の各電極は省略して描いている。 In the FIGS. 3-4 below, the electrodes of such p-type and n-type semiconductor layer and n and p electrodes are omitted.
【0017】 [0017]
(各素子領域の形成工程) (Step of forming the element regions)
本製造方法ではまず、サファイアからなるウエハ100上に、各半導体チップにそれぞれ対応する複数の素子を形成する。 In this production method First, on the wafer 100 made of sapphire, to form a plurality of elements corresponding to the respective semiconductor chips.
具体的には、ウエハ100の上にn型半導体層とp型半導体層とを形成して、素子間に位置するn型半導体層及びp型半導体層をエッチングにより除去して各素子毎に分離する。 Specifically, on the wafer 100 to form the n-type semiconductor layer and the p-type semiconductor layer, separated by removing each element by etching an n-type semiconductor layer and a p-type semiconductor layer positioned between element to.
以下、この素子間においてエッチングにより除去した部分を素子分離領域といい、図5において41及び42の符号を付して示す。 Hereinafter, refers to the portion is removed by etching between this element and the element isolation region, shown by reference numeral 41 and 42 in FIG.
ここで、素子分離領域41同士は互いに平行になるように形成され、素子分離領域42同士は互いに平行になるように形成される。 Here, between the isolation region 41 is formed so as to be parallel to each other, the element isolation region 42 each other are formed so as to be parallel to each other.
また、素子分離領域41と素子分離領域42とは互いに直交するように形成される。 Also formed as the isolation region 41 and the element isolation region 42 are perpendicular to each other.
【0018】 [0018]
次に、各素子領域においてそれぞれp型半導体層3の一部を除去してn型半導体層2を露出させて露出させたn型半導体層2の上にnパッド電極22を形成する。 Next, an n-pad electrode 22 on the n-type semiconductor layer 2 by removing a part of the p-type semiconductor layer 3 to expose the n-type semiconductor layer 2 respectively exposed by the respective element regions.
さらに、p型半導体層3のほぼ全面にp全面電極31を形成して、そのn全面電極31上の一部にpパッド電極32を形成する。 Further, by forming a p entire electrode 31 over substantially the entire surface of the p-type semiconductor layer 3 to form the p-pad electrode 32 on a part of the n full-surface electrode 31.
次に、nパッド電極22とpパッド電極32の上面を除いて、n型半導体層2、p型半導体層3及びp全面電極31を覆うようにSiO2からなる保護膜4を形成し、その上にポリイミドからなる保護膜5を形成する。 Next, n except for the upper surface of the pad electrode 22 and the p pad electrode 32, n-type semiconductor layer 2, the p-type semiconductor layer 3 and the p protective film 4 made of SiO2 to cover the overall surface electrode 31 is formed, on its forming a protective film 5 made of polyimide.
そして、nパッド電極22とpパッド電極32の上に、それぞれバンプ23及びバンプ33を形成する。 Then, on the n-pad electrode 22 and the p-pad electrode 32 to form the bumps 23 and the bumps 33, respectively.
【0019】 [0019]
(分離溝の形成工程) (Step of forming the isolation trench)
次に、図3(b)及び図5に示すように、各素子分離領域41,42に露出したウエハの表面に、例えばダイシングソーを用いて、所定の形状の分離溝51を形成する。 Next, as shown in FIG. 3 (b) and FIG. 5, the surface of the wafer exposed to each of the isolation regions 41 and 42, for example using a dicing saw to form a predetermined shape of the separation groove 51.
ここで、分離溝51は、例えば、深さ200μm、幅100に設定される。 Here, the separation groove 51 is, for example, depth 200 [mu] m, are set to a width 100.
この分離幅51の幅を200μより浅くすると、ダイシングの時間は短縮することができかつダイシングブレード(ダイシングソーの刃)の磨耗量を減らすことができる。 If a shallow width of the separation width 51 than 200 [mu], it is possible to reduce the amount of wear of the dicing time can be shortened and a dicing blade (blade dicing saw). この場合、後述の基板研磨工程において基板の研磨量が大きくなるので研磨時間は長くなるが、ウエハの研磨は一度に大量(多数枚)に処理できるので、特に問題にはならない。 In this case, the polishing time becomes longer since the polishing amount of the substrate is increased in the substrate polishing process to be described later, since the polishing of the wafer can be processed in large amounts (a large number of sheets) at a time, no particular problem.
しかしながら、研磨後にチップを保持する樹脂の強度が低下するので、一定の保持強度を保つことができるように、分離溝51の深さを設定する必要がある。 However, since the strength of the resin that holds the chips after polishing decreases, so it is possible to maintain a constant holding strength, it is necessary to set the depth of the separation groove 51.
また、逆にこの分離幅51の幅を200μより深く設定すると、ダイシングブレードの磨耗量が大きくなり、またダイシングの時間は長くなるが、研磨後にチップを保持する強度が向上する。 Further, when reverse to set deeper than 200μ width of the separation width 51, wear of the dicing blade is increased, also dicing time is longer, to improve strength for holding the chips after polishing.
従って、分離溝51の深さは樹脂の強度等を考慮して最適な値に設定される。 Therefore, the depth of the separation groove 51 is set to an optimum value in consideration of the strength of the resin.
尚、分離溝に充填される樹脂はフィラーを含み、これにより樹脂を柔らかくでき、研磨する工程で熱収縮を抑えることができ、サファイア基板が割れにくくなるという効果がある。 The resin filled in the isolation trench includes a filler, thereby can soften the resin in the step of polishing can be suppressed heat shrinkage, there is an effect that the sapphire substrate is less likely to crack.
また、分離溝の形成工程において使用されるダイシングソーは、後述の切断工程に用いられるダイシングソーより刃の厚さが厚いものが用いられる。 Further, a dicing saw is used in the step of forming the isolation trench, what is thicker blade than the dicing saw used in cutting step described below is used.
【0020】 [0020]
(封止樹脂層の形成工程) (Process of forming the sealing resin layer)
次に、図3(c)に示すように、ウエハの上面全体を覆うように封止樹脂層70を形成して、硬化させる。 Next, as shown in FIG. 3 (c), to form a sealing resin layer 70 to cover the entire upper surface of the wafer, and cured.
そして、図4(a)に示すように、硬化させた封止樹脂層70を上面から各バンプ23,33の各上端面が露出するまで研磨する。 Then, as shown in FIG. 4 (a), polishing the sealing resin layer 70 is cured from the upper surface until the upper end surface of each of the bumps 23 and 33 are exposed. これにより、バンプ23とバンプ33の上端面はそれぞれ平坦でかつほぼ同一の高さにそろえられる。 Thus, the upper end surface of the bump 23 and the bump 33 is aligned with the flat and substantially the same heights.
【0021】 [0021]
次に、図4(b)に示すように、露出させたバンプ23,33にそれぞれ電極層24,34を形成する。 Next, as shown in FIG. 4 (b), respectively to form an electrode layer 24 and 34 to the bumps 23 and 33 exposed.
本実施の形態1では、図6に示すように露出させた2つのバンプ23を接続するように電極層24を形成し、2つのバンプ33を接続するように電極層34を形成している。 In the first embodiment, to form the electrode layer 34 so as to form an electrode layer 24 so as to connect the two bumps 23 exposed as shown in FIG. 6, connects the two bumps 33.
このように本実施の形態1の半導体チップでは、電極層24,34を大きく形成することにより外部回路との接続を容易にしている。 Thus in this embodiment the first semiconductor chip in, to facilitate connection to an external circuit by increasing forming the electrode layer 24, 34.
具体的には、例えば、図6に示す電極層24,34に対応する形状の開口部を有するレジストを樹脂封止体70の上に形成して、その上からスパッタリングにより全面に金属層を形成した後、レジストをその上に形成された金属層とともに除去(リフトオフ)することにより、所定の形状の電極層24,34を形成することができる。 Specifically, for example, a resist having an opening portion having a shape corresponding to the electrode layers 24 and 34 shown in FIG. 6 is formed on the resin sealing body 70, forming a metal layer on the entire surface by sputtering thereon after, by removing (lifting off) together with the metal layer formed resist thereon, it is possible to form the electrode layers 24 and 34 having a predetermined shape.
【0022】 [0022]
(基板研磨工程) (Substrate polishing process)
次に、基板1の下面から分離溝51,52の底部に達するまで基板1を研磨して、図4(c)に示すように、基板の下面に分離溝51,52に充填された樹脂封止体70を露出させる。 Next, by polishing the substrate 1 to reach from the lower surface of the substrate 1 to the bottom of the isolation trench 51, as shown in FIG. 4 (c), resin molding which has been filled in the lower surface of the substrate to the isolation trenches 51, 52 to expose the Tometai 70.
(切断工程) (Cutting step)
次に、図4(d)に示すように、分離溝51,52に充填された樹脂封止体70を、例えば、刃の厚さが20μmのダイシングソー等を用いて各分離溝の中央部で分離溝に沿って切断する。 Next, as shown in FIG. 4 (d), the resin sealing body 70 filled in the separation grooves 51 and 52, for example, a central portion of each separation groove thickness of the blade by using a 20μm dicing saw or the like of in cutting along the separation grooves.
【0023】 [0023]
以上のような工程により、図1及び図2に示す実施の形態1の半導体チップが作製される。 By the above processes, the semiconductor chip according to the first embodiment shown in FIGS. 1 and 2 is manufactured.
【0024】 [0024]
以上のように構成された本実施の形態1の製造方法では、ウエハ100において素子間に分離溝51を形成して、その分離溝51に樹脂を充填して硬化し、ウエハ100の下面を分離溝51において硬化された樹脂が露出するまで研磨した後、その分離溝51の部分で硬化した樹脂を切断するようにしているので、その樹脂のみを切断することによりサファイアを切断することなく個々の素子に分離することができる。 In the configuration process for the preparation of the first embodiment as described above, to form a separation groove 51 between the elements in the wafer 100 and cured by filling the resin in the isolation trench 51, separated lower surface of the wafer 100 after cured resin in the groove 51 is polished to expose, so that so as to cut the part cured resin of the separation groove 51, the individual without cutting the sapphire by cutting only the resin it can be separated into elements.
尚、本製造方法においては、分離溝を形成する工程と基板の下面を研磨する工程とを必要とするが、サファイア基板をカットする場合に比較して切断が容易であり、また、研磨工程は自動化が容易である。 In the present manufacturing method, it requires a step of polishing the process and the lower surface of the substrate forming the separation groove, it is easy to compare to cut when cutting the sapphire substrate, and polishing process automation is easy.
【0025】 [0025]
また、本実施の形態1の製造方法では、分離溝を形成する工程以外では直接サファイア基板を切断する必要がないので、チッピングやクラックを発生させることなく各素子に分離でき、信頼性の高い半導体チップを歩留まりよく製造することができる。 In the manufacturing method of this embodiment 1, since in addition the step of forming the isolation trench need not be cut directly sapphire substrate can be separated into each element without causing chipping or cracking, highly reliable semiconductor it is possible to produce good chip yield.
【0026】 [0026]
また、本実施の形態1の製造方法によれば、樹脂封止体を直交する分離溝51,52においてそれぞれ、ウエハ100と垂直に切断しているので、容易に方形の半導体チップを製造することができる。 Further, according to the manufacturing method of the first embodiment, respectively in the separation grooves 51, 52 perpendicular to resin sealing body, because the wafer 100 is vertically cut, possible to easily manufacture a rectangular semiconductor chip can.
また、本実施の形態2の半導体チップでは樹脂を硬化させた後に研磨及び切断により樹脂封止体7の形状加工を施しているので、例えば個々の素子に分割した後に樹脂層を形成して樹脂封止した場合に比較して、寸法精度よく樹脂封止体を加工できるので、外形の寸法バラツキの少ない半導体チップを製造することができる。 Also, since in this embodiment the second semiconductor chip is subjected to shape processing of the resin sealing body 7 by polishing and cutting after curing the resin, for example, by forming a resin layer after dividing into individual elements resin as compared with the case of sealing, it is possible to process the dimensional accuracy resin sealing body, it is possible to manufacture a semiconductor chip with less dimensions of the contour variation.
以上説明したように、上記製造方法によって作製された実施の形態1の半導体チップは、方形形状を有しかつ外形の寸法のバラツキを少なくできるので、安定した実装を容易に実現できる。 As described above, the semiconductor chip of the first embodiment is manufactured by the manufacturing method described above, since having a rectangular shape and can reduce variations in the dimensions of the outer shape can be easily realized a stable mounting.
【0027】 [0027]
実施の形態2. The second embodiment.
本発明に係る実施の形態2の半導体チップは、樹脂封止体70として透光性を有する樹脂を用いかつその樹脂の中に蛍光体を含有させた発光素子チップである。 The semiconductor chip of the second embodiment according to the present invention is a light-emitting element chip which contains the phosphor in and the resin with a resin having translucency as the resin sealing body 70.
すなわち、本実施の形態2の半導体チップは、以下のように構成している。 That is, the semiconductor chip of the second embodiment is configured as follows.
(1)p全面電極31を例えば薄い金属膜からなる透光性を有する電極として、発光層で発光した光を電極が形成された側から光を取り出すように構成している。 (1) a p entire electrode 31 as an electrode having a light-transmitting property made of, for example, a thin metal film, and configured to extract light from the side of the light emitting electrode is formed in the light emitting layer.
(2)また、樹脂封止体70の中に、発光層で発光した光を吸収して吸収した光とは異なる波長の光を発生する蛍光体を含有させている。 (2) Further, in the resin sealing body 70, which contain a phosphor that emits light of a different wavelength from the absorbed light by absorbing light emitted from the light-emitting layer.
(3)上記(1)(2)以外は実施の形態1と同様に構成される。 (3) above (1) (2) is configured in the same manner as in the first embodiment except.
【0028】 [0028]
尚、本実施の形態2の半導体チップの製造方法は、樹脂封止体70の樹脂として蛍光体を含有させた樹脂を用いる以外は、実施の形態1の製造方法と同様である。 The manufacturing method of the second embodiment of the semiconductor chip, except for using was contained phosphor as the resin of the resin sealing body 70 resin is the same as the method of manufacturing the first embodiment.
【0029】 [0029]
以上のように構成された本実施の形態2の半導体チップにおいて、例えば、n型半導体層及びp型半導体層としてそれぞれ窒化物半導体を用い発光層において青色光を発光させ、蛍光体として例えば、セリウムで付活されたイットリウム・アルミニウム・ガーネット系蛍光体等の蛍光体を用いることにより、発光層で発光した光と蛍光体により発光された光との混色により白色の光が観測される。 In the second embodiment of the semiconductor chip configured as described above, for example, to emit the blue light emitting layer using a nitride semiconductor respectively as n-type semiconductor layer and a p-type semiconductor layer, for example, as a phosphor, cerium in the use of fluorescent material such as activated yttrium-aluminum-garnet fluorescent material, white light is observed by the color mixture of the light emitted by the light and the phosphor emitted by the light-emitting layer.
【0030】 [0030]
以上のように構成された実施の形態2の半導体チップは、基板1の下面を除いて全て樹脂封止体70で覆っているので、色度のバラツキを小さくできる。 Above the semiconductor chip of the second embodiment constructed as described, since all but the lower surface of the substrate 1 is covered with the resin sealing body 70, it is possible to reduce the variation in chromaticity.
例えば、基板1の側面(又はその一部)が蛍光体を含む樹脂により覆われていないと、その部分から発光層で発光した光が直接出射され、全体としては青みががった白色となるが、実施の形態2の半導体チップでは基板1の側面を露出させることなく蛍光体を含む樹脂により覆うことができるので、かかる不都合を防止できる。 For example, the side surface (or a portion thereof) of the substrate 1 is otherwise covered with a resin containing a fluorescent material is emitted light emitted from the light emitting layer from the portion directly, and blueness wishes white as a whole but it is possible to a semiconductor chip according to the second embodiment is covered with the resin containing the phosphor without exposing the side surface of the substrate 1 can prevent such inconvenience.
【0031】 [0031]
以下、本発明に係る実施の形態1又は2の半導体チップの実装例について説明する。 The following describes implementation of the embodiment 1 or 2 of the semiconductor chip according to the present invention.
実装例1. Implementation 1.
実装例1は、本発明に係る半導体チップをフリップチップボンディングした場合の実装例である(図7)。 Implementation Example 1, an implementation example in which a semiconductor chip according to the present invention has been flip-chip bonding (Fig. 7).
すなわち、本実装例では、図7に示すように、実装基板90に形成された電極(図示せず)に半導体チップの電極層24,34を対向させハンダ80により接続している。 That is, in this implementation, as shown in FIG. 7, are connected by solder 80 are opposed to the electrode layers 24 and 34 of the semiconductor chip to the electrodes formed on the mounting board 90 (not shown).
この例では、発光した光は基板の下面から放射される。 In this example, the light emission is radiated from the lower surface of the substrate.
このようにフリップチップボンディングされて使用される場合には、半導体チップの樹脂封止体7には、例えば酸化チタン等の反射散乱粒子を含有させることが好ましく、このように樹脂封止体7に反射散乱粒子を含有させると基板の側面及び基板の電極側から放射される光をその反射散乱粒子により反射して基板の下面から出射することができるので、光の取りだし効率を向上させることができる。 If this is used in flip-chip bonding as is the resin sealing body 7 of the semiconductor chip, for example, it is preferably contained reflection scattering particles such as titanium oxide, thus the resin sealing body 7 it is possible to light emitted the inclusion of reflective scattering particles from the side surface and the electrode side of the substrate of the substrate is reflected by the reflective scattering particles emitted from the lower surface of the substrate, thereby improving the extraction efficiency of light .
【0032】 [0032]
また、フリップチップボンディングされて使用される場合には、半導体チップの樹脂封止体7にAlN等の熱伝導性の良好な粒子を含有させてもよく、このようにすると樹脂封止体7の熱伝導性を向上させることができるので、放熱特性を良好にできる。 Further, when used in flip-chip bonding may be in the resin sealing body 7 of the semiconductor chip is contained good particle thermally conductive such as AlN, the resin sealing body 7 In this way it is possible to improve the thermal conductivity can be a heat dissipation properties better.
さらに、フリップチップボンディングされて使用される場合には、半導体チップの樹脂封止体7の材料として、耐熱性に優れた樹脂を用いることが好ましく、これによりリフローハンダ付けを可能にしかつそれによる劣化を防止できる。 Furthermore, when used in flip-chip bonding, as the material of the resin sealing body 7 of the semiconductor chip, it is preferable to use a resin having excellent heat resistance, thereby enabling reflow soldering and deterioration due to it It can be prevented.
【0033】 [0033]
実装例2. Implementation 2.
本実装例2は、図8に示すように、基板1の上面、すなわち基板1の電極が形成された側から光を取り出すことを意図して、例えば、AuやAlからなるワイヤー82を用いてワイヤーボンディングにより接続した例である。 This implementation example 2, as shown in FIG. 8, the upper surface of the substrate 1, that is intended to extract light from the side of the electrode substrate 1 is formed, for example, using a wire 82 made of Au or Al an example of connecting by wire bonding.
例えば、実施の形態2の半導体チップではこのような実装方法が用いられる。 For example, such a mounting method is used in the semiconductor chip according to the second embodiment.
このような実装方法で本発明に係る素子は略垂直な側面を有する樹脂封止体7によって覆われているので、ダイボンド樹脂83が樹脂封止体7の上面に廻り込んで付着するのを(バンプ上に付着するのを)防止できる。 Such a device according to the present invention in implementation is covered with a resin sealing body 7 having a substantially vertical sides, that the die bonding resin 83 adheres crowded around the upper surface of the resin sealing body 7 ( from being deposited on the bumps) can be prevented.
ここで、本実装例において、ダイボンド樹脂としてエポキシ樹脂や銀ペーストを用いることができる。 Here, in this implementation, it is possible to use an epoxy resin or a silver paste as the die bonding resin.
【0034】 [0034]
以上の実施の形態1及び2では、窒化物半導体を用いた発光素子チップについて説明したが、本発明はこれに限られるものではなく、他の半導体材料を用いた素子についても適用することができる。 In the first and second or more embodiments have been described light-emitting element chip using a nitride semiconductor, the present invention is not limited to this and can also be applied to devices using other semiconductor materials .
また、本発明は発光素子チップに限られるものではなく、受光素子さらには光関連素子以外のダイオードやトランジスタについても適用することができる。 Further, the present invention is the light emitting element is not limited to the chip, the light-receiving element further can be applied for diodes and transistors other than the optical-related devices.
【0035】 [0035]
【発明の効果】 【Effect of the invention】
以上、詳細に説明したように、本発明に係る半導体チップは、上記バンプの先端部分と基板の下面を除いて上記チップを実質的に覆うように樹脂封止体が形成され、かつ該樹脂封止体は上記基板に垂直な側面を有しているので、上記各半導体層及び各電極を保護することができ、実装時における取り扱いを容易にでき、かつ、上記樹脂封止体は上記基板に垂直な側面を有しているので、実装時における取り扱いを容易にできる。 As described above in detail, the semiconductor chip according to the present invention, the resin sealing body so as to substantially cover the chip with the exception of the tip portion and the lower surface of the substrate of the bump is formed, and the resin sealing since Tometai has a perpendicular side surface on the substrate, it is possible to protect the respective semiconductor layers and the electrodes, can handling during mounting easy, and the resin sealing body on the substrate because it has a perpendicular side surface, it can be handled in mounting easy.
従って、本発明によれば、取り扱いが容易な半導体チップを提供することができる。 Therefore, according to the present invention, it is possible to handle provide easy semiconductor chip.
【0036】 [0036]
また、本発明に係る半導体チップの製造方法は、上記ウエハの素子間に分離溝を形成する溝形成工程と、上記分離溝に樹脂が充填されるように樹脂を形成する樹脂形成工程と、上記ウエハを上記分離溝の硬化された樹脂が露出するまで研磨する研磨工程と、上記分離溝の硬化された樹脂を切断する切断工程とを含むことにより、樹脂を硬化させた後に研磨及び切断により樹脂封止体の形状加工を施しているので、寸法精度よく樹脂封止体を加工でき、外形の寸法バラツキの少ない半導体チップを製造することができかつ、チッピングやクラックの発生を容易に防止でき、しかも容易に自動化することができる。 A method of manufacturing a semiconductor chip according to the present invention, a groove forming step of forming an isolation trench between elements of the wafer, a resin forming a resin so that the resin in the separation trench is filled, the a polishing step of polishing the wafer to expose the cured resin of the separation trench, by including a cutting step of cutting the cured resin of the separation grooves, resin by polishing and cutting after curing the resin since subjected to shape processing of the sealing body, can process the dimensional accuracy resin sealing body, and it is possible to produce a size variation of less semiconductor chip outline, can easily prevent the occurrence of chipping and cracking, Moreover it is possible to easily automated.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】 本発明に係る実施の形態1の半導体チップ(発光素子チップ)の平面図である。 1 is a plan view of a first embodiment of a semiconductor chip according to the present invention (the light-emitting element chip).
【図2】 図1のA−A'線についての断面図である。 2 is a cross-sectional view of line A-A 'of FIG.
【図3】 実施の形態1の半導体チップの製造方法における、素子部分を構成した後の断面図(a)、分離溝を形成した後の断面図(b)、樹脂層を形成した後の断面図(c)である。 In [3] The method of manufacturing a semiconductor chip according to Embodiment 1, cross-sectional view after constituting the element portion (a), cross-sectional view after the formation of the separation grooves (b), the cross-sectional after the formation of the resin layer a diagram (c).
【図4】 実施の形態1の半導体チップの製造方法における、樹脂層を研磨した後の断面図(a)、バンプ間を接続する電極層を形成した後の断面図(b)、基板を研磨した後の断面図(c)、分離溝において樹脂層を切断した後の断面図(d)である。 [4] the method for producing a semiconductor chip according to Embodiment 1, cross-sectional view after polishing the resin layer (a), cross-sectional view after the formation of the electrode layer for connecting the bumps (b), the substrate polishing cross-sectional view after (c), a cross-sectional view after cutting the resin layer in the separation groove (d).
【図5】 実施の形態1の半導体チップの製造方法において、分離溝を形成した後の平面図である。 [5] The method of manufacturing a semiconductor chip according to Embodiment 1 is a plan view after the formation of the separation grooves.
【図6】 実施の形態1の半導体チップの製造方法において、樹脂層を研磨して、バンプ間を接続する電極層を形成した後の平面図である。 [6] The method of manufacturing a semiconductor chip according to Embodiment 1, by polishing the resin layer is a plan view after the formation of the electrode layer for connecting bumps.
【図7】 本発明に係る半導体チップをフリップチップ実装した時の様子を示す断面図である。 7 is a sectional view showing a state in which a semiconductor chip is flip-chip mounted in accordance with the present invention.
【図8】 本発明に係る半導体チップをワイヤーボンディングを用いて実装した時の様子を示す断面図である。 A semiconductor chip according to the present invention; FIG is a sectional view showing a state when implemented using wire bonding.
【符号の説明】 DESCRIPTION OF SYMBOLS
1…基板、 1 ... substrate,
2…n型半導体層、 2 ... n-type semiconductor layer,
3…p型半導体層、 3 ... p-type semiconductor layer,
4,5…保護膜、 4, 5 ... protective film,
7…樹脂封止体、 7 ... resin sealing body,
7a…樹脂封止体の側面、 7a ... side face of the resin sealing body,
7b…樹脂封止体7の底面、 7b ... bottom surface of the resin sealing body 7,
22…nパッド電極23,33…バンプ、 22 ... n pad electrode 23 and 33 ... bumps,
24,34…電極層、 24, 34 ... electrode layer,
31…p全面電極、 31 ... p full-surface electrode,
32…pパッド電極、 32 ... p pad electrode,
41,42…素子分離領域、 41, 42 ... the isolation area,
51,52…分離溝、 51, 52 ... separation groove,
80…ハンダ、 80 ... solder,
82…ワイヤー、 82 ... wire,
90…実装基板、 90 ... the mounting substrate,
100…ウエハ。 100 ... wafer.

Claims (5)

  1. 基板上に、n電極が形成されたn型半導体層と、窒化物半導体からなる発光層と、p電極が形成されたp型半導体層と、を備え、 On a substrate, comprising: a n-electrode is n-type semiconductor layer formed, a light emitting layer made of a nitride semiconductor, a p-type semiconductor layer p-electrode is formed, a,
    上記n電極上及びp電極上にそれぞれバンプが形成されてなる窒化物半導体発光素子において、 In the nitride semiconductor light emitting element bumps respectively on the n-electrode and on the p-electrode is formed,
    上記バンプの先端部分と基板の下面を除いて上記チップを実質的に覆うように蛍光体を含みかつ透光性を有する樹脂からなる樹脂封止体が形成され、かつ該樹脂封止体は上記基板に垂直な側面を有することを特徴とする窒化物半導体発光素子。 Resin sealing body made of a resin having a tip portion and except for the lower surface of the substrate comprises a phosphor to substantially cover the chip and translucent the bumps are formed, and the resin sealing body above nitride semiconductor light emitting device characterized by having a perpendicular side surface to the substrate.
  2. 上記n型半導体層は1又は2以上の窒化物半導体層を含んでなり、上記p型半導体層は1又は2以上の窒化物半導体層を含んでなる請求項1記載の窒化物半導体発光素子。 The n-type semiconductor layer comprises one or more of the nitride semiconductor layer, the p-type semiconductor layer is 1 or 2 or more comprising a nitride semiconductor layer according to claim 1 nitride semiconductor light emitting device according.
  3. 上記樹脂封止体は、上記基板の下面の外側に該下面と実質的に同一平面上に位置する底面を有する請求項1又は2記載の窒化物半導体発光素子。 The resin sealing body, the nitride semiconductor light emitting device according to claim 1 or 2 wherein has a bottom surface located on the lower surface substantially flush with the outside of the lower surface of the substrate.
  4. 上記樹脂封止体は、反射散乱粒子を含む請求項1〜3のうちのいずれか1つに記載の窒化物半導体発光素子。 The resin sealing body, the nitride semiconductor light emitting device according to any one of claims 1 to 3 including a reflective scattering particles.
  5. ウエハ上に形成された複数の素子を素子毎に分離することにより窒化物半導体発光素子を製造する方法であって、 A method of manufacturing a nitride semiconductor light emitting device by separating a plurality of elements formed on the wafer into each element,
    上記ウエハの素子間に分離溝を形成する溝形成工程と、 A groove forming step of forming an isolation trench between elements of the wafer,
    上記分離溝が形成されたウエハ上に上記分離溝に樹脂が充填されるように透光性を有する樹脂を形成してその樹脂を硬化する樹脂形成工程と、 A resin forming step of curing the resin to form a resin having a light transmitting property so that the resin in the separation trench is filled in the isolation trench on are formed wafer,
    上記ウエハの下面を、上記分離溝の硬化された樹脂が露出するまで研磨する研磨工程と、 The lower surface of the wafer, a polishing step of polishing until cured resin of the separation grooves are exposed,
    上記分離溝の硬化された樹脂を切断する切断工程とを含み、 And a cutting step of cutting the cured resin of the separation trench,
    上記窒化物半導体発光素子は、 上記ウエハが切断されてなる基板上に、n電極が形成されたn型半導体層と、窒化物半導体からなる発光層と、p電極が形成されたp型半導体層と、を備え、 The nitride semiconductor light emitting device, the substrate on which the wafer is formed by cutting, and the n-type semiconductor layer n electrode is formed, a light emitting layer made of a nitride semiconductor, p-type semiconductor layer p-electrode is formed and, with a,
    上記n電極上及びp電極上にそれぞれバンプが形成されてなり、 Bumps respectively on the n-electrode and on the p electrode is formed,
    上記樹脂形成工程において、上記樹脂に蛍光体を含有させて、当該樹脂を上記バンプの先端部分を除いて実質的に各素子を覆うように形成することを特徴とする窒化物半導体発光素子の製造方法。 In the resin forming step, by containing a phosphor in the resin, the manufacture of the nitride semiconductor light emitting device the resin and forming so as to cover substantially the elements except for a tip portion of the bump Method.
JP2001195072A 2001-06-27 2001-06-27 Semiconductor chip and a method of manufacturing the same Active JP4529319B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001195072A JP4529319B2 (en) 2001-06-27 2001-06-27 Semiconductor chip and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001195072A JP4529319B2 (en) 2001-06-27 2001-06-27 Semiconductor chip and a method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2003007929A JP2003007929A (en) 2003-01-10
JP4529319B2 true JP4529319B2 (en) 2010-08-25

Family

ID=19033109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001195072A Active JP4529319B2 (en) 2001-06-27 2001-06-27 Semiconductor chip and a method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP4529319B2 (en)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004040661A2 (en) * 2002-10-30 2004-05-13 Osram Opto Semiconductors Gmbh Method for producing a light source provided with electroluminescent diodes and comprising a luminescence conversion element
US7915085B2 (en) 2003-09-18 2011-03-29 Cree, Inc. Molded chip fabrication method
KR100723247B1 (en) * 2006-01-10 2007-05-22 삼성전기주식회사 Chip coating type light emitting diode package and fabrication method thereof
US9024349B2 (en) 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9196799B2 (en) 2007-01-22 2015-11-24 Cree, Inc. LED chips having fluorescent substrates with microholes and methods for fabricating
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US9041285B2 (en) 2007-12-14 2015-05-26 Cree, Inc. Phosphor distribution in LED lamps using centrifugal force
US8878219B2 (en) 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
JP4799606B2 (en) 2008-12-08 2011-10-26 株式会社東芝 The method of manufacturing an optical semiconductor device and optical semiconductor device
JP4724222B2 (en) 2008-12-12 2011-07-13 株式会社東芝 Method for manufacturing a light emitting device
US7897419B2 (en) * 2008-12-23 2011-03-01 Cree, Inc. Color correction for wafer level white LEDs
US7989824B2 (en) * 2009-06-03 2011-08-02 Koninklijke Philips Electronics N.V. Method of forming a dielectric layer on a semiconductor light emitting device
JP2011009572A (en) * 2009-06-26 2011-01-13 Citizen Electronics Co Ltd Flip-chip packaging type led and method for manufacturing flip-chip packaging type led
DE102009036621A1 (en) 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh A method for producing an optoelectronic semiconductor device and an optoelectronic semiconductor component
JP2011071272A (en) 2009-09-25 2011-04-07 Toshiba Corp Semiconductor light-emitting device and method for manufacturing the same
WO2011099384A1 (en) * 2010-02-09 2011-08-18 日亜化学工業株式会社 Light emitting device and method for manufacturing light emitting device
JP5795481B2 (en) 2010-03-05 2015-10-14 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC A method of forming a photolithographic pattern
WO2011145794A1 (en) 2010-05-18 2011-11-24 서울반도체 주식회사 Light emitting diode chip having wavelength conversion layer and manufacturing method thereof, and package including same and manufacturing method thereof
CN103003966B (en) * 2010-05-18 2016-08-10 首尔半导体株式会社 Light emitting diode chip and its manufacturing method having a wavelength conversion layer, and includes a package and a manufacturing method thereof
JP5414627B2 (en) 2010-06-07 2014-02-12 株式会社東芝 The semiconductor light emitting device and manufacturing method thereof
JP5759790B2 (en) * 2010-06-07 2015-08-05 株式会社東芝 The method of manufacturing a semiconductor light emitting device
JP4875185B2 (en) 2010-06-07 2012-02-15 株式会社東芝 Optical semiconductor device
WO2012031703A1 (en) 2010-09-06 2012-03-15 Heraeus Noblelight Gmbh Coating method for an optoelectronic chip-on-board module
US9166126B2 (en) 2011-01-31 2015-10-20 Cree, Inc. Conformally coated light emitting devices and methods for providing the same
JP2012175069A (en) * 2011-02-24 2012-09-10 Nitto Denko Corp Manufacturing method of light emitting diode device
JP5763365B2 (en) 2011-02-24 2015-08-12 日東電工株式会社 Light-emitting diode element and a light emitting diode device
JP5953386B2 (en) * 2011-03-28 2016-07-20 日東電工株式会社 Method of manufacturing a light emitting diode device
JP2012216712A (en) * 2011-03-28 2012-11-08 Nitto Denko Corp Method for manufacturing light-emitting diode device and light-emitting element
US9269878B2 (en) * 2011-05-27 2016-02-23 Lg Innotek Co., Ltd. Light emitting device and light emitting apparatus
JP2013012559A (en) * 2011-06-29 2013-01-17 Nichia Chem Ind Ltd Manufacturing method of light emitting element
JP2013077679A (en) * 2011-09-30 2013-04-25 Citizen Electronics Co Ltd Semiconductor light-emitting device and manufacturing method of the same
JP5364771B2 (en) * 2011-10-17 2013-12-11 株式会社東芝 An optical semiconductor device and a manufacturing method thereof
KR101969334B1 (en) 2011-11-16 2019-04-17 엘지이노텍 주식회사 Light emitting device and light emitting apparatus having the same
JP2013140942A (en) * 2011-12-07 2013-07-18 Toshiba Corp Semiconductor light-emitting device
CN103959487B (en) * 2011-12-08 2016-11-16 皇家飞利浦有限公司 The semiconductor light emitting device and manufacturing method thereof
TWI447975B (en) * 2012-01-05 2014-08-01 Siliconware Prec Ind Co Ltd Led chip structure, led package substrate, led package structure and method of forming same
JP5946311B2 (en) * 2012-04-11 2016-07-06 シチズンホールディングス株式会社 Led module
JP6307907B2 (en) 2013-02-12 2018-04-11 日亜化学工業株式会社 Method of manufacturing a light emitting element
JP2014157991A (en) * 2013-02-18 2014-08-28 Toshiba Corp Semiconductor light-emitting device and method of manufacturing the same
JP6394052B2 (en) * 2013-05-13 2018-09-26 日亜化学工業株式会社 Emitting device and manufacturing method thereof
JP5537700B2 (en) * 2013-05-23 2014-07-02 株式会社東芝 Semiconductor light-emitting device
KR20160032236A (en) * 2013-07-19 2016-03-23 코닌클리케 필립스 엔.브이. Pc led with optical element and without substrate carrier
JP6098439B2 (en) 2013-08-28 2017-03-22 日亜化学工業株式会社 Wavelength conversion member, the light emitting device, and a method for manufacturing a light emitting device
JP5834109B2 (en) * 2014-05-14 2015-12-16 株式会社東芝 The semiconductor light emitting device, a method of manufacturing a semiconductor light emitting device, method of manufacturing the light emitting device
JP5721894B2 (en) * 2014-09-25 2015-05-20 株式会社東芝 Optical semiconductor device
JP6387973B2 (en) 2016-01-27 2018-09-12 日亜化学工業株式会社 The light-emitting device
CN106374020B (en) * 2016-11-02 2019-05-03 厦门市三安光电科技有限公司 A kind of production method and its thin film chip of thin film chip

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177434A (en) * 1992-12-08 1994-06-24 Nichia Chem Ind Ltd Blue color light-emitting device and its manufacture
JPH1079362A (en) * 1996-07-12 1998-03-24 Fujitsu Autom Ltd Manufacture of semiconductor device, mold for manufacturing semiconductor device, semiconductor device and mounting method thereof
JP2000031548A (en) * 1998-07-09 2000-01-28 Stanley Electric Co Ltd Surface mount light-emitting diode and its manufacture
JP2000068401A (en) * 1998-08-18 2000-03-03 Oki Electric Ind Co Ltd Semiconductor device and manufacture thereof
JP2001085747A (en) * 1999-09-13 2001-03-30 Sanken Electric Co Ltd Semiconductor light-emitting device
JP2001093926A (en) * 1999-07-16 2001-04-06 Matsushita Electric Ind Co Ltd Semiconductor element package and manufacturing method
JP2001144213A (en) * 1999-11-16 2001-05-25 Hitachi Ltd Method for manufacturing semiconductor device and semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177434A (en) * 1992-12-08 1994-06-24 Nichia Chem Ind Ltd Blue color light-emitting device and its manufacture
JPH1079362A (en) * 1996-07-12 1998-03-24 Fujitsu Autom Ltd Manufacture of semiconductor device, mold for manufacturing semiconductor device, semiconductor device and mounting method thereof
JP2000031548A (en) * 1998-07-09 2000-01-28 Stanley Electric Co Ltd Surface mount light-emitting diode and its manufacture
JP2000068401A (en) * 1998-08-18 2000-03-03 Oki Electric Ind Co Ltd Semiconductor device and manufacture thereof
JP2001093926A (en) * 1999-07-16 2001-04-06 Matsushita Electric Ind Co Ltd Semiconductor element package and manufacturing method
JP2001085747A (en) * 1999-09-13 2001-03-30 Sanken Electric Co Ltd Semiconductor light-emitting device
JP2001144213A (en) * 1999-11-16 2001-05-25 Hitachi Ltd Method for manufacturing semiconductor device and semiconductor device

Also Published As

Publication number Publication date
JP2003007929A (en) 2003-01-10

Similar Documents

Publication Publication Date Title
US7420222B2 (en) Light emitting diodes including transparent oxide layers
KR100710102B1 (en) Light emitting apparatus
US7462861B2 (en) LED bonding structures and methods of fabricating LED bonding structures
KR101548022B1 (en) The device produced by using a wafer-level phosphor coating method and a method
US7399650B2 (en) Wavelength converted light emitting apparatus using phosphor and manufacturing method thereof
US7429750B2 (en) Solid-state element and solid-state element device
US8753907B2 (en) Semiconductor light emitting device and method for manufacturing the same
EP2113949A2 (en) Encapsulation for phosphor-converted white light emitting diode
KR101193740B1 (en) Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
US9054282B2 (en) Semiconductor light emitting devices with applied wavelength conversion materials and methods for forming the same
US7859000B2 (en) LEDs using single crystalline phosphor and methods of fabricating same
CN100565951C (en) Light emitting device and method of making the same
JP6008940B2 (en) The semiconductor light emitting device and manufacturing method thereof
US8531105B2 (en) Light emitting device
US7453092B2 (en) Light emitting device and light emitting element having predetermined optical form
US7667224B2 (en) Semiconductor light emitting device and semiconductor light emitting apparatus
JP5918221B2 (en) Led chip manufacturing method of
US20060043407A1 (en) Semiconductor light emitting apparatus
KR101098743B1 (en) Trench cut light emitting diodes and methods of fabricating same
WO2012002580A1 (en) Led light source device and method for manufacturing same
US20060049421A1 (en) Solid-state optical device
US7977686B2 (en) Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
EP2325906B1 (en) Semiconductor light-emitting device and method for manufacturing same
US7560294B2 (en) Light emitting element and method of making same
US20110049545A1 (en) Led package with phosphor plate and reflective substrate

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051104

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051104

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070531

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090716

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091118

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100531

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250