JPH1079362A - Manufacture of semiconductor device, mold for manufacturing semiconductor device, semiconductor device and mounting method thereof - Google Patents

Manufacture of semiconductor device, mold for manufacturing semiconductor device, semiconductor device and mounting method thereof

Info

Publication number
JPH1079362A
JPH1079362A JP9010683A JP1068397A JPH1079362A JP H1079362 A JPH1079362 A JP H1079362A JP 9010683 A JP9010683 A JP 9010683A JP 1068397 A JP1068397 A JP 1068397A JP H1079362 A JPH1079362 A JP H1079362A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
substrate
manufacturing
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9010683A
Other languages
Japanese (ja)
Other versions
JP3137322B2 (en
Inventor
Norio Fukazawa
則雄 深澤
Toshisane Kawahara
登志実 川原
Munetomo Morioka
宗知 森岡
Mitsuhiro Oosawa
満洋 大澤
Yasuhiro Niima
康弘 新間
Hirohisa Matsuki
浩久 松木
Masanori Onodera
正徳 小野寺
Junichi Kasai
純一 河西
Shigeyuki Maruyama
茂幸 丸山
Masao Sakuma
正夫 佐久間
Yoshimi Suzuki
義美 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Miyachi Systems Co Ltd
Original Assignee
Fujitsu Ltd
Miyachi Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP09010683A priority Critical patent/JP3137322B2/en
Application filed by Fujitsu Ltd, Miyachi Systems Co Ltd filed Critical Fujitsu Ltd
Priority to CN97191078A priority patent/CN1110846C/en
Priority to KR1020017010285A priority patent/KR100357278B1/en
Priority to CNB021262330A priority patent/CN100428449C/en
Priority to EP01126200A priority patent/EP1189271A3/en
Priority to KR10-2001-7010597A priority patent/KR100373554B1/en
Priority to KR10-2003-7008937A priority patent/KR100484962B1/en
Priority to PCT/JP1997/002405 priority patent/WO1998002919A1/en
Priority to KR10-2002-7008494A priority patent/KR100418743B1/en
Priority to CN2005101189007A priority patent/CN1783470B/en
Priority to EP02016816A priority patent/EP1271640A3/en
Priority to DE69730940T priority patent/DE69730940T2/en
Priority to EP97930760A priority patent/EP0853337B1/en
Priority to US09/029,608 priority patent/US20010003049A1/en
Priority to KR10-2003-7015884A priority patent/KR100469516B1/en
Priority to CN02126232A priority patent/CN1420538A/en
Priority to KR1019980701863A priority patent/KR19990063586A/en
Priority to EP01126199A priority patent/EP1189270A3/en
Priority to TW086109806A priority patent/TW360961B/en
Publication of JPH1079362A publication Critical patent/JPH1079362A/en
Priority to US09/635,124 priority patent/US6881611B1/en
Priority to US09/766,656 priority patent/US20020030258A1/en
Application granted granted Critical
Publication of JP3137322B2 publication Critical patent/JP3137322B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the manufacture of a semiconductor device having chip- size package structure, a mold for manufacturing the semiconductor device and the efficiency of the manufacture and reliability of the semiconductor device in the semiconductor device. SOLUTION: The manufacture of the semiconductor devices has a resin sealing process, in which a substrate 16 with a plurality of semiconductor device 11, on which bumps 12 are disposed, is installed into the cavity 28 of the mold 20, the places of the disposal of the bumps 12 are supplied with a resin 35, the bumps 12 are sealed and a resin layer 13 is formed, a bump-electrode exposure process, in which at least the front end sections of the bumps 12 covered with the resin layer 13 are exposed from the resin layer 13, and a separation process, in which the substrate 16 is cut together with the resin layer 13 and separated into each semiconductor element 11.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法及び半導体装置製造用金型及び半導体装置に係り、特
にチップサイズパッケージ構造を有した半導体装置の製
造方法及び半導体装置製造用金型及び半導体装置に関す
る。The present invention relates to a method for manufacturing a semiconductor device, a mold for manufacturing a semiconductor device, and a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a chip size package structure, a mold for manufacturing a semiconductor device, and a semiconductor. Related to the device.

【０００２】近年、電子機器及び装置の小型化の要求に
伴い、半導体装置の小型化，高密度化が図られている。
このため、半導体装置の形状を半導体素子（チップ）に
極力近づけることにより小型化を図った、いわゆるチッ
プサイズパッケージ構造の半導体装置が提案されてい
る。In recent years, with the demand for miniaturization of electronic devices and devices, miniaturization and higher density of semiconductor devices have been attempted.
For this reason, there has been proposed a semiconductor device having a so-called chip size package structure in which the size of the semiconductor device is reduced as much as possible by bringing the shape of the semiconductor device closer to the semiconductor element (chip).

【０００３】また、高密度化により多ピン化し、かつ半
導体装置が小型化すると、外部接続端子のピッチが狭く
なる。このため、省スペースに比較的多数の外部接続端
子を形成しうる構造として、外部接続端子として突起電
極（バンプ）を用いることが行われている。Further, as the number of pins is increased due to the increase in density and the size of the semiconductor device is reduced, the pitch of external connection terminals is reduced. For this reason, as a structure in which a relatively large number of external connection terminals can be formed in a small space, a projection electrode (bump) is used as the external connection terminal.

【０００４】[0004]

【従来の技術】図７８（Ａ）は、従来のベアチップ（フ
リップチップ）実装に用いられる半導体装置の一例を示
している。同図に示す半導体装置１は、大略すると半導
体素子２（半導体チップ），及び多数の突起電極４（バ
ンプ）等とにより構成されている。2. Description of the Related Art FIG. 78A shows an example of a conventional semiconductor device used for bare chip (flip chip) mounting. The semiconductor device 1 shown in FIG. 1 includes a semiconductor element 2 (semiconductor chip), a large number of projecting electrodes 4 (bumps), and the like.

【０００５】半導体素子２の下面には外部接続端子とな
る突起電極４が、例えばマトリックス状に多数形成され
ている。この突起電極４は半田等の柔らかい金属により
形成されたものであるため傷が付きやすく、ハンドリン
グやテストを実施するのが難しいものである。同様に、
半導体素子２もベアチップ状態であるため傷が付きやす
く、よって突起電極４と同様にハンドリングや試験を実
施するのが難しい。[0005] On the lower surface of the semiconductor element 2, a large number of projecting electrodes 4 serving as external connection terminals are formed, for example, in a matrix. Since the protruding electrode 4 is formed of a soft metal such as solder, it is easily damaged, and it is difficult to handle and perform a test. Similarly,
Since the semiconductor element 2 is also in a bare chip state, the semiconductor element 2 is easily scratched, so that it is difficult to handle and perform a test similarly to the protruding electrode 4.

【０００６】また、上記した半導体装置１を実装基板５
（例えば、プリント配線基板）に実装するには、図７８
（Ｂ）に示されるように、先ず半導体装置１に形成され
ている突起電極４を実装基板５に形成されている電極５
ａに接合する。続いて、図７８（Ｃ）に示されるよう
に、半導体素子２と実装基板５との間に、いわゆるアン
ダーフィルレジン６（梨地で示す）を装填する。The above-described semiconductor device 1 is mounted on a mounting substrate 5.
(For example, on a printed wiring board)
As shown in (B), first, the protruding electrode 4 formed on the semiconductor device 1 is replaced with the electrode 5 formed on the mounting substrate 5.
a. Subsequently, as shown in FIG. 78 (C), a so-called underfill resin 6 (shown in satin) is loaded between the semiconductor element 2 and the mounting board 5.

【０００７】このアンダーフィルレジン６は、比較的流
動性を有する樹脂を半導体素子２と実装基板５との間に
形成された間隙７（突起電極４の高さと略等しい）に充
填することにより形成される。このようにして形成され
るアンダーフィルレジン６は、半導体素子２と実装基板
５との熱膨張差に基づき発生する応力及び実装時の熱に
より開放された時に発生する半導体素子２の電極と突起
電極４との接合部に印加される応力により、突起電極４
と実装基板５の電極５ａとの接合部位の破壊、若しくは
突起電極４と半導体素子２の電極との接合部位の破壊を
防止するために設けられるものである。[0007] The underfill resin 6 is formed by filling a gap 7 (substantially equal to the height of the protruding electrode 4) formed between the semiconductor element 2 and the mounting substrate 5 with a resin having relatively fluidity. Is done. The underfill resin 6 formed in this manner includes an electrode of the semiconductor element 2 and a protruding electrode which are generated when the semiconductor element 2 is opened due to stress generated due to a difference in thermal expansion between the semiconductor element 2 and the mounting substrate 5 and heat during mounting. The stress applied to the joint between the protruding electrodes 4
It is provided in order to prevent the destruction of the joint between the mounting electrode 5 and the electrode 5a, or the destruction of the joint between the protruding electrode 4 and the electrode of the semiconductor element 2.

【０００８】[0008]

【発明が解決しようとする課題】上記したようにアンダ
ーフィルレジン６は、突起電極４と実装基板５との破壊
（特に、電極と突起電極４との間における破壊）を防止
する面から有効である。しかるに、このアンダーフィル
レジン６は、半導体素子２と実装基板５との間に形成さ
れた狭い間隙７に充填する必要があるため充填作業が面
倒であり、また間隙７の全体に均一にアンダーフィルレ
ジン６を配設するのが困難である。このため、半導体装
置の製造効率が低下したり、またアンダーフィルレジン
６を形成したにも拘わらず突起電極４と電極５ａとの接
合部、若しくは突起電極４と半導体素子２の電極との接
合部における破壊が発生し、実装における信頼性が低下
してしまうという問題点があった。As described above, the underfill resin 6 is effective from the viewpoint of preventing the breakage of the bump electrode 4 and the mounting substrate 5 (particularly, the breakage between the electrode and the bump electrode 4). is there. However, since the underfill resin 6 needs to be filled in a narrow gap 7 formed between the semiconductor element 2 and the mounting substrate 5, the filling operation is troublesome, and the underfill resin 6 is uniformly filled in the entire gap 7. It is difficult to dispose the resin 6. For this reason, the manufacturing efficiency of the semiconductor device is reduced, or the joint between the projecting electrode 4 and the electrode 5a or the joint between the projecting electrode 4 and the electrode of the semiconductor element 2 despite the formation of the underfill resin 6. In this case, there is a problem that the reliability of mounting is reduced due to the occurrence of destruction.

【０００９】本発明は上記の点に鑑みてなされたもので
あり、半導体装置の製造効率及び信頼性の向上を図りう
る半導体装置の製造方法及び半導体装置製造用金型及び
半導体装置を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and provides a method of manufacturing a semiconductor device, a mold for manufacturing a semiconductor device, and a semiconductor device capable of improving the manufacturing efficiency and reliability of the semiconductor device. With the goal.

【００１０】[0010]

【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項１
記載の発明に係る半導体装置の製造方法では、突起電極
が配設された複数の半導体素子が形成された基板を金型
内に装着し、続いて前記突起電極の配設位置に封止樹脂
を供給して前記突起電極及び前記基板を前記封止樹脂で
封止し樹脂層を形成する樹脂封止工程と、前記突起電極
の少なくとも先端部を前記樹脂層より露出させる突起電
極露出工程と前記基板を前記樹脂層と共に切断して個々
の半導体素子に分離する分離工程とを具備することを特
徴とするものである。The above objects can be attained by taking the following means. Claim 1
In the method for manufacturing a semiconductor device according to the described invention, a substrate on which a plurality of semiconductor elements provided with protruding electrodes are formed is mounted in a mold, and then a sealing resin is provided at a position where the protruding electrodes are provided. A resin sealing step of supplying and sealing the projecting electrode and the substrate with the sealing resin to form a resin layer; a projecting electrode exposing step of exposing at least a tip end of the projecting electrode from the resin layer; And a separating step of cutting the semiconductor device together with the resin layer to separate the semiconductor devices into individual semiconductor elements.

【００１１】また、請求項２記載の発明では、前記請求
項１記載の半導体装置の製造方法において、前記樹脂封
止工程で用いられる封止樹脂は、封止処理後における前
記樹脂層の高さが前記突起電極の高さと略等しい高さと
なる量に計量されていることを特徴とするものである。According to a second aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, the sealing resin used in the resin sealing step is a height of the resin layer after the sealing process. Is measured to an amount that is substantially equal to the height of the protruding electrode.

【００１２】また、請求項３記載の発明では、前記請求
項１または２記載の半導体装置の製造方法において、前
記樹脂封止工程で、前記突起電極と前記金型との間にフ
ィルムを配設し、前記金型が前記フィルムを介して前記
封止樹脂と接触するよう構成したことを特徴とするもの
である。According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, a film is disposed between the projecting electrode and the mold in the resin sealing step. The mold is configured to be in contact with the sealing resin via the film.

【００１３】また、請求項４記載の発明では、前記請求
項１乃至３のいずれかに記載の半導体装置の製造方法に
おいて、前記樹脂封止工程で用いられる金型を、昇降可
能な上型と、固定された第１の下型半体と、前記第１の
下型半体に対して昇降可能な構成とされた第２の下型半
体とよりなる下型とにより構成すると共に、樹脂封止工
程が、前記突起電極が配設された複数の半導体素子が形
成された基板を前記第１及び第２の下型半体が協働して
形成するキャビティ内に装着すると共に、前記封止樹脂
を前記キャビティ内に配設する基板装着工程と、前記上
型を前記第２の下型半体と共に下動させることにより前
記封止樹脂を加熱，溶融，圧縮し、前記突起電極を封止
する樹脂層を形成する樹脂層形成工程と、先ず上型を上
昇させて前記上型を前記樹脂層から離間させ、続いて第
２の下型半体を第１の下型半体に対して昇降させること
により、前記樹脂層が形成された基板を前記金型から離
型させる離型工程とを有することを特徴とするものであ
る。According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to third aspects, the mold used in the resin sealing step may be an upper and lower movable mold. A lower mold comprising a fixed first lower mold half and a second lower mold half configured to be able to move up and down with respect to the first lower mold half; In the sealing step, the substrate on which the plurality of semiconductor elements provided with the protruding electrodes are formed is mounted in a cavity formed by the first and second lower mold halves in cooperation with each other, and the sealing is performed. A substrate mounting step of disposing a stop resin in the cavity, and lowering the upper mold together with the second lower mold half to heat, melt, and compress the sealing resin to seal the protruding electrodes. A resin layer forming step of forming a resin layer to be stopped; Release from the mold by separating the resin layer from the mold by moving the second lower mold half up and down with respect to the first lower mold half. And a process.

【００１４】また、請求項５記載の発明では、前記請求
項１乃至４のいずれかに記載の半導体装置の製造方法に
おいて、前記樹脂封止工程で用いられる金型に余剰樹脂
除去機構を設け、この余剰樹脂除去機構により余剰樹脂
を除去すると共に前記金型内における封止樹脂の圧力を
制御することを特徴とするものである。According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to fourth aspects, a mold used in the resin sealing step is provided with a surplus resin removing mechanism, The surplus resin is removed by the surplus resin removing mechanism, and the pressure of the sealing resin in the mold is controlled.

【００１５】また、請求項６記載の発明では、前記請求
項１乃至５の何れかに記載の半導体装置の製造方法にお
いて、前記樹脂封止工程で、封止樹脂としてシート状樹
脂を用いたことを特徴とするものである。According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to fifth aspects, a sheet-like resin is used as the sealing resin in the resin sealing step. It is characterized by the following.

【００１６】また、請求項７記載の発明では、前記請求
項３または６記載の半導体装置の製造方法において、前
記封止樹脂を前記樹脂封止工程の実施前に予め前記フィ
ルムに配設することを特徴とするものである。According to a seventh aspect of the present invention, in the method for manufacturing a semiconductor device according to the third or sixth aspect, the sealing resin is provided on the film in advance before the resin sealing step. It is characterized by the following.

【００１７】また、請求項８記載の発明では、前記請求
項７記載の半導体装置の製造方法において、前記封止樹
脂を前記フィルムに複数個離間配設しておき、前記フィ
ルムを移動させることにより、連続的に前記樹脂封止工
程を実施することを特徴とするものである。Further, in the invention according to claim 8, in the method for manufacturing a semiconductor device according to claim 7, a plurality of the sealing resins are provided separately from the film, and the film is moved. The resin sealing step is performed continuously.

【００１８】また、請求項９記載の発明では、前記請求
項１乃至８記載のいずれかに記載の半導体装置の製造方
法において、前記樹脂封止工程で前記金型に前記基板を
装着する前に補強板を装着しておくことを特徴とするも
のである。According to a ninth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to eighth aspects, before mounting the substrate on the mold in the resin sealing step. It is characterized in that a reinforcing plate is attached.

【００１９】また、請求項１０記載の発明では、前記請
求項９記載の半導体装置の製造方法において、前記補強
板として放熱性の良好な材料を選定したことを特徴とす
るものである。According to a tenth aspect of the present invention, in the method of manufacturing a semiconductor device according to the ninth aspect, a material having good heat dissipation is selected as the reinforcing plate.

【００２０】また、請求項１１記載の発明では、前記請
求項１乃至１０のいずれかに記載の半導体装置の製造方
法において、前記突起電極露出工程で前記樹脂層に覆わ
れた突起電極の少なくとも先端部を前記樹脂層より露出
させるため、レーザ光照射，エキシマレーザ，エッチン
グ，機械研磨，及びブラストの内、少なくとも１の手段
を用いることを特徴とするものである。According to the eleventh aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to tenth aspects, at least a tip of the protruding electrode covered with the resin layer in the protruding electrode exposing step. In order to expose the portion from the resin layer, at least one of laser beam irradiation, excimer laser, etching, mechanical polishing, and blasting is used.

【００２１】また、請求項１２記載の発明では、前記請
求項３乃至１０のいずれかに記載の半導体装置の製造方
法において、前記樹脂封止工程で用いられる前記フィル
ムの材質として弾性変形可能な材質を選定し、前記金型
を用いて前記樹脂層を形成する際に前記突起電極の先端
部を前記フィルムにめり込ませると共に、前記突起電極
露出工程で前記フィルムを前記樹脂層から剥離させるこ
とにより、前記突起電極の先端部が前記樹脂層より露出
させることを特徴とするものである。According to a twelfth aspect of the present invention, in the method for manufacturing a semiconductor device according to any one of the third to tenth aspects, the material of the film used in the resin sealing step is a material capable of being elastically deformed. When forming the resin layer using the mold, the tip of the protruding electrode is sunk into the film, and the film is peeled from the resin layer in the protruding electrode exposing step. Thus, the tip of the protruding electrode is exposed from the resin layer.

【００２２】また、請求項１３記載の発明に係る半導体
装置製造用金型では、昇降可能な上型と、基板の形状に
対応しており固定された第１の下型半体と、前記第１の
下型半体を囲繞するよう配設されると共に前記第１の下
型半体に対して昇降可能な第２の下型半体とよりなる下
型とにより構成され、前記上型と下型とが協働して樹脂
充填が行なわれるキャビティを形成する構成としたこと
を特徴とするものである。According to a thirteenth aspect of the present invention, there is provided a semiconductor device manufacturing mold, wherein the upper mold which can be raised and lowered, the first lower mold half corresponding to the shape of the substrate and fixed, and A lower mold that is provided so as to surround the first lower mold half and that can move up and down with respect to the first lower mold half. It is characterized in that a cavity in which resin filling is performed is formed in cooperation with a lower mold.

【００２３】また、請求項１４記載の発明では、前記請
求項１３記載の半導体装置製造用金型において、樹脂成
形時に余剰樹脂の除去処理を同時に行うと共に前記封止
樹脂の圧力を制御する余剰樹脂除去機構を設けたことを
特徴とするものである。According to a fourteenth aspect of the present invention, there is provided the semiconductor device manufacturing die according to the thirteenth aspect, wherein the excess resin is removed at the same time as the resin molding and the pressure of the sealing resin is controlled. It is characterized by having a removing mechanism.

【００２４】また、請求項１５記載の発明では、前記請
求項１３または１４記載の半導体装置製造用金型におい
て、前記第１の下型半体の前記基板が載置される部位
に、前記基板を前記第１の下型半体に固定・離型させる
固定・離型機構を設けたことを特徴とするものである。According to a fifteenth aspect of the present invention, in the mold for manufacturing a semiconductor device according to the thirteenth or fourteenth aspect, the substrate of the first lower mold half is placed at a position where the substrate is placed. A fixing and releasing mechanism for fixing and releasing the first and second mold halves from each other.

【００２５】また、請求項１６記載の発明では、前記請
求項１５記載の半導体装置製造用金型において、前記固
定・離型機構を、前記第１の下型半体の前記基板が載置
される部位に配設された多孔質部材と、前記多孔質部材
に対し気体の吸引処理及び気体の供給処理を行なう吸排
気装置とにより構成したことを特徴とするものである。According to a sixteenth aspect of the present invention, in the mold for manufacturing a semiconductor device according to the fifteenth aspect, the fixing / releasing mechanism is mounted on the substrate of the first lower mold half. And a suction / exhaust device configured to perform a gas suction process and a gas supply process on the porous member.

【００２６】また、請求項１７記載の発明では、前記請
求項１３乃至１６のいずれかに記載の半導体装置製造用
金型において、前記キャビティを形成した状態におい
て、前記第１の下型半体の上部の面積よりも第２の下型
半体で囲繞される面積が広くなる部分を有する構成とし
たことを特徴とするものである。According to a seventeenth aspect of the present invention, in the mold for manufacturing a semiconductor device according to any one of the thirteenth to thirteenth aspects, the first lower mold half is formed with the cavity formed. It is characterized in that it has a configuration in which the area surrounded by the second lower mold half is larger than the area of the upper part.

【００２７】また、請求項１８記載の発明に係る半導体
装置では、少なくとも表面上に突起電極が直接形成され
てなる半導体素子と、前記半導体素子の表面上に形成さ
れており、前記突起電極の先端部を残し前記突起電極を
封止する樹脂層とを具備することを特徴とするものであ
る。Further, in the semiconductor device according to the present invention, a semiconductor element in which a protruding electrode is directly formed on at least the surface, and a tip of the protruding electrode which is formed on the surface of the semiconductor element And a resin layer that seals the protruding electrode while leaving a portion.

【００２８】また、請求項１９記載の発明に係る半導体
装置では、前記請求項１８記載の半導体装置において、
前記半導体素子の前記突起電極が形成される表面に対し
反対側となる背面に、放熱部材を配設したことを特徴と
するものである。According to a nineteenth aspect of the present invention, in the semiconductor device according to the eighteenth aspect,
A heat radiating member is provided on a back surface of the semiconductor element opposite to a surface on which the bump electrode is formed.

【００２９】また、請求項２０記載の発明では、前記請
求項１乃至１２のいずれかに記載の半導体装置の製造方
法において、前記樹脂封止工程で用いられる封止樹脂と
して、異なる特性を有する複数の封止樹脂を用いること
を特徴とするものである。According to a twentieth aspect of the present invention, in the method for manufacturing a semiconductor device according to any one of the first to twelfth aspects, a plurality of sealing resins having different characteristics are used as the sealing resin used in the resin sealing step. Is characterized by using the sealing resin described above.

【００３０】また、請求項２１記載の発明では、前記請
求項９または１０記載の半導体装置の製造方法におい
て、前記樹脂封止工程において、予め前記封止樹脂を前
記補強板に配設しておくことを特徴とするものである。According to a twenty-first aspect of the present invention, in the method of manufacturing a semiconductor device according to the ninth or tenth aspect, in the resin sealing step, the sealing resin is disposed on the reinforcing plate in advance. It is characterized by the following.

【００３１】また、請求項２２記載の発明では、前記請
求項２１記載の半導体装置の製造方法において、前記補
強板に金型に装着した状態において基板に向け延出する
枠部を形成することにより凹部を形成し、前記樹脂封止
工程の実施時において、前記補強板に形成された凹部を
樹脂封止用のキャビティとして用いて前記基板に樹脂層
を形成することを特徴とするものである。According to a twenty-second aspect of the present invention, in the method of manufacturing a semiconductor device according to the twenty-first aspect, a frame is formed on the reinforcing plate so as to extend toward the substrate when the reinforcing plate is mounted on a mold. A recess is formed, and at the time of performing the resin sealing step, a resin layer is formed on the substrate using the recess formed in the reinforcing plate as a cavity for resin sealing.

【００３２】また、請求項２３記載の発明では、前記請
求項１乃至１２のいずれかに記載の半導体装置の製造方
法において、前記樹脂封止工程で前記突起電極が配設さ
れた前記基板の表面に第１の樹脂層を形成した後、また
は同時に、前記基板の背面を覆うように第２の樹脂層を
形成することを特徴とするものである。According to a twenty-third aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to twelfth aspects, the surface of the substrate on which the bump electrodes are provided in the resin sealing step. After or simultaneously with the formation of the first resin layer, a second resin layer is formed so as to cover the back surface of the substrate.

【００３３】また、請求項２４記載の発明では、前記請
求項３乃至１０のいずれかに記載の半導体装置の製造方
法において、前記樹脂封止工程で、前記フィルムとして
前記突起電極と対向する位置に凸部が形成されたものを
用い、前記凸部を前記突起電極に押圧した状態で前記樹
脂層を形成することを特徴とするものである。According to a twenty-fourth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the third to tenth aspects, in the resin sealing step, the film is formed at a position facing the bump electrode as the film. The method is characterized in that the resin layer is formed in a state where the convex portion is formed and the convex portion is pressed against the projecting electrode.

【００３４】また、請求項２５記載の発明では、前記請
求項１乃至１２のいずれか、または請求項２０乃至２４
のいずれかに記載の半導体装置の製造方法において、前
記突起電極露出工程で前記突起電極の少なくとも先端部
を前記樹脂層より露出させた後に、前記突起電極の先端
部に外部接続用突起電極を形成する外部接続用突起電極
形成工程を実施することを特徴とするものである。According to the twenty-fifth aspect of the present invention, any one of the first to twelfth aspects or the twentieth to twenty-fourth aspects is provided.
In the method for manufacturing a semiconductor device according to any one of the above, after exposing at least a tip portion of the projecting electrode from the resin layer in the projecting electrode exposing step, a projecting electrode for external connection is formed at a tip portion of the projecting electrode. And a step of forming a projection electrode for external connection.

【００３５】また、請求項２６記載の発明では、前記請
求項２５記載の半導体装置の製造方法において、前記外
部接続用突起電極形成工程で、前記突起電極と前記外部
接続用突起電極を応力緩和機能を有する接合材を用いて
接合させることを特徴とするものである。According to a twenty-sixth aspect of the present invention, in the method of manufacturing a semiconductor device according to the twenty-fifth aspect, in the step of forming the external connection projection electrode, the projection electrode and the external connection projection electrode are provided with a stress relaxation function. It is characterized by joining using a joining material having the following.

【００３６】また、請求項２７記載の発明では、前記請
求項１乃至１２のいずれか、または請求項２０乃至２６
のいずれかに記載の半導体装置の製造方法において、前
記樹脂封止工程を実施する前に、予め前記基板の前記分
離工程で切断される位置に切断位置溝を形成しておき、
前記分離工程において、前記封止樹脂が充填された前記
切断位置溝の形成位置で前記基板を切断することを特徴
とするものである。According to the twenty-seventh aspect, any one of the first to twelfth aspects or the twentieth to twenty-sixth aspects is provided.
In the method for manufacturing a semiconductor device according to any one of the above, before performing the resin sealing step, a cutting position groove is formed in advance at a position where the substrate is cut in the separation step,
In the separating step, the substrate is cut at a position where the cutting position groove filled with the sealing resin is formed.

【００３７】また、請求項２８記載の発明では、前記請
求項１乃至１２のいずれか、または請求項２０乃至２６
のいずれかに記載の半導体装置の製造方法において、前
記樹脂封止工程を実施する前に、予め前記基板の前記分
離工程で切断される位置を挟んで少なくとも一対の応力
緩和溝を形成しておき、前記分離工程において、前記一
対の応力緩和溝の間位置で前記基板を切断することを特
徴とするものである。According to the twenty-eighth aspect of the present invention, any one of the first to twelfth aspects or the twentieth to twenty-sixth aspects is provided.
In the method for manufacturing a semiconductor device according to any one of the above, before performing the resin sealing step, at least a pair of stress relaxation grooves are formed in advance across a position where the substrate is cut in the separation step. In the separating step, the substrate is cut at a position between the pair of stress relaxation grooves.

【００３８】また、請求項２９記載の発明に係る半導体
装置の製造方法では、突起電極を有する複数の半導体素
子が形成された基板を切断することにより個々の半導体
素子に分離する第１の分離工程と、分離された前記半導
体素子をベース材に整列させて搭載した後、前記搭載さ
れた半導体素子を前記封止樹脂で封止し樹脂層を形成す
る樹脂封止工程と、前記突起電極の少なくとも先端部を
前記樹脂層より露出させる突起電極露出工程と、隣接す
る前記半導体素子の間位置で前記ベース材と共に前記樹
脂層を切断することにより、前記樹脂層が形成された半
導体素子を個々分離する第２の分離工程とを具備するこ
とを特徴とするものである。Further, in the method of manufacturing a semiconductor device according to the present invention, a first separation step of cutting the substrate on which the plurality of semiconductor elements having the protruding electrodes are formed into individual semiconductor elements by cutting the substrate. And after mounting the separated semiconductor elements in alignment with a base material and mounting the semiconductor element, sealing the mounted semiconductor elements with the sealing resin to form a resin layer; and at least one of the projecting electrodes A step of exposing the protruding electrode from the resin layer, and cutting the resin layer together with the base material at a position between the adjacent semiconductor elements to individually separate the semiconductor elements on which the resin layer is formed. And a second separation step.

【００３９】また、請求項３０記載の発明に係る半導体
装置の製造方法では、外部と接続される外部接続電極が
表面に形成された複数の半導体素子が形成された基板を
金型内に装着し、続いて前記表面に封止樹脂を供給して
前記外部接続電極及び前記基板を前記封止樹脂で封止し
樹脂層を形成する樹脂封止工程と、前記外部接続電極が
形成された位置で前記基板を前記樹脂層と共に切断して
個々の半導体素子に分離する分離工程とを具備すること
を特徴とするものである。In the method of manufacturing a semiconductor device according to the present invention, a substrate on which a plurality of semiconductor elements having external connection electrodes connected to the outside are formed is mounted in a mold. A resin sealing step of supplying a sealing resin to the surface and sealing the external connection electrodes and the substrate with the sealing resin to form a resin layer; and at a position where the external connection electrodes are formed. A step of cutting the substrate together with the resin layer and separating the substrate into individual semiconductor elements.

【００４０】また、請求項３１記載の発明では、前記請
求項３０記載の半導体装置の製造方法において、前記分
離工程実施前では、前記外部接続電極が前記基板に形成
された隣接する半導体素子間で共有化されていることを
特徴とするものである。According to a thirty-first aspect of the present invention, in the method of manufacturing a semiconductor device according to the thirty-first aspect, the external connection electrode is provided between adjacent semiconductor elements formed on the substrate before the separation step is performed. It is characterized by being shared.

【００４１】また、請求項３２記載の発明では、前記請
求項１乃至１２のいずれか、または請求項２０乃至３１
のいずれかに記載の半導体装置の製造方法において、少
なくとも前記樹脂封止工程の実施後で、かつ前記分離工
程を実施する前に、前記樹脂層または前記基板の背面に
位置決め溝を形成することを特徴とするものである。In the invention according to claim 32, any one of claims 1 to 12 or claims 20 to 31 is provided.
In the method for manufacturing a semiconductor device according to any one of the above, at least after performing the resin sealing step and before performing the separating step, it is preferable that a positioning groove is formed on the back surface of the resin layer or the substrate. It is a feature.

【００４２】また、請求項３３記載の発明では、前記請
求項３２記載の半導体装置の製造方法において、前記位
置決め溝は、前記樹脂層または前記基板の背面にハーフ
スクライブを行なうことにより形成されることを特徴と
するものである。According to a thirty-third aspect of the present invention, in the method of manufacturing a semiconductor device according to the thirty-second aspect, the positioning groove is formed by performing a half scribe on the resin layer or the back surface of the substrate. It is characterized by the following.

【００４３】また、請求項３４記載の発明では、前記請
求項３乃至１２のいずれか、または請求項２０乃至２９
のいずれかに記載の半導体装置の製造方法において、前
記樹脂封止工程で、前記フィルムとして前記突起電極と
干渉しない位置に凸部または凹部が形成されたものを用
い、前記樹脂封止工程の終了後に、前記凸部または凹部
により前記樹脂層上に形成される凹凸を位置決め部とし
て用いることを特徴とするものである。According to the thirty-fourth aspect of the present invention, any one of the third to twelfth aspects or the twentieth to twenty-ninth aspects is provided.
In the method for manufacturing a semiconductor device according to any one of the above, in the resin sealing step, a film in which a convex portion or a concave portion is formed at a position that does not interfere with the projecting electrode is used, and the resin sealing step is completed. Later, the unevenness formed on the resin layer by the convex portion or the concave portion is used as a positioning portion.

【００４４】また、請求項３５記載の発明では、前記請
求項１乃至１２のいずれか、または請求項２０乃至２９
のいずれかに記載の半導体装置の製造方法において、前
記樹脂封止工程の終了後、位置決めの基準として用いる
位置決め用突起電極の形成位置における封止樹脂を加工
し、前記位置決め用突起電極と他の突起電極とを識別し
うるようにすることを特徴とするものである。According to the thirty-fifth aspect of the present invention, any one of the first to twelfth aspects or the twentieth to twenty-ninth aspects is provided.
In the method for manufacturing a semiconductor device according to any one of the above, after the resin sealing step is completed, a sealing resin is processed at a position where a positioning projection electrode to be used as a positioning reference is formed, and the positioning projection electrode and another It is characterized in that it can be distinguished from a protruding electrode.

【００４５】また、請求項３６記載の発明に係る半導体
装置では、外部端子と電気的に接続される外部接続電極
が表面に形成された半導体素子と、前記外部接続電極を
覆うように前記半導体素子の表面に形成された樹脂層と
を具備し、前記半導体素子と前記樹脂層との界面におい
て、前記外部接続電極が側方に向け露出した構成とした
ことを特徴とするものである。According to a thirty-sixth aspect of the present invention, in the semiconductor device, an external connection electrode electrically connected to an external terminal is formed on a surface of the semiconductor device, and the semiconductor element is formed so as to cover the external connection electrode. And a resin layer formed on the surface of the semiconductor device, wherein the external connection electrode is laterally exposed at an interface between the semiconductor element and the resin layer.

【００４６】また、請求項３７記載の発明では、前記請
求項３６記載の半導体装置の実装方法であって、前記半
導体装置を実装基板に対し立設状態で実装することを特
徴とするものである。According to a thirty-seventh aspect of the present invention, there is provided the semiconductor device mounting method according to the thirty-sixth aspect, wherein the semiconductor device is mounted on a mounting substrate in an upright state. .

【００４７】また、請求項３８記載の発明では、前記請
求項３７記載の半導体装置の実装方法であって、前記半
導体装置を複数個並列状態に実装すると共に、隣接する
前記半導体装置同志を接着剤により接合することを特徴
とするものである。According to a thirty-eighth aspect of the present invention, there is provided the semiconductor device mounting method according to the thirty-seventh aspect, wherein a plurality of the semiconductor devices are mounted in a parallel state, and the adjacent semiconductor devices are bonded with an adhesive. It is characterized by joining by.

【００４８】また、請求項３９記載の発明では、前記請
求項３７記載の半導体装置の実装方法であって、前記半
導体装置を複数個並列状態に実装すると共に、前記複数
の半導体装置を支持部材を用いて立設状態に支持するこ
とを特徴とするものである。According to a thirty-ninth aspect of the present invention, in the method for mounting a semiconductor device according to the thirty-seventh aspect, the plurality of semiconductor devices are mounted in a parallel state, and the plurality of semiconductor devices are supported by a supporting member. And supported in an upright state.

【００４９】また、請求項４０記載の発明では、前記請
求項１８または請求項１９または請求項３６のいずれか
に記載の半導体装置の実装方法であって、前記半導体装
置をインターポーザ基板を介して実装基板に実装するこ
とを特徴とするものである。According to a forty-ninth aspect of the present invention, in the method for mounting a semiconductor device according to any one of the eighteenth, nineteenth, and thirty-sixth aspects, the semiconductor device is mounted via an interposer substrate. It is characterized by being mounted on a substrate.

【００５０】また、請求項４１記載の発明では、前記請
求項１８または１７記載の半導体装置において、前記樹
脂層を異なる複数の樹脂により構成したことを特徴とす
るものである。また、請求項４２記載の発明に係る半導
体装置では、少なくとも表面上に突起電極が直接形成さ
れてなる半導体素子と、前記半導体素子の表面上に形成
されており、前記突起電極の先端部を残し前記突起電極
を封止する第１の樹脂層と、少なくとも前記半導体素子
の背面を覆うように配設された第２の樹脂層とを具備す
ることを特徴とするものである。In the invention according to claim 41, in the semiconductor device according to claim 18 or 17, the resin layer is made of a plurality of different resins. Also, in the semiconductor device according to the present invention, a semiconductor element in which a protruding electrode is directly formed on at least the surface and a tip of the protruding electrode are formed on the surface of the semiconductor element. The semiconductor device includes a first resin layer that seals the protruding electrodes, and a second resin layer that is provided so as to cover at least a back surface of the semiconductor element.

【００５１】更に、請求項４３記載の発明に係る半導体
装置では、少なくとも表面上に突起電極が直接形成され
てなる半導体素子と、前記半導体素子の表面上に形成さ
れており、前記突起電極の先端部を残し前記突起電極を
封止する樹脂層と、前記樹脂層から露出した前記突起電
極の先端部に形成された外部接続用突起電極とを具備す
ることを特徴とするものである。Further, in the semiconductor device according to the present invention, a semiconductor element in which a protruding electrode is directly formed on at least a surface thereof, and a semiconductor element formed on the surface of the semiconductor element, A resin layer for sealing the protruding electrode while leaving a portion, and a protruding electrode for external connection formed at a tip end of the protruding electrode exposed from the resin layer.

【００５２】上記した各手段は、次のように作用する。
請求項１記載の発明に係る半導体装置の製造方法によれ
ば、樹脂封止工程を実施することにより、デリケートで
あるためハンドリング，テストが難しい突起電極は樹脂
層により封止された状態となる。この樹脂層は、表面保
護及び半導体素子の電極と突起電極との接合部において
発生する応力を緩和する機能を奏する。Each of the above means operates as follows.
According to the method of manufacturing a semiconductor device according to the first aspect of the present invention, by performing the resin sealing step, the projecting electrodes which are delicate and difficult to handle and test are sealed with the resin layer. This resin layer has the function of protecting the surface and reducing the stress generated at the joint between the electrode of the semiconductor element and the protruding electrode.

【００５３】続く突起電極露出工程では、突起電極の少
なくとも先端部を樹脂層より露出させる処理が行なわれ
る。よって、突起電極露出工程が終了した状態におい
て、突起電極は外部の回路基板等と電気的に接続可能な
状態となる。続いて実施される分離工程では、樹脂層が
形成された基板を樹脂層と共に切断して個々の半導体素
子に分離する。これにより、個々の半導体装置が完成す
る。In the subsequent protruding electrode exposure step, a process of exposing at least the tip of the protruding electrode from the resin layer is performed. Therefore, when the protruding electrode exposing step is completed, the protruding electrode is in a state where it can be electrically connected to an external circuit board or the like. In a subsequent separation step, the substrate on which the resin layer is formed is cut together with the resin layer to separate the semiconductor elements. Thus, individual semiconductor devices are completed.

【００５４】従って、樹脂層は樹脂封止工程において形
成されるため、半導体装置を実装する際にアンダーフィ
ルレジンを充填処理する必要はなくなり、これにより実
装処理を容易とすることができる。また、樹脂層となる
封止樹脂は、半導体装置と実装基板との間の狭所ではな
く、基板の突起電極の配設面に供給され金型によりモー
ルド成形されるため、突起電極の配設面の全面に確実に
樹脂層を形成することができる。Accordingly, since the resin layer is formed in the resin sealing step, it is not necessary to perform a filling process with an underfill resin when mounting the semiconductor device, thereby facilitating the mounting process. In addition, since the sealing resin serving as the resin layer is supplied to the surface of the substrate where the protruding electrodes are provided, rather than in a narrow space between the semiconductor device and the mounting substrate, and is molded by a mold, the mounting of the protruding electrodes is performed. The resin layer can be reliably formed on the entire surface.

【００５５】よって、樹脂層は全ての突起電極に対し保
護機能を奏するため、加熱時において突起電極と実装基
板の電極との接合部、及び突起電極と半導体素子の電極
との接合部における破壊を確実に防止でき、信頼性を向
上させることができる。また、請求項２記載の発明によ
れば、封止樹脂を封止処理後における樹脂層の高さが突
起電極の高さと略等しい高さとなる量に計量することに
より、樹脂封止工程において金型から余剰樹脂が流出し
たり、逆に封止樹脂が少なく突起電極を確実に封止でき
なくなる不都合を防止することができる。Therefore, since the resin layer has a protective function for all the protruding electrodes, it is possible to prevent breakage at the junction between the protruding electrodes and the electrodes of the mounting substrate and the junction between the protruding electrodes and the electrodes of the semiconductor element during heating. This can be reliably prevented, and the reliability can be improved. According to the second aspect of the present invention, the sealing resin is weighed in such an amount that the height of the resin layer after the sealing process becomes substantially equal to the height of the protruding electrodes, so that the metal in the resin sealing step is measured. It is possible to prevent the surplus resin from flowing out of the mold and, conversely, the problem that the amount of the sealing resin is small and the protruding electrodes cannot be reliably sealed.

【００５６】また、請求項３記載の発明によれば、突起
電極と金型との間にフィルムを配設し、金型がフィルム
を介して封止樹脂と接触するよう構成したことにより、
樹脂層が金型に直接触れないため離型性を向上すること
ができると共に、離型剤なしの密着性の高い高信頼性樹
脂の使用が可能となる。また、樹脂層がフィルムに接着
することにより、フィルムをキャリアとして使用するこ
とが可能となり、半導体装置の製造自動化に寄与するこ
とができる。According to the third aspect of the present invention, a film is provided between the protruding electrode and the mold, and the mold is configured to contact the sealing resin via the film.
Since the resin layer does not directly contact the mold, the releasability can be improved, and a highly reliable resin having high adhesion without a release agent can be used. In addition, by bonding the resin layer to the film, the film can be used as a carrier, which can contribute to automation of semiconductor device manufacturing.

【００５７】また、請求項４記載の発明によれば、樹脂
層は樹脂層形成工程において金型を用いて加熱，溶融，
圧縮形成されるため、樹脂層を基板全体にわたり確実に
形成することができる。これにより、基板に形成されて
いる多数の突起電極全てに対し、突起電極を封止する状
態に樹脂層を形成することができる。According to the fourth aspect of the present invention, the resin layer is heated, melted, and melted by using a mold in the resin layer forming step.
Since it is formed by compression, the resin layer can be reliably formed over the entire substrate. Thus, the resin layer can be formed on all of the large number of projecting electrodes formed on the substrate in a state where the projecting electrodes are sealed.

【００５８】また、金型を構成する下型は、固定された
第１の下型半体と、この第１の下型半体に対して昇降可
能な構成とされた第２の下型半体とにより構成されてい
るため、第１の下型半体に対し第２の下型半体を移動さ
せることにより、離型機能を持たせることができ、樹脂
層が形成された基板を容易に金型から取り出すことがで
きる。The lower mold forming the mold includes a fixed first lower mold half and a second lower mold half configured to be able to move up and down with respect to the first lower mold half. Since the second lower mold half is moved with respect to the first lower mold half, the second mold half can be provided with a mold release function, and the substrate on which the resin layer is formed can be easily formed. Can be removed from the mold.

【００５９】また、請求項５及び請求項１４記載の発明
によれば、金型に余剰樹脂を除去すると共に封止樹脂の
圧力を制御する余剰樹脂除去機構を設けたことにより、
封止樹脂の計量を容易とすることができると共に、常に
適正な樹脂量で突起電極の封止処理を行なうことができ
る。また、金型内における封止樹脂の圧力を制御するこ
とができるため、成形時におる封止樹脂の圧力を均一化
することができボイドの発生を防止することができる。According to the fifth and fourteenth aspects of the present invention, the mold is provided with a surplus resin removing mechanism for removing the surplus resin and controlling the pressure of the sealing resin.
The amount of the sealing resin can be easily measured, and the sealing process of the protruding electrode can always be performed with an appropriate amount of the resin. In addition, since the pressure of the sealing resin in the mold can be controlled, the pressure of the sealing resin during molding can be made uniform, and the generation of voids can be prevented.

【００６０】また、請求項６記載の発明によれば、封止
樹脂としてシート状樹脂を用いたことにより、確実に基
板全体に樹脂層を形成することができる。また、基板中
央に封止樹脂を配置した場合に要する中央から端部に向
け樹脂が流れる時間を短縮できるため、樹脂封止工程の
時間短縮を図ることができる。According to the sixth aspect of the present invention, since the sheet-like resin is used as the sealing resin, the resin layer can be reliably formed on the entire substrate. Further, since the time required for the resin to flow from the center to the end when the sealing resin is disposed at the center of the substrate can be reduced, the time for the resin sealing step can be reduced.

【００６１】また、請求項７記載の発明によれば、樹脂
封止工程の実施前に予め封止樹脂をフィルムに配設して
おくことにより、フィルムの装着作業と封止樹脂の装填
作業を一括的に行なうことができるため、作業の効率化
を図ることができる。According to the seventh aspect of the present invention, since the sealing resin is provided on the film before the resin sealing step is performed, the film mounting operation and the sealing resin loading operation can be performed. Since the operations can be performed collectively, work efficiency can be improved.

【００６２】また、請求項８記載の発明によれば、封止
樹脂をフィルムに複数個配設しておき、フィルムを移動
させることにより連続的に樹脂封止工程を実施すること
により、樹脂封止工程の自動化を図ることができ、半導
体装置の製造効率を向上させることができる。According to the eighth aspect of the present invention, a plurality of sealing resins are provided on the film, and the film is moved to perform the resin sealing step continuously, thereby achieving the resin sealing. The stopping process can be automated, and the manufacturing efficiency of the semiconductor device can be improved.

【００６３】また、請求項９記載の発明によれば、樹脂
封止工程で予め装置に補強板を装着しておくことによ
り、樹脂封止時に印加される熱や応力により基板が変形
することを防止できると共に基板の持つ固有の反りを矯
正するため、製造される半導体装置の歩留りを向上させ
ることができる。According to the ninth aspect of the present invention, by mounting a reinforcing plate on the device in advance in the resin sealing step, the substrate is prevented from being deformed by heat or stress applied during resin sealing. Since it can be prevented and the inherent warpage of the substrate is corrected, the yield of the manufactured semiconductor device can be improved.

【００６４】また、請求項１０記載の発明によれば、請
求項９記載の補強板として放熱率の良好な材料を選定し
たことにより、補強板を放熱板としても機能させること
ができ、製造される半導体装置の放熱特性を向上させる
ことができる。According to the tenth aspect of the present invention, since a material having a good heat radiation rate is selected as the reinforcing plate according to the ninth aspect, the reinforcing plate can also function as a heat radiating plate. The heat dissipation characteristics of the semiconductor device can be improved.

【００６５】また、請求項１１記載の発明によれば、樹
脂層に覆われた突起電極の先端部を露出させる手段とし
て、レーザ光照射或いはエキシマレーザを用いた場合に
は、容易かつ精度よく突起電極の先端部を露出させるこ
とができる。また、エッチング，機械研磨或いはブラス
トを用いた場合には、安価に突起電極の先端部を露出さ
せることができる。According to the eleventh aspect of the present invention, when a laser beam irradiation or an excimer laser is used as a means for exposing the tip end of the projection electrode covered with the resin layer, the projection can be easily and accurately formed. The tip of the electrode can be exposed. When etching, mechanical polishing, or blasting is used, the tip of the protruding electrode can be exposed at low cost.

【００６６】また、請求項１２記載の発明によれば、フ
ィルムの材質として弾性変形可能な材質を選定し、金型
を用いて樹脂層を形成する際に突起電極の先端部をこの
フィルムにめり込ませることにより、突起電極の先端部
は樹脂層に封止されない状態とすることができる。従っ
て、単にフィルムを樹脂層から剥離するだけの作業で、
突起電極の先端部を樹脂層より露出させることができ
る。According to the twelfth aspect of the present invention, a material that can be elastically deformed is selected as a material of the film, and when forming a resin layer using a mold, the tips of the protruding electrodes are fitted to the film. By inserting the protruding electrode, the tip portion of the protruding electrode can be made not to be sealed with the resin layer. Therefore, by simply removing the film from the resin layer,
The tip of the protruding electrode can be exposed from the resin layer.

【００６７】よって、樹脂層の形成後に樹脂層に対し突
起電極の先端を露出させるための加工処理を簡単化する
ことができ、突起電極露出工程の簡単化を図ることがで
きる。また、請求項１３記載の発明に係る半導体装置製
造用金型によれば、金型を構成する下型は、固定された
第１の下型半体と、この第１の下型半体に対して昇降可
能な構成とされた第２の下型半体とにより構成されてい
るため、第１の下型半体に対し第２の下型半体を移動さ
せることにより、基板を金型から離型する際に離型機能
を持たせることができ、よって樹脂層が形成された基板
を容易に金型から取り出すことができる。Therefore, the processing for exposing the tip of the protruding electrode to the resin layer after the formation of the resin layer can be simplified, and the protruding electrode exposing step can be simplified. Further, according to the mold for manufacturing a semiconductor device according to the invention of claim 13, the lower mold constituting the mold includes a fixed first lower mold half and the first lower mold half. Since the second lower mold half is configured to be movable up and down, the substrate is moved by moving the second lower mold half with respect to the first lower mold half. A mold release function can be provided when the mold is released from the mold, so that the substrate on which the resin layer is formed can be easily taken out of the mold.

【００６８】また、請求項１５記載の発明によれば、第
１の下型半体の基板が載置される部位に、基板を第１の
下型半体に吸着脱させる固定・離型機構を設けたことに
より、固定・離型機構を吸着動作させた時には、基板は
第１の下型半体に固定されるため、樹脂封止処理におい
て基板に反り等の変形が発生することを防止することが
できると共に、基板の持つ固有の反りを矯正することが
できる。また、固定・離型機構を離型動作させた時に
は、基板は第１の下型半体から離型方向に付勢されるた
め、基板の金型からの離型性を向上させることができ
る。According to the fifteenth aspect of the present invention, the fixing and releasing mechanism for adsorbing and removing the substrate from the first lower mold half at the portion where the substrate of the first lower mold half is mounted. When the fixing / release mechanism is operated by suction, the substrate is fixed to the first lower mold half, thereby preventing the substrate from being deformed such as warping in the resin sealing process. And the inherent warpage of the substrate can be corrected. Further, when the fixing / release mechanism is released, the substrate is urged from the first lower mold half in the release direction, so that the substrate can be more easily released from the mold. .

【００６９】また、請求項１６記載の発明によれば、多
孔質部材は吸排気装置から気体が供給されることによ
り、基板に向けて気体を噴射する。よって、基板を金型
から離型させる際に多孔質部材から基板に向けて気体を
噴射することにより、基板の金型からの離型性を向上さ
せることができる。According to the sixteenth aspect of the present invention, the porous member injects the gas toward the substrate when the gas is supplied from the suction / exhaust device. Therefore, by releasing gas from the porous member toward the substrate when the substrate is released from the mold, the releasability of the substrate from the mold can be improved.

【００７０】また、吸排気装置が吸引処理を行なうこと
により、基板は多孔質部材に向け吸引される。よって、
樹脂封止工程において、基板に反り等の変形が発生する
ことを防止することができると共に基板の持つ固有の反
りを矯正することができる。更に、多孔質部材は第１の
下型半体の基板が載置される部位に配設されているた
め、樹脂封止工程において封止樹脂の充填処理が行なわ
れても、多孔質部材は基板に覆われた状態となっている
ため、封止樹脂が多孔質部材に侵入することはない。ま
た、離型時には基板の背面が直接離型方向に付勢される
ため、離型性を向上させることができる。The substrate is sucked toward the porous member by the suction / exhaust device performing the suction process. Therefore,
In the resin sealing step, it is possible to prevent the substrate from being deformed such as warpage, and to correct the inherent warpage of the substrate. Furthermore, since the porous member is disposed at the portion where the first lower mold half substrate is placed, even if the sealing resin is filled in the resin sealing step, the porous member remains Since it is covered with the substrate, the sealing resin does not enter the porous member. Further, at the time of releasing, the back surface of the substrate is directly urged in the releasing direction, so that the releasing property can be improved.

【００７１】また、請求項１７記載の発明によれば、キ
ャビティを形成した状態において、第１の下型半体の上
部の面積よりも第２の下型半体で囲繞される面積が広く
なる部分を有する構成としたことにより、離型性を向上
できると共に段差部の形状を矩形状としたことにより段
差部の形成を容易に行なうことができる。According to the seventeenth aspect of the present invention, in the state where the cavity is formed, the area surrounded by the second lower mold half is larger than the area of the upper part of the first lower mold half. With the configuration having the portion, the releasability can be improved, and the step portion can be easily formed by making the shape of the step portion rectangular.

【００７２】また、請求項１８記載の発明に係る半導体
装置によれば、先端部を残し突起電極を封止する樹脂層
が半導体素子に形成されているため、樹脂層に半導体素
子，突起電極，実装基板，及びこれらが接続させる接合
部位を保護する機能を持たせることができ、また樹脂層
は実装処理前において既に半導体装置に形成されている
ため、半導体装置を実装する際に従来のようにアンダー
フィルレジンを充填処理する必要はなくなり、これによ
り実装処理を容易とすることができる。According to the semiconductor device of the eighteenth aspect of the present invention, since the resin layer for sealing the protruding electrode except for the tip is formed on the semiconductor element, the semiconductor element, the protruding electrode, It can have the function of protecting the mounting substrate and the joints to which they are connected, and the resin layer is already formed on the semiconductor device before the mounting process. There is no need to fill the underfill resin, thereby facilitating the mounting process.

【００７３】また、請求項１９記載の発明によれば、半
導体素子に放熱部材を配設したことにより、半導体装置
の放熱特性を向上させることができると共に半導体装置
の強度を向上させることができる。また、請求項２０及
び請求項４１記載の発明によれば、樹脂封止工程で用い
られる封止樹脂として、異なる特性を有する複数の封止
樹脂を用いたことにより、例えば異なる樹脂を積層した
場合には、外側に位置する樹脂に硬質樹脂を用い、また
内側に位置する樹脂に軟質樹脂を用いることが可能とな
る。また、半導体素子の外周位置に硬質樹脂を配設し、
この硬質樹脂に囲繞される部分に軟質樹脂を配設するこ
とも可能となる。よって、硬質樹脂により半導体素子の
保護を図ることができると共に、軟質樹脂により突起電
極に印加される応力の緩和を図ることができる。According to the nineteenth aspect of the present invention, since the heat radiating member is provided on the semiconductor element, the heat radiating characteristics of the semiconductor device can be improved and the strength of the semiconductor device can be improved. According to the twentieth and forty-first aspects of the invention, a plurality of sealing resins having different characteristics are used as the sealing resin used in the resin sealing step. In this case, a hard resin can be used for the resin located on the outside, and a soft resin can be used for the resin located on the inside. Also, a hard resin is arranged at the outer peripheral position of the semiconductor element,
It is also possible to dispose a soft resin in a portion surrounded by the hard resin. Therefore, the semiconductor element can be protected by the hard resin, and the stress applied to the protruding electrodes can be reduced by the soft resin.

【００７４】また、請求項２１及び２２記載の発明によ
れば、樹脂封止工程において予め封止樹脂を補強板に配
設しておくことにより、また補強板に形成された凹部を
キャビティとして用いることにより、補強板を金型の一
部として用いることが可能となり、封止樹脂が直接金型
に触れる位置を少なく或いは全く無くすることができる
ため、従来であれば必要とされた金型に付着した不要樹
脂の除去作業が不要となり、樹脂封止工程における作業
の簡単化を図ることができる。According to the twenty-first and twenty-second aspects of the present invention, the sealing resin is previously disposed on the reinforcing plate in the resin sealing step, and the concave portion formed in the reinforcing plate is used as a cavity. Thereby, the reinforcing plate can be used as a part of the mold, and the position where the sealing resin directly touches the mold can be reduced or completely eliminated. The work of removing the adhered unnecessary resin becomes unnecessary, and the work in the resin sealing step can be simplified.

【００７５】また、請求項２３及び請求項４２記載の発
明によれば、樹脂封止工程で突起電極が配設された基板
の表面に第１の樹脂層を形成した後（または同時）に、
この基板の背面を覆うように第２の樹脂層を形成したこ
とにより、製造される半導体装置のバランスを良好とす
ることができる。According to the twenty-third and twenty-second aspects of the present invention, after forming (or simultaneously with) the first resin layer on the surface of the substrate on which the bump electrodes are provided in the resin sealing step,
By forming the second resin layer so as to cover the back surface of the substrate, the balance of the manufactured semiconductor device can be improved.

【００７６】即ち、半導体素子と封止樹脂は熱膨張率が
異なるため、半導体素子の表面（突起電極が形成された
面）のみに封止樹脂を配設した構成では、半導体素子の
上面と背面において熱膨張差が発生し、半導体素子に反
りが発生するおそれがある。しかるに、本請求項のよう
に半導体素子の表面及び背面を共に封止樹脂で覆うこと
により、半導体素子の表面及び背面の状態を均一化する
ことができ、半導体装置のバランスを良好とすることが
できる。これにより、熱印加時において半導体装置に反
りが発生することを防止することができる。That is, since the semiconductor element and the sealing resin have different coefficients of thermal expansion, the configuration in which the sealing resin is provided only on the surface of the semiconductor element (the surface on which the protruding electrodes are formed) is used. In this case, a difference in thermal expansion may occur, and the semiconductor element may be warped. However, by covering both the front surface and the back surface of the semiconductor element with the sealing resin as in the present invention, the state of the front surface and the back surface of the semiconductor element can be made uniform, and the balance of the semiconductor device can be improved. it can. Accordingly, it is possible to prevent the semiconductor device from being warped when heat is applied.

【００７７】また、半導体素子の下面に配設する封止樹
脂と、半導体素子の上面に配設する封止樹脂を異なる特
性を有する樹脂を選定することも可能である。例えば、
突起電極が形成された表面に配設される封止樹脂として
は、突起電極に印加される応力を緩和しうる特性のもの
を選定することができ、また背面に配設される封止樹脂
としては、半導体素子に外力が印加された場合にこの外
力より半導体素子を保護しうる硬質の材質のものを選定
することも可能となる。It is also possible to select a resin having different characteristics from the sealing resin provided on the lower surface of the semiconductor element and the sealing resin provided on the upper surface of the semiconductor element. For example,
As the sealing resin provided on the surface on which the protruding electrodes are formed, those having characteristics capable of relaxing the stress applied to the protruding electrodes can be selected, and as the sealing resin provided on the back surface. It is also possible to select a hard material that can protect the semiconductor element from external force when the external force is applied to the semiconductor element.

【００７８】また、請求項２４記載の発明によれば、フ
ィルムとして突起電極と対向する位置に凸部が形成され
たものを用い、この凸部を樹脂封止工程において突起電
極に押圧した状態で樹脂層を形成することにより、凸部
が突起電極に押圧されている範囲においては封止樹脂は
突起電極に付着しないため、フィルムを除去した時点で
突起電極の一部（凸部が押圧されていた部分）は樹脂層
から露出する。よって、容易かつ確実に突起電極の一部
を樹脂層から露出させることができる。According to the twenty-fourth aspect of the present invention, a film having a convex portion formed at a position facing the projecting electrode is used, and the film is pressed against the projecting electrode in the resin sealing step. By forming the resin layer, the sealing resin does not adhere to the protruding electrodes in a range where the protruding portions are pressed against the protruding electrodes. Therefore, when the film is removed, a part of the protruding electrodes (the protruding portions are pressed). Part) is exposed from the resin layer. Therefore, a part of the projection electrode can be easily and reliably exposed from the resin layer.

【００７９】また、請求項２５及び請求項４３記載の発
明によれば、突起電極露出工程で突起電極の少なくとも
先端部を樹脂層より露出させた後に、突起電極の先端部
に外部接続用突起電極を形成する外部接続用突起電極形
成工程を実施したことにより、製造される半導体装置を
実装基板に実装する時の実装性を向上させることができ
る。According to the twenty-fifth and forty-third aspects of the present invention, after exposing at least the tip of the projecting electrode from the resin layer in the projecting electrode exposing step, the projecting electrode for external connection is attached to the tip of the projecting electrode. By performing the external connection protruding electrode forming step of forming the semiconductor device, the mountability when the manufactured semiconductor device is mounted on the mounting substrate can be improved.

【００８０】即ち、突起電極は半導体素子に形成された
電極上に形成されるものであるため、必然的にその形状
は小さくなる。よって、この小さな突起電極を実装基板
に電気的に接続する外部接続端子として用いる構成で
は、実装基板と突起電極とが確実に接続されないおそれ
がある。That is, since the protruding electrode is formed on the electrode formed on the semiconductor element, its shape is inevitably reduced. Therefore, in a configuration in which the small protruding electrode is used as an external connection terminal for electrically connecting to the mounting substrate, there is a possibility that the mounting substrate and the protruding electrode are not reliably connected.

【００８１】しかるに、外部接続用突起電極は、半導体
素子に形成されている突起電極と別体であるため自由に
設計することが可能であり、実装基板の構成に適応させ
ることができる。よって、半導体素子に形成されている
小さな形状の突起電極の先端部に外部接続用突起電極を
形成することにより、半導体装置と実装基板との実装性
を向上させることができる。However, since the external connection projection electrode is separate from the projection electrode formed on the semiconductor element, it can be designed freely and can be adapted to the configuration of the mounting substrate. Therefore, by forming the external connection projection electrode at the tip of the small-shaped projection electrode formed on the semiconductor element, it is possible to improve the mountability of the semiconductor device and the mounting substrate.

【００８２】また、請求項２６記載の発明によれば、突
起電極と外部接続用突起電極は、応力緩和機能を有する
接合材を用いて接合される。よって、外部接続用突起電
極に外力が印加され応力が発生しても、この応力は外部
接続用突起電極と突起電極との間に介在する接合材によ
り応力緩和され、突起電極に伝達されることを防止する
ことができる。これにより、外部応力により半導体素子
にダメージが発生することを防止でき、半導体装置の信
頼性を向上させることができる。According to the twenty-sixth aspect of the present invention, the projection electrode and the external connection projection electrode are joined using a joining material having a stress relaxation function. Therefore, even when an external force is applied to the external connection projection electrode and a stress is generated, the stress is relaxed by the bonding material interposed between the external connection projection electrode and the projection electrode, and is transmitted to the projection electrode. Can be prevented. Thus, damage to the semiconductor element due to external stress can be prevented, and the reliability of the semiconductor device can be improved.

【００８３】また、請求項２７記載の発明によれば、樹
脂封止工程を実施する前に予め基板の分離工程で切断さ
れる位置に切断位置溝を形成し、かつ分離工程では封止
樹脂が充填された切断位置溝の形成位置で基板を切断す
ることにより、基板及び封止樹脂にクラックが発生する
ことを防止することができる。According to the twenty-seventh aspect of the present invention, before performing the resin sealing step, a cutting position groove is formed at a position where the substrate is cut in the separating step, and the sealing resin is formed in the separating step. By cutting the substrate at the position where the filled cutting position groove is formed, it is possible to prevent the substrate and the sealing resin from cracking.

【００８４】即ち、仮に本請求項に係る切断位置溝を形
成しない構成を想定すると、分離工程では表面に比較的
薄い膜状の樹脂層が形成された基板を切断することとな
る。よって、この切断方法では封止樹脂にクラックが発
生するおそれがある。また、基板においては、切断位置
には大きな応力が印加されるため、この応力により基板
にクラックが発生するおそれがある。That is, assuming a configuration in which the cutting position groove according to the present invention is not formed, in the separation step, a substrate having a relatively thin film-like resin layer formed on the surface is cut. Therefore, this cutting method may cause cracks in the sealing resin. In addition, since a large stress is applied to the cutting position on the substrate, cracks may occur in the substrate due to the stress.

【００８５】しかるに、切断位置溝を形成することによ
り、この切断位置溝には樹脂封止工程において封止樹脂
が充填される。そして分離工程では、この封止樹脂が充
填された切断位置溝において基板及び封止樹脂は切断さ
れる。この際、切断位置溝内においては封止樹脂の厚さ
は大きいため、切断処理により封止樹脂にクラックが発
生することはない。However, by forming the cutting position groove, the cutting position groove is filled with the sealing resin in the resin sealing step. In the separation step, the substrate and the sealing resin are cut in the cutting position groove filled with the sealing resin. At this time, since the thickness of the sealing resin is large in the cutting position groove, cracks do not occur in the sealing resin due to the cutting process.

【００８６】また、封止樹脂は基板に対して硬度が小さ
く応力を吸収しうる作用があるため、切断処理により発
生する応力は封止樹脂に吸収され弱められた状態で基板
に印加されるため、基板にクラックが発生することも防
止することができる。また、請求項２８記載の発明によ
れば、樹脂封止工程を実施する前に予め基板の分離工程
で切断される位置を挟んで少なくとも一対の応力緩和溝
を形成しておき、分離工程において一対の応力緩和溝の
間位置で基板を切断することにより、切断時に発生する
応力が応力緩和溝より外側位置（この位置に突起電極，
電子回路等が形成される）に影響を及ぼすことを防止す
ることができる。Further, since the sealing resin has a small hardness to the substrate and has an effect of absorbing stress, the stress generated by the cutting process is applied to the substrate in a state of being absorbed and weakened by the sealing resin. In addition, the occurrence of cracks in the substrate can be prevented. According to the twenty-eighth aspect of the present invention, at least one pair of stress relaxation grooves is formed beforehand at a position to be cut in the substrate separating step before performing the resin sealing step. When the substrate is cut at a position between the stress relaxation grooves, the stress generated at the time of cutting is shifted to a position outside the stress relaxation groove.
(An electronic circuit or the like is formed).

【００８７】即ち、切断位置において応力が発生し基板
及び樹脂層にクラックが発生しても、この切断位置を挟
んで配設されている応力緩和溝（封止樹脂が充填されて
いる）により、切断位置で発生する応力は吸収される。
よって、切断位置で発生する応力が応力緩和溝より外側
位置に影響を及ぼすことはなく、よって突起電極及び電
子回路等が形成されている領域にクラックが発生するこ
とを防止することができる。That is, even if a stress is generated at the cutting position and a crack occurs in the substrate and the resin layer, the stress relaxation groove (filled with the sealing resin) provided with the cutting position interposed therebetween. The stress generated at the cutting position is absorbed.
Therefore, the stress generated at the cutting position does not affect the position outside the stress relieving groove, so that it is possible to prevent cracks from being generated in the region where the protruding electrodes, the electronic circuits, and the like are formed.

【００８８】また、請求項２９記載の発明によれば、先
ず第１の分離工程において、複数の半導体素子が形成さ
れた基板を切断することにより個々の半導体素子に分離
する。また、樹脂封止工程では、分離された半導体素子
をベース材に整列させて搭載する。この際、異なる種類
の半導体素子をベース材に搭載することが可能である。According to the twenty-ninth aspect of the present invention, in a first separation step, a substrate on which a plurality of semiconductor elements are formed is cut into individual semiconductor elements. In the resin sealing step, the separated semiconductor elements are aligned and mounted on a base material. In this case, different types of semiconductor elements can be mounted on the base material.

【００８９】そして、ベース材に搭載され半導体素子を
前記封止樹脂で封止し樹脂層を形成し、続く突起電極露
出工程では、突起電極の少なくとも先端部を樹脂層より
露出させる。そして、第２の分離工程において、隣接す
る半導体素子の間位置でベース材と共に樹脂層を切断す
る。Then, the semiconductor element mounted on the base material is sealed with the sealing resin to form a resin layer. In a subsequent projection electrode exposure step, at least the tip of the projection electrode is exposed from the resin layer. Then, in the second separation step, the resin layer is cut together with the base material at a position between the adjacent semiconductor elements.

【００９０】このように、分離された半導体素子をベー
ス材に搭載し、樹脂封止を行なった上で再び第２の分離
工程で分離することにより、異なる半導体素子を同一封
止樹脂内に配設した半導体装置を製造することができ
る。また、第２の分離工程においては、請求項２８と同
様に切断時に発生する応力により基板及び樹脂層にクラ
ックが発生することを防止することができる。As described above, the separated semiconductor elements are mounted on the base material, sealed with the resin, and separated again in the second separation step, so that different semiconductor elements are arranged in the same sealing resin. The semiconductor device provided can be manufactured. Further, in the second separation step, it is possible to prevent the occurrence of cracks in the substrate and the resin layer due to the stress generated at the time of cutting, as in the twenty-eighth aspect.

【００９１】また、請求項３０記載の発明によれば、樹
脂封止工程において、外部接続電極が表面に形成された
複数の半導体素子が形成された基板の表面に樹脂層を形
成することにより、外部接続電極は樹脂層に覆われた状
態となる。According to the thirtieth aspect of the present invention, in the resin sealing step, a resin layer is formed on a surface of a substrate on which a plurality of semiconductor elements having external connection electrodes formed on a surface are formed. The external connection electrodes are covered with the resin layer.

【００９２】そして、続いて実施される分離工程では、
外部接続電極が形成された位置で基板を樹脂層と共に切
断して個々の半導体素子に分離する。よって、外部接続
電極は、分離位置において基板と樹脂層との界面で外部
に露出した状態となる。従って、この半導体装置の側部
に露出した外部接続電極により半導体装置を実装基板に
電気的に接続することが可能となる。Then, in the subsequent separation step,
At the position where the external connection electrodes are formed, the substrate is cut together with the resin layer and separated into individual semiconductor elements. Therefore, the external connection electrode is exposed to the outside at the interface between the substrate and the resin layer at the separation position. Therefore, the semiconductor device can be electrically connected to the mounting substrate by the external connection electrodes exposed on the side portions of the semiconductor device.

【００９３】また、単に樹脂層が形成された基板を外部
接続電極が形成された位置で切断するのみで端子部を樹
脂層から外部に露出させることができ、極めて容易に半
導体装置を製造することができる。また、請求項３１記
載の発明によれば、基板に形成された隣接する半導体素
子間で外部接続電極が共有化された構成とすることによ
り、１回の切断処理を行なうことにより隣接する２個の
半導体装置において夫々外部接続電極を外部に露出する
ことができる。よって、半導体装置の製造を効率よく行
なうことができる。また、基板に不要部分が発生するこ
とを抑制できるため、基板の効率的な利用を図ることが
できる。Further, by simply cutting the substrate on which the resin layer is formed at the position where the external connection electrodes are formed, the terminal portions can be exposed to the outside from the resin layer, and the semiconductor device can be manufactured extremely easily. Can be. According to the thirty-first aspect of the present invention, the external connection electrode is shared between adjacent semiconductor elements formed on the substrate. In the semiconductor device described above, the external connection electrodes can be exposed to the outside. Therefore, the semiconductor device can be manufactured efficiently. Further, since the generation of unnecessary portions on the substrate can be suppressed, the substrate can be efficiently used.

【００９４】また、請求項３２記載の発明によれば、少
なくとも樹脂封止工程の実施後でかつ分離工程を実施す
る前に、樹脂層または基板の背面に位置決め溝を形成す
ることにより、例えば製造された半導体装置に対し試験
処理を行なう際、この位置決め溝を基準として試験装置
に半導体装置を装着することができる。また、分離工程
を実施する前に位置決め溝を形成することにより、複数
の半導体装置に対して一括的に位置決め溝を形成するが
でき、位置決め溝の形成効率を向上させることができ
る。According to the thirty-second aspect of the present invention, at least after the resin sealing step and before the separation step, the positioning groove is formed on the back surface of the resin layer or the substrate, thereby making it possible, for example, to manufacture the semiconductor device. When a test process is performed on the semiconductor device thus manufactured, the semiconductor device can be mounted on the test device based on the positioning groove. Further, by forming the positioning grooves before performing the separation step, the positioning grooves can be formed collectively for a plurality of semiconductor devices, and the efficiency of forming the positioning grooves can be improved.

【００９５】また、請求項３３記載の発明によれば、位
置決め溝は樹脂層または基板の背面にハーフスクライブ
を行なうことにより形成されることにより、分離工程で
一般的に使用するスクライビィング技術を用いて位置決
め溝を形成できるため、容易かつ精度よく位置決め溝を
形成することができる。According to the thirty-third aspect of the present invention, since the positioning groove is formed by performing half scribing on the resin layer or the back surface of the substrate, a scribing technique generally used in a separation step is used. Since the positioning groove can be formed, the positioning groove can be formed easily and accurately.

【００９６】また、請求項３４記載の発明によれば、樹
脂封止工程でフィルムとして突起電極と干渉しない位置
に凸部または凹部が形成されたものを用いることによ
り、樹脂封止工程において樹脂層に凸部または凹部が形
成される。この樹脂層上に形成される凹凸は、製造され
る半導体装置の位置決め部として用いることができる。
よって、例えば半導体装置に対し試験処理を行なう際
に、この凸部または凹部を基準として試験装置に半導体
装置を装着することが可能となる。According to the thirty-fourth aspect of the present invention, by using a film having a convex portion or a concave portion formed at a position where it does not interfere with the protruding electrode in the resin sealing step, A convex portion or a concave portion is formed. The unevenness formed on the resin layer can be used as a positioning portion of a manufactured semiconductor device.
Therefore, for example, when a test process is performed on a semiconductor device, it becomes possible to mount the semiconductor device on the test device based on the protrusion or the recess.

【００９７】また、請求項３５記載の発明によれば、樹
脂封止工程の終了後、位置決めの基準として用いる位置
決め用突起電極の形成位置における封止樹脂を加工し、
位置決め用突起電極と他の突起電極とを識別化したこと
により、この位置決め用突起電極を基準として試験装置
に半導体装置を装着することが可能となる。また、位置
決め用突起電極を識別化するための封止樹脂加工は、例
えば突起電極露出工程で用いるエキシマレーザ，エッチ
ング，機械研磨或いはブラスト等を用いることができ、
この加工により半導体装置の製造設備が大きく変更され
るようなことはない。According to the thirty-fifth aspect of the present invention, after the resin sealing step is completed, the sealing resin at the position where the positioning projection electrode to be used as a positioning reference is formed is processed.
By distinguishing the positioning projection electrode from the other projection electrodes, it becomes possible to mount the semiconductor device in the test apparatus based on the positioning projection electrode. The sealing resin processing for identifying the positioning projection electrodes can be performed by using, for example, excimer laser, etching, mechanical polishing, or blasting used in the projection electrode exposure step.
This processing does not significantly change the semiconductor device manufacturing equipment.

【００９８】また、請求項３６記載の発明によれば、外
部接続電極が表面に形成された半導体素子と、この半導
体素子に突起電極の先端部を残し突起電極を封止する樹
脂層とにより半導体装置を構成し、かつ半導体素子と樹
脂層との界面において外部接続電極が側方に向け露出し
た構成としたことにより、突起電極を形成することな
く、外部接続電極を用いて半導体装置を実装することが
可能となる。According to the thirty-sixth aspect of the present invention, a semiconductor device having an external connection electrode formed on a surface thereof and a resin layer for sealing the projection electrode while leaving the tip of the projection electrode in the semiconductor element. The semiconductor device is mounted by using the external connection electrode without forming the protruding electrode by forming the device and having the configuration in which the external connection electrode is exposed to the side at the interface between the semiconductor element and the resin layer. It becomes possible.

【００９９】このように、突起電極を形成しないため、
半導体装置の構成を簡単化することができ、コスト低減
を図ることができる。また、外部接続電極は半導体装置
の側部に露出した構成であるため、半導体装置を実装基
板に対し立設した状態で実装することが可能となり、半
導体装置の実装密度を向上させることができる。As described above, since no protruding electrode is formed,
The structure of the semiconductor device can be simplified, and cost can be reduced. In addition, since the external connection electrode is configured to be exposed on the side of the semiconductor device, it is possible to mount the semiconductor device in an upright state with respect to the mounting board, thereby improving the mounting density of the semiconductor device.

【０１００】また、請求項３７記載の発明によれば、半
導体装置を実装基板に対し立設状態で実装することによ
り、半導体装置の実装密度を向上させることができる。
また、請求項３８及び請求項３９記載の発明によれば、
複数の半導体装置をユニット化して扱うことが可能とな
り、よって実装時においてもユニット単位で実装基板に
実装処理を行なうことができ、実装効率の向上を図るこ
とができる。According to the thirty-seventh aspect of the present invention, the mounting density of the semiconductor device can be improved by mounting the semiconductor device on the mounting substrate in an upright state.
According to claims 38 and 39,
A plurality of semiconductor devices can be handled as a unit, so that even at the time of mounting, mounting processing can be performed on the mounting substrate in units of units, and mounting efficiency can be improved.

【０１０１】更に、請求項４０記載の発明によれば、半
導体装置と実装基板との間にインターポーザ基板が介在
する構成となるため、半導体装置を実装基板に実装する
自由度を向上させることができる。即ち、例えばインタ
ーポーザ基板として多層配線基板を用いることにより、
インターポーザ基板内で配線の引回しを行なうことがで
き、半導体装置の電極（突起電極，外部接続電極）と実
装基板側の電極との整合性を容易に図ることができる。Further, according to the forty-ninth aspect, the interposer substrate is interposed between the semiconductor device and the mounting substrate, so that the degree of freedom in mounting the semiconductor device on the mounting substrate can be improved. . That is, for example, by using a multilayer wiring board as an interposer board,
Wiring can be routed in the interposer substrate, and the matching between the electrodes (projection electrodes and external connection electrodes) of the semiconductor device and the electrodes on the mounting substrate side can be easily achieved.

【０１０２】[0102]

【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。図１乃至図８は本発明の第１実施
例である半導体装置の製造方法を製造手順に沿って示し
ており、また図９は本発明の第１実施例である半導体装
置の製造方法により製造される半導体装置１０を示して
いる。Embodiments of the present invention will now be described with reference to the drawings. 1 to 8 show a method of manufacturing a semiconductor device according to a first embodiment of the present invention along a manufacturing procedure. FIG. 9 shows a method of manufacturing a semiconductor device according to a first embodiment of the present invention. 1 shows a semiconductor device 10 to be manufactured.

【０１０３】先ず、図９（Ａ）及び（Ｂ）を用いて、図
１乃至図８に示す製造方法により製造される本発明の第
１実施例となる半導体装置１０について説明する。半導
体装置１０は、大略すると半導体素子１１，突起電極と
なるバンプ１２，及び樹脂層１３等によりなる極めて簡
単な構成とされている。First, a semiconductor device 10 according to a first embodiment of the present invention manufactured by the manufacturing method shown in FIGS. 1 to 8 will be described with reference to FIGS. 9A and 9B. The semiconductor device 10 has an extremely simple configuration including a semiconductor element 11, bumps 12 serving as projecting electrodes, a resin layer 13, and the like.

【０１０４】半導体素子１１（半導体チップ）は、半導
体基板に電子回路が形成されたものであり、その実装側
の面には多数のバンプ１２が配設されている。バンプ１
２は、例えば半田ボールを転写法を用いて配設された構
成とされており、外部接続電極として機能するものであ
る。本実施例では、バンプ１２は半導体素子１１に形成
されている電極パッド（図示せず）に直接配設された構
成とされている。The semiconductor element 11 (semiconductor chip) is one in which an electronic circuit is formed on a semiconductor substrate, and a large number of bumps 12 are provided on the surface on the mounting side. Bump 1
Reference numeral 2 denotes a configuration in which, for example, solder balls are provided by using a transfer method, and functions as an external connection electrode. In this embodiment, the bumps 12 are arranged directly on electrode pads (not shown) formed on the semiconductor element 11.

【０１０５】また、樹脂層１３（梨地で示す）は、例え
ばポリイミド，エポキシ（ＰＰＳ，ＰＥＫ，ＰＥＳ，及
び耐熱性液晶樹脂等の熱可塑性樹脂）等の熱硬化性樹脂
よりなり、半導体素子１１のバンプ形成側面の全面にわ
たり形成されている。従って、半導体素子１１に配設さ
れているバンプ１２は、この樹脂層１３により封止され
た状態となるが、バンプ１２の先端部は樹脂層１３から
露出するよう構成されている。即ち、樹脂層１３は、先
端部を残してバンプ１２を封止するよう半導体素子１１
に形成されている。The resin layer 13 (shown in satin) is made of a thermosetting resin such as polyimide, epoxy (a thermoplastic resin such as PPS, PEK, PES, and a heat-resistant liquid crystal resin). The bump is formed over the entire side surface of the bump. Therefore, the bump 12 provided on the semiconductor element 11 is sealed by the resin layer 13, but the tip of the bump 12 is configured to be exposed from the resin layer 13. That is, the resin layer 13 is formed so that the semiconductor element 11
Is formed.

【０１０６】上記構成とされた半導体装置１０は、その
全体的な大きさが略半導体チップ１１の大きさと等し
い、いわゆるチップサイズパッケージ構造となる。従っ
て、半導体装置１０は、近年特に要求されている小型化
のニーズに十分対応することができる。The semiconductor device 10 having the above-described structure has a so-called chip size package structure whose overall size is substantially equal to the size of the semiconductor chip 11. Therefore, the semiconductor device 10 can sufficiently cope with the needs for miniaturization that have been particularly required in recent years.

【０１０７】また、上記したように半導体装置１０は半
導体素子１１上に樹脂層１３が形成された構成とされて
おり、かつこの樹脂層１３は先端部を残しバンプ１２を
封止した構造とされている。このため、樹脂層１３によ
りデリケートなバンプ１２は保持されることとなり、よ
ってこの樹脂層１３は従来用いられていたアンダーフィ
ルレジン６（図７８参照）と同様の機能を奏することと
なる。Further, as described above, the semiconductor device 10 has a configuration in which the resin layer 13 is formed on the semiconductor element 11, and the resin layer 13 has a structure in which the bumps 12 are sealed except for the tip portions. ing. Therefore, the delicate bumps 12 are held by the resin layer 13, and the resin layer 13 has the same function as the underfill resin 6 (see FIG. 78) used conventionally.

【０１０８】即ち、樹脂層１３により、半導体素子１
１，バンプ１２，実装基板１４，バンプ１２と接続電極
１５との接合部位，及びバンプ１２と半導体素子１１と
の接合部位の破壊を防止することができる。図９（Ｂ）
は、半導体装置１０を実装基板１４に実装する方法を説
明するための図である。半導体装置１０を実装基板１４
に実装するには、実装基板１４に形成されている接続電
極１５とバンプ１２を位置決めした上で実装を行なう。That is, the semiconductor element 1 is formed by the resin layer 13.
1, the bump 12, the mounting substrate 14, the joint between the bump 12 and the connection electrode 15, and the joint between the bump 12 and the semiconductor element 11 can be prevented from being broken. FIG. 9 (B)
FIG. 3 is a diagram for explaining a method of mounting the semiconductor device 10 on the mounting board 14. Mounting the semiconductor device 10 on the mounting substrate 14
In order to mount the semiconductor device, the connection electrodes 15 and the bumps 12 formed on the mounting substrate 14 are positioned and then mounted.

【０１０９】この際、実装処理前において、半導体装置
１０には樹脂層１３が予め半導体素子１１に形成された
構成とされている。よって、半導体装置１０を実装基板
１４に実装処理する際、アンダーフィルレジンを半導体
素子１１と実装基板１４との間に充填処理する必要はな
くなり、これにより実装処理を容易とすることができ
る。At this time, before the mounting process, the semiconductor device 10 has a configuration in which the resin layer 13 is formed on the semiconductor element 11 in advance. Therefore, when the semiconductor device 10 is mounted on the mounting board 14, there is no need to fill the underfill resin between the semiconductor element 11 and the mounting board 14, thereby facilitating the mounting processing.

【０１１０】また、半導体装置１０を実装基板１４に実
装する際、半田バンプ１２を接続電極１５に接合するた
めに加熱処理を行なうが、半導体素子１１に配設された
バンプ１２は樹脂層１３により保持されているため、半
導体素子１１と実装基板１４との間に熱膨張差が発生し
ても確実に実装処理を行なうことができる。When the semiconductor device 10 is mounted on the mounting board 14, heat treatment is performed to join the solder bumps 12 to the connection electrodes 15. The bumps 12 provided on the semiconductor element 11 are formed by the resin layer 13. Since it is held, even if a difference in thermal expansion occurs between the semiconductor element 11 and the mounting board 14, the mounting process can be performed reliably.

【０１１１】更に、半導体装置１０を実装基板１４に実
装した後に熱が印加されたような場合においても、半導
体素子１１と実装基板１４との熱膨張差が発生しても、
樹脂層１３によりバンプ１２は保持されているため、バ
ンプ１２と接続電極１５との間で剥離が発生するような
ことはない。よって、半導体装置１０の実装における信
頼性を向上させることができる。Furthermore, even when heat is applied after the semiconductor device 10 is mounted on the mounting substrate 14, even if a difference in thermal expansion between the semiconductor element 11 and the mounting substrate 14 occurs,
Since the bumps 12 are held by the resin layer 13, there is no occurrence of separation between the bumps 12 and the connection electrodes 15. Therefore, reliability in mounting the semiconductor device 10 can be improved.

【０１１２】続いて、上記構成とされた半導体装置１０
の製造方法（第１実施例に係る製造方法）について、図
１乃至図８を用いて説明する。半導体装置１０は、大略
すると半導体素子形成工程，バンプ形成工程，樹脂封止
工程，突起電極露出工程，及び分離工程等を実施するこ
とにより形成される。この各工程の内、半導体素子形成
工程は、基板に対しエキシマレーザ技術等を用いて回路
形成を行なう工程であり、またバンプ形成工程は転写法
等を用いて回路形成された半導体素子１１上にバンプ１
２を形成する構成である。Subsequently, the semiconductor device 10 having the above structure is
1 (the manufacturing method according to the first embodiment) will be described with reference to FIGS. The semiconductor device 10 is generally formed by performing a semiconductor element forming step, a bump forming step, a resin sealing step, a projection electrode exposing step, a separating step, and the like. Among these steps, the semiconductor element forming step is a step of forming a circuit on the substrate using excimer laser technology or the like, and the bump forming step is on the semiconductor element 11 on which the circuit is formed using a transfer method or the like. Bump 1
2 is formed.

【０１１３】この半導体素子形成工程及びバンプ形成工
程は、周知の技術を用いて実施されるものであり、本願
発明の要部は樹脂封止工程以降にあるため、以下の説明
では樹脂封止工程以降の各工程についてのみ説明するも
のとする。図１乃至図５は樹脂封止工程を示している。The semiconductor element forming step and the bump forming step are carried out by using a well-known technique, and the main part of the present invention is after the resin sealing step. Only the following steps will be described. 1 to 5 show a resin sealing step.

【０１１４】樹脂封止工程は、更に基板装着工程，樹脂
層形成工程，及び離型工程に細分化される。樹脂封止工
程が開始されると、先ず図１に示されるように、半導体
素子形成工程及びバンプ形成工程を経ることにより多数
の半導体素子１１が形成された基板１６（ウエハー）を
半導体装置製造用金型２０に装着する。The resin sealing step is further subdivided into a substrate mounting step, a resin layer forming step, and a release step. When the resin sealing step is started, first, as shown in FIG. 1, a substrate 16 (wafer) on which a number of semiconductor elements 11 are formed through a semiconductor element forming step and a bump forming step is used for manufacturing a semiconductor device. It is mounted on the mold 20.

【０１１５】ここで、本発明の第１実施例となる半導体
装置製造用金型２０（以下、単に金型２０という）の構
造について説明する。金型２０は、大略すると上型２１
と下型２２とにより構成されている。この上型２１及び
下型２２には、共に図示しないヒーターが内設されてお
り、後述する封止樹脂３５を加熱溶融しうる構成とされ
ている。Here, the structure of the semiconductor device manufacturing mold 20 (hereinafter, simply referred to as the mold 20) according to the first embodiment of the present invention will be described. The mold 20 is generally an upper mold 21.
And a lower mold 22. Each of the upper mold 21 and the lower mold 22 is provided with a heater (not shown) therein so that a sealing resin 35 described later can be heated and melted.

【０１１６】上型２１は、図示しない昇降装置により図
中矢印Ｚ１，Ｚ２方向に昇降動作する構成とされてい
る。また、上型２１の下面はキャビティ面２１ａとされ
ており、このキャビティ面２１ａは平坦面とされてい
る。従って、上型２１の形状は極めて簡単な形状とされ
ており、安価に上型２１を製造することができる。The upper die 21 is configured to move up and down in the directions of arrows Z1 and Z2 in the figure by a lifting device (not shown). The lower surface of the upper mold 21 is a cavity surface 21a, and the cavity surface 21a is a flat surface. Therefore, the shape of the upper mold 21 is extremely simple, and the upper mold 21 can be manufactured at low cost.

【０１１７】一方、下型２２は、第１の下型半体２３と
第２の下型半体２４とにより構成されている。第１の下
型半体２３は、前記した基板１６の形状に対応した形状
とされており、具体的には基板１６の径寸法より若干大
きな径寸法に設定されている。基板１６は、この第１の
下型半体２３の上面に形成されたキャビティ面２５に装
着される。本実施例では、この第１の下型半体２３は固
定された構成とされている。On the other hand, the lower mold half 22 comprises a first lower mold half 23 and a second lower mold half 24. The first lower mold half 23 has a shape corresponding to the shape of the substrate 16 described above, and is specifically set to a diameter slightly larger than the diameter of the substrate 16. The substrate 16 is mounted on a cavity surface 25 formed on the upper surface of the first lower mold half 23. In the present embodiment, the first lower mold half 23 has a fixed configuration.

【０１１８】また、第２の下型半体２４は、第１の下型
半体２３を囲繞するよう略環状形状とされている。この
第２の下型半体２４は、図示しない昇降装置により、第
１の下型半体２３に対して図中矢印Ｚ１，Ｚ２方向に昇
降動作する構成とされている。また、第２の下型半体２
４の内周壁はキャビティ面２６とされており、このキャ
ビティ面２６の上部所定範囲には、離型性を向上させる
面より傾斜部２７が形成されている。The second lower mold half 24 has a substantially annular shape so as to surround the first lower mold half 23. The second lower mold half 24 is configured to move up and down with respect to the first lower mold half 23 in directions of arrows Z1 and Z2 in the figure by an elevating device (not shown). Also, the second lower mold half 2
The inner peripheral wall of 4 has a cavity surface 26, and an inclined portion 27 is formed in a predetermined upper portion of the cavity surface 26 from a surface for improving the releasability.

【０１１９】樹脂封止工程の開始直後の状態では、図１
に示すように、第２の下型半体２４は第１の下型半体２
３に対してＺ２方向に上動した状態となっており、よっ
て前記した基板１６は第１及び第２の下型半体２３，２
４が協働して形成する凹部（キャビティ）内に装着され
る。この際、基板１６はバンプ１２が形成された面が上
側となるよう装着され、よって装着状態において基板１
６に形成されたバンプ１２は上型２１と対向した状態と
なっている。In the state immediately after the start of the resin sealing step, FIG.
As shown in FIG. 2, the second lower mold half 24 is the first lower mold half 2
3 in the Z2 direction, so that the substrate 16 is provided with the first and second lower mold halves 23, 2
4 are mounted in a recess (cavity) formed in cooperation. At this time, the substrate 16 is mounted so that the surface on which the bumps 12 are formed faces upward.
The bump 12 formed on 6 is in a state of facing the upper die 21.

【０１２０】上記のように下型２２に基板１６を装着す
ると、続いて上型２１の下部にフィルム３０を歪みの無
い状態で配設すると共に、基板１６のバンプ１２上に封
止樹脂３５を載置する。フィルム３０は、例えばポリイ
ミド，塩化ビニール，ＰＣ，Ｐｅｔ，静分解性樹脂，合
成紙等の紙，金属箔，若しくはこれらの複合材を用いる
ことが可能であり、後述する樹脂成形時に印加される熱
により劣化しない材料が選定されている。また本実施例
で用いるフィルム３０は、上記の耐熱性に加え、所定の
弾性を有する材料が選定されている。ここでいう所定の
弾性とは、後述する封止時において、バンプ１２の先端
部がフィルム３０内にめり込むことが可能な程度の弾性
をいう。When the substrate 16 is mounted on the lower mold 22 as described above, subsequently, the film 30 is disposed under the upper mold 21 without distortion, and the sealing resin 35 is placed on the bumps 12 of the substrate 16. Place. The film 30 can be made of, for example, polyimide, vinyl chloride, PC, Pet, statically decomposable resin, paper such as synthetic paper, metal foil, or a composite material thereof. A material that does not deteriorate due to is selected. For the film 30 used in the present embodiment, a material having predetermined elasticity in addition to the above heat resistance is selected. Here, the predetermined elasticity is such an elasticity that the front end of the bump 12 can sink into the film 30 at the time of sealing described later.

【０１２１】一方、封止樹脂３５は例えばポリイミド，
エポキシ（ＰＰＳ，ＰＥＥＫ，ＰＥＳ及び耐熱性液晶樹
脂等の熱可塑性樹脂）等の樹脂であり、本実施例におい
てはこの樹脂を円柱形状に成形した構成のものを用いて
いる。また、封止樹脂３５の載置位置は、図２（下型２
２の平面図である）に示されるように、基板１６の略中
央位置に選定されている。以上が、基板装着工程の処理
である。On the other hand, the sealing resin 35 is made of, for example, polyimide,
It is a resin such as epoxy (a thermoplastic resin such as PPS, PEEK, PES, and a heat-resistant liquid crystal resin). In the present embodiment, a resin having a cylindrical shape is used. The mounting position of the sealing resin 35 is shown in FIG.
2 (a plan view of FIG. 2), it is selected at a substantially central position of the substrate 16. The above is the processing of the substrate mounting step.

【０１２２】尚、上記した基板装着工程において、フィ
ルム３０を配設するタイミングは、下型２２に基板１６
を装着した後に限定されるものではなく、下型２２に基
板１６を装着する前に予めフィルム３０を配設しておく
構成としてもよい。上記のように基板装着工程が終了す
ると、続いて樹脂層形成工程が実施される。樹脂層形成
工程が開始されると、金型２０による加熱により封止樹
脂３５が溶融しうる温度まで昇温したことを確認した上
で（尚、封止樹脂３５の高さが十分小さい場合は確認の
必要はない）、上型２１がＺ１方向に下動される。In the above-described substrate mounting step, the timing of disposing the film 30 is determined by the lower die 22 and the substrate 16.
However, the present invention is not limited to the case where the film 16 is attached, and the film 30 may be provided in advance before the substrate 16 is attached to the lower mold 22. When the substrate mounting step is completed as described above, a resin layer forming step is subsequently performed. When the resin layer forming step is started, it is confirmed that the temperature has risen to a temperature at which the sealing resin 35 can be melted by heating by the mold 20 (if the height of the sealing resin 35 is sufficiently small, Confirmation is not necessary), and the upper mold 21 is moved down in the Z1 direction.

【０１２３】上型２１をＺ１方向に下動することによ
り、先ず上型２１は第２の下型半体２４の上面と当接す
る。この際、前記のように上型２１の下部にはフィルム
３０が配設されているため、上型２１が第２の下型半体
２４と当接した時点で、図３に示されるように、フィル
ム３０は上型２１と第２の下型半体２４との間にクラン
プされた状態となる。この時点で、金型２０内には、前
記した各キャビティ面２４ａ，２５，２６により囲繞さ
れたキャビティ２８が形成される。By moving the upper mold 21 downward in the Z1 direction, the upper mold 21 first comes into contact with the upper surface of the second lower mold half 24. At this time, since the film 30 is disposed below the upper mold 21 as described above, when the upper mold 21 comes into contact with the second lower mold half 24, as shown in FIG. Then, the film 30 is clamped between the upper mold 21 and the second lower mold half 24. At this point, a cavity 28 surrounded by the cavity surfaces 24a, 25, 26 is formed in the mold 20.

【０１２４】また、封止樹脂３５は下動する上型２１に
よりフィルム３０を介して圧縮付勢され、かつ封止樹脂
３５は溶融しうる温度まで昇温されているため、同図に
示されるように、封止樹脂３５は基板１６上にある程度
広がった状態となる。上型２１が第２の下型半体２４と
当接すると、その後は上型２１及び第２の下型半体２４
はフィルム３０をクランプした状態を維持しつつ一体的
にＺ１方向に下動を行なう。即ち、上型２１及び第２の
下型半体２４は、共にＺ１方向に下動する。The sealing resin 35 is compressed and urged by the lower die 21 via the film 30 and the sealing resin 35 is heated to a temperature at which it can be melted. As described above, the sealing resin 35 is spread on the substrate 16 to some extent. When the upper mold 21 contacts the second lower mold half 24, the upper mold 21 and the second lower mold half 24
Performs downward movement in the Z1 direction integrally while maintaining the state where the film 30 is clamped. That is, both the upper mold 21 and the second lower mold half 24 move downward in the Z1 direction.

【０１２５】これに対し、下型２２を構成する第１の下
型半体２３は固定された状態を維持するため、キャビテ
ィ２８の容積は上型２１及び第２の下型半体２４の下動
に伴い減少し、よって封止樹脂３５はキャビティ２８内
で圧縮されつつ樹脂成形されることとなる（この樹脂成
形法を圧縮成形法という）。On the other hand, since the first lower mold half 23 constituting the lower mold 22 maintains a fixed state, the volume of the cavity 28 is smaller than that of the upper mold 21 and the second lower mold half 24. Accordingly, the sealing resin 35 is molded while being compressed in the cavity 28 (this resin molding method is referred to as a compression molding method).

【０１２６】具体的には、基板１６の中央に載置された
封止樹脂３５は加熱により軟化しており、かつ上型２１
の下動により圧縮されるため、封止樹脂３５は上型２１
により押し広げられて中央位置より外周に向け進行して
ゆく。これにより、基板１６に配設されているバンプ１
２は、中央位置から順次外側に向けて封止樹脂３５より
封止されていく。More specifically, the sealing resin 35 placed at the center of the substrate 16 has been softened by heating, and
The sealing resin 35 is compressed by the downward movement of the upper mold 21.
And spread toward the outer periphery from the center position. Thereby, the bumps 1 provided on the substrate 16
2 is sequentially sealed outward from the center position by the sealing resin 35.

【０１２７】この際、上型２１及び第２の下型半体２４
の下動速度が速いと圧縮成形による圧縮圧が高くなり、
バンプ１２に損傷が発生することが考えられ、また上型
２１及び第２の下型半体２４の下動速度が遅いと、製造
効率等の低下が発生する。従って、上型２１及び第２の
下型半体２４の下動速度は、上記した相反する問題点が
共に発生しない適正な下動速度に選定されている。At this time, the upper mold 21 and the second lower mold half 24
If the downward movement speed is high, the compression pressure by compression molding will increase,
If it is considered that the bump 12 is damaged, and if the lower moving speed of the upper mold 21 and the second lower mold half 24 is low, the manufacturing efficiency and the like are reduced. Therefore, the lower moving speed of the upper mold 21 and the second lower mold half 24 is selected to be an appropriate lower moving speed that does not cause both of the above-mentioned conflicting problems.

【０１２８】上記した上型２１及び第２の下型半体２４
の下動は、クランプされたフィルム３０が基板１６に形
成されたバンプ１２に圧接される状態となるまで行なわ
れる。また、フィルム３０がバンプ１２に圧接された状
態で、封止樹脂３５は基板１６に形成された全てのバン
プ１２及び基板１６を封止するよう構成されている。The upper mold 21 and the second lower mold half 24 described above.
The downward movement is performed until the clamped film 30 is pressed against the bumps 12 formed on the substrate 16. The sealing resin 35 is configured to seal all the bumps 12 and the substrate 16 formed on the substrate 16 in a state where the film 30 is pressed against the bumps 12.

【０１２９】図４は、樹脂層形成工程が終了した状態を
示している。樹脂層形成工程が終了した状態では、フィ
ルム３０は基板１６に向け圧接されているため、バンプ
１２の先端部はフィルム３０にめり込んだ状態となる。
また、封止樹脂３５が基板１６の全面に配設されること
により、バンプ１２を封止する樹脂層１３が形成され
る。FIG. 4 shows a state in which the resin layer forming step has been completed. In a state where the resin layer forming step has been completed, since the film 30 is pressed against the substrate 16, the tip of the bump 12 is in a state of being sunk into the film 30.
Further, the resin layer 13 for sealing the bumps 12 is formed by disposing the sealing resin 35 on the entire surface of the substrate 16.

【０１３０】また、封止樹脂３５の樹脂量は予め計量さ
れており、図４に示される樹脂層形成工程が終了した時
点で、樹脂層１３の高さがバンプ１２の高さと略等しく
なるよう設定されている。このように、封止樹脂３５の
樹脂量を予め過不足のない適正量に計量しておくことに
より、樹脂層形成工程において金型２０から余剰な樹脂
３５が流出したり、逆に樹脂３５が少なくバンプ１２及
び基板１６を確実に封止できなくなる不都合を防止する
ことができる。The resin amount of the sealing resin 35 is measured in advance, so that the height of the resin layer 13 becomes substantially equal to the height of the bump 12 at the time when the resin layer forming step shown in FIG. Is set. As described above, by measuring the amount of the sealing resin 35 in advance to an appropriate amount that is not excessive or insufficient, the excess resin 35 flows out of the mold 20 in the resin layer forming step, or It is possible to prevent the inconvenience that the bumps 12 and the substrate 16 cannot be reliably sealed.

【０１３１】樹脂層形成工程が終了すると、続いて離型
工程が実施される。この離型工程では、先ず上型２１を
Ｚ２方向に上昇させる。この際、樹脂層１３が第２の下
型半体２４に形成された傾斜部２７と当接した位置は固
着した状態となっているため、基板１６及び樹脂層１３
は下型２２に保持された状態となっている。このため、
上型２１を上昇させた場合、上型２１のみがフィルム３
０から離脱し上動することとなる。After the completion of the resin layer forming step, a releasing step is performed. In this release step, first, the upper die 21 is raised in the Z2 direction. At this time, since the position where the resin layer 13 is in contact with the inclined portion 27 formed on the second lower mold half 24 is in a fixed state, the substrate 16 and the resin layer 13 are fixed.
Are held by the lower mold 22. For this reason,
When the upper mold 21 is raised, only the upper mold 21
It departs from 0 and moves up.

【０１３２】続いて、第２の下型半体２４を第１の下型
半体２３に対してＺ１方向に若干量下動させる。図５の
中心線より左側は、上型２１が上動し、かつ第２の下型
半体２４が若干量下動した状態を示している。このよう
に、第２の下型半体２４を第１の下型半体２３に対して
下動させることにより、前記した傾斜部２７と樹脂層１
３とを離間させることができる。Subsequently, the second lower mold half 24 is slightly moved downward in the Z1 direction with respect to the first lower mold half 23. The left side of the center line in FIG. 5 shows a state in which the upper mold 21 has moved upward and the second lower mold half 24 has moved slightly downward. As described above, by lowering the second lower mold half 24 with respect to the first lower mold half 23, the above-described inclined portion 27 and the resin layer 1 are formed.
3 can be separated.

【０１３３】このように傾斜部２７と樹脂層１３とが離
間すると、続いて第２の下型半体２４はＺ２方向に上動
を開始する。これにより、第２の下型半体２４の上面は
フィルム３０と当接すると共に傾斜部２７は樹脂層１３
の側壁と当接し、よって第２の下型半体２４の上動に伴
い基板１６を上方向に向け移動付勢する。When the inclined portion 27 and the resin layer 13 are separated from each other, the second lower mold half 24 starts moving upward in the Z2 direction. As a result, the upper surface of the second lower mold half 24 contacts the film 30 and the inclined portion 27
, So that the substrate 16 is urged to move upward as the second lower mold half 24 moves upward.

【０１３４】フィルム３０は樹脂層１３と固着した状態
を維持しているため、フィルム３０が上動付勢されるこ
とにより、樹脂層１３が形成された基板１６は第１の下
型半体２３から離脱する。これにより、図５の中心線よ
り右側に示されるように、樹脂層１３が形成された基板
１６は金型２０から離型される。Since the film 30 maintains the state of being fixed to the resin layer 13, the substrate 16 on which the resin layer 13 is formed is urged upward to urge the film 30. Break away from Thereby, the substrate 16 on which the resin layer 13 is formed is released from the mold 20 as shown on the right side of the center line in FIG.

【０１３５】尚、図５に示す例では第１の下型半体２３
と樹脂層１３とが固着した部分が存在するが、この固着
領域は狭いため固着力は弱く、よって第２の下型半体２
４が上動することにより、樹脂層１３が形成された基板
１６を第１の下型半体２３から確実に離型させることが
できる。In the example shown in FIG. 5, the first lower mold half 23
There is a portion where the resin layer 13 and the resin layer 13 are fixed, but since the fixing region is narrow, the fixing force is weak, so that the second lower mold half 2
By moving upward, the substrate 16 on which the resin layer 13 is formed can be reliably released from the first lower mold half 23.

【０１３６】上記のように本実施例に係る樹脂封止工程
では、樹脂層１３は樹脂層形成工程において金型２０を
用いて圧縮成形される。また、樹脂層１３となる封止樹
脂３５は、従来（図７８参照）のように半導体装置１と
実装基板５との間の狭所に充填されるのではなく、基板
１６のバンプ１２が配設された面上に載置されモールド
成形される。As described above, in the resin sealing step according to this embodiment, the resin layer 13 is compression-molded using the mold 20 in the resin layer forming step. In addition, the sealing resin 35 serving as the resin layer 13 is not filled in a narrow space between the semiconductor device 1 and the mounting substrate 5 as in the conventional case (see FIG. 78), but the bumps 12 of the substrate 16 are arranged. It is placed on the provided surface and molded.

【０１３７】このため、樹脂層１３を基板１６のバンプ
１２が形成されている面全体にわたり確実に形成するこ
とができ、また略バンプ１２の高さと等しい狭い部分に
確実に樹脂層１３を形成することが可能となる。これに
より、基板１６に形成されている全てのバンプ１２は樹
脂層１３により確実に封止されるため、樹脂層１３によ
り全てのバンプ１２を確実に保持することが可能とな
る。よって、図９を用いて説明した加熱時において、バ
ンプ１２と実装基板１４との接合部における破壊を確実
に防止でき、半導体装置１０の信頼性を向上させること
ができる。Therefore, the resin layer 13 can be surely formed over the entire surface of the substrate 16 where the bumps 12 are formed, and the resin layer 13 is surely formed in a narrow portion substantially equal to the height of the bumps 12. It becomes possible. Thus, all the bumps 12 formed on the substrate 16 are securely sealed by the resin layer 13, so that all the bumps 12 can be reliably held by the resin layer 13. Therefore, at the time of heating described with reference to FIG. 9, destruction at the junction between the bump 12 and the mounting substrate 14 can be reliably prevented, and the reliability of the semiconductor device 10 can be improved.

【０１３８】また、前記したように、金型２０を構成す
る下型２２は、固定された第１の下型半体２３と、この
第１の下型半体２３に対して昇降可能な構成とされた第
２の下型半体２４とにより構成されている。このため、
樹脂層１３を形成した後に第１の下型半体２３に対し第
２の下型半体２４を昇降動作させることにより、金型２
０に離型機能を持たせることができ、樹脂層１３が形成
された基板１６を容易に金型２０から取り出すことがで
きる。As described above, the lower mold 22 constituting the mold 20 has a fixed first lower mold half 23 and a structure capable of moving up and down with respect to the first lower mold half 23. And the second lower mold half 24. For this reason,
After forming the resin layer 13, the second lower mold half 24 is moved up and down with respect to the first lower mold half 23, thereby forming the mold 2.
0 can have a release function, and the substrate 16 on which the resin layer 13 is formed can be easily taken out of the mold 20.

【０１３９】上記した樹脂封止工程が終了すると、続い
て突起電極露出工程が実施される。図６及び図７は突起
電極露出工程を示している。樹脂封止工程が終了した時
点では、図６に示されるように、フィルム３０は樹脂層
１３と固着した状態となっている。また、フィルム３０
は弾性可能な材料により構成されているため、樹脂層１
３が形成された状態で、バンプ１２の先端部はフィルム
３０にめり込んだ状態となっている。即ち、バンプ１２
の先端部は樹脂層１３に覆われていない状態となってい
る（この状態を図６（Ｂ）に拡大して示す）。When the above-described resin sealing step is completed, a projection electrode exposing step is subsequently performed. 6 and 7 show a projection electrode exposing step. When the resin sealing step is completed, the film 30 is in a state of being fixed to the resin layer 13 as shown in FIG. The film 30
Is made of an elastic material, the resin layer 1
In the state where 3 is formed, the tip of the bump 12 is in a state of being cut into the film 30. That is, the bump 12
Is not covered with the resin layer 13 (this state is shown enlarged in FIG. 6B).

【０１４０】本実施例に係る突起電極露出工程では、図
７（Ａ）に示されるように、樹脂層１３に固着されたフ
ィルム３０を樹脂層１３から剥離する処理を行なう。こ
のようにフィルム３０を樹脂層１３から剥離することに
より、図７（Ｂ）に拡大して示すように、フィルム３０
にめり込んだ状態とされていたバンプ１２の先端部は樹
脂層１３から露出することとなる。よって、この露出さ
れたバンプ１２の先端部を用いて実装処理を行なうこと
が可能となる。In the projection electrode exposure step according to this embodiment, as shown in FIG. 7A, a process of peeling the film 30 fixed to the resin layer 13 from the resin layer 13 is performed. By peeling the film 30 from the resin layer 13 in this manner, as shown in an enlarged manner in FIG.
The tip of the bump 12 that has been sunk into the state is exposed from the resin layer 13. Therefore, it is possible to perform a mounting process using the exposed end portions of the bumps 12.

【０１４１】このように、本実施例に係る突起電極露出
工程は、単にフィルム３０を樹脂層１３から剥離するだ
けの簡単な処理である。このため、容易かつ効率よく突
起電極露出処理を行なうことができる。また、前記した
ようにフィルム３０を金型２０に装着する際、フィルム
３０は歪みのないよう配設されており、かつ上型２１の
キャビティ面２４ａは平坦な形状とされている。更に、
フィルム３０は均一な品質を有しており、その全面にお
いて均一な弾性特性を有している。従って、樹脂封止工
程においてバンプ１２がフィルム３０にめり込む際、そ
のめり込み量は均一となる。As described above, the protruding electrode exposing step according to this embodiment is a simple process of simply peeling the film 30 from the resin layer 13. For this reason, the projection electrode exposure process can be performed easily and efficiently. Further, as described above, when the film 30 is mounted on the mold 20, the film 30 is disposed so as not to be distorted, and the cavity surface 24a of the upper mold 21 has a flat shape. Furthermore,
The film 30 has a uniform quality, and has uniform elastic properties over the entire surface. Therefore, when the bumps 12 dig into the film 30 in the resin sealing step, the digging amount becomes uniform.

【０１４２】これにより、突起電極露出工程でフィルム
３０を樹脂層１３から剥離した際、樹脂層１３から露出
するバンプ１２の露出量は均一となり、半導体装置１０
の品質の一定化、及び実装時における接続電極１５との
接合性の均一化を図ることができる。Thus, when the film 30 is peeled from the resin layer 13 in the projection electrode exposure step, the amount of the bump 12 exposed from the resin layer 13 becomes uniform, and the semiconductor device 10 is exposed.
And the uniformity of bonding with the connection electrode 15 during mounting can be achieved.

【０１４３】尚、上記した説明では、突起電極露出工程
でフィルム３０を樹脂層１３から剥離した際、樹脂層１
３から完全にバンプ１２が露出する構成を示したが、フ
ィルム３０を剥離した状態でバンプ１３の先端が極薄く
ではあるが樹脂膜（封止樹脂３５）により覆われた構成
としてもよい、この構成とする事により、樹脂膜はデリ
ケートな性質を有するバンプ１３の上端部を保護するた
め、バンプ１３が外気と接触することにより酸化が発生
する等の劣化を防止することができる。In the above description, when the film 30 is separated from the resin layer 13 in the projecting electrode exposure step, the resin layer 1
Although the configuration in which the bump 12 is completely exposed from 3 is shown, the tip of the bump 13 may be very thin but may be covered with a resin film (sealing resin 35) in a state where the film 30 is peeled off. With this configuration, the resin film protects the upper end portion of the bump 13 having a delicate property, so that it is possible to prevent deterioration such as generation of oxidation due to the bump 13 coming into contact with the outside air.

【０１４４】また、バンプ１３を実装基板に実装する際
は、この樹脂膜は不要となるため除去する必要がある。
この樹脂膜を除去するタイミングは、実装基板に実装す
る前であればどのタイミングで行なってもよい。上記し
た突起電極露出工程が終了すると、続いて分離工程が実
施される。When the bumps 13 are mounted on the mounting substrate, the resin film becomes unnecessary and needs to be removed.
The timing of removing the resin film may be any timing before mounting on the mounting board. When the above-described projection electrode exposure step is completed, a separation step is subsequently performed.

【０１４５】図８は分離工程を示している。同図に示さ
れるように、分離工程では基板１６を半導体素子１１毎
にダイサー２９を用いて樹脂層１３と共に切断する。こ
れにより、先に説明した図９に示される半導体装置１０
が製造される。尚、ダイサー２９を用いたダイシング処
理は、半導体装置の製造工程において一般的に採用され
ているものであり、特に困難を伴うものではない。ま
た、基板１６には樹脂層１３が形成されているが、ダイ
サー２９は樹脂層１３をも十分に切断することができる
能力を有している。FIG. 8 shows the separation step. As shown in the figure, in the separation step, the substrate 16 is cut together with the resin layer 13 using a dicer 29 for each semiconductor element 11. Thereby, the semiconductor device 10 shown in FIG.
Is manufactured. Note that the dicing process using the dicer 29 is generally employed in a semiconductor device manufacturing process, and does not involve any particular difficulty. Although the resin layer 13 is formed on the substrate 16, the dicer 29 has a capability of sufficiently cutting the resin layer 13.

【０１４６】続いて、図１０を用いて本発明の第２実施
例である半導体装置の製造方法及び本発明の第２実施例
である半導体装置製造用金型２０Ａ（以下、単に金型２
０Ａという）ついて説明する。尚、図１０において、先
に図１乃至図９を用いて説明した第１実施例に係る構成
と同一構成については、同一符号を附してその説明を省
略する。Subsequently, a method of manufacturing a semiconductor device according to a second embodiment of the present invention and a mold 20A for manufacturing a semiconductor device according to the second embodiment of the present invention (hereinafter simply referred to as mold 2) will be described with reference to FIG.
0A) will be described. In FIG. 10, the same components as those of the first embodiment described above with reference to FIGS. 1 to 9 are denoted by the same reference numerals, and description thereof is omitted.

【０１４７】先ず、本実施例に係る金型２０Ａについて
説明する。本実施例に係る金型２０Ａも大略すると上型
２１と下型２２Ａとにより構成されている。上型２１及
び下型２２Ａを構成する第１の下型半体２３は第１実施
例に示したものと同一構成とされている。しかるに本実
施例では、第２の下型半体２４Ａに余剰樹脂を除去する
余剰樹脂除去機構４０を設けたことを特徴とするもので
ある。First, the mold 20A according to this embodiment will be described. The mold 20A according to the present embodiment is also generally composed of an upper mold 21 and a lower mold 22A. The first lower mold half 23 constituting the upper mold 21 and the lower mold 22A has the same structure as that shown in the first embodiment. However, the present embodiment is characterized in that the second lower mold half 24A is provided with an excess resin removing mechanism 40 for removing excess resin.

【０１４８】余剰樹脂除去機構４０は、大略すると開口
部４１，ポット部４２，及び圧力制御ロッド４３等によ
り構成されている。開口部４１は第２の下型半体２４Ａ
に形成された傾斜部２７の一部に形成された開口であ
り、この開口部４１はポット部４２と連通した構成とさ
れている。The surplus resin removing mechanism 40 is roughly composed of an opening 41, a pot 42, a pressure control rod 43 and the like. The opening 41 is the second lower mold half 24A.
An opening 41 is formed in a part of the inclined portion 27 formed in the opening 41. The opening 41 communicates with the pot portion 42.

【０１４９】ポット部４２はシリンダ構造を有してお
り、このポット部４２の内部にはピストン構造とされた
圧力制御ロッド４３が摺動可能に装着されている。この
圧力制御ロッド４３は、図示しない駆動機構に接続され
ており、図中矢印Ｚ１，Ｚ２方向に第２の下型半体２４
Ａに対して昇降動作可能な構成とされている。The pot portion 42 has a cylinder structure, and a pressure control rod 43 having a piston structure is slidably mounted inside the pot portion 42. The pressure control rod 43 is connected to a driving mechanism (not shown), and the second lower mold half 24 is moved in the directions indicated by arrows Z1 and Z2.
A is configured to be able to move up and down with respect to A.

【０１５０】続いて、上記構成とされた余剰樹脂除去機
構４０を具備した金型２０Ａを用いて実施される、本発
明の第２実施例に係る半導体装置の製造方法について説
明する。尚、第２実施例では半導体製造工程の内、樹脂
封止工程に特徴を有しているため、この樹脂封止工程に
ついてのみ説明するものとする。Next, a description will be given of a method of manufacturing a semiconductor device according to a second embodiment of the present invention, which is performed using the mold 20A having the surplus resin removing mechanism 40 having the above-described structure. Since the second embodiment has a feature in the resin sealing step in the semiconductor manufacturing process, only the resin sealing step will be described.

【０１５１】本実施例に係る樹脂封止工程が開始される
と、基板装着工程が実施される。基板装着工程では、図
１０（Ａ）に示されるように基板１６を金型２０Ａに装
着する。同図に示されるように、樹脂封止工程の開始直
後の状態では、第２の下型半体２４Ａは第１の下型半体
２３に対してＺ２方向に上動した状態となっており、ま
た余剰樹脂除去機構４０を構成する圧力制御ロッド４３
は上動限に移動した状態となっている。When the resin sealing step according to this embodiment is started, a substrate mounting step is performed. In the substrate mounting step, the substrate 16 is mounted on the mold 20A as shown in FIG. As shown in the figure, in the state immediately after the start of the resin sealing step, the second lower mold half 24A has moved upward in the Z2 direction with respect to the first lower mold half 23. And a pressure control rod 43 constituting the surplus resin removing mechanism 40.
Has moved to the upper limit.

【０１５２】上記のように下型２２Ａに基板１６を装着
すると、続いて上型２１の下部にフィルム３０を配設す
ると共に、基板１６のバンプ１２上に封止樹脂３５を載
置する。上記の基板装着工程が終了すると、続いて樹脂
層形成工程が実施される。樹脂層形成工程が開始される
と上型２１はＺ１方向に下動され、これにより図１０
（Ｂ）に示されるように、上型２１と第２の下型半体２
４Ａとは当接してフィルム３０はクランプされた状態と
なる。When the substrate 16 is mounted on the lower die 22A as described above, subsequently, the film 30 is disposed below the upper die 21 and the sealing resin 35 is placed on the bumps 12 of the substrate 16. When the above substrate mounting step is completed, a resin layer forming step is subsequently performed. When the resin layer forming step is started, the upper mold 21 is moved downward in the Z1 direction, thereby the
As shown in (B), the upper mold 21 and the second lower mold half 2
4A comes into contact with the film 30 and is clamped.

【０１５３】この時点で、金型２０Ａ内には各キャビテ
ィ面２４ａ，２５，２６により囲繞されたキャビティ２
８が形成されるが、前記した余剰樹脂除去機構４０を構
成する開口部４１は、このキャビティ２８に開口した状
態となっている。上型２１が第２の下型半体２４Ａと当
接すると、その後は上型２１及び第２の下型半体２４Ａ
はフィルム３０をクランプした状態を維持しつつ一体的
にＺ１方向に下動を行なう。これにより、樹脂３５はキ
ャビティ２８内で圧縮されつつ樹脂成形される。At this point, the cavity 2 surrounded by the cavity surfaces 24a, 25, 26 is placed in the mold 20A.
8 are formed, but the opening 41 constituting the surplus resin removing mechanism 40 is open to the cavity 28. When the upper mold 21 contacts the second lower mold half 24A, the upper mold 21 and the second lower mold half 24A
Performs downward movement in the Z1 direction integrally while maintaining the state where the film 30 is clamped. Thus, the resin 35 is molded while being compressed in the cavity 28.

【０１５４】この際、バンプ１２に対する損傷の発生を
防止し、かつキャビティ２８の全領域に適正に樹脂３５
を充填するためには、上型２１及び第２の下型半体２４
Ａの下動速度を適正な下動速度に選定する必要があるこ
とは前述した通りである。上型２１及び第２の下型半体
２４Ａの下動速度を適正化することは、換言すればキャ
ビティ２８内における樹脂３５の圧縮圧力を適正化する
ことと等価である。At this time, the occurrence of damage to the bumps 12 is prevented, and the resin 35
In order to fill the upper mold 21 and the second lower mold half 24,
As described above, it is necessary to select the down movement speed of A to an appropriate down movement speed. Optimizing the downward movement speed of the upper mold 21 and the second lower mold half 24A is equivalent to optimizing the compression pressure of the resin 35 in the cavity 28 in other words.

【０１５５】本実施例では、金型２０Ａに余剰樹脂除去
機構４０を設けることにより、上型２１及び第２の下型
半体２４Ａの下動速度に加え、圧力制御ロッド４３を上
下駆動することによっても樹脂３５の圧縮圧力を制御し
うる構成とされている。よって、圧力制御ロッド４３を
下動させることによりキャビティ２８内における封止樹
脂３５の圧力は低くなり、また圧力制御ロッド４３を上
動させることによりキャビティ２８内における封止樹脂
３５の圧力は高くなる。In this embodiment, in addition to the lowering speed of the upper mold 21 and the second lower mold half 24A, the pressure control rod 43 is moved up and down by providing the excess resin removing mechanism 40 in the mold 20A. , The compression pressure of the resin 35 can be controlled. Therefore, by moving the pressure control rod 43 downward, the pressure of the sealing resin 35 in the cavity 28 decreases, and by moving the pressure control rod 43 upward, the pressure of the sealing resin 35 in the cavity 28 increases. .

【０１５６】例えば、封止樹脂３５の樹脂量が形成しよ
うとする樹脂層１３の容量よりも多く、余剰樹脂により
キャビティ２８内の圧力が上昇した場合には、適正な樹
脂成形が行なえなくなるおそれがあるが、このような場
合には、図１０（Ｃ）に示されるように、余剰樹脂除去
機構４０の圧力制御ロッド４３をＺ１方向に下動させる
ことにより、余剰樹脂を開口部４１を介してポット部４
２内に除去することができる。For example, if the resin amount of the sealing resin 35 is larger than the capacity of the resin layer 13 to be formed and the pressure inside the cavity 28 increases due to the excess resin, there is a possibility that proper resin molding cannot be performed. However, in such a case, as shown in FIG. 10C, by moving the pressure control rod 43 of the surplus resin removing mechanism 40 downward in the Z1 direction, the surplus resin is removed through the opening 41. Pot part 4
2 can be removed.

【０１５７】よって、余剰樹脂除去機構４０を設けるこ
とにより、樹脂層１３の形成時に余剰樹脂の除去処理を
同時に行うことができ、常に既定の圧縮力で樹脂成形す
ることが可能となり、樹脂層１３の形成を適正に行なう
ことができる。また、余剰樹脂が金型２０Ａから漏洩す
ることを防止することができると共に、封止樹脂３５の
計量精度は第１実施例に比べて低くてもかまわないため
封止樹脂３５の計量の容易化を図ることができる。Therefore, by providing the surplus resin removing mechanism 40, the surplus resin can be removed at the same time as the resin layer 13 is formed, and the resin can be always molded with a predetermined compressive force. Can be appropriately formed. Further, it is possible to prevent the surplus resin from leaking from the mold 20A, and to simplify the measurement of the sealing resin 35 because the measurement accuracy of the sealing resin 35 may be lower than that of the first embodiment. Can be achieved.

【０１５８】樹脂層形成工程が終了し樹脂層１３が形成
されると、続いて離型工程が実施される。この離型工程
における金型２０Ａの動作は、基本的には第１実施例と
同様である。即ち、先ず上型２１をＺ２方向に上昇させ
ると共に、第２の下型半体２４Ａを第１の下型半体２３
に対してＺ１方向に若干量下動させる。When the resin layer forming step is completed and the resin layer 13 is formed, a releasing step is subsequently performed. The operation of the mold 20A in this release step is basically the same as in the first embodiment. That is, first, the upper mold 21 is raised in the Z2 direction, and the second lower mold half 24A is moved to the first lower mold half 23.
Is slightly moved downward in the Z1 direction.

【０１５９】図１０（Ｄ）の中心線より左側は、上型２
１が上動し、かつ第２の下型半体２４Ａが若干量下動し
た状態を示している。このように、第２の下型半体２４
Ａを第１の下型半体２３に対して下動させることによ
り、前記した傾斜部２７と樹脂層１３とを離間させるこ
とができる。The left side of the center line in FIG.
1 has moved upward, and the second lower mold half 24A has moved slightly downward. Thus, the second lower mold half 24
By lowering A with respect to the first lower mold half 23, the above-described inclined portion 27 and the resin layer 13 can be separated.

【０１６０】また、本実施例の場合には、余剰樹脂除去
機構４０を設けることにより、開口部４１の形成位置に
余剰樹脂を除去したことによりバリが発生しているおそ
れがあるが、このバリも第２の下型半体２４Ａか下動す
ることにより除去することができる。In the case of the present embodiment, by providing the surplus resin removing mechanism 40, there is a possibility that burrs may be generated due to the removal of the surplus resin at the position where the opening 41 is formed. Can also be removed by lowering the second lower mold half 24A.

【０１６１】このように傾斜部２７と樹脂層１３とが離
間すると、続いて第２の下型半体２４ＡはＺ２方向に上
動を開始し、ここれにより第２の下型半体２４Ａの上面
はフィルム３０に当接すると共に傾斜部２７は再び樹脂
層１３と当接し、基板１６は金型２０Ａから離間する方
向に移動付勢される。これにより、図１０（Ｄ）の中心
線より右側に示されるように、樹脂層１３が形成された
基板１６は金型２０Ａから離型される。When the inclined portion 27 and the resin layer 13 are separated from each other, the second lower mold half 24A starts to move upward in the Z2 direction, whereby the second lower mold half 24A is moved. The upper surface contacts the film 30 and the inclined portion 27 contacts the resin layer 13 again, and the substrate 16 is urged to move away from the mold 20A. Thereby, as shown on the right side of the center line in FIG. 10D, the substrate 16 on which the resin layer 13 is formed is released from the mold 20A.

【０１６２】また本実施例に係る製造方法では、樹脂成
形時においてキャビティ２８内の圧力を既定圧力に制御
するとができるため、樹脂３５内に空気が残留し樹脂層
１３に気泡（ボイド）が発生することを防止できる。い
ま、仮に樹脂層１３に気泡が発生した場合を想定する
と、加熱処理時にこの気泡が膨張して樹脂層１３にクラ
ック等の損傷が発生するおそれがある。In the manufacturing method according to the present embodiment, the pressure in the cavity 28 can be controlled to a predetermined pressure during resin molding, so that air remains in the resin 35 and bubbles (voids) are generated in the resin layer 13. Can be prevented. Now, assuming that bubbles are generated in the resin layer 13, the bubbles may expand during the heat treatment and damage such as cracks may occur in the resin layer 13.

【０１６３】しかるに、上記のように余剰樹脂除去機構
４０を設けることにより、樹脂層１３に気泡が発生する
ことを防止できるため、加熱時に樹脂層１３に損傷が発
生するおそれれはなく半導体装置１０の信頼性を向上さ
せることができる。続いて、本発明の第３及び第４実施
例に係る半導体装置の製造方法について説明する。However, by providing the surplus resin removing mechanism 40 as described above, the generation of bubbles in the resin layer 13 can be prevented. Can be improved in reliability. Subsequently, a method of manufacturing a semiconductor device according to the third and fourth embodiments of the present invention will be described.

【０１６４】図１１は本発明の第３実施例に係る半導体
装置の製造方法を示しており、また図１２は本発明の第
４実施例に係る半導体装置の製造方法を示している。
尚、図１１において図１乃至図９を用いて説明した第１
実施例に係る構成と同一構成については同一符号を附し
てその説明を省略し、また図１２において図１０を用い
て説明した第２実施例に係る構成と同一構成については
同一符号を附してその説明を省略する。FIG. 11 shows a method for manufacturing a semiconductor device according to the third embodiment of the present invention, and FIG. 12 shows a method for manufacturing a semiconductor device according to the fourth embodiment of the present invention.
Note that, in FIG. 11, the first type described with reference to FIGS.
The same reference numerals are given to the same configurations as those according to the embodiment, and the description thereof is omitted. In FIG. 12, the same reference numerals are assigned to the same configurations as those according to the second embodiment described with reference to FIG. The description is omitted.

【０１６５】第３及び第４実施例に係る製造方法は、フ
ィルム３０を用いずに樹脂層１３を形成したことを特徴
とするものである。このため、図１１（Ａ）及び図１２
（Ａ）に示されるように、前記した第１及び第２実施例
と異なり基板装着工程においては、上型２１の下部にフ
ィルム３０は配設されてない。The manufacturing method according to the third and fourth embodiments is characterized in that the resin layer 13 is formed without using the film 30. For this reason, FIG.
As shown in (A), unlike the first and second embodiments, the film 30 is not provided below the upper die 21 in the substrate mounting step.

【０１６６】従って、基板装着工程に続き実施される樹
脂層形成工程では、図１１（Ｂ），（Ｃ）及び図１２
（Ｂ），（Ｃ）に示されるように、上型２１が直接封止
樹脂３５を押圧し圧縮成形処理を行なうこととなる。し
かるに、上型２１のキャビティ面２４ａは平坦面とされ
ているため、良好な状態で樹脂層１３の成形処理を行な
うことができる。尚、剥離工程における処理は、前記し
た第１または第２実施例における処理と同一であるた
め、その説明は省略する。Therefore, in the resin layer forming step performed after the substrate mounting step, FIGS. 11B and 11C and FIG.
As shown in (B) and (C), the upper mold 21 directly presses the sealing resin 35 to perform a compression molding process. However, since the cavity surface 24a of the upper mold 21 is a flat surface, the molding process of the resin layer 13 can be performed in a good state. Note that the processing in the peeling step is the same as the processing in the first or second embodiment described above, and a description thereof will be omitted.

【０１６７】上記のように、フィルム３０を配設しない
構成としても、樹脂層１３を形成することができる。但
し、第３及び第４実施例による製造方法では、フィルム
３０を設けていないため、樹脂層１３が形成された状態
でバンプ１２は完全に樹脂層１３に埋設された状態とな
る。As described above, even when the film 30 is not provided, the resin layer 13 can be formed. However, in the manufacturing method according to the third and fourth embodiments, since the film 30 is not provided, the bumps 12 are completely embedded in the resin layer 13 in a state where the resin layer 13 is formed.

【０１６８】このため、樹脂封止工程を終了した後に実
施される突起電極露出工程で、バンプ１２の先端部のみ
を露出させるための処理が別個必要となる。尚、このバ
ンプ１２の先端部のみを露出させるための処理について
は、説明の便宜上後述するものとする。For this reason, in the projecting electrode exposure step performed after the resin sealing step is completed, a process for exposing only the tip of the bump 12 is required separately. The process for exposing only the tip of the bump 12 will be described later for convenience of explanation.

【０１６９】続いて、本発明の第５実施例である半導体
装置の製造方法を説明する。図１３及び図１４は、本発
明の第５実施例である半導体装置の製造方法を示してい
る。尚、図１３及び図１４において図１乃至図９を用い
て説明した第１実施例に係る構成と同一構成については
同一符号を附してその説明を省略する。Next, a method of manufacturing a semiconductor device according to a fifth embodiment of the present invention will be described. 13 and 14 show a method for manufacturing a semiconductor device according to a fifth embodiment of the present invention. 13 and 14, the same components as those of the first embodiment described with reference to FIGS. 1 to 9 are denoted by the same reference numerals, and description thereof is omitted.

【０１７０】本実施例に係る製造方法では、基板装着工
程で金型２０に基板１６を装着する前に、図１３（Ａ）
に示されるように、第１の下型半体２３に補強板５０を
装着しておくことを特徴とするものである。この補強板
５０は所定の機械的強度及び放熱性を有する材料が選定
されており、具体的には例えばアルミニウム製の板材に
より構成されている。また、補強板５０の径寸法は、基
板１６の径寸法より若干大きくなるよう設定されてい
る。また、この補強板５０の表面には、熱硬化性の接着
剤（図示せず）が塗布されている。In the manufacturing method according to the present embodiment, before the substrate 16 is mounted on the mold 20 in the substrate mounting step, FIG.
As shown in (1), a reinforcing plate 50 is mounted on the first lower mold half 23 in advance. The reinforcing plate 50 is made of a material having predetermined mechanical strength and heat dissipation, and is specifically made of, for example, an aluminum plate. The diameter of the reinforcing plate 50 is set to be slightly larger than the diameter of the substrate 16. A thermosetting adhesive (not shown) is applied to the surface of the reinforcing plate 50.

【０１７１】上記構成とされた補強板５０の金型２０へ
の装着は、単に第１の下型半体２３上に補強板５０を載
置するだけの作業であるため、極めて容易に行なうこと
ができ、補強板５０を設けても樹脂封止工程が面倒とな
るようなことはない。続いて、樹脂封止工程における補
強板５０の機能について説明する。The mounting of the reinforcing plate 50 having the above-described configuration on the mold 20 is an operation of merely placing the reinforcing plate 50 on the first lower mold half 23, so that it can be performed extremely easily. Even if the reinforcing plate 50 is provided, the resin sealing step does not become troublesome. Next, the function of the reinforcing plate 50 in the resin sealing step will be described.

【０１７２】基板装着工程が終了し樹脂層形成工程が開
始されると、前記したように上型２１及び第２の下型半
体２４が下動し、封止樹脂３５によるバンプ１２の封止
処理が開始される。この時、金型２０は封止樹脂３５が
溶融しうる程度の温度まで昇温されている。また、前記
した熱硬化性の接着剤は、比較的低い温度で熱硬化する
材質に選定されている。従って、樹脂層形成工程が開始
後、比較的短時間で補強板５０は基板１６に接着し一体
化する。尚、補強板５０は、予め基板１６に接着してお
く構成としてもよい。When the substrate mounting step is completed and the resin layer forming step is started, the upper mold 21 and the second lower mold half 24 are moved down as described above, and the sealing resin 35 seals the bump 12. Processing is started. At this time, the temperature of the mold 20 has been raised to a temperature at which the sealing resin 35 can be melted. Further, the above-mentioned thermosetting adhesive is selected as a material which is thermoset at a relatively low temperature. Therefore, after the resin layer forming step is started, the reinforcing plate 50 is bonded to and integrated with the substrate 16 in a relatively short time. The reinforcing plate 50 may be configured to be bonded to the substrate 16 in advance.

【０１７３】ところで、図１３（Ｂ），（Ｃ）に示され
るように、本実施例においても樹脂層１３の形成は、圧
縮成形法を用いて行なわれる。この圧縮成形法により樹
脂層１３を形成する方法では、上型２１により封止樹脂
３５及び溶融した樹脂３５を押圧するため、基板１６に
は大きな圧力が作用する。By the way, as shown in FIGS. 13B and 13C, in this embodiment, the formation of the resin layer 13 is also performed by the compression molding method. In the method of forming the resin layer 13 by the compression molding method, since the sealing resin 35 and the melted resin 35 are pressed by the upper mold 21, a large pressure acts on the substrate 16.

【０１７４】また、樹脂層１３を形成するためには封止
樹脂３５を溶融させる必要があり、このため金型２０に
はヒーターが組み込んである。このヒーターが発生する
熱は金型２０内に装着された基板１６にも印加される。
従って、基板１６は、上記した圧縮形成による圧力及び
ヒーターが発生する熱により変形する可能性がある。In order to form the resin layer 13, it is necessary to melt the sealing resin 35. For this reason, the mold 20 incorporates a heater. The heat generated by the heater is also applied to the substrate 16 mounted in the mold 20.
Therefore, the substrate 16 may be deformed by the pressure generated by the above-described compression and the heat generated by the heater.

【０１７５】しかるに本実施例では、基板装着工程にお
いて基板１６を金型２０に装着前に補強板５０を装着し
ておき、この補強板５０を基板１６に接合する構成とし
ているため、樹脂層形成工程において基板１６は補強板
５０により補強された構成となっている。このため、圧
縮形成による圧力やヒーターによる熱が基板１６に印加
されても、基板１６の変形することを防止でき、よって
製造される半導体装置の歩留りを向上させることができ
る。In this embodiment, however, the reinforcing plate 50 is mounted before mounting the substrate 16 to the mold 20 in the substrate mounting step, and the reinforcing plate 50 is bonded to the substrate 16. In the process, the substrate 16 is reinforced by the reinforcing plate 50. For this reason, even if pressure due to compression and heat from a heater are applied to the substrate 16, the substrate 16 can be prevented from being deformed, and the yield of the manufactured semiconductor device can be improved.

【０１７６】図１４は、樹脂層１３の形成が終了し、金
型２０から離型された状態の基板１６を示している。同
図に示されるように、基板１６を金型２０から離型した
状態において、補強板５０は基板１６に接着された状態
を維持している。そして、樹脂層形成工程が終了した後
に実施される分離工程（図８参照）で、この補強板５０
も合わせてダイサー２９により切断される。FIG. 14 shows the substrate 16 in a state where the formation of the resin layer 13 has been completed and the mold 16 has been released from the mold 20. As shown in the figure, when the substrate 16 is released from the mold 20, the reinforcing plate 50 is maintained in a state of being bonded to the substrate 16. Then, in a separating step (see FIG. 8) performed after the resin layer forming step is completed, the reinforcing plate 50 is formed.
Also cut by the dicer 29.

【０１７７】これにより、個々の半導体装置にも補強板
５０は配設された構成となる。また前記したように、補
強板５０は放熱性の良好な材料が選定されているため、
個々の半導体装置に分離された後において、補強板５０
は放熱板として機能することとなる。このため、本実施
例に係る製造方法により製造される半導体装置の放熱特
性を向上させることができる。As a result, the reinforcing plate 50 is provided also in each semiconductor device. Further, as described above, since the reinforcing plate 50 is made of a material having good heat dissipation properties,
After being separated into individual semiconductor devices, the reinforcing plate 50
Will function as a heat sink. Therefore, the heat radiation characteristics of the semiconductor device manufactured by the manufacturing method according to the present embodiment can be improved.

【０１７８】図１５乃至図１７は、前記した各実施例の
変形例を示している。尚、各図において図１乃至図９を
用いて説明した第１実施例に係る構成と同一構成につい
ては同一符号を附してその説明を省略する。前記した各
実施例においては、封止樹脂して封止樹脂３５を用い、
これを金型２０，２０Ａに装着された基板１６上に載置
して樹脂封止を行なう構成としていた。図１５乃至図１
７の示す変形例は、封止樹脂の他の供給態様を示すもの
である。FIGS. 15 to 17 show modifications of the above-described embodiments. In each of the drawings, the same components as those of the first embodiment described with reference to FIGS. 1 to 9 are denoted by the same reference numerals, and description thereof is omitted. In each of the embodiments described above, the sealing resin 35 is used as the sealing resin,
This is placed on the substrate 16 mounted on the molds 20 and 20A to perform resin sealing. 15 to 1
The modification shown in FIG. 7 shows another supply mode of the sealing resin.

【０１７９】図１５に示す例では、封止樹脂としてシー
ト状樹脂５１を用いたことを特徴とするものである。こ
のようにシート状樹脂５１を用いることにより、確実に
基板１６の全体に樹脂層１３を形成することができる。
また、基板１６の中央に封止樹脂３５を配置し場合に
は、溶融した樹脂が中央から端部に向け流れる必要があ
るため、成形時間を長く要してしまう。これに対しシー
ト状樹脂５１は、基板１６の上部を覆うように配設され
るため、溶融した樹脂は流れることなく直接下部に位置
するバンプ１２を封止することとなる。このため、樹脂
封止処理に要する時間を短縮できるため、樹脂封止工程
の時間短縮を図ることができる。The example shown in FIG. 15 is characterized in that a sheet-like resin 51 is used as a sealing resin. By using the sheet-shaped resin 51 in this manner, the resin layer 13 can be reliably formed on the entire substrate 16.
Further, when the sealing resin 35 is disposed at the center of the substrate 16, the molten resin needs to flow from the center to the end, so that a long molding time is required. On the other hand, since the sheet-like resin 51 is provided so as to cover the upper part of the substrate 16, the molten resin does not flow, but directly seals the bumps 12 located at the lower part. For this reason, the time required for the resin sealing process can be reduced, and the time for the resin sealing step can be reduced.

【０１８０】また、図１６に示す例では、封止樹脂とし
て液状樹脂５２を用いたことを特徴とするものである。
液状樹脂５２は流動性が高いため、短時間で確実にバン
プ１２を封止することができる。更に、図１７に示す例
では、樹脂封止工程の実施前に予め封止樹脂３５Ａをフ
ィルム３０に接着剤５３を用いて配設しておくことを特
徴とするものである。尚、封止樹脂３５を溶融した上
で、フィルム３０にこの封止樹脂３５を配設し、その後
に固化させることによりフィルム３０に封止樹脂３５を
配設した構成としてもよい。The example shown in FIG. 16 is characterized in that a liquid resin 52 is used as a sealing resin.
Since the liquid resin 52 has high fluidity, the bumps 12 can be reliably sealed in a short time. Further, the example shown in FIG. 17 is characterized in that the sealing resin 35A is previously provided on the film 30 using the adhesive 53 before the resin sealing step is performed. The sealing resin 35 may be disposed on the film 30 by melting the sealing resin 35, disposing the sealing resin 35 on the film 30, and then solidifying the resin.

【０１８１】このように、封止樹脂３５Ａを基板１６上
ではなくフィルム３０に配設しておくことにより、基板
装着工程において、フィルム３０の装着作業と封止樹脂
３５Ａの装填作業を一括的に行なうことができ、基板装
着作業の効率化を図ることができる。As described above, by disposing the sealing resin 35A on the film 30 instead of on the substrate 16, the mounting operation of the film 30 and the loading operation of the sealing resin 35A can be performed collectively in the substrate mounting process. The efficiency of the substrate mounting operation can be improved.

【０１８２】続いて、本発明の第６実施例である半導体
装置の製造方法について説明する。図１８は、第６実施
例である製造方法における樹脂封止工程を示している。
尚、図１８において、図１乃至図９を用いて説明した第
１実施例に係る構成と同一構成については同一符号を附
してその説明を省略する。Next, a method of manufacturing a semiconductor device according to a sixth embodiment of the present invention will be described. FIG. 18 shows a resin sealing step in the manufacturing method according to the sixth embodiment.
In FIG. 18, the same components as those of the first embodiment described with reference to FIGS. 1 to 9 are denoted by the same reference numerals, and description thereof is omitted.

【０１８３】先に、図１７を用いて樹脂封止工程の実施
前に予め封止樹脂３５Ａをフィルム３０に１個のみ配設
しておく方法について説明した。これに対し本実施例で
は、封止樹脂３５Ａをフィルム３０に所定の間隔をおい
て多数連続的に配設したことを特徴とするものである。
また、フィルム３０は、図示しない搬送装置により図中
矢印方向に搬送される構成とされている。The method of previously disposing only one sealing resin 35A on the film 30 before performing the resin sealing step has been described with reference to FIG. On the other hand, the present embodiment is characterized in that a large number of sealing resins 35A are continuously arranged on the film 30 at predetermined intervals.
The film 30 is transported by a transport device (not shown) in the direction of the arrow in the figure.

【０１８４】図１８（Ａ）において、金型２０より左側
に位置するのは、樹脂層１３が形成された基板１６であ
り、樹脂層１３がフィルム３０に固着することにより、
基板１６もフィルム３０に装着された状態となってい
る。また、金型２０の内部に位置する封止樹脂３５Ａ
は、今回樹脂封止処理が行なわれるものである。更に、
金型２０より右側に位置する封止樹脂３５Ａは、次回の
樹脂封止処理において用いられるものである。In FIG. 18A, the substrate 16 on which the resin layer 13 is formed is located on the left side of the mold 20, and the resin layer 13 is fixed to the film 30.
The substrate 16 is also mounted on the film 30. Also, the sealing resin 35A located inside the mold 20
Indicates that the resin sealing process is performed this time. Furthermore,
The sealing resin 35A located on the right side of the mold 20 is used in the next resin sealing process.

【０１８５】図１８（Ａ）に示す状態は、基板装着工程
が終了した状態を示しており、既に基板１６は金型２０
に装着された状態となっている。また、本実施例では、
基板１６を装着する前に補強板５０を装着する方法を例
に挙げている。基板装着工程が終了し樹脂封止工程が開
始されると、図１８（Ｂ）に示すように、上型２１及び
第２の下型半体２４は下動し、封止樹脂３５Ａによりバ
ンプ１２を封止する処理が行なわれる。そして、更に上
型２１及び第２の下型半体２４が下動することにより、
図１８（Ｃ）に示されるように、基板１６上に樹脂層１
３が形成される。The state shown in FIG. 18A shows a state in which the substrate mounting step has been completed, and the substrate 16 is already in the mold 20.
It is in the state of being attached to. In this embodiment,
The method of mounting the reinforcing plate 50 before mounting the substrate 16 is described as an example. When the substrate mounting step is completed and the resin sealing step is started, the upper mold 21 and the second lower mold half 24 move downward as shown in FIG. Is performed. Then, by further lowering the upper mold 21 and the second lower mold half 24,
As shown in FIG. 18C, the resin layer 1
3 is formed.

【０１８６】樹脂封止工程が終了すると、先に図５を用
いて説明したと同様の離型工程が実施され、樹脂層１３
が形成された基板１６は金型２０から離型される。この
際、前記したように樹脂層１３がフィルム３０に固着す
ることにより、基板１６もフィルム３０に装着された状
態となっている。When the resin sealing step is completed, a release step similar to that described above with reference to FIG.
The substrate 16 on which is formed is released from the mold 20. At this time, the resin layer 13 is fixed to the film 30 as described above, so that the substrate 16 is also mounted on the film 30.

【０１８７】上記のように樹脂封止工程が終了すると、
続いてフィルム３０の搬送装置が起動し、フィルム３０
は次の封止樹脂３５Ａが金型２０に装着される位置まで
搬送される。また、このフィルム３０による搬送操作と
共に、金型２０に対し補強板５０及び基板１６（樹脂層
１３が形成されていないもの）が金型２０に装着され
（即ち、基板装着工程を実施し）、これにより再び図１
８（Ａ）に示す状態となる。以降、上記した処理を繰り
返し実施する。When the resin sealing step is completed as described above,
Subsequently, the transport device of the film 30 is activated, and the film 30 is moved.
Is transported to a position where the next sealing resin 35A is mounted on the mold 20. In addition, along with the transport operation using the film 30, the reinforcing plate 50 and the substrate 16 (one on which the resin layer 13 is not formed) are attached to the mold 20 (that is, the substrate attaching step is performed). As a result, FIG.
The state shown in FIG. Thereafter, the above processing is repeatedly performed.

【０１８８】上記のように、本実施例に係る方法によれ
ば、封止樹脂３５Ａを樹脂封止処理時に邪魔にならない
程度の間隔で離間配設しておき、樹脂封止処理が終了し
た時点でフィルム３０を移動させ、次に樹脂封止処理を
行なう封止樹脂３５Ａを金型２０に自動装着することに
より、連続的に樹脂封止工程を実施することが可能とな
り、よって半導体装置の製造効率を向上させることがで
きる。As described above, according to the method of the present embodiment, the sealing resin 35A is spaced apart so as not to disturb the resin sealing process, and the resin is sealed when the resin sealing process is completed. By automatically mounting the sealing resin 35A to be subsequently subjected to the resin sealing process to the mold 20, it is possible to continuously carry out the resin sealing step, thereby manufacturing the semiconductor device. Efficiency can be improved.

【０１８９】続いて、本発明の第７実施例である半導体
装置の製造方法を説明する。図１９乃至図２１は、第７
実施例である半導体装置の製造方法を説明するための図
である。尚、図１９乃至図２１において、図１乃至図９
を用いて説明した第１実施例に係る構成と同一構成につ
いては同一符号を附してその説明を省略するものとす
る。Next, a method of manufacturing a semiconductor device according to a seventh embodiment of the present invention will be described. FIG. 19 to FIG.
FIG. 4 is a diagram for illustrating the method for manufacturing the semiconductor device according to the embodiment. 19 through FIG. 21 and FIG.
The same reference numerals are given to the same components as those according to the first embodiment described above, and description thereof will be omitted.

【０１９０】前記した第１実施例に係る製造方法では、
フィルム３０として弾性変形可能な材質のものを選定
し、よって樹脂封止工程における圧縮成形時においてバ
ンプ１２の先端部をフィルム３０にめり込ませることに
より、突起電極露出工程でフィルム３０を樹脂層１３か
ら剥離するだけでバンプ１２の先端部を露出させる構成
としていた。In the manufacturing method according to the first embodiment,
An elastically deformable material is selected as the film 30, so that the tip of the bump 12 is sunk into the film 30 during the compression molding in the resin sealing step. The configuration is such that the tip of the bump 12 is exposed simply by peeling off the bump 13.

【０１９１】しかるに、バンプ１２の先端部が適宜量だ
けめり込むような弾性を有したフィルム３０の選定は困
難である。また、図１８に示したようにフィルム３０を
搬送用のキャリアとしても用いた場合には、弾性変形可
能なフィルム３０では搬送時に伸縮してしまい、基板１
６及び封止樹脂３５Ａの搬送処理を適正に行なえないお
それがある。However, it is difficult to select a film 30 having such an elasticity that the tip of the bump 12 sinks in an appropriate amount. When the film 30 is also used as a carrier for transport as shown in FIG. 18, the elastically deformable film 30 expands and contracts during transport, and the substrate 1
6 and the transfer of the sealing resin 35A may not be performed properly.

【０１９２】そこで、このような問題点を解決するため
には、弾性変形を行なわないか、或いは弾性変形を殆ど
行なわない（以下、まとめて「弾性変形しない」と記載
する）フィルム３０Ａを用いる必要が生じる。本実施例
では、フィルム３０Ａとして弾性変形しない材質が選定
されている。しかるに、フィルム３０Ａとして弾性変形
しない材質を用いても、樹脂封止工程で行なわれる処理
は図１乃至図５で説明したと同様に実施することができ
る。Therefore, in order to solve such a problem, it is necessary to use a film 30A that does not elastically deform or hardly performs elastic deformation (hereinafter, referred to as "no elastic deformation"). Occurs. In this embodiment, a material that does not elastically deform is selected as the film 30A. However, even if a material that does not elastically deform is used as the film 30A, the processing performed in the resin sealing step can be performed in the same manner as described with reference to FIGS.

【０１９３】図１９乃至図２１は、本実施例における突
起電極露出工程を示している。樹脂封止工程が終了した
時点では、図１９に示されるように、フィルム３０Ａは
樹脂層１３と固着した状態となっている。しかるに、フ
ィルム３０Ａは弾性変形しない材料により構成されてい
るため、樹脂層１３が形成された状態でバンプ１２はフ
ィルム３０にめり込んだ状態とはなっておらず、従って
バンプ１２は樹脂層１３にその全体が封止された状態と
なっている（この状態を図１９（Ｂ）に拡大して示
す）。FIGS. 19 to 21 show a projection electrode exposing step in this embodiment. When the resin sealing step is completed, the film 30A is fixed to the resin layer 13 as shown in FIG. However, since the film 30A is made of a material that does not elastically deform, the bumps 12 are not embedded in the film 30 in a state where the resin layer 13 is formed. The whole is in a sealed state (this state is enlarged in FIG. 19B).

【０１９４】この状態において、図２０（Ａ）に示され
るように樹脂層１３に固着されたフィルム３０Ａを樹脂
層１３から剥離する処理を行なう。しかるに、フィルム
３０Ａを樹脂層１３から剥離しても、図２０（Ｂ）に拡
大して示すように、バンプ１２はその全体が樹脂層１３
に封止された状態を維持する。In this state, as shown in FIG. 20A, a process of peeling the film 30A fixed to the resin layer 13 from the resin layer 13 is performed. However, even if the film 30A is peeled off from the resin layer 13, as shown in the enlarged view of FIG.
To maintain a sealed state.

【０１９５】また、この図２０（Ｂ）に示されるバンプ
１２の全体が樹脂層１３に封止された状態は、先に図１
１及び図１２を用いて説明したフィルム３０，３０Ａを
用いない樹脂封止工程を実施した場合においても発生す
る。このように、バンプ１２の全体が樹脂層１３に封止
された状態では、これを分離処理し半導体装置を形成し
ても、実装基板１４との電気的接続を行なえない。よっ
て、バンプ１２の先端部を樹脂層１３から露出させるた
めの処理が必要となる。図２１（Ａ）は、バンプ１２の
先端部を樹脂層１３から露出させるための方法を示して
いる。The state in which the entire bump 12 shown in FIG. 20B is sealed with the resin layer 13 is described in FIG.
This also occurs when the resin sealing step without using the films 30 and 30A described with reference to FIGS. 1 and 12 is performed. As described above, in a state where the entire bump 12 is sealed in the resin layer 13, even if the bump 12 is separated and processed to form a semiconductor device, the bump 12 cannot be electrically connected to the mounting substrate 14. Therefore, a process for exposing the tip of the bump 12 from the resin layer 13 is required. FIG. 21A shows a method for exposing the tip of the bump 12 from the resin layer 13.

【０１９６】本実施例では、図２１（Ａ）に示されるよ
うに、バンプ１２の先端部を樹脂層１３から露出させる
手段としてレーザ照射装置６０を用いている。レーザ照
射装置６０としては、例えば樹脂に対する加工性の良好
な炭酸ガスレーザの使用が考えられる。In this embodiment, as shown in FIG. 21A, a laser irradiation device 60 is used as a means for exposing the tip of the bump 12 from the resin layer 13. As the laser irradiation device 60, for example, use of a carbon dioxide laser having good workability for resin is considered.

【０１９７】また、レーザ照射装置６０による樹脂層１
３の切削深さは、レーザ照射装置６０のエネルギーを適
宜設定することにより調整することができる。よって、
樹脂層１３から露出させるバンプ１２の先端量を精度よ
く設定することができる。図２１（Ａ）に示されるよう
に、レーザ照射装置６０を用いてレーザ光を樹脂層１３
上で操作させることにより、全てのバンプ１２の先端部
を樹脂層１３から露出させることができる。図２１
（Ｂ）は、レーザ加工処理が終了し、樹脂層１３からバ
ンプ１２の先端部が露出した状態を示している。The resin layer 1 by the laser irradiation device 60
The cutting depth of No. 3 can be adjusted by appropriately setting the energy of the laser irradiation device 60. Therefore,
The amount of the tip of the bump 12 exposed from the resin layer 13 can be accurately set. As shown in FIG. 21A, a laser beam is applied to the resin layer 13 using a laser irradiation device 60.
By performing the above operation, the tip portions of all the bumps 12 can be exposed from the resin layer 13. FIG.
(B) shows a state in which the laser processing is completed and the tip of the bump 12 is exposed from the resin layer 13.

【０１９８】このように、バンプ１２の先端部を樹脂層
１３から露出させる処理を行なうことにより、フィルム
３０Ａとして弾性変形しない材質のものを用いても、ま
た図１１及び図１２を用いて説明したフィルム３０，３
０Ａを用いない樹脂封止工程を実施した場合であって
も、実装基板１４に対し適正に実装処理を行なうことが
できる半導体装置を製造することができる。By performing the process of exposing the tip of the bump 12 from the resin layer 13 as described above, the film 30A made of a material which does not elastically deform can be used, and the explanation has been made with reference to FIGS. 11 and 12. Film 30,3
Even when a resin sealing step without using 0A is performed, it is possible to manufacture a semiconductor device capable of appropriately performing a mounting process on the mounting substrate 14.

【０１９９】尚、バンプ１２の先端部を樹脂層１３から
露出させる処理は、レーザ光照射に限定されるものでは
なく、その他にエキシマレーザ，エッチング，機械研
磨，及びブラスト等の利用が考えられる。この場合、エ
キシマレーザを用いた場合には、容易かつ精度よく突起
電極の先端部を露出させることができる。また、エッチ
ング，機械研磨或いはブラストを用いた場合には、安価
に突起電極の先端部を露出させることができる。The process of exposing the tip of the bump 12 from the resin layer 13 is not limited to laser beam irradiation, but may employ excimer laser, etching, mechanical polishing, blasting, or the like. In this case, when an excimer laser is used, the tip of the protruding electrode can be easily and accurately exposed. When etching, mechanical polishing, or blasting is used, the tip of the protruding electrode can be exposed at low cost.

【０２００】続いて、本発明に係る半導体装置製造用金
型の他実施例について図２２乃至図２５を用いて説明す
る。図２２は、本発明の第３実施例である半導体装置製
造用金型２０Ｃ（以下、金型２０Ｃという）を示してい
る。尚、以下説明する図２２乃至図２５において、図１
に示した第１実施例に係る金型２０と同一構成について
は同一符号を附してその説明を省略する。Next, another embodiment of the mold for manufacturing a semiconductor device according to the present invention will be described with reference to FIGS. FIG. 22 shows a semiconductor device manufacturing mold 20C (hereinafter, referred to as a mold 20C) according to a third embodiment of the present invention. In FIGS. 22 to 25 described below, FIG.
The same components as those of the mold 20 according to the first embodiment shown in FIG.

【０２０１】本実施例に係る半導体装置製造用金型２０
Ｃは、第１の下型半体２３Ｃの基板１６が載置される部
位に、この基板１６を第１の下型半体２３Ｃに固定或い
は離型させる固定・離型機構７０を設けたことを特徴と
するものである。この固定・離型機構７０は、大略する
と多孔質部材７１，吸排気装置７３，び配管７４等によ
り構成されている。The mold 20 for manufacturing a semiconductor device according to this embodiment
C shows that a fixing / releasing mechanism 70 for fixing or releasing the substrate 16 to / from the first lower mold half 23C is provided at a position where the substrate 16 of the first lower mold half 23C is placed. It is characterized by the following. The fixing / releasing mechanism 70 generally includes a porous member 71, a suction / exhaust device 73, a pipe 74, and the like.

【０２０２】多孔質部材７１は、例えば多孔質セラミッ
ク或いは多孔質金属等により構成されており、その内部
を気体（例えば空気）が通過できる構成とされている。
この多孔質部材７１は、第１の下型半体２３Ｃの基板１
６が載置される部位に所定間隔をおいて複数個配設され
ている。[0202] The porous member 71 is made of, for example, porous ceramic or porous metal, and is configured to allow gas (for example, air) to pass therethrough.
The porous member 71 is provided on the substrate 1 of the first lower mold half 23C.
6 are arranged at predetermined intervals at a portion where the device 6 is placed.

【０２０３】また、多孔質部材７１の下部には夫々配管
７３が形成されており、この配管７３は集合された上で
給排気装置７２に接続された構成とされている。給排気
装置７２は例えばコンプレッサであり、配管７３に対し
て圧縮空気を供給する圧送モードと、配管７３に対して
吸引処理を行なう吸引モードとに切替え処理を行いうる
構成とされている。Further, pipes 73 are formed below the porous member 71, respectively. The pipes 73 are assembled and connected to a supply / exhaust device 72. The air supply / exhaust device 72 is, for example, a compressor, and is configured to perform a switching process between a pressure feeding mode for supplying compressed air to the pipe 73 and a suction mode for performing suction processing on the pipe 73.

【０２０４】従って、給排気装置７２が圧送モードとな
ることにより、圧縮空気は配管７３を介して多孔質部材
７１に供給され、多孔質部材７１より外部に噴射され
る。この時、第１の下型半体２３Ｃに基板１６が載置さ
れている場合には、基板１６は離脱方向に付勢されるこ
ととなる。この状態は、図２２に中心線より右側に図示
される状態であり、以下この状態を離型状態という。Therefore, when the air supply / exhaust device 72 is in the pressure feeding mode, the compressed air is supplied to the porous member 71 through the pipe 73 and is injected from the porous member 71 to the outside. At this time, when the substrate 16 is placed on the first lower mold half 23C, the substrate 16 is urged in the detaching direction. This state is a state shown on the right side of the center line in FIG. 22, and this state is hereinafter referred to as a release state.

【０２０５】一方、給排気装置７２が吸引モードとなる
ことにより、給排気装置７２は配管７３を介して吸引処
理を行なう。よって、この吸引処理により発生する負圧
は多孔質部材７１に以下される。この時、第１の下型半
体２３Ｃに基板１６が載置されている場合には、基板１
６は多孔質部材７１に向け吸引されることとなる。この
状態は、図２２に中心線より左側に図示される状態であ
り、以下この状態を固定状態という。On the other hand, when the air supply / exhaust device 72 is in the suction mode, the air supply / exhaust device 72 performs a suction process via the pipe 73. Therefore, the negative pressure generated by the suction process is applied to the porous member 71. At this time, when the substrate 16 is placed on the first lower mold half 23C, the substrate 1
6 is sucked toward the porous member 71. This state is a state illustrated on the left side of the center line in FIG. 22, and this state is hereinafter referred to as a fixed state.

【０２０６】上記のように、金型２０Ｃに固定・離型機
構７０を設けることにより、固定状態においては、基板
１６は第１の下型半体２３Ｃに固定されるため、樹脂封
止処理において基板１６に反り等の変形が発生すること
を防止することができる。また、基板１６が持つ固有の
反りを矯正することもできる。更に、離型状態となって
いる時には、基板１６は第１の下型半体２３Ｃから離脱
付勢されるため、基板１６の金型２０Ｃからの離型性を
向上させることができる。As described above, by providing the fixing / releasing mechanism 70 on the mold 20C, the substrate 16 is fixed to the first lower mold half 23C in the fixed state. Deformation such as warpage of the substrate 16 can be prevented. Further, the inherent warpage of the substrate 16 can be corrected. Further, when in the release state, the substrate 16 is urged to be released from the first lower mold half 23C, so that the substrate 16 can be more easily released from the mold 20C.

【０２０７】図２３は、本発明の第４実施例である半導
体装置製造用金型２０Ｄ（以下、金型２０Ｄという）を
示している。前記した第１実施例に係る金型２０では、
第１の下型半体２３が固定されており、第２の下型半体
２４が第１の下型半体２３に対して昇降動作する構成と
されていた。これに対し、本実施例に係る金型２０Ｄ
は、第２の下型半体２４Ｄが固定されており、第１の下
型半体２３Ｄが第２の下型半体２４Ｄに対して昇降動作
する構成としたことを特徴とするものである。FIG. 23 shows a semiconductor device manufacturing mold 20D (hereinafter, mold 20D) according to a fourth embodiment of the present invention. In the mold 20 according to the first embodiment described above,
The first lower mold half 23 is fixed, and the second lower mold half 24 moves up and down with respect to the first lower mold half 23. In contrast, the mold 20D according to the present embodiment
Is characterized in that the second lower mold half 24D is fixed, and the first lower mold half 23D moves up and down with respect to the second lower mold half 24D. .

【０２０８】本実施例のように、第１の下型半体２３Ｄ
が第２の下型半体２４Ｄに対して昇降動作する構成とし
ても、離型工程において確実に樹脂層１３が形成された
基板１６を金型２０から離型させることができる。尚、
図２３において、中心線より左側に示されるのが第１の
下型半体２３Ｄが上動した状態であり、また中心線より
右側に示されるのが第１の下型半体２３Ｄが下動した状
態である。As in this embodiment, the first lower mold half 23D
Can be lifted and lowered with respect to the second lower mold half 24D, the substrate 16 on which the resin layer 13 is formed can be reliably released from the mold 20 in the release step. still,
In FIG. 23, a state shown on the left side of the center line is a state where the first lower mold half 23D is moved upward, and a state shown on the right side of the center line is a state where the first lower mold half 23D is moved down. It has been done.

【０２０９】図２４は、本発明の第５実施例である半導
体装置製造用金型２０Ｅ（以下、金型２０Ｅという）を
示している。前記した第１実施例に係る金型２０では、
第２の下型半体２４の内周側壁には傾斜部２７を形成す
ることにより離型性を向上させる構成とされていた。こ
れに対し、本実施例に係る金型２０Ｅは、キャビティ２
８を形成した状態において、第１の下型半体２３の上部
の面積よりも第２の下型半体２４Ｅで囲繞される面積が
広くなる部分を有する構成とすることにより、第２の下
型半体２４Ｅが第１の下型半体２３と接する部位に矩形
状の段差部７４が形成された構成となっている。FIG. 24 shows a semiconductor device manufacturing mold 20E (hereinafter referred to as mold 20E) according to a fifth embodiment of the present invention. In the mold 20 according to the first embodiment described above,
The inclined shape 27 is formed on the inner peripheral side wall of the second lower mold half 24 to improve the releasability. On the other hand, the mold 20E according to the present embodiment has the cavity 2
In the state where the second lower mold half 23E is formed, the area surrounded by the second lower mold half 24E is larger than the area of the upper part of the first lower mold half 23, so that the second lower mold half 23E is formed. A rectangular step 74 is formed at a position where the mold half 24E contacts the first lower mold half 23.

【０２１０】上記のように、第２の下型半体２４Ｅに段
差部７４を形成しても離型性を向上させることができ、
また段差部７４の形状が略矩形状であるため段差部７４
の形成を容易に行なうことができる。尚、図２４におい
て、中心線より左側に示される状態は、樹脂層１３から
離脱するために第２の下型半体２４Ｅが樹脂封止位置か
ら下動した状態であり、また中心線より右側に示される
のは、第２の下型半体２４Ｅが上動して樹脂層１３が形
成された基板１６が金型２０Ｅから離型した状態であ
る。As described above, even if the step 74 is formed in the second lower mold half 24E, the releasability can be improved.
Also, since the shape of the step 74 is substantially rectangular, the step 74
Can be easily formed. In FIG. 24, the state shown on the left side of the center line is a state in which the second lower mold half 24E has moved down from the resin sealing position to separate from the resin layer 13, and the state shown on the right side of the center line. 2 shows a state where the second lower mold half 24E moves upward and the substrate 16 on which the resin layer 13 is formed is released from the mold 20E.

【０２１１】図２５は、本発明の第６実施例である半導
体装置製造用金型２０Ｆ（以下、金型２０Ｆという）を
示している。本実施例に係る金型２０Ｆは、上型２１
Ｆ，下型２２Ｆ（第１の下型半体２３Ｆ，第２の下型半
体２４Ｆ）の樹脂層１３との接触面に、付着処理膜７５
を形成したことを特徴とするものである。この付着処理
膜７５は、樹脂層１３となる樹脂とは付着しない材料が
選定されているため、よって離型時において容易に樹脂
層１３が形成された基板１６を金型２０Ｆから離型させ
ることができる。FIG. 25 shows a semiconductor device manufacturing mold 20F (hereinafter, referred to as a mold 20F) according to a sixth embodiment of the present invention. The mold 20F according to the present embodiment includes an upper mold 21.
F, on the contact surface of the lower mold 22F (the first lower mold half 23F and the second lower mold half 24F) with the resin layer 13, an adhesion treatment film 75 is formed.
Is formed. Since a material that does not adhere to the resin serving as the resin layer 13 is selected for the adhesion processing film 75, the substrate 16 on which the resin layer 13 is formed can be easily released from the mold 20F during release. Can be.

【０２１２】図７６及び図７７は、第６実施例の変形例
を示している。図７６は、第１の下型半体２３の上面の
面積に対し基板１６の面積が小さい場合、第１の下型半
体２３の上面にフィルム３０Ｄを配設したものである。
これにより、封止樹脂３５と第１の下型半体２３とが直
接接触する面積を小さくすることができ、離型性を向上
させることができる。FIGS. 76 and 77 show a modification of the sixth embodiment. FIG. 76 shows a case where the film 30D is provided on the upper surface of the first lower mold half 23 when the area of the substrate 16 is smaller than the area of the upper surface of the first lower mold half 23.
Thereby, the area where the sealing resin 35 and the first lower mold half 23 are in direct contact can be reduced, and the releasability can be improved.

【０２１３】尚、本実施例において、先に図２２を用い
て説明したような吸引処理を行なう場合には、予めフィ
ルム３０Ｄの必要箇所に小孔（真空用孔）を形成してお
けばよい。また、図７７は、第１の下型半体２３の上面
の面積と基板１６の面積とが略等しくされた構成を示し
ている。前記した各実子例では、第１の下型半体２３の
上面の面積に対し基板１６の面積が小さい構成であった
ため、樹脂封止処理が行なわれると、樹脂層１３は基板
１６の側部位置（側面部）にも配設された構成となって
いた。In this embodiment, when performing the suction process as described above with reference to FIG. 22, small holes (vacuum holes) may be formed in necessary portions of the film 30D in advance. . FIG. 77 shows a configuration in which the area of the upper surface of the first lower mold half 23 is substantially equal to the area of the substrate 16. In each of the above examples, since the area of the substrate 16 is smaller than the area of the upper surface of the first lower mold half 23, when the resin sealing process is performed, the resin layer 13 It was also arranged at the position (side surface).

【０２１４】これに対し、第１の下型半体２３の上面の
面積と基板１６の面積を略等しくすることにより、樹脂
層１３は基板１６の上面のみに形成される構成となる。
このように、基板１６の使用形態に応じ、樹脂層１３を
基板１６の上面のみ、或いは上面部に加え側面部を含む
範囲に選択的に配設することが可能となる。On the other hand, by making the area of the upper surface of the first lower mold half 23 substantially equal to that of the substrate 16, the resin layer 13 is formed only on the upper surface of the substrate 16.
As described above, the resin layer 13 can be selectively provided only on the upper surface of the substrate 16 or in a range including the side surface portion in addition to the upper surface portion, depending on the usage pattern of the substrate 16.

【０２１５】尚、図７７の構成では、離型性を向上させ
る機構としては、上型２１に関してはフィルム３０を用
い、また下型２２に関しては不着処理膜７５（図２５参
照）を用いた。続いて、本発明の第２及び第３実施例で
ある半導体装置について説明する。In the structure shown in FIG. 77, as the mechanism for improving the releasability, the film 30 is used for the upper mold 21, and the non-adhesion processing film 75 (see FIG. 25) is used for the lower mold 22. Subsequently, the semiconductor devices according to the second and third embodiments of the present invention will be described.

【０２１６】図２６は本発明の第２実施例である半導体
装置１０Ａを示しており、また図２７は本発明の第３実
施例である半導体装置１０Ｂを示している。尚、図２６
及び図２７において図９に示した第１実施例に係る半導
体装置１０と対応する構成については同一符号を附して
説明する。FIG. 26 shows a semiconductor device 10A according to a second embodiment of the present invention, and FIG. 27 shows a semiconductor device 10B according to a third embodiment of the present invention. FIG. 26
27, components corresponding to those of the semiconductor device 10 according to the first embodiment shown in FIG. 9 will be described with the same reference numerals.

【０２１７】第２実施例に係る半導体装置１０Ａは、ス
テージ部材８０に複数の半導体素子１１を搭載しモジュ
ール化された構成とされている。また、樹脂層１３は先
端部を残しバンプ１２を封止すると共に、各半導体素子
１１の側部までも封止した構成とされている。更に、ス
テージ部材８０は放熱性の良好な材料（例えば、銅また
はアルミニウム）により形成されている。The semiconductor device 10A according to the second embodiment has a configuration in which a plurality of semiconductor elements 11 are mounted on a stage member 80 to be modularized. In addition, the resin layer 13 seals the bumps 12 except for the tip portions, and also seals the side portions of each semiconductor element 11. Further, the stage member 80 is formed of a material having good heat radiation (for example, copper or aluminum).

【０２１８】上記構成とされた半導体装置１０Ａは、ス
テージ部材８０として放熱性の良好な材料を用いている
ため、複数の半導体素子１１を搭載しても高い放熱性を
維持することができる。また、第３実施例に係る半導体
装置１０Ｂは、図２６に示される半導体装置１０Ａにお
いて、ステージ部材８０の外周側部にダム部８１を形成
したことを特徴とするものである。このダム部８１のス
テージ部材８０の素子搭載面からの高さＨ２（図２７
中、矢印で示す）は、半導体素子１１の素子搭載面から
の高さＨ１（図中、矢印で示す）に対して高くなるよう
構成されている。In the semiconductor device 10A having the above structure, a material having good heat dissipation is used for the stage member 80. Therefore, even if a plurality of semiconductor elements 11 are mounted, high heat dissipation can be maintained. The semiconductor device 10B according to the third embodiment is characterized in that a dam portion 81 is formed on the outer peripheral side of the stage member 80 in the semiconductor device 10A shown in FIG. The height H2 of the dam portion 81 from the element mounting surface of the stage member 80 (FIG. 27)
(Indicated by an arrow in the middle) is configured to be higher than a height H1 (indicated by an arrow in the drawing) from the element mounting surface of the semiconductor element 11.

【０２１９】更に、ダム部８１のステージ部材８０の素
子搭載面からの高さＨ２は、半導体素子１１の素子搭載
面からバンプ１２の先端部までの高さＨ３（図中、矢印
で示す）に対して所定量低くなるよう構成されている。
上記構成とすることにより、ダム部８１とステージ部材
８０とにより構成される凹部内に樹脂層１３を形成する
ために樹脂を充填すると、ダム部８１の上端まで樹脂を
充填した時点でバンプ１２の先端部を残しバンプ１２を
封止することができる。よって、バンプ１２の先端部を
露出させた状態の樹脂層１３を容易に形成するとができ
る。The height H2 of the dam portion 81 from the element mounting surface of the stage member 80 is equal to the height H3 from the element mounting surface of the semiconductor element 11 to the tip of the bump 12 (indicated by an arrow in the drawing). It is configured to be lower by a predetermined amount.
With the above configuration, when the resin is filled to form the resin layer 13 in the recess formed by the dam portion 81 and the stage member 80, the bump 12 The bump 12 can be sealed while leaving the tip. Therefore, it is possible to easily form the resin layer 13 with the tip of the bump 12 exposed.

【０２２０】また、上記した第２及び第３実施例に係る
半導体装置１０Ａ，１０Ｂにおいて、樹脂層１３の上面
に追加配線を形成することにより、複数の半導体素子１
１をこの追加配線により相互接続して機能化させること
ができる。続いて、本発明の第８実施例について説明す
る。図２８は、第８実施例に係る半導体装置の製造方法
を説明するための図であり、樹脂封止工程が終了した状
態の基板１６を示している。また、図２８（Ａ）は基板
１６の全体図であり、図２８（Ｂ）は基板１６の部分拡
大図である。尚、図２８において、図１乃至図９を用い
て説明した第１実施例に係る構成と同一構成については
同一符号を附してその説明を省略するものとする。Further, in the semiconductor devices 10A and 10B according to the second and third embodiments described above, by forming additional wiring on the upper surface of the resin layer 13, a plurality of semiconductor elements 1
1 can be interconnected and functionalized by this additional wiring. Next, an eighth embodiment of the present invention will be described. FIG. 28 is a view for explaining the method for manufacturing the semiconductor device according to the eighth embodiment, and shows the substrate 16 after the resin sealing step has been completed. FIG. 28A is an overall view of the substrate 16, and FIG. 28B is a partially enlarged view of the substrate 16. In FIG. 28, the same components as those of the first embodiment described with reference to FIGS. 1 to 9 are denoted by the same reference numerals, and description thereof will be omitted.

【０２２１】前記した第１実施例に係る半導体装置の製
造方法では、樹脂層１３を一種類の封止樹脂３５により
形成した構成とされていた。ところで、この樹脂層１３
には種々の機能が要求されており、例えば基板１６を保
護する点からは樹脂層１３は硬質樹脂の方が望ましく、
また実装時等においてバンプ１２に印加される応力を緩
和する点からは樹脂層１３は軟質樹脂の方が望ましい。
しかるに、これらの要求を一種類の樹脂で全て満足させ
ることは、実際には不可能である。In the method of manufacturing a semiconductor device according to the first embodiment, the resin layer 13 is formed of one type of sealing resin 35. By the way, this resin layer 13
Are required to have various functions. For example, from the viewpoint of protecting the substrate 16, the resin layer 13 is preferably made of a hard resin.
The resin layer 13 is preferably made of a soft resin from the viewpoint of relaxing the stress applied to the bump 12 during mounting or the like.
However, it is practically impossible to satisfy all of these requirements with one type of resin.

【０２２２】そこで、本実施例では、樹脂封止工程で用
いられる封止樹脂として、異なる特性を有する複数の封
止樹脂を用い、よって複数（本実施例では２種）の樹脂
層１３Ａ，１３Ｂを形成することを特徴とするものであ
る。図２８に示す例では、樹脂層１３Ａと樹脂層１３Ｂ
を積み重ねて積層した構造を示している。Therefore, in this embodiment, a plurality of (two in this embodiment) resin layers 13A, 13B are used as the sealing resin used in the resin sealing step, and a plurality of sealing resins having different characteristics are used. Is formed. In the example shown in FIG. 28, the resin layer 13A and the resin layer 13B
Are shown stacked.

【０２２３】このように、複数の樹脂層１３Ａ，１３Ｂ
を形成するには、樹脂封止工程で先ず金型内に樹脂層１
３Ａとなる封止樹脂を装填して樹脂層１３Ａを形成し、
次にて金型内に樹脂層１３Ｂとなる封止樹脂を装填して
樹脂層１３Ｂを形成する。或いは、予め樹脂層１３Ａと
なる封止樹脂の上部に樹脂層１３Ｂとなる封止樹脂を積
層した構造の封止樹脂を作成しておき、１回の樹脂封止
処理で樹脂層１３Ａ及び樹脂層１３Ｂを一括的に形成す
る方法を用いてもよい。As described above, the plurality of resin layers 13A, 13B
In order to form a resin layer, first, a resin layer 1 is placed in a mold in a resin sealing step.
A resin layer 13A is formed by loading a sealing resin to be 3A,
Next, a sealing resin to be the resin layer 13B is loaded into the mold to form the resin layer 13B. Alternatively, a sealing resin having a structure in which the sealing resin serving as the resin layer 13B is laminated on the sealing resin serving as the resin layer 13A is prepared in advance, and the resin layer 13A and the resin layer are formed by one resin sealing process. 13B may be collectively formed.

【０２２４】本実施例のように複数の樹脂層１３Ａ，１
３Ｂを基板１６に積層することにより、例えば外側に位
置する樹脂層１３Ｂとして硬質樹脂を用い、また内側に
位置する樹脂層１３Ａとして軟質樹脂を用いることが可
能となる。この構成とした場合、基板１６は硬質樹脂よ
りなる樹脂層１３Ｂにより確実に保護される構成とな
り、また実装時等にバンプ１２に印加される応力は軟質
樹脂よりなる樹脂層１３Ａにより吸収することができ
る。よって、本実施例に係る製造方法で製造される半導
体装置の信頼性を向上させることができる。As in this embodiment, a plurality of resin layers 13A, 1
By laminating 3B on the substrate 16, for example, a hard resin can be used as the resin layer 13B located on the outside, and a soft resin can be used as the resin layer 13A located on the inside. In this configuration, the substrate 16 is reliably protected by the resin layer 13B made of a hard resin, and the stress applied to the bumps 12 during mounting or the like can be absorbed by the resin layer 13A made of a soft resin. it can. Therefore, the reliability of the semiconductor device manufactured by the manufacturing method according to the present embodiment can be improved.

【０２２５】続いて、本発明の第９実施例について説明
する。図２９は、第９実施例に係る半導体装置の製造方
法を説明するための図である。尚、図２９において、図
１乃至図９を用いて説明した第１実施例に係る構成と同
一構成については同一符号を附してその説明を省略する
ものとする。Next, a ninth embodiment of the present invention will be described. FIG. 29 is a view for explaining the method for manufacturing the semiconductor device according to the ninth embodiment. In FIG. 29, the same components as those of the first embodiment described with reference to FIGS. 1 to 9 are denoted by the same reference numerals, and description thereof will be omitted.

【０２２６】本実施例においても、前記した第８実施例
と同様に樹脂封止工程で用いられる封止樹脂として、異
なる特性を有する複数（本実施例では２種）の封止樹脂
を用いたことを特徴としている。しかるに、前記した第
８実施例では互いに異なる樹脂層１３Ａ，１３Ｂを積層
した構造であったが、本実施例では樹脂層１３Ｂを基板
１６の外周位置に配設し、この樹脂層１３Ｂに囲繞され
る部分に樹脂層１３Ａを配設した構造としたことを特徴
としている（図２９（Ｃ）参照）。以下、本実施例にお
ける半導体装置の製造方法について説明する。In this embodiment, as in the eighth embodiment, a plurality of (two in this embodiment) sealing resins having different characteristics are used as the sealing resin used in the resin sealing step. It is characterized by: In the eighth embodiment, the resin layers 13A and 13B which are different from each other are stacked. However, in the present embodiment, the resin layer 13B is provided at the outer peripheral position of the substrate 16 and is surrounded by the resin layer 13B. (See FIG. 29 (C)). Hereinafter, a method for manufacturing a semiconductor device according to the present embodiment will be described.

【０２２７】図２９（Ａ）は、本実施例に係る半導体装
置の製造方法における樹脂封止工程を示している。本実
施例に係る樹脂封止工程で用いる金型２０Ｇは、第１実
施例において図１を用いて説明した金型２０の構造に対
して上下が逆となった構造を有しているが、説明の便宜
上、金型２０Ｇの各構成は第１実施例で説明した金型２
０と対応した符号及び名称で示している。また、本実施
例では、前記した第５実施例と同様に補強板５０を有し
た構造となっている。FIG. 29A shows a resin sealing step in the method for manufacturing a semiconductor device according to this embodiment. The mold 20G used in the resin sealing step according to the present embodiment has a structure in which the structure of the mold 20 described with reference to FIG. 1 in the first embodiment is upside down. For convenience of explanation, each configuration of the mold 20G is the mold 2 described in the first embodiment.
It is indicated by reference numerals and names corresponding to 0. Further, the present embodiment has a structure having the reinforcing plate 50 as in the fifth embodiment.

【０２２８】補強板５０は第１の下型半体２３に装着さ
れており、また補強板５０の下面（基板１６と対向する
面）には、樹脂層１３Ａとなる封止樹脂３５Ａ及び樹脂
層１３Ｂとなる封止樹脂３５Ｂが予め配設されている。
この樹脂層１３Ｂとなる封止樹脂３５Ｂは補強板５０の
外周位置に配設されており、また樹脂層１３Ａとなる封
止樹脂３５Ａは封止樹脂３５Ｂに囲繞されるようにその
内部に配設されている。更に、バンプ１２が形成された
基板１６は、フィルム３０を介して上型２１上に載置さ
れている。The reinforcing plate 50 is mounted on the first lower mold half 23. On the lower surface (the surface facing the substrate 16) of the reinforcing plate 50, a sealing resin 35A serving as the resin layer 13A and a resin layer The sealing resin 35B which becomes 13B is provided in advance.
The sealing resin 35B serving as the resin layer 13B is provided at an outer peripheral position of the reinforcing plate 50, and the sealing resin 35A serving as the resin layer 13A is provided therein so as to be surrounded by the sealing resin 35B. Have been. Further, the substrate 16 on which the bumps 12 are formed is placed on the upper die 21 via the film 30.

【０２２９】上記のように基板１６及び封止樹脂３５
Ａ，３５Ｂが配設された補強板５０が金型２０Ｇ内に装
着されると、第１の下型半体２３は上型２１に向け移動
し、よって封止樹脂３５Ａ，３５Ｂの圧縮成形が実施さ
れ、樹脂層１３Ａ，１３Ｂが形成される。この際、上記
したように封止樹脂３５Ｂは補強板５０の外周位置に配
設され、また封止樹脂３５Ａは封止樹脂３５Ｂに囲繞さ
れるよう配設されているため、樹脂成形された状態にお
いて、樹脂層１３Ｂは基板１６の外周位置に形成され、
また樹脂層１３Ａは封止樹脂３５Ｂに囲繞されるよう形
成される。As described above, the substrate 16 and the sealing resin 35
When the reinforcing plate 50 provided with A and 35B is mounted in the mold 20G, the first lower mold half 23 moves toward the upper mold 21, and the compression molding of the sealing resins 35A and 35B is performed. Then, the resin layers 13A and 13B are formed. At this time, as described above, the sealing resin 35B is disposed at the outer peripheral position of the reinforcing plate 50, and the sealing resin 35A is disposed so as to be surrounded by the sealing resin 35B. , The resin layer 13B is formed at an outer peripheral position of the substrate 16,
The resin layer 13A is formed so as to be surrounded by the sealing resin 35B.

【０２３０】上記の樹脂封止工程が終了すると、図２９
（Ｂ）に示されるように、突起電極露出工程が実施され
てフィルム３０が除去され、これにより図２９（Ｃ）に
示される半導体装置１０Ｃが形成される。上記の製造方
法によれば、例えば基板１６（半導体素子）の外周位置
に配設される樹脂層１３Ｂとして硬質樹脂を選定し、こ
の樹脂層１３Ｂに囲繞される樹脂層１３Ａとして軟質樹
脂を選定することが可能となる。よって、本実施例によ
り製造される半導体装置１０Ｃは、その外周側部が硬質
樹脂よりなる樹脂層１３Ｂに囲繞された構成となるた
め、基板１６は補強板５０及びこの樹脂層１３Ｂにより
確実に保護された構造となる。よって、半導体装置１０
Ｃの信頼性を向上させることができる。When the above resin sealing step is completed, FIG.
As shown in (B), the projection electrode exposing step is performed to remove the film 30, whereby the semiconductor device 10C shown in FIG. 29 (C) is formed. According to the above-described manufacturing method, for example, a hard resin is selected as the resin layer 13B disposed at the outer peripheral position of the substrate 16 (semiconductor element), and a soft resin is selected as the resin layer 13A surrounded by the resin layer 13B. It becomes possible. Therefore, the semiconductor device 10C manufactured according to the present embodiment has a configuration in which the outer peripheral side is surrounded by the resin layer 13B made of a hard resin, so that the substrate 16 is reliably protected by the reinforcing plate 50 and the resin layer 13B. The structure is as follows. Therefore, the semiconductor device 10
The reliability of C can be improved.

【０２３１】また、樹脂層１３Ｂの内側に位置する樹脂
層１３Ａは、軟質樹脂により形成されているため、バン
プ１２に対し実装時等に応力が印加されても、この応力
は軟質樹脂よりなる樹脂層１３Ａにおいて吸収された
め、バンプ１２に印加される応力の緩和を図ることがで
きる。よって、これによっても半導体装置１０Ｃの信頼
性を向上させることができる。Further, since the resin layer 13A located inside the resin layer 13B is formed of a soft resin, even if a stress is applied to the bumps 12 at the time of mounting or the like, the stress is reduced by the resin made of the soft resin. Since the light is absorbed in the layer 13A, the stress applied to the bump 12 can be reduced. Therefore, this can also improve the reliability of the semiconductor device 10C.

【０２３２】続いて、本発明の第１０及び第１１実施例
について説明する。図３０は第１０実施例に係る半導体
装置の製造方法を説明するための図であり、また図３１
は第１１実施例に係る半導体装置の製造方法を説明する
ための図である。尚、図３０及び図３１において、図１
乃至図９を用いて説明した第１実施例、及び図２９を用
い説明した第９実施例に係る構成と同一構成については
同一符号を附してその説明を省略するものとする。Next, tenth and eleventh embodiments of the present invention will be described. FIG. 30 is a view for explaining the method for manufacturing the semiconductor device according to the tenth embodiment.
FIG. 27 is a view for explaining the method for manufacturing the semiconductor device according to the eleventh embodiment. 30 and FIG.
The same components as those of the first embodiment described with reference to FIG. 9 and the ninth embodiment described with reference to FIG. 29 are denoted by the same reference numerals, and description thereof will be omitted.

【０２３３】図３０に示す第１０実施例に係る製造方法
では、前記した第９実施例と同様に樹脂封止工程におい
て予め封止樹脂３５を補強板５０に配設しておくことを
特徴とするものである。また、図３１に示す第１１実施
例に係る製造方法では、補強板５０Ａに枠部５４を一体
的に設けると共に、この補強板５０Ａに予め封止樹脂３
５を配設しておくことを特徴とするものである。The manufacturing method according to the tenth embodiment shown in FIG. 30 is characterized in that the sealing resin 35 is previously disposed on the reinforcing plate 50 in the resin sealing step as in the ninth embodiment. Is what you do. In the manufacturing method according to the eleventh embodiment shown in FIG. 31, the frame 54 is integrally provided on the reinforcing plate 50A, and the reinforcing resin
5 is provided.

【０２３４】このように、樹脂封止工程において予め封
止樹脂３５を補強板５０，５０Ａに配設しておくことに
より、補強板５０，５０Ａを金型２０Ｇの一部として用
いることが可能となる。具体的には、補強板５０，５０
Ａを第１の下型半体２３の一部として用いることができ
る。As described above, by disposing the sealing resin 35 on the reinforcing plates 50 and 50A in advance in the resin sealing step, the reinforcing plates 50 and 50A can be used as a part of the mold 20G. Become. Specifically, the reinforcing plates 50, 50
A can be used as a part of the first lower mold half 23.

【０２３５】これにより、封止樹脂３５が直接第１の下
型半体２３（金型２０Ｇ）に触れる面積を少なくするこ
とができ、従来であれば必要とされた金型に付着した不
要樹脂の除去作業を不要とすることができ、樹脂封止工
程における作業の簡単化を図ることができる。As a result, the area where the sealing resin 35 directly touches the first lower mold half 23 (the mold 20G) can be reduced, and the unnecessary resin adhering to the mold conventionally required. Can be eliminated, and the operation in the resin sealing step can be simplified.

【０２３６】特に、第１１実施例に係る製造方法では、
補強板５０Ａに枠部５４を設けることにより、補強板５
０Ａの基板１６と対向する位置には凹部５５が形成さ
れ、この凹部５５をキャビティとして用いることが可能
となる。図３０に示される平板状の補強板５０を用いた
構成では、封止樹脂３５は第２の下型半体２４に触れて
しまい、この接触部分における不要樹脂の除去作業は必
要となる。In particular, in the manufacturing method according to the eleventh embodiment,
By providing the frame portion 54 on the reinforcing plate 50A, the reinforcing plate 5
A concave portion 55 is formed at a position facing the substrate 16 of 0A, and the concave portion 55 can be used as a cavity. In the configuration using the flat reinforcing plate 50 shown in FIG. 30, the sealing resin 35 comes into contact with the second lower mold half 24, and the work of removing the unnecessary resin at the contact portion is required.

【０２３７】しかるに、図３１に示される第１１実施例
では封止樹脂３５が金型３０Ｇに全く触れない構成とす
ることができ、よって金型２０Ｇに付着した不要樹脂の
除去作業を全く不要とすることができる。また、上記し
た第１０及び第１１実施例において、補強板５０，５０
Ａを放熱性の良好名材料により形成することにより、半
導体装置１０Ｄ，１０Ｅの放熱特性を向上させることが
できる。尚、図３０（Ｂ）は第１０実施例に係る製造方
法により製造される半導体装置１０Ｄを示しており、図
３１（Ｂ）は第１１実施例に係る製造方法により製造さ
れる半導体装置１０Ｅを示している。However, in the eleventh embodiment shown in FIG. 31, the sealing resin 35 can be configured so as not to touch the mold 30G at all, so that the work of removing the unnecessary resin adhered to the mold 20G is not required at all. can do. In the tenth and eleventh embodiments described above, the reinforcing plates 50, 50
By forming A from a material having good heat dissipation properties, the heat dissipation properties of the semiconductor devices 10D and 10E can be improved. FIG. 30B shows a semiconductor device 10D manufactured by the manufacturing method according to the tenth embodiment, and FIG. 31B shows a semiconductor device 10E manufactured by the manufacturing method according to the eleventh embodiment. Is shown.

【０２３８】続いて、本発明の第１２実施例について説
明する。図３２及び図３３は、第１２実施例に係る半導
体装置の製造方法を説明するための図である。尚、図３
２及び図３３において、図１乃至図９を用いて説明した
第１実施例と同一構成については同一符号を附してその
説明を省略するものとする。Next, a twelfth embodiment of the present invention will be described. 32 and 33 are views for explaining a method for manufacturing a semiconductor device according to the twelfth embodiment. FIG.
2 and 33, the same components as those in the first embodiment described with reference to FIGS. 1 to 9 are denoted by the same reference numerals, and description thereof will be omitted.

【０２３９】本実施例に係る製造方法は、樹脂封止工程
において、先ず前記した各実施例と同様にバンプ１２が
形成された基板１６の表面に樹脂層１３（第１の樹脂
層）を形成した後、基板１６の背面に第２の樹脂層１７
を形成することを特徴とするものである。以下、図３２
及び図３３を用いて本実施例における具体的な樹脂封止
処理について説明する。In the manufacturing method according to the present embodiment, in the resin sealing step, first, a resin layer 13 (first resin layer) is formed on the surface of the substrate 16 on which the bumps 12 are formed in the same manner as in each of the above embodiments. After that, the second resin layer 17
Is formed. Hereinafter, FIG.
A specific resin sealing process in the present embodiment will be described with reference to FIG.

【０２４０】図３２（Ａ）〜図３２（Ｂ）は、基板１６
のバンプ１２が形成され表面に第１の樹脂層１３を圧縮
成形する工程を示している。この図３２（Ａ）〜図３２
（Ｂ）に示した処理は、第１実施例において図１〜図４
を用いて説明した処理と全く同一の処理である。このた
め、第１の樹脂層１３の形成処理についての説明は省略
するものとする。FIGS. 32A and 32B show the structure of the substrate 16.
The step of compressing and molding the first resin layer 13 on the surface on which the bumps 12 are formed is shown. 32A to 32
The processing shown in (B) is performed in the first embodiment with reference to FIGS.
Is exactly the same as the process described using. For this reason, the description of the processing for forming the first resin layer 13 is omitted.

【０２４１】図３２（Ａ）〜図３２（Ｂ）の処理を実施
することにより基板１６の表面（バンプ形成面）に第１
の樹脂層１３が形成されると、基板１６を金型２０から
取出、上下を逆にして再び金型２０に装着する。即ち、
基板１６のバンプ１２が形成された面が第１の下型半体
２３と対向するよう、基板１６を金型２０に装着する。
そして、図３３（Ｄ）に示されるように、第１の下型半
体２３上に載置された基板１６の上面に第２の封止樹脂
３６を載置する。By performing the processing shown in FIGS. 32A and 32B, the first surface (bump forming surface) of
After the resin layer 13 is formed, the substrate 16 is taken out of the mold 20, and is mounted on the mold 20 again upside down. That is,
The substrate 16 is mounted on the mold 20 such that the surface of the substrate 16 on which the bumps 12 are formed faces the first lower mold half 23.
Then, as shown in FIG. 33D, the second sealing resin 36 is placed on the upper surface of the substrate 16 placed on the first lower mold half 23.

【０２４２】続いて、図３３（Ｅ）に示されるように、
上型２１及び第２の下型半体２４を下動させることによ
り、第２の封止樹脂３６を圧縮成形する。これにより、
図３３（Ｆ）に示されるように、基板１６の背面側にも
第２の樹脂層１７が形成される。Subsequently, as shown in FIG.
By lowering the upper mold 21 and the second lower mold half 24, the second sealing resin 36 is compression-molded. This allows
As shown in FIG. 33 (F), the second resin layer 17 is also formed on the back side of the substrate 16.

【０２４３】図３３（Ｇ）は、本実施例の製造方法によ
り製造された半導体装置１０Ｅを示している。同図に示
されるように、半導体装置１０Ｅは、バンプ１２が形成
された基板１６（半導体素子）の表面に第１の樹脂層１
３が圧縮成形されると共に、基板１６の背面には第２の
樹脂層１７が圧縮成形された構成となっている。FIG. 33 (G) shows a semiconductor device 10E manufactured by the manufacturing method of this embodiment. As shown in the figure, a semiconductor device 10E includes a first resin layer 1 on a surface of a substrate 16 (semiconductor element) on which bumps 12 are formed.
3 is compression-molded, and a second resin layer 17 is compression-molded on the back surface of the substrate 16.

【０２４４】上記のように、 樹脂封止工程でバンプ１
２が配設された基板１６の表面に第１の樹脂層１３を形
成した後に、この基板１６の背面を覆うように第２の樹
脂層１７を形成したことにより、製造される半導体装置
１０Ｅのバランスを良好とすることができる。As described above, in the resin sealing step, the bump 1
After the first resin layer 13 is formed on the surface of the substrate 16 on which the semiconductor device 10 is provided, the second resin layer 17 is formed so as to cover the back surface of the substrate 16, so that the Good balance can be achieved.

【０２４５】即ち、基板１６（半導体素子）と封止樹脂
は熱膨張率が異なるため、基板１６の表面（バンプ１２
形成された面）のみに第１の樹脂層１３を配設した構成
では、基板１６の表面と背面において熱膨張差が発生し
て基板１６に反りが発生するおそれがある。That is, since the substrate 16 (semiconductor element) and the sealing resin have different coefficients of thermal expansion, the surface of the substrate 16 (the bump 12
In a configuration in which the first resin layer 13 is provided only on the surface on which the substrate 16 is formed, a difference in thermal expansion may occur between the front surface and the rear surface of the substrate 16 and the substrate 16 may be warped.

【０２４６】しかるに、本実施例の製造方法のように基
板１６の表面及び背面を共に樹脂層１３，１７で覆うこ
とにより、基板１６の表面及び背面の状態を均一化する
ことができ、半導体装置１０Ｅのバランスを良好とする
ことができる。これにより、熱印加時等において半導体
装置１０Ｅに反りが発生することを防止することができ
る。However, by covering both the front and back surfaces of the substrate 16 with the resin layers 13 and 17 as in the manufacturing method of this embodiment, the state of the front and back surfaces of the substrate 16 can be made uniform, and The balance of 10E can be improved. Thus, it is possible to prevent the semiconductor device 10E from being warped when heat is applied or the like.

【０２４７】また、本実施例に係る製造方法では、基板
１６の表面に配設する第１の樹脂層１３と、基板１６の
背面に配設する第２の樹脂層１７とを異なる特性を有す
る樹脂に選定することも可能である。例えば、第１の樹
脂層１３として軟質の樹脂を選定することにより、バン
プ１２に印加される応力を緩和することができる。In the manufacturing method according to the present embodiment, the first resin layer 13 provided on the surface of the substrate 16 and the second resin layer 17 provided on the back surface of the substrate 16 have different characteristics. It is also possible to select resin. For example, by selecting a soft resin as the first resin layer 13, the stress applied to the bump 12 can be reduced.

【０２４８】また、背面に配設される第２の樹脂層１７
として硬質の樹脂を選定することにより、外力が印加さ
れた場合に基板１６を確実に保護することができる。更
に、第２の樹脂層１７として放熱特性の良好な樹脂を選
定することにより、半導体装置１０Ｅの放熱特性を向上
させることができる。The second resin layer 17 provided on the back surface
By selecting a hard resin as, the substrate 16 can be reliably protected when an external force is applied. Further, by selecting a resin having good heat radiation characteristics as the second resin layer 17, the heat radiation characteristics of the semiconductor device 10E can be improved.

【０２４９】続いて、本発明の第１３実施例について説
明する。図３４は、第１３実施例に係る半導体装置の製
造方法を説明するための図である。尚、図３４におい
て、図１乃至図９を用いて説明した第１実施例、及び図
３２，図３３を用いて説明した第１２実施例と同一構成
については同一符号を附してその説明を省略するものと
する。Next, a thirteenth embodiment of the present invention will be described. FIG. 34 is a view for explaining the method for manufacturing the semiconductor device according to the thirteenth embodiment. In FIG. 34, the same components as those of the first embodiment described with reference to FIGS. 1 to 9 and the twelfth embodiment described with reference to FIGS. It shall be omitted.

【０２５０】本実施例における製造方法においても、基
板１６の表面に第１の樹脂層１３を形成すると共に、基
板１６の背面に第２の樹脂層１７を形成する。しかる
に、図３２及び図３３を用いて説明した第１２実施例に
係る製造方法では、先ず図３２（Ａ）〜（Ｃ）の工程を
実施することにより第１の樹脂層１３を形成し、次に第
１の樹脂層１３が形成された基板１６を金型２０から取
り出して上下を逆にし、その上で図３３（Ｄ）〜（Ｆ）
の工程を実施することにより第２の樹脂装置１７を形成
していた。このため、第１２実施例に係る製造方法で
は、２回の圧縮成形処理を必要としてしまい、半導体装
置１０Ｅの製造効率が良好であるとはいえなかった。Also in the manufacturing method of this embodiment, the first resin layer 13 is formed on the surface of the substrate 16 and the second resin layer 17 is formed on the back surface of the substrate 16. However, in the manufacturing method according to the twelfth embodiment described with reference to FIGS. 32 and 33, first, the first resin layer 13 is formed by performing the steps of FIGS. The substrate 16 on which the first resin layer 13 is formed is taken out of the mold 20 and turned upside down.
The second resin device 17 was formed by performing the above steps. For this reason, in the manufacturing method according to the twelfth example, two compression molding processes were required, and it could not be said that the manufacturing efficiency of the semiconductor device 10E was good.

【０２５１】そこで、本実施例に係る製造方法では、１
回の圧縮成形で第１及び第２の樹脂層１３，１７を同時
に形成しうるようにしたことを特徴とするものである。
このため本実施例では、樹脂封止工程において基板１６
を金型２０に装着する際、図３４（Ａ）に示されるよう
に、先ず第２の封止樹脂３６を金型２０に装着した上で
基板１６を第２の封止樹脂３６に載置されるよう装着
し、更にその上部に第１の封止樹脂３５を配設する構成
とした。この際、第２の封止樹脂３６は基板１６の背面
側と当接し、また第１の封止樹脂３５は基板１６のバン
プ１２が形成されている表面上に載置されるようにして
いる。Therefore, in the manufacturing method according to this embodiment, 1
The first and second resin layers 13 and 17 can be simultaneously formed by a single compression molding.
For this reason, in the present embodiment, the substrate 16
When the substrate 16 is mounted on the mold 20, as shown in FIG. 34A, the second sealing resin 36 is first mounted on the mold 20, and then the substrate 16 is placed on the second sealing resin 36. So that the first sealing resin 35 is disposed on the upper part. At this time, the second sealing resin 36 is in contact with the back side of the substrate 16, and the first sealing resin 35 is placed on the surface of the substrate 16 on which the bumps 12 are formed. .

【０２５２】図３４（Ｂ）は、圧縮成形を実施している
状態を示している。同図に示されるように、基板１６は
第１の封止樹脂３５と第２の封止樹脂３６とに挟まれた
状態であるため、基板１６の表面及び背面に同時に封止
樹脂３５，３６を圧縮成形することができる。また、図
３４（Ｃ）は圧縮成形が終了し、基板１６の表面に第１
の樹脂層１３が、また基板１６の背面に第２の樹脂層１
７が形成された状態を示している。FIG. 34B shows a state in which compression molding is being performed. As shown in the figure, since the substrate 16 is sandwiched between the first sealing resin 35 and the second sealing resin 36, the sealing resins 35 and 36 are simultaneously provided on the front and back surfaces of the substrate 16. Can be compression molded. FIG. 34C shows that the compression molding is completed and the first surface is
A second resin layer 1 on the back surface of the substrate 16.
7 shows a state where it is formed.

【０２５３】尚、図３４（Ｄ）は、本実施例に係る製造
方法により製造された半導体装置であり、その構成は第
１２実施例で製造された半導体装置１０Ｅと同一構成で
ある（本実施例に係る製造方法により製造された半導体
装置も符号１０Ｅで示す）。上記のように、本実施例に
よる製造方法では第１２実施例の製造方法のように基板
１６を上下逆にする作業は不要となり、第１の樹脂層１
３と第２の樹脂層１７を１回の圧縮成形処理により一括
的に形成することができるため、半導体装置１０Ｅの製
造効率を向上させることができる。FIG. 34D shows a semiconductor device manufactured by the manufacturing method according to the present embodiment, which has the same configuration as the semiconductor device 10E manufactured in the twelfth embodiment (this embodiment). A semiconductor device manufactured by the manufacturing method according to the example is also denoted by reference numeral 10E). As described above, in the manufacturing method according to the present embodiment, the operation of turning the substrate 16 upside down as in the manufacturing method of the twelfth embodiment is not required, and the first resin layer 1
Since the third and second resin layers 17 can be collectively formed by one compression molding process, the manufacturing efficiency of the semiconductor device 10E can be improved.

【０２５４】続いて、本発明の第１４実施例について説
明する。図３５は、第１４実施例に係る半導体装置の製
造方法を説明するための図である。尚、図３５におい
て、図１乃至図９を用いて説明した第１実施例と同一構
成については同一符号を附してその説明を省略するもの
とする。Next, a fourteenth embodiment of the present invention will be described. FIG. 35 is an illustration for explaining the method of manufacturing the semiconductor device according to the fourteenth embodiment. In FIG. 35, the same components as those of the first embodiment described with reference to FIGS. 1 to 9 are denoted by the same reference numerals, and description thereof will be omitted.

【０２５５】前記した各実施例においては、突起電極と
して球状バンプを例に挙げて説明したが、本実施例では
突起電極としてストレートバンプ１８を用いたことを特
徴とするものである。このストリートバンプ１８は円柱
形状を有しており、例えばメッキ法を用いて形成され
る。このように、ストリートバンプ１８は円柱形状を有
しているため、その先端部の面積は球形状とされたバン
プ１２に比べて広くなっている。In each of the embodiments described above, the spherical bumps are described as examples of the protruding electrodes. However, the present embodiment is characterized in that the straight bumps 18 are used as the protruding electrodes. The street bump 18 has a columnar shape and is formed by using, for example, a plating method. As described above, since the street bump 18 has a columnar shape, the area of the tip is wider than that of the bump 12 having a spherical shape.

【０２５６】本実施例のように突起電極の構造をストレ
ートバンプ１８としても、樹脂封止工程及び突起電極露
出工程は、前記した各実施例と同様の処理により行なう
ことができる。図３５（Ａ），（Ｂ）は、樹脂封止工程
において、ストレートバンプ１８が形成された基板１６
を金型２０（図示せず）に装着した状態を示している。
尚、図３５（Ｂ）は、図３５（Ａ）の部分拡大図であ
る。この装着状態において、ストレートバンプ１８の先
端部にはフィルム３０Ａが装着される。Even if the structure of the protruding electrode is the straight bump 18 as in this embodiment, the resin sealing step and the protruding electrode exposing step can be performed by the same processes as in the above-described embodiments. FIGS. 35A and 35B show the substrate 16 on which the straight bumps 18 are formed in the resin sealing step.
Is mounted on a mold 20 (not shown).
FIG. 35 (B) is a partially enlarged view of FIG. 35 (A). In this mounting state, the film 30A is mounted on the tip of the straight bump 18.

【０２５７】このフィルム３０Ａは、図１９に示したも
のと同一構成であり、容易に弾性変形しない構成とされ
ている。この状態の基板１６に対して樹脂封止処理が実
施されることにより、フィルム３０Ａと基板１６の表面
との間には樹脂層１３が圧縮成形される。The film 30A has the same configuration as that shown in FIG. 19, and is configured not to be easily elastically deformed. By performing the resin sealing process on the substrate 16 in this state, the resin layer 13 is compression-molded between the film 30A and the surface of the substrate 16.

【０２５８】樹脂封止工程が終了すると、図３５（Ｃ）
に示されるように樹脂層１３に固着されたフィルム３０
Ａを樹脂層１３（梨地で示す）から剥離する処理を行な
う。しかるに、フィルム３０Ａを樹脂層１３から剥離し
ても、図３５（Ｄ）に拡大して示すように、ストレート
バンプ１８はその先端部を除き樹脂層１３に埋設された
状態を維持する。When the resin sealing step is completed, FIG.
The film 30 fixed to the resin layer 13 as shown in FIG.
A treatment is performed to peel A from the resin layer 13 (shown in satin). However, even if the film 30A is peeled off from the resin layer 13, the straight bumps 18 remain buried in the resin layer 13 except for the end portions, as shown in an enlarged view in FIG.

【０２５９】ところで、図１９乃至図２１を用いて先に
説明した第７実施例では、バンプ１２が球状形状とされ
ていたため、その全体が樹脂層１３に封止された状態で
は、樹脂層１３から露出する面積が小さく、よって図２
１に示されるようなバンプ１２を樹脂層１３から露出さ
せる処理が行なわれていた。In the seventh embodiment described above with reference to FIGS. 19 to 21, the bumps 12 have a spherical shape. The area exposed from the surface is small.
1 has been performed to expose the bumps 12 from the resin layer 13.

【０２６０】これに対し、本実施例では円柱形状を有し
たストレートバンプ１８を用いているため、樹脂層１３
から露出した先端部の面積は広くなっている。よって、
図３５（Ｄ）に示されるように、単にフィルム３０Ａを
樹脂層１３から剥離した状態のままでも、十分に電気的
な接続を行なうことができる。よって、球状のバンプ１
２を用いた場合には必要となるバンプ１２を樹脂層１３
から露出させる処理を不要とすることができ、半導体装
置の製造工程の簡単化を図ることができる。On the other hand, in this embodiment, since the straight bumps 18 having a cylindrical shape are used, the resin layer 13
The area of the tip exposed from is widened. Therefore,
As shown in FIG. 35 (D), sufficient electrical connection can be achieved even when the film 30A is simply peeled off from the resin layer 13. Therefore, the spherical bump 1
2 is used, the necessary bump 12 is replaced with a resin layer 13.
This eliminates the need for a process of exposing the semiconductor device, thereby simplifying the manufacturing process of the semiconductor device.

【０２６１】尚、本実施例において更に電気的な接続性
を向上させる必要がある場合には、ストレートバンプ１
８を樹脂層１３から露出させる処理を実施してもよい。
また、以下の説明において単にバンプ１２という場合に
は球状形状のバンプ１２とストレートバンプ１８を総称
するものとし、個別に説明する必要がある場合には球状
バンプ１２，ストレートバンプ１８と分けて称すること
とする。When it is necessary to further improve the electrical connectivity in this embodiment, the straight bump 1
A process of exposing 8 from the resin layer 13 may be performed.
Further, in the following description, when the term “bump 12” is simply used, the spherical bump 12 and the straight bump 18 are collectively referred to. When it is necessary to separately describe the bump 12, the spherical bump 12 and the straight bump 18 are separately referred to. And

【０２６２】続いて、本発明の第１５実施例について説
明する。図３６は、第１５実施例に係る半導体装置の製
造方法を説明するための図である。尚、図３６におい
て、図１乃至図９を用いて説明した第１実施例、及び図
３５を用いて説明した第１４実施例と同一構成について
は同一符号を附してその説明を省略するものとする。Next, a fifteenth embodiment of the present invention will be described. FIG. 36 is a view for explaining the method for manufacturing the semiconductor device according to the fifteenth embodiment. In FIG. 36, the same components as those of the first embodiment described with reference to FIGS. 1 to 9 and the fourteenth embodiment described with reference to FIG. And

【０２６３】本実施例に係る製造方法では、突起電極露
出工程を実施することによりバンプ１２の少なくとも先
端部を樹脂層１３から露出させた後に、このバンプ１２
（本実施例ではストレートバンプ１８を用いている）の
先端部にもう一つのバンプである外部接続用突起電極９
０（以下、外部接続用バンプという）を形成することを
特徴とする。In the manufacturing method according to the present embodiment, at least the tip of the bump 12 is exposed from the resin layer 13 by performing the projecting electrode
The external connection protruding electrode 9 which is another bump is provided at the tip of (the straight bump 18 is used in this embodiment).
0 (hereinafter, referred to as external connection bumps).

【０２６４】この外部接続用バンプ９０は、外部接続用
突起電極形成工程を実施することにより形成される。こ
の外部接続用突起電極形成工程は、一般に実施されてい
るバンプ形成技術を適用することが可能であり、転写
法，メッキ法，或いはディンプルプレート法等を適用す
ることができる。そして、突起電極露出工程を実施した
後にこの外部接続用突起電極形成工程を実施することに
より、ストレートバンプ１８の先端部には外部接続用バ
ンプ９０が形成される。The external connection bumps 90 are formed by performing an external connection projection electrode forming step. In the step of forming the external connection protruding electrodes, a generally used bump forming technique can be applied, and a transfer method, a plating method, a dimple plate method, or the like can be applied. Then, the external connection bump 90 is formed at the tip of the straight bump 18 by performing the external connection projection electrode forming step after performing the projection electrode exposure step.

【０２６５】本実施例のように、突起電極露出工程を実
施した後に外部接続用突起電極形成工程を実施し、スト
レートバンプ１８の先端部に外部接続用バンプ９０を形
成したことにより、半導体装置を実装基板に実装する際
の実装性を向上させることができる。As in the present embodiment, after the projecting electrode exposing step is performed, the external connecting projecting electrode forming step is performed, and the external connecting bump 90 is formed at the tip of the straight bump 18, so that the semiconductor device can be manufactured. It is possible to improve the mountability when mounting on a mounting board.

【０２６６】即ち、バンプ１２は基板１６（半導体素
子）に形成された電極上に形成されるものであるため、
必然的にその形状は小さくなる。よって、この小さなバ
ンプ１２を実装基板に電気的に接続する外部接続端子と
して用いた場合には、実装基板とバンプ１２とが確実に
接続されないおそれがある。That is, since the bumps 12 are formed on the electrodes formed on the substrate 16 (semiconductor element),
Inevitably, the shape becomes smaller. Therefore, when the small bumps 12 are used as external connection terminals for electrically connecting to the mounting board, the mounting board and the bumps 12 may not be securely connected.

【０２６７】しかるに、本実施例で設ける外部接続用バ
ンプ９０は、基板１６に形成されているバンプ１２と別
体であるため、基板１６及びバンプ１２に影響されず自
由に設計することが可能であり（但し、バンプ１２と電
気的に接続させる必要はある）、実装基板の構成に適応
させることができる。よって、バンプ１２の先端部に外
部接続用バンプ９０を配設することにより、外部接続用
バンプ９０が設けられた半導体装置と実装基板との実装
性を向上させることができる。However, since the external connection bumps 90 provided in this embodiment are separate from the bumps 12 formed on the substrate 16, the external connection bumps 90 can be freely designed without being affected by the substrate 16 and the bumps 12. Yes (however, it is necessary to be electrically connected to the bumps 12), and it can be adapted to the configuration of the mounting substrate. Therefore, by disposing the external connection bump 90 at the tip of the bump 12, the mountability between the semiconductor device provided with the external connection bump 90 and the mounting substrate can be improved.

【０２６８】続いて、本発明の第１６実施例について説
明する。図３７は、第１６実施例に係る半導体装置の製
造方法を説明するための図である。尚、図３７におい
て、図１乃至図９を用いて説明した第１実施例、及び図
３６を用いて説明した第１５実施例と同一構成について
は同一符号を附してその説明を省略するものとする。Next, a sixteenth embodiment of the present invention will be described. FIG. 37 is a view for explaining the method for manufacturing the semiconductor device according to the sixteenth example. In FIG. 37, the same components as those of the first embodiment described with reference to FIGS. 1 to 9 and the fifteenth embodiment described with reference to FIG. And

【０２６９】本実施例では、外部接続用バンプ９０を形
成する外部接続用突起電極形成工程において、バンプ１
２と外部接続用外部接続用突起電極とを応力緩和機能を
有する接合材９１（以下、応力緩和接合材という）を用
いて接合させることを特徴とするものである。また本実
施例では、外部接続用外部接続用突起電極としてポール
電極９２を用いていることも特徴としている。In this embodiment, in the step of forming the external connection bump electrode 90 for forming the external connection bump 90, the bump 1
2 and an external connection projecting electrode for external connection are joined using a joining material 91 having a stress relaxation function (hereinafter, referred to as a stress relaxation joining material). The present embodiment is also characterized in that a pole electrode 92 is used as an external connection projection electrode for external connection.

【０２７０】応力緩和接合材９１は、例えば実装時に印
加される温度よりも高い融点を有したはんだを適用する
ことができる。また、ポール電極９２としては、例えば
パラジウムのワイヤを用いることができる。バンプ１２
とポール電極９２は応力緩和接合材９１により接合され
る。また、はんだは比較的軟質な金属であるため、バン
プ１２とポール電極９２との接合位置においては、応力
緩和接合材９１を構成するはんだが変形することによ
り、ポール電極９２に印加された応力を吸収することが
できる。As the stress relaxation bonding material 91, for example, a solder having a melting point higher than the temperature applied during mounting can be used. Further, as the pole electrode 92, for example, a palladium wire can be used. Bump 12
And the pole electrode 92 are joined by a stress relaxation joining material 91. Further, since the solder is a relatively soft metal, the stress applied to the pole electrode 92 is reduced at the bonding position between the bump 12 and the pole electrode 92 due to the deformation of the solder constituting the stress relaxation bonding material 91. Can be absorbed.

【０２７１】本実施例によれば、バンプ１２とポール電
極９２は応力緩和機能を有する応力緩和接合材９１によ
り接合されるため、ポール電極９２に外力が印加され応
力が発生しても、この応力は応力緩和接合材９１により
応力緩和され、バンプ１２に伝達されることを防止する
ことができる。これにより、外部応力により基板１６
（半導体素子）にダメージが発生することを防止でき、
よって製造される半導体装置の信頼性を向上させること
ができる。According to this embodiment, since the bump 12 and the pole electrode 92 are joined by the stress relieving joining material 91 having a stress relieving function, even if an external force is applied to the pole electrode 92 and a stress is generated, the stress is generated. Can be prevented from being transmitted to the bumps 12 by the stress relaxation by the stress relaxation bonding material 91. As a result, the substrate 16
(Semiconductor element) can be prevented from being damaged,
Therefore, the reliability of the manufactured semiconductor device can be improved.

【０２７２】また、外部接続用外部接続用突起電極とし
てポール電極９２を用いることにより、球状の電極に比
べて外部接続端子（実装基板側、或いは試験装置側の外
部接続端子）との接続状態を良好とすることができる。
これは、球状の電極では接続面積が小さくなるのに対
し、ポール電極９２では接続面積を広くできるためであ
る。Further, by using the pole electrode 92 as the external connection projection electrode for external connection, the connection state with the external connection terminal (the external connection terminal on the mounting board side or the test apparatus side) can be improved as compared with the spherical electrode. Good.
This is because the connection area can be increased with the pole electrode 92 while the connection area can be reduced with the spherical electrode.

【０２７３】また、球状の電極はその形成が難しく高さ
（直径）にバラツキが生じやすいが、ワイヤ状のポール
電極９２では同一長さのものを精度良く得ることがで
き、よってバラツキの発生を防止することができる。更
に、ポール電極９２は弾性的に座屈変形可能であるた
め、ポール電極９２自体にも応力緩和機能を有してい
る。よって、外力入力時における応力の緩和をより確実
に行なうことができる。Also, the spherical electrode is difficult to form, and the height (diameter) tends to vary, but the wire-shaped pole electrode 92 can be obtained with the same length with high precision, and therefore, the variation can be reduced. Can be prevented. Further, since the pole electrode 92 can be elastically buckled and deformed, the pole electrode 92 itself has a stress relaxation function. Thus, the stress can be more reliably alleviated when an external force is input.

【０２７４】続いて、本発明の第１７実施例について説
明する。図３８は、第１７実施例に係る半導体装置の製
造方法を説明するための図である。尚、図３８におい
て、図１乃至図９を用いて説明した第１実施例と同一構
成については同一符号を附してその説明を省略するもの
とする。Next, a seventeenth embodiment of the present invention will be described. FIG. 38 is an illustration for explaining the method of manufacturing the semiconductor device according to the seventeenth embodiment. In FIG. 38, the same components as those of the first embodiment described with reference to FIGS. 1 to 9 are denoted by the same reference numerals, and description thereof will be omitted.

【０２７５】前記した第１実施例では、バンプ１２を樹
脂層１３から露出させるためにフィルム３０として弾性
可能な材質を選定し、フィルム３０をバンプ１２に配設
した時点でバンプ１２の先端部がフィルム３０にめり込
むようにし、よって図７に示すようにフィルム３０を剥
離した時点でバンプ１２の先端部が樹脂層１３から露出
するようにした。しかるに、この第１実施例の方法で
は、樹脂層１３から露出するバンプ１２の先端部の面積
は小さくなり、実装基板との電気的接続性が低下するお
それがある。In the first embodiment described above, an elastic material is selected as the film 30 to expose the bump 12 from the resin layer 13, and when the film 30 is disposed on the bump 12, the tip of the bump 12 is The tip of the bump 12 was exposed from the resin layer 13 when the film 30 was peeled off as shown in FIG. However, according to the method of the first embodiment, the area of the tip of the bump 12 exposed from the resin layer 13 is reduced, and there is a possibility that the electrical connection with the mounting board may be reduced.

【０２７６】一方、前記した第７実施例では、フィルム
３０Ａとして硬質な材質を選定し、フィルム３０Ａを剥
離した時点ではバンプ１２の先端部は樹脂層１３から露
出しない状態とし、バンプ１２の先端部を樹脂層１３か
ら露出させるには、図２１に示すようにレーザ照射装置
６０等を用いて露出させる方法を用いた。しかるに、第
７実施例の方法では、バンプ１２を樹脂層１３から露出
させるために大掛かりな設備が必要となってしまう。On the other hand, in the above-described seventh embodiment, a hard material is selected as the film 30A, and the tip of the bump 12 is not exposed from the resin layer 13 when the film 30A is peeled off. Is exposed from the resin layer 13 using a method of exposing using a laser irradiation device 60 or the like as shown in FIG. However, according to the method of the seventh embodiment, large-scale equipment is required to expose the bumps 12 from the resin layer 13.

【０２７７】そこで本実施例では、図３８（Ａ）に示す
ように、樹脂封止工程においてフィルム３０Ｂとして硬
質材料のものを選定すると共に、このフィルム３０Ｂの
バンプ１２と対向する位置に凸部１９が形成されたもの
を用いたことを特徴とする。以下、この凸部１９が形成
されたフィルム３０Ｂを用いた樹脂封止工程について説
明する。尚、図３８において、金型の図示は省略してい
る。Therefore, in this embodiment, as shown in FIG. 38A, a film made of a hard material is selected as the film 30B in the resin sealing step, and the projections 19 are formed at positions facing the bumps 12 of the film 30B. Is used. Hereinafter, a resin sealing step using the film 30B on which the convex portions 19 are formed will be described. In FIG. 38, the illustration of the mold is omitted.

【０２７８】図３８（Ｂ）は、基板１６，封止樹脂３
５，及びフィルム３０Ｂを金型に装着した状態を示して
いる。この状態において、フィルム３０Ｂに形成された
凸部１９は、基板１６に形成されたバンプ１２と対向す
るよう位置決めされている。また、フィルム３０Ｂは硬
質の樹脂材料により形成されており、凸部１９は比較的
軟質な樹脂材料により形成されている。即ち、本実施例
においては、フィルム３０Ｂと凸部１９とは別材料によ
り構成されている（尚、同一材料による一体化された構
成としてもよい）。FIG. 38B shows the structure of the substrate 16 and the sealing resin 3.
5 and a state where the film 30B is mounted on a mold. In this state, the protrusion 19 formed on the film 30 </ b> B is positioned so as to face the bump 12 formed on the substrate 16. The film 30B is formed of a hard resin material, and the projection 19 is formed of a relatively soft resin material. That is, in the present embodiment, the film 30B and the projections 19 are made of different materials (they may be integrated with the same material).

【０２７９】図３８（Ｃ）は、封止樹脂３５に対して圧
縮成形処理が行なわれている状態を示している。この圧
縮成形処理時において、フィルム３０Ｂに形成された凸
部１９はバンプ１２に押圧された状態となっている。従
って、凸部１９がバンプ１２を押圧している領域につい
ては、バンプ１２に封止樹脂３５が付着することはな
い。かつ、凸部１９は軟質樹脂により構成されているた
め、凸部１９が可撓変形することによりバンプ１２と凸
部１９との接触面積は広くなっている。FIG. 38C shows a state where the compression molding process is being performed on the sealing resin 35. At the time of the compression molding process, the convex portions 19 formed on the film 30B are in a state of being pressed by the bumps 12. Therefore, the sealing resin 35 does not adhere to the bump 12 in the region where the protrusion 19 presses the bump 12. Further, since the convex portion 19 is made of a soft resin, the contact area between the bump 12 and the convex portion 19 is increased by the flexible deformation of the convex portion 19.

【０２８０】図３８（Ｄ）は突起電極露出工程を示して
おり、基板１６からフィルム３０Ｂが取り除かれた状態
を示している。前記したように、凸部１９がバンプ１２
を押圧している領域においてはバンプ１２に封止樹脂３
５が付着しないため、フィルム３０Ｂが取り除かれた状
態において、この領域は樹脂層１３から露出した状態と
なる。かつ、本実施例においてバンプ１２が樹脂層１３
から露出する面積は、前記した第１実施例の方法に比べ
て広くなっている。FIG. 38 (D) shows a projection electrode exposure step, and shows a state where the film 30B has been removed from the substrate 16. As described above, the bump 19 is
In the area where is pressed, the sealing resin 3
Since the film 5 does not adhere, this region is exposed from the resin layer 13 when the film 30B is removed. Further, in the present embodiment, the bumps 12 are
The area exposed from is larger than that of the method of the first embodiment.

【０２８１】よって、本実施例による製造方法によれ
ば、大掛かりな設備を用いることなく、容易かつ確実に
バンプ１２を樹脂層１３から露出させることができる。
また、樹脂層１３から露出されるバンプ１２の面積は広
いため、例えば図３８（Ｅ）に示すように、バンプ１２
の先端部に外部接続用バンプ９０を設ける場合において
も、確実にバンプ１２と外部接続用バンプ９０とを接合
することができる。Therefore, according to the manufacturing method of this embodiment, the bumps 12 can be easily and reliably exposed from the resin layer 13 without using a large-scale facility.
Since the area of the bump 12 exposed from the resin layer 13 is large, for example, as shown in FIG.
In the case where the external connection bump 90 is provided at the tip end of the bump, the bump 12 and the external connection bump 90 can be securely bonded.

【０２８２】続いて、本発明の第１８実施例について説
明する。図３９及び図４０は、第１８実施例に係る半導
体装置の製造方法を説明するための図である。尚、図３
９及び図４０において、図１乃至図９を用いて説明した
第１実施例と同一構成については同一符号を附してその
説明を省略するものとする。Next, an eighteenth embodiment of the present invention will be described. FIG. 39 and FIG. 40 are views for explaining the method for manufacturing the semiconductor device according to the eighteenth embodiment. FIG.
9 and 40, the same components as those in the first embodiment described with reference to FIGS. 1 to 9 are denoted by the same reference numerals, and description thereof will be omitted.

【０２８３】本実施例では、基板１６に形成されるバン
プ１２Ａの形成方法及びその構造に特徴を有するもので
ある。このバンプ１２Ａは、基板１６の表面に設けられ
た接続電極９８上に形成される。バンプ１２Ａを形成す
るには、先ず接続電極９８の上部にコア部９９（梨地で
示す）を形成する。このコア部９９は、弾性を有する樹
脂（例えば、ポリイミド等）により形成されている。This embodiment is characterized by the method of forming the bumps 12A formed on the substrate 16 and the structure thereof. The bump 12A is formed on a connection electrode 98 provided on the surface of the substrate 16. To form the bump 12A, first, a core portion 99 (shown in satin) is formed on the connection electrode 98. The core 99 is formed of an elastic resin (for example, polyimide or the like).

【０２８４】コア部９９を接続電極９８上に形成する具
体的方法としては、先ず基板１６の全面にコア部９９と
なる樹脂（感光性のポリイミド）を所定の厚さとなるよ
うスピンコートし、続いてホトリソグラフィー技術を用
いて接続電極９８以外の位置の樹脂を除去する。これに
より、接続電極９８上にコア部９９が形成される。As a specific method of forming the core portion 99 on the connection electrode 98, first, a resin (photosensitive polyimide) serving as the core portion 99 is spin-coated on the entire surface of the substrate 16 so as to have a predetermined thickness. Then, the resin at a position other than the connection electrode 98 is removed by photolithography. Thus, a core portion 99 is formed on the connection electrode 98.

【０２８５】続いて、このコア部９９の表面全体を覆う
ように導電膜１００が形成される。この導電膜１００は
メッキ法或いはスパッタリング法等の薄膜形成技術を用
いて形成され、その基板側端部は接続電極９８と電気的
に接続される。導電膜１００の材質としては、ある程度
の弾性を有すると共に電気的抵抗の低い金属が選定され
ている。以上の処理を実施することにより、バンプ１２
Ａは形成される。尚、図中１０２は絶縁膜である。Subsequently, a conductive film 100 is formed so as to cover the entire surface of the core portion 99. The conductive film 100 is formed by using a thin film forming technique such as a plating method or a sputtering method, and an end on the substrate side is electrically connected to the connection electrode 98. As the material of the conductive film 100, a metal having a certain elasticity and a low electric resistance is selected. By performing the above processing, the bump 12
A is formed. In the figure, reference numeral 102 denotes an insulating film.

【０２８６】上記の説明から明らかなように、バンプ１
２Ａはコア部９９の表面に導電膜１００が形成された構
成とされている。前記のようにコア部９９は弾性を有し
ており、かつ導電膜１００もある程度の弾性を有した材
料により形成されているため、例えば実装時等において
バンプ１２Ａに外力が作用し応力が発生しても、この応
力はコア部９９及び導電膜１００が弾性変形することに
より吸収される。よって、この応力が基板１６に印加さ
れることを防止でき、基板１６にダメージが発生するこ
とを抑制することができる。As is clear from the above description, bump 1
2A has a configuration in which the conductive film 100 is formed on the surface of the core 99. As described above, since the core portion 99 has elasticity, and the conductive film 100 is also formed of a material having a certain degree of elasticity, an external force acts on the bump 12A at the time of mounting, for example, and stress is generated. However, this stress is absorbed by the core portion 99 and the conductive film 100 being elastically deformed. Therefore, this stress can be prevented from being applied to the substrate 16, and the occurrence of damage to the substrate 16 can be suppressed.

【０２８７】ここで、バンプ１２Ａの樹脂層１３に対す
る高さについて説明する。図３９（Ａ）は、バンプ１２
Ａの先端部が樹脂層１３よりも突出した構成を示してい
る。この構成では、バンプ１２Ａは樹脂層１３より広く
露出しているため、外部接続用バンプ９０を設けた場合
には、バンプ１２Ａと外部接続用バンプ９０との接合面
積は広くなり、確実にバンプ１２Ａと外部接続用バンプ
９０とを接合することができる。Here, the height of the bump 12A with respect to the resin layer 13 will be described. FIG. 39A shows the state of the bump 12.
A configuration in which the tip of A protrudes from the resin layer 13 is shown. In this configuration, since the bumps 12A are exposed more widely than the resin layer 13, when the external connection bumps 90 are provided, the bonding area between the bumps 12A and the external connection bumps 90 increases, and the bumps 12A are surely formed. And the external connection bump 90 can be joined.

【０２８８】また、図３９（Ｂ）は、バンプ１２Ａの先
端部と樹脂層１３の表面とが同一面とされた構成を示し
ている。この構成を有した半導体装置は、ＬＣＣ(Leadl
essChip Carrier) 構造の半導体装置として用いること
が可能となり、実装密度の向上を図ることができる。FIG. 39B shows a structure in which the tip of the bump 12A and the surface of the resin layer 13 are flush with each other. A semiconductor device having this configuration is an LCC (Leadl
It can be used as a semiconductor device having an (essChip Carrier) structure, and the mounting density can be improved.

【０２８９】また、図３９（Ｃ）は、バンプ１２Ａの先
端部が樹脂層１３の表面よりも低い位置にある構成を示
している。従って、樹脂層１３にはバンプ１２Ａを露出
するための凹部１０１が形成されている。この構成で
は、外部接続用バンプ９０を設けた場合には、凹部１０
１が外部接続用バンプ９０の位置決めを行なう機能を奏
するため、図３９（Ａ）に示した構成に比べてバンプ１
２Ａと外部接続用バンプ９０との位置決め処理を容易に
行なうことができる。FIG. 39C shows a structure in which the tip of the bump 12A is located at a position lower than the surface of the resin layer 13. Therefore, a concave portion 101 for exposing the bump 12A is formed in the resin layer 13. In this configuration, when the external connection bump 90 is provided, the recess 10
39 has the function of positioning the external connection bumps 90, and therefore, the bumps 1 are different from the configuration shown in FIG.
The positioning process between the 2A and the external connection bump 90 can be easily performed.

【０２９０】一方、本実施例においては、図４０に示さ
れるように、基板１６（半導体素子）に設けられた電極
パッド９７とバンプ１２Ａが形成される接続電極９８と
が離間した構成となっており、電極パッド９７と接続電
極９８は引出し配線９６により接続された構成となって
いる。On the other hand, in this embodiment, as shown in FIG. 40, the electrode pad 97 provided on the substrate 16 (semiconductor element) is separated from the connection electrode 98 on which the bump 12A is formed. Thus, the electrode pad 97 and the connection electrode 98 are connected by a lead-out wiring 96.

【０２９１】図３９に示されるように、バンプ１２Ａの
先端部に外部接続用バンプ９０を設ける構成において
は、実装性の向上を図る面から一般に外部接続用バンプ
９０はバンプ１２Ａより大きく設定される。従って、バ
ンプ１２Ａの隣接するピッチ間距離が小さい場合には、
隣接配置される外部接続用バンプ９０同志が接触するお
それがある。As shown in FIG. 39, in the configuration in which the external connection bumps 90 are provided at the tips of the bumps 12A, the external connection bumps 90 are generally set larger than the bumps 12A in order to improve the mountability. . Therefore, when the distance between adjacent pitches of the bump 12A is small,
The adjacent external connection bumps 90 may be in contact with each other.

【０２９２】そこで図４０に示す例では、電極パッド９
７と接続電極９８とを引出し配線９６を用いて接続する
ことにより、バンプ１２Ａが形成される接続電極９８の
ピッチを大きくしている。これにより、隣接する外部接
続用バンプ９０間で干渉が発生することを回避すること
ができる。Thus, in the example shown in FIG.
By connecting the connection electrodes 98 to the connection electrodes 98 using the lead-out wirings 96, the pitch of the connection electrodes 98 on which the bumps 12A are formed is increased. Thus, it is possible to avoid the occurrence of interference between adjacent external connection bumps 90.

【０２９３】続いて、本発明の第１９実施例について説
明する。図４１は、第１９実施例に係る半導体装置の製
造方法を説明するための図である。尚、図４１におい
て、図１乃至図９を用いて説明した第１実施例と同一構
成については同一符号を附してその説明を省略するもの
とする。Next, a nineteenth embodiment of the present invention will be described. FIG. 41 is an illustration for explaining the method of manufacturing the semiconductor device according to the nineteenth embodiment. In FIG. 41, the same components as those of the first embodiment described with reference to FIGS. 1 to 9 are denoted by the same reference numerals, and description thereof will be omitted.

【０２９４】本実施例に係る製造方法では、図４１
（Ａ）に示されるように、樹脂封止工程を実施する前
に、後に実施される分離工程において基板１６が切断さ
れる位置（図中、破線Ｘで示す。以下、切断位置とい
う）に比較的幅広の切断位置溝１０５を形成しておく。
この切断位置溝１０５の幅寸法は、少なくとも後述する
ダイサー２９の幅寸法より大きく設定されている。According to the manufacturing method of this embodiment, FIG.
As shown in (A), before the resin sealing step is performed, a position where the substrate 16 is cut in a separation step performed later (indicated by a broken line X in the figure; hereinafter, referred to as a cutting position) is compared. A wide cutting position groove 105 is formed in advance.
The width dimension of the cutting position groove 105 is set to be at least larger than the width dimension of the dicer 29 described later.

【０２９５】また、続いて実施される樹脂封止工程にお
いては、樹脂層１３を形成すると共に、この切断位置溝
１０５内にも封止樹脂３５を充填して切断位置樹脂層１
０６を形成する。そして、樹脂封止工程の終了後に実施
される分離工程において、図４１（Ｂ）に示されるよう
に、切断位置樹脂層１０６が充填された切断位置溝１０
５内の切断位置Ｘで基板１６をダイサー２９を用いて切
断する。これにより、図４１（Ｃ）に示されるように、
基板１６は切断される。In the subsequent resin sealing step, the resin layer 13 is formed, and the sealing resin 35 is also filled in the cutting position groove 105 to form the cutting position resin layer 1.
06 is formed. Then, in a separation step performed after the end of the resin sealing step, as shown in FIG. 41B, the cutting position groove 10 filled with the cutting position resin layer 106 is formed.
The substrate 16 is cut using a dicer 29 at a cutting position X in 5. Thereby, as shown in FIG. 41 (C),
The substrate 16 is cut.

【０２９６】上記した本実施例により製造方法によれ
ば、分離工程において基板１６及び樹脂層１３にクラッ
クが発生することを防止することができる。以下、この
理由について説明する。いま、仮に切断位置溝１０５を
形成しない構成を想定すると、分離工程では表面に比較
的薄い膜状の樹脂層１３が形成された基板１６を切断す
ることとなる。ダイサー２９を用いた切断処理は、非常
に大きな応力が基板１６に印加される。このため、この
切断方法では薄い樹脂層１３が基板１６から剥離した
り、また樹脂層１３及び基板１６にクラックが発生する
おそれがある。According to the manufacturing method of the present embodiment described above, it is possible to prevent cracks from occurring in the substrate 16 and the resin layer 13 in the separation step. Hereinafter, the reason will be described. Now, assuming that the cutting position groove 105 is not formed, the substrate 16 having the relatively thin film-shaped resin layer 13 formed on the surface is cut in the separation step. In the cutting process using the dicer 29, a very large stress is applied to the substrate 16. Therefore, in this cutting method, the thin resin layer 13 may peel off from the substrate 16 or cracks may occur in the resin layer 13 and the substrate 16.

【０２９７】これに対して本実施例の製造方法では、切
断位置Ｘに幅広の切断位置溝１０５を形成することによ
り、分離工程では切断位置樹脂層１０６が形成された切
断位置溝１０５内において切断処理が行なわれることと
なる。この際、切断位置樹脂層１０６の厚さは、他の部
分に形成された樹脂層１３の厚さに比べて厚くなってお
り、その機械的強度は強くなっている。かつ、切断位置
樹脂層１０６は基板１６に比べて可撓性を有しているた
め、発生する応力を吸収する機能を奏する。On the other hand, in the manufacturing method of the present embodiment, the wide cutting position groove 105 is formed at the cutting position X, so that the cutting is performed in the cutting position groove 105 where the cutting position resin layer 106 is formed in the separation step. Processing will be performed. At this time, the thickness of the resin layer 106 at the cutting position is thicker than the thickness of the resin layer 13 formed in other portions, and the mechanical strength is increased. In addition, since the cutting position resin layer 106 is more flexible than the substrate 16, it has a function of absorbing the generated stress.

【０２９８】よって、切断処理により発生する応力は切
断位置樹脂層１０６に吸収され弱められた状態で基板１
６に印加されるため、樹脂層１３及び基板１６にクラッ
クが発生することを防止することができ、半導体装置の
製造歩留りを高めることができる。Therefore, the stress generated by the cutting process is absorbed by the resin layer 106 at the cutting position and is reduced.
6, the occurrence of cracks in the resin layer 13 and the substrate 16 can be prevented, and the production yield of the semiconductor device can be increased.

【０２９９】また、図４１（Ｃ）に示されるように、分
離工程が終了した時点で、基板１６の側面には切断位置
樹脂層１０６が露出され構成となる。よって、基板１６
の側部は切断位置樹脂層１０６により保護された構成と
なり、外部環境の影響を基板１６が直接受けることを抑
制することができる。Further, as shown in FIG. 41 (C), when the separation step is completed, the cutting position resin layer 106 is exposed on the side surface of the substrate 16 to form a structure. Therefore, the substrate 16
Has a configuration protected by the cutting position resin layer 106, so that the substrate 16 can be prevented from being directly affected by the external environment.

【０３００】更に、半導体装置の搬送処理にはハンドリ
ング装置が用いられるが、このハンドリング装置が切断
位置樹脂層１０６が露出した部分を把持するよう構成す
ることも可能となり、よってハンドリング装置により基
板１６が傷つけられることを防止することもできる。Further, a handling device is used for the transfer processing of the semiconductor device. However, it is possible to configure the handling device to grip the portion where the resin layer 106 is exposed at the cutting position. Injury can also be prevented.

【０３０１】続いて、本発明の第２０実施例について説
明する。図４２は、第２０実施例に係る半導体装置の製
造方法を説明するための図である。尚、図４２におい
て、図１乃至図９を用いて説明した第１実施例、及び図
４１を用いて説明した第１９実施例と同一構成について
は同一符号を附してその説明を省略するものとする。Next, a twentieth embodiment of the present invention will be described. FIG. 42 is an illustration for explaining the method of manufacturing the semiconductor device according to the twentieth embodiment. In FIG. 42, the same components as those in the first embodiment described with reference to FIGS. 1 to 9 and the nineteenth embodiment described with reference to FIG. And

【０３０２】前記した第１９実施例に係る製造方法で
は、切断位置Ｘに切断位置溝１０５を形成した構成とし
たが、本実施例に係る製造方法では、図４２（Ａ）に示
されるように、基板１６が切断される切断位置Ｘを挟ん
で一対の応力緩和溝１１０ａ，１１０ｂを形成したこと
を特徴とするものである。従って、分離工程において
は、一対の応力緩和溝１１０ａ，１１０ｂの間位置で基
板１６は切断されることとなる。In the manufacturing method according to the nineteenth embodiment, the cutting position groove 105 is formed at the cutting position X. However, in the manufacturing method according to the present embodiment, as shown in FIG. A pair of stress relief grooves 110a and 110b are formed so as to sandwich a cutting position X where the substrate 16 is cut. Therefore, in the separation step, the substrate 16 is cut at a position between the pair of stress relaxation grooves 110a and 110b.

【０３０３】また、応力緩和溝１１０ａ，１１０ｂを形
成することにより、樹脂封止工程においては、図４２
（Ｂ）に示されるように、応力緩和溝１１０ａ，１１０
ｂの内部には応力緩和樹脂層１１１ａ，１１１ｂが形成
される。この応力緩和樹脂層１１１ａ，１１１ｂは、他
の部分に形成される樹脂層１３の厚さに比べて厚くなっ
ており、その機械的強度は強くなっている。かつ、応力
緩和樹脂層１１１ａ，１１１ｂは基板１６に比べて可撓
性を有しているため、発生する応力を吸収する機能を奏
する。By forming the stress relaxation grooves 110a and 110b, in the resin sealing step, FIG.
As shown in (B), the stress relaxation grooves 110a, 110
Stress relaxation resin layers 111a and 111b are formed inside b. The stress relaxing resin layers 111a and 111b are thicker than the thickness of the resin layer 13 formed in other portions, and have a higher mechanical strength. Further, since the stress relaxation resin layers 111a and 111b are more flexible than the substrate 16, they have a function of absorbing the generated stress.

【０３０４】上記構成において、分離工程において一対
の応力緩和溝１１０ａ，１１０ｂの間位置で基板１６を
切断すると、応力緩和溝１１０ａ，１１０ｂの間に位置
する基板１６（以下、この部分を基板切断部１６ａとい
う）には大なる応力が印加される。従って、基板切断部
１６ａ及びその上部に形成された樹脂層１３にはクラッ
クが発生する可能性がある。しかるに、この基板切断部
１６ａの形成位置にはバンプ１２及び電子回路等の重要
な構成要素は形成されていないため、クラックが発生し
ても問題となることはない。In the above configuration, when the substrate 16 is cut at a position between the pair of stress relaxation grooves 110a and 110b in the separation step, the substrate 16 located between the stress relaxation grooves 110a and 110b (hereinafter, this portion is referred to as a substrate cutting portion). 16a) is applied with a large stress. Accordingly, cracks may occur in the substrate cutting portion 16a and the resin layer 13 formed thereon. However, since important components such as the bump 12 and the electronic circuit are not formed at the position where the substrate cutting portion 16a is formed, there is no problem even if a crack occurs.

【０３０５】一方、基板切断部１６ａを切断することに
より発生する応力は、側方に向け伝達されるが、基板切
断部１６ａの両側部には応力緩和樹脂層１１１ａ，１１
１ｂが充填された応力緩和溝１１０ａ，１１０ｂが形成
されているため、切断時に発生する応力は応力緩和溝１
１０ａ，１１０ｂにおいて吸収される。On the other hand, the stress generated by cutting the substrate cutting portion 16a is transmitted to the side, but the stress relaxing resin layers 111a, 111a are provided on both sides of the substrate cutting portion 16a.
1b are filled with the stress relaxation grooves 110a and 110b, so that the stress generated at the time of cutting is reduced by the stress relaxation grooves 1a and 1b.
Absorbed at 10a, 110b.

【０３０６】よって、基板切断部１６ａで発生する応力
が応力緩和溝１１０ａ，１１０ｂの形成位置より外側
（基板１６の電子回路が形成されている側）に影響を及
ぼすことはなく、バンプ１２及び電子回路等が形成され
ている領域にクラックが発生することを防止することが
できる。尚、図４２（Ｃ）は分離工程が終了した状態を
示している。Therefore, the stress generated in the substrate cutting portion 16a does not affect the outside of the formation position of the stress relaxation grooves 110a and 110b (the side where the electronic circuit of the substrate 16 is formed), and the bump 12 and the electronic component are not affected. Cracks can be prevented from occurring in a region where a circuit or the like is formed. FIG. 42 (C) shows a state in which the separation step has been completed.

【０３０７】続いて、本発明の第２１実施例について説
明する。図４３は、第２１実施例に係る半導体装置の製
造方法を説明するための図である。尚、図４３におい
て、図１乃至図９を用いて説明した第１実施例、及び図
４１を用いて説明した第１９実施例と同一構成について
は同一符号を附してその説明を省略するものとする。Next, a description will be given of a twenty-first embodiment of the present invention. FIG. 43 is an illustration for explaining the method of manufacturing the semiconductor device according to the twenty-first embodiment. In FIG. 43, the same components as those in the first embodiment described with reference to FIGS. 1 to 9 and the nineteenth embodiment described with reference to FIG. And

【０３０８】本実施例に係る製造方法では、樹脂封止工
程を実施する前に、第１の分離工程を実施することによ
り基板１６を個々の半導体素子１１２に分離する。この
個々の半導体素子１１２には、夫々バンプ１２及び電子
回路（図示せず）が形成されている。In the manufacturing method according to this embodiment, the substrate 16 is separated into individual semiconductor elements 112 by performing the first separation step before performing the resin sealing step. The bumps 12 and electronic circuits (not shown) are formed on each of the semiconductor elements 112.

【０３０９】この第１の分離工程が終了すると、続いて
樹脂封止工程が実施される。この樹脂封止工程では、図
４３（Ａ）に示されるように、第１の分離工程において
分離された半導体素子１１２をベース材となるフィルム
部材１１３に整列させて搭載する。この際、半導体素子
１１２は接着剤を用いてフィルム部材１１３に搭載され
る。また、図４３（Ａ）に示されるように、隣接する半
導体素子１１２の間には間隙部１１４が形成されるよう
整列される。When the first separation step is completed, a resin sealing step is subsequently performed. In this resin sealing step, as shown in FIG. 43A, the semiconductor elements 112 separated in the first separation step are aligned and mounted on a film member 113 serving as a base material. At this time, the semiconductor element 112 is mounted on the film member 113 using an adhesive. In addition, as shown in FIG. 43A, the semiconductor elements 112 are aligned so that a gap 114 is formed between adjacent semiconductor elements 112.

【０３１０】上記のようにフィルム部材１１３上に半導
体素子１１２が搭載されると、樹脂の圧縮成形処理が行
なわれ、各半導体素子１１２の表面には樹脂層１３が形
成されると共に、間隙部１１４には切断位置樹脂層１０
６が形成される。続いて、バンプ１２の少なくとも先端
部を樹脂層１３より露出させる突起電極露出工程が実施
される。図４３（Ｂ）は、以上の各処理が終了した状態
を示している。When the semiconductor elements 112 are mounted on the film member 113 as described above, a compression molding process of resin is performed, and the resin layer 13 is formed on the surface of each semiconductor element 112 and the gap 114 Cutting position resin layer 10
6 are formed. Subsequently, a protruding electrode exposing step of exposing at least the tip of the bump 12 from the resin layer 13 is performed. FIG. 43 (B) shows a state in which the above processes have been completed.

【０３１１】以上の処理が終了すると、続いて第２の分
離工程が実施される。この第２の分離工程では、隣接す
る半導体素子１１２の間位置、即ち切断位置樹脂層１０
６が形成されている位置で切断処理が行なわれ、フィル
ム部材１１３と共に切断位置樹脂層１０６は切断され
る。これにより、図４３（Ｃ）に示されるように、樹脂
層１３が形成された半導体素子１１２は分離され、続い
て図４３（Ｄ）に示されるようにフィルム部材１１３が
除去される。[0311] When the above processing is completed, a second separation step is subsequently performed. In the second separation step, the position between the adjacent semiconductor elements 112, that is, the cutting position
The cutting process is performed at the position where 6 is formed, and the cutting position resin layer 106 is cut together with the film member 113. Thus, as shown in FIG. 43C, the semiconductor element 112 on which the resin layer 13 is formed is separated, and then, as shown in FIG. 43D, the film member 113 is removed.

【０３１２】上記した本実施例の製造方法では、第１の
分離工程において予め基板１６を切断することにより個
々の半導体素子１１２に分離するため、樹脂封止工程に
おいて半導体素子１１２をフィルム部材１１３に搭載す
る際、異なる種類の半導体素子１１２をベース材に搭載
することが可能となる。In the manufacturing method of the present embodiment described above, the semiconductor element 112 is separated into the individual semiconductor elements 112 by cutting the substrate 16 in advance in the first separation step. When mounting, different types of semiconductor elements 112 can be mounted on the base material.

【０３１３】よって、同一樹脂層１３内に複数の半導体
素子を配設する場合、異なる種類及び特性の半導体素子
１１２を組み合わせて配設することが可能となり、設計
の自由度を向上させることができる。尚、本実施例にお
いても、図４１を用いて説明した第１９実施例の効果を
得ることができることは勿論である。Therefore, when a plurality of semiconductor elements are provided in the same resin layer 13, different types and characteristics of semiconductor elements 112 can be provided in combination, and the degree of freedom in design can be improved. . In this embodiment, the effects of the nineteenth embodiment described with reference to FIG. 41 can be obtained.

【０３１４】続いて、本発明の第２２実施例について説
明する。図４４は、第２２実施例に係る半導体装置の製
造方法を説明するための図である。尚、図４４におい
て、図４３を用いて説明した第２１実施例と同一構成に
ついては同一符号を附してその説明を省略するものとす
る。Next, a twenty-second embodiment of the present invention will be described. FIG. 44 is an illustration for explaining the method of manufacturing the semiconductor device according to the twenty-second embodiment. In FIG. 44, the same components as those of the twenty-first embodiment described with reference to FIG. 43 are denoted by the same reference numerals, and description thereof will be omitted.

【０３１５】本実施例に係る製造方法は、図４３を用い
て説明した第２１実施例と略同一であるが、第２１実施
例では樹脂封止工程においてベース材としてフィルム部
材１１３を用いたのに対し、本実施例では放熱板１１５
をベース材として用いた点で差異を有するものである。The manufacturing method according to this embodiment is substantially the same as that of the twenty-first embodiment described with reference to FIG. 43. However, in the twenty-first embodiment, the film member 113 is used as the base material in the resin sealing step. On the other hand, in the present embodiment, the heat sink 115
Is used as a base material.

【０３１６】従って、樹脂封止工程においては、半導体
素子１１２はこの放熱板１１５上に搭載され、また第２
の分離工程では放熱板１１５は切断位置樹脂層１０６と
共に切断される。しかるに、第２１実施例では第２の分
離工程の終了後にフィルム部材１１３を除去するが、本
実施例においては第２の分離工程が終了した後に放熱板
１１５を除去する処理は行なわない構成とした。これに
より、製造される半導体装置には放熱板１１５が残存す
る構成となり、よって半導体装置の放熱特性を向上させ
ることができる。Accordingly, in the resin sealing step, the semiconductor element 112 is mounted on the heat radiating plate 115 and the second
In the separation step, the heat sink 115 is cut together with the cutting position resin layer 106. In the twenty-first embodiment, the film member 113 is removed after the completion of the second separation step. However, in the present embodiment, the processing of removing the heat sink 115 after the completion of the second separation step is not performed. . Thus, the heat dissipation plate 115 remains in the semiconductor device to be manufactured, so that the heat dissipation characteristics of the semiconductor device can be improved.

【０３１７】続いて、本発明の第２３実施例について説
明する。図４５及び図４６は、第２３実施例に係る半導
体装置の製造方法を説明するための図である。尚、図４
５及び図４６において、図１乃至図９を用いて説明した
第１実施例と同一構成については同一符号を附してその
説明を省略するものとする。Next, a description will be given of a twenty-third embodiment of the present invention. FIGS. 45 and 46 are views for explaining the method for manufacturing the semiconductor device according to the twenty-third embodiment. FIG.
5 and 46, the same components as those of the first embodiment described with reference to FIGS. 1 to 9 are denoted by the same reference numerals, and the description thereof will be omitted.

【０３１８】本実施例に係る製造方法では、少なくとも
樹脂封止工程の実施後で、かつ分離工程を実施する前
に、図４６に示されるように、樹脂層１３に位置決め溝
１２０を形成することを特徴とするものである。このよ
うに、樹脂層１３に位置決め溝１２０を形成することに
より、例えば製造された半導体装置１０Ｆに対し試験処
理を行なう際、この位置決め溝１２０を基準として試験
装置に装着することができる。また、分離工程を実施す
る前に位置決め溝１２０を形成することにより、複数の
半導体装置１０Ｆに対して一括的に位置決め溝１２０を
形成するができ、位置決め溝１２０の形成効率を向上さ
せることができる。In the manufacturing method according to this embodiment, at least after the resin sealing step and before the separation step, the positioning groove 120 is formed in the resin layer 13 as shown in FIG. It is characterized by the following. By forming the positioning groove 120 in the resin layer 13 as described above, for example, when a test process is performed on the manufactured semiconductor device 10F, the semiconductor device 10F can be mounted on the test apparatus based on the positioning groove 120. Further, by forming the positioning grooves 120 before performing the separation step, the positioning grooves 120 can be formed collectively for the plurality of semiconductor devices 10F, and the formation efficiency of the positioning grooves 120 can be improved. .

【０３１９】この位置決め溝１２０を形成するには、例
えば図４５に示されるように、ダイサー２９を用いて樹
脂層１３にハーフスクライブを行なうことにより形成す
ることができる。このように、ハーフスクライブを行な
うことにより位置決め溝１２０を形成することにより、
分離工程で一般的に使用するスクライビィング技術を用
いて位置決め溝１２０を形成できるため、容易かつ精度
よく位置決め溝を形成することができる。The positioning groove 120 can be formed by performing a half scribe on the resin layer 13 using a dicer 29 as shown in FIG. 45, for example. Thus, by forming the positioning groove 120 by performing a half scribe,
Since the positioning groove 120 can be formed using a scribing technique generally used in the separation step, the positioning groove can be formed easily and accurately.

【０３２０】続いて、本発明の第２４実施例について説
明する。図４７は、第２４実施例に係る半導体装置の製
造方法を説明するための図である。尚、図４７におい
て、図１乃至図９を用いて説明した第１実施例と同一構
成については同一符号を附してその説明を省略するもの
とする。Next, a description will be given of a twenty-fourth embodiment of the present invention. FIG. 47 is an illustration for explaining the method of manufacturing the semiconductor device according to the twenty-fourth embodiment. 47, the same components as those of the first embodiment described with reference to FIGS. 1 to 9 are denoted by the same reference numerals, and the description thereof will be omitted.

【０３２１】本実施例に係る製造方法では、少なくとも
樹脂封止工程の実施後で、かつ分離工程を実施する前
に、図４７に示されるように、基板１６の背面に位置決
め溝１２１を形成することを特徴とするものである。
尚、図４７（Ｂ）は図４７（Ａ）の部分拡大図である。In the manufacturing method according to the present embodiment, as shown in FIG. 47, the positioning groove 121 is formed on the back surface of the substrate 16 at least after the resin sealing step and before the separation step. It is characterized by the following.
FIG. 47 (B) is a partially enlarged view of FIG. 47 (A).

【０３２２】このように、基板１６の背面に位置決め溝
１２１を形成することにより、第２３実施例と同様に位
置決め溝１２１を基準として半導体装置の位置決めを行
なうことができる。特に、半導体装置を実装する時にお
ける位置決めは、バンプ１２が実装基板側に向いている
ため、樹脂層１３に位置決め溝１２０を形成しても、こ
れを上部から認識することはできない。Thus, by forming the positioning groove 121 on the back surface of the substrate 16, the semiconductor device can be positioned with reference to the positioning groove 121 as in the twenty-third embodiment. Particularly, when mounting the semiconductor device, the positioning groove 120 cannot be recognized from above even if the positioning groove 120 is formed in the resin layer 13 because the bump 12 faces the mounting substrate side.

【０３２３】しかるに、本実施例のように基板１６の背
面に位置決め溝１２１を形成しておくことにより、半導
体装置の実装時においても位置決め溝１２１を認識する
ことができ、精度の高い実装処理を行なうことが可能と
なる。尚、位置決め溝１２１の形成は、第２３実施例と
同様にダイサー２９を用いて基板１６の背面にハーフス
クライブを行なうことにより形成することができる。However, by forming the positioning groove 121 on the back surface of the substrate 16 as in the present embodiment, the positioning groove 121 can be recognized even when the semiconductor device is mounted, and a highly accurate mounting process can be performed. It is possible to do. The positioning groove 121 can be formed by performing a half scribe on the back surface of the substrate 16 using the dicer 29 as in the twenty-third embodiment.

【０３２４】続いて、本発明の第２５実施例及び第２６
実施例について説明する。図４８は第２５実施例に係る
半導体装置の製造方法を説明するための図であり、また
図４９は第２６実施例に係る半導体装置の製造方法を説
明するための図である。尚、図４８及び図４９におい
て、図１乃至図９を用いて説明した第１実施例と同一構
成については同一符号を附してその説明を省略するもの
とする。Subsequently, the twenty-fifth embodiment and the twenty-sixth embodiment of the present invention will be described.
An example will be described. FIG. 48 is a view for explaining the method for manufacturing the semiconductor device according to the 25th embodiment, and FIG. 49 is a view for explaining the method for manufacturing the semiconductor device according to the 26th embodiment. 48 and 49, the same components as those of the first embodiment described with reference to FIGS. 1 to 9 are denoted by the same reference numerals, and description thereof will be omitted.

【０３２５】第２５実施例に係る製造方法は、前記した
第２３及び第２４実施例と同様に、位置決め溝１２２を
形成する点に特徴を有する。図４８（Ｃ）は、本実施例
により樹脂層１３に形成された位置決め溝１２２を示し
ている。位置決め溝１２２を形成するには、先ず図４８
（Ａ）に示されるように、脂封止工程でフィルム３０Ｃ
としてバンプ１２と干渉しない位置に凸部３１が形成さ
れたものを用いる。図４８（Ｂ）は、樹脂封止工程にお
いて、凸部３１を有するフィルム３０Ｃが基板１６と対
向配置された状態を示している。同図に示されるよう
に、凸部３１はバンプ１２と対向しない位置に位置して
いる。従って、樹脂封止工程の終了後、この凸部３１に
より樹脂層１３には位置決め溝１２２が形成される。The manufacturing method according to the twenty-fifth embodiment is characterized in that the positioning groove 122 is formed as in the twenty-third and twenty-fourth embodiments. FIG. 48C shows a positioning groove 122 formed in the resin layer 13 according to this embodiment. To form the positioning groove 122, first, FIG.
As shown in (A), the film 30C
A bump having a convex portion 31 formed at a position that does not interfere with the bump 12 is used. FIG. 48B shows a state in which the film 30 </ b> C having the convex portions 31 is arranged to face the substrate 16 in the resin sealing step. As shown in the figure, the protrusion 31 is located at a position that does not face the bump 12. Therefore, after the resin sealing step is completed, a positioning groove 122 is formed in the resin layer 13 by the convex portion 31.

【０３２６】一方、第２６実施例に係る製造方法は、樹
脂層１３に位置決め突起１２３を形成する点に特徴を有
する。図４９（Ｃ）は、本実施例により樹脂層１３に形
成された位置決め突起１２３を示している。位置決め突
起１２３を形成するには、先ず図４９（Ａ）に示される
ように、脂封止工程でフィルム３０Ｃとしてバンプ１２
と干渉しない位置に凹部３２が形成されたものを用い
る。図４９（Ｂ）は、樹脂封止工程において、凹部３２
を有するフィルム３０Ｃが基板１６と対向配置された状
態を示している。同図に示されるように、凹部３２はバ
ンプ１２と対向しない位置に位置している。従って、樹
脂封止工程の終了後、この凹部３２により樹脂層１３に
は位置決め突起１２３が形成される。On the other hand, the manufacturing method according to the twenty-sixth embodiment is characterized in that the positioning projection 123 is formed on the resin layer 13. FIG. 49C shows the positioning protrusion 123 formed on the resin layer 13 according to this embodiment. In order to form the positioning projection 123, first, as shown in FIG.
The one in which the concave portion 32 is formed at a position that does not interfere with the above is used. FIG. 49 (B) shows that the concave portion 32 is formed in the resin sealing step.
In a state where the film 30 </ b> C having is disposed to face the substrate 16. As shown in the figure, the concave portion 32 is located at a position not facing the bump 12. Therefore, after the resin sealing step is completed, positioning protrusions 123 are formed on the resin layer 13 by the concave portions 32.

【０３２７】上記した第２５実施例及び第２６実施例に
よれば、樹脂封止工程でバンプ１２と干渉しない位置に
凸部３１または凹部３２が形成されたフィルム３０Ｃを
用いることにより、樹脂層１３に位置決めの基準となる
位置決め溝１２２或いは位置決め突起１２３を形成する
ことができる。よって、例えば半導体装置に対し試験或
いは実装処理を行なう際、この位置決め溝１２２或いは
位置決め突起１２３基準として位置決め処理を行なうこ
とが可能となり、位置決め処理の簡単化を図ることがで
きる。According to the above-described twenty-fifth embodiment and twenty-sixth embodiment, the resin layer 13 is formed by using the film 30C in which the convex portions 31 or the concave portions 32 are formed at positions not interfering with the bumps 12 in the resin sealing step. A positioning groove 122 or a positioning protrusion 123 serving as a reference for positioning can be formed in the positioning groove 122. Therefore, for example, when a test or mounting process is performed on a semiconductor device, the positioning process can be performed based on the positioning groove 122 or the positioning protrusion 123, and the positioning process can be simplified.

【０３２８】続いて、本発明の第２７実施例について説
明する。図５０は、第２７実施例に係る半導体装置の製
造方法を説明するための図である。尚、図５０におい
て、図１乃至図９を用いて説明した第１実施例と同一構
成については同一符号を附してその説明を省略するもの
とする。Next, a twenty-seventh embodiment of the present invention will be described. FIG. 50 is a view illustrating the method for manufacturing the semiconductor device according to the twenty-seventh embodiment. In FIG. 50, the same components as those of the first embodiment described with reference to FIGS. 1 to 9 are denoted by the same reference numerals, and description thereof will be omitted.

【０３２９】本実施例に係る製造方法では、複数配設さ
れるバンプ１２の内、位置決めの基準となるバンプ１２
（以下、このバンプ１２を位置決め用バンプ１２Ｂとい
う）を設定しておき、樹脂封止工程の終了後、この位置
決め用バンプ１２Ｂの形成位置における樹脂層１３を加
工することにより、通常のバンプ１２と位置決め用バン
プ１２Ｂとを識別しうるようにしたことを特徴とするも
のである。尚、位置決め用バンプ１２Ｂ自体の構成は、
通常のバンプ１２と同一構成である。In the manufacturing method according to the present embodiment, of the plurality of bumps 12 provided, the bump 12
(Hereinafter, this bump 12 will be referred to as a positioning bump 12B) is set, and after the resin sealing step is completed, the resin layer 13 is processed at the position where the positioning bump 12B is formed, so that the normal bump 12 is formed. The present invention is characterized in that it can be distinguished from the positioning bump 12B. The configuration of the positioning bump 12B itself is as follows.
It has the same configuration as a normal bump 12.

【０３３０】図５０（Ａ）は、樹脂封止工程及び突起電
極露出工程が終了した状態の基板１６を示している。こ
の状態では、樹脂層１３は基板１６上に均一の膜厚で形
成されており、よってバンプ１２と位置決め用バンプ１
２Ｂとを識別することはできない。FIG. 50A shows the substrate 16 in a state where the resin sealing step and the projection electrode exposing step have been completed. In this state, the resin layer 13 is formed on the substrate 16 to have a uniform thickness, so that the bumps 12 and the positioning bumps 1 are formed.
2B cannot be distinguished.

【０３３１】そこで本実施例では、図５０（Ｂ）に示さ
れるように、位置決め用バンプ１２Ｂの近傍位置におけ
る樹脂層１３の膜厚を薄くする加工を行なった。これに
より、通常のバンプ１２と位置決め用バンプ１２Ｂとを
識別することが可能となる。また、位置決め用バンプ１
２Ｂを識別化するための樹脂加工は、例えば前記した突
起電極露出工程で用いるエキシマレーザ，エッチング，
機械研磨或いはブラスト等を利用することができ、よっ
て樹脂加工を行なうことにより半導体装置の製造設備が
大きく変更されるようなことはない。Therefore, in this embodiment, as shown in FIG. 50 (B), processing was performed to reduce the thickness of the resin layer 13 near the positioning bumps 12B. This makes it possible to distinguish the normal bump 12 from the positioning bump 12B. In addition, positioning bump 1
The resin processing for discriminating 2B includes, for example, excimer laser, etching,
Mechanical polishing, blasting, or the like can be used, and therefore, the resin processing does not significantly change the semiconductor device manufacturing equipment.

【０３３２】ここで、バンプ１２と位置決め用バンプ１
２Ｂとを識別する方法について説明する。図５０（Ｃ）
は位置決め用バンプ１２Ｂを拡大して示す図であり、ま
た図５０（Ｄ）は位置決め用バンプ１２Ｂを上部から見
た図である。一方、図５１（Ａ）は、通常のバンプ１２
を拡大して示す図であり、また図５１（Ｂ）は通常のバ
ンプ１２を上部から見た図である。Here, the bump 12 and the positioning bump 1 are used.
A method for distinguishing 2B will be described. FIG. 50 (C)
50D is an enlarged view of the positioning bump 12B, and FIG. 50D is a view of the positioning bump 12B as viewed from above. On the other hand, FIG.
51B is an enlarged view, and FIG. 51B is a view of the normal bump 12 as viewed from above.

【０３３３】前記したように、位置決め用バンプ１２Ｂ
は通常のバンプ１２と同一構成であるため、各バンプ１
２，１２Ｂの構成のみでは識別を行なうことはできな
い。しかるに、各バンプ１２，１２Ｂは球状或いはラグ
ビーボール状の形状を有しているため、樹脂層１３に埋
設されている深さによって上部から見た径寸法が変化す
る。As described above, the positioning bump 12B
Has the same configuration as the normal bumps 12, so each bump 1
Identification cannot be performed only by the configuration of 2, 12B. However, since each of the bumps 12 and 12B has a shape of a sphere or a rugby ball, the diameter dimension as viewed from above changes depending on the depth buried in the resin layer 13.

【０３３４】即ち、通常のバンプ１２は樹脂層１３に深
く埋設され露出している面積が小さいため、図５１
（Ｂ）に示されるように上部から見た径寸法Ｌ２は小さ
くなる。これに対し、位置決め用バンプ１２Ｂは上記し
た樹脂加工を行なうことにより樹脂層１３から大きく露
出されており、従って図５０（Ｄ）に示されるように上
部から見た径寸法Ｌ１は大きくなっている（Ｌ１＞Ｌ
２）。That is, the normal bump 12 is buried deep in the resin layer 13 and has a small exposed area.
As shown in (B), the diameter L2 as viewed from above becomes smaller. On the other hand, the positioning bumps 12B are largely exposed from the resin layer 13 by performing the above-described resin processing, and therefore, as shown in FIG. 50 (D), the diameter L1 viewed from above is large. (L1> L
2).

【０３３５】よって、上部から見た各バンプ１２，１２
Ｂの径寸法を検出することにより、通常のバンプ１２と
位置決め用バンプ１２Ｂとを識別することができる。こ
れにより、位置決め用バンプ１２Ｂを基準として半導体
装置の位置決め処理を行なうことが可能となる。Therefore, each of the bumps 12, 12 as viewed from above
By detecting the diameter of B, the normal bump 12 and the positioning bump 12B can be distinguished. This makes it possible to perform the positioning process of the semiconductor device with reference to the positioning bumps 12B.

【０３３６】続いて、上記した各実施例により製造され
る半導体装置の実装方法について説明する。図５２は第
１実施例である実装方法を示している。図５２（Ａ）
は、前記した第１実施例に係る製造方法により製造され
た半導体装置１０の実装方法を示しており、はんだペー
スト等の接合材１２５を用いてバンプ１２を実装基板１
４に接合する構造としている。また、図５２（Ｂ）は、
前記した第１４実施例に係る製造方法により製造された
半導体装置１０Ｇの実装方法を示しており、はんだペー
スト等の接合材１２５を用いてストレートバンプ１８を
実装基板１４に接合する構造としている。更に、図５２
（Ｃ）は、前記した第１５実施例に係る製造方法により
製造された半導体装置１０Ｈの実装方法を示しており、
バンプ１２の先端部に配設された外部接続用バンプ９０
により実装基板１４に接合する構造としている。Next, a method of mounting the semiconductor device manufactured according to each of the above embodiments will be described. FIG. 52 shows a mounting method according to the first embodiment. FIG. 52 (A)
Shows a mounting method of the semiconductor device 10 manufactured by the manufacturing method according to the above-described first embodiment, and the bump 12 is mounted on the mounting substrate 1 by using a bonding material 125 such as a solder paste.
4. FIG. 52 (B)
This shows a method of mounting the semiconductor device 10G manufactured by the manufacturing method according to the above-described fourteenth embodiment, and has a structure in which the straight bumps 18 are bonded to the mounting board 14 using a bonding material 125 such as a solder paste. Further, FIG.
(C) shows a mounting method of the semiconductor device 10 </ b> H manufactured by the manufacturing method according to the fifteenth embodiment, and
External connection bump 90 provided at the tip of bump 12
To join the mounting board 14.

【０３３７】図５３は第２実施例である実装方法を示し
ている。同図に示される実装方法は、半導体装置１０を
実装基板１４に実装した後、アンダーフィルレジン１２
６を配設したことを特徴とするものである。図５３
（Ａ）は半導体装置１０に形成されたバンプ１２を直接
実装基板１４に接合した後にアンダーフィルレジン１２
６を配設した構成であり、また図５３（Ｂ）はバンプ１
２を接合材１２５を介して実装基板１４に接合した後に
アンダーフィルレジン１２６を配設した構成である。FIG. 53 shows a mounting method according to the second embodiment. In the mounting method shown in FIG. 1, after the semiconductor device 10 is mounted on the mounting board 14, the underfill resin 12
6 is provided. FIG.
FIG. 1A shows that an underfill resin 12 is formed by directly bonding a bump 12 formed on a semiconductor device 10 to a mounting substrate 14.
FIG. 53B shows a configuration in which bumps 1 are provided.
2 is bonded to the mounting board 14 via a bonding material 125, and then an underfill resin 126 is provided.

【０３３８】前記したように、前記した各実施例により
製造される半導体装置１０，１０Ａ〜１０Ｈは、基板１
６の表面に樹脂層１３，１３Ａ，１３Ｂが形成されてい
るため、基板１６の保護はこの樹脂層１３，１３Ａ，１
３Ｂにより確実に行なわれている。As described above, the semiconductor devices 10 and 10A to 10H manufactured according to the above-described embodiments are
6, the resin layer 13, 13A, 13B is formed on the surface of the substrate 6.
This is reliably performed by 3B.

【０３３９】しかるに、バンプ１２，１８，９０が実装
基板１４と接合される部位において、各バンプ１２，１
８，９０は露出しており酸化するおそれがある。また、
実装基板１４と基板１６の熱膨張率に大きな差異がある
場合には、各バンプ１２，１８，９０と実装基板１４と
の接合位置に大きな応力が印加されるおそれがある。よ
って、上記した接合位置に発生する酸化防止及び応力緩
和のために、アンダーフィルレジン１２６を配設する構
成としてもよい。However, at the portions where the bumps 12, 18, and 90 are joined to the mounting board 14, each bump 12, 1
8, 90 are exposed and may be oxidized. Also,
If there is a large difference in the coefficient of thermal expansion between the mounting board 14 and the board 16, a large stress may be applied to the bonding position between each of the bumps 12, 18, 90 and the mounting board 14. Therefore, a configuration in which the underfill resin 126 is provided to prevent oxidation and reduce stress generated at the above-described bonding position may be adopted.

【０３４０】図５４は第３実施例である実装方法を示し
ている（外部接続用バンプ９０を有した半導体装置１０
Ｈを例に挙げている）。本実施例に係る実装方法では、
実装時に放熱フィン１２７，１２８を半導体装置１０Ｈ
に配設したことを特徴とするものである。FIG. 54 shows a mounting method according to the third embodiment (the semiconductor device 10 having the external connection bumps 90).
H is taken as an example). In the mounting method according to the present embodiment,
At the time of mounting, the radiation fins 127 and 128 are connected to the semiconductor device 10H.
It is characterized by being arranged in.

【０３４１】図５４（Ａ）は、１個の半導体装置１０Ｈ
に対し放熱フィン１２７を設けた構成であり、また図５
４（Ｂ）は複数（図では２個）の半導体装置１０Ｈに対
し放熱フィン１２８を設けた構成である。尚、半導体装
置１０Ｈの実装基板１４への実装手順は、放熱フィン１
２７，１２８に半導体装置１０Ｈを固定した上で実装基
板１４に実装しても、また半導体装置１０Ｈを実装基板
１４に実装した後に放熱フィン１２７，１２８を固定す
ることとしてもよい。FIG. 54A shows one semiconductor device 10H.
5 is provided with radiation fins 127.
FIG. 4B shows a configuration in which heat radiation fins 128 are provided for a plurality of (two in the figure) semiconductor devices 10H. The mounting procedure of the semiconductor device 10H on the mounting board 14 is based on the radiation fin 1
The semiconductor device 10H may be fixed to the mounting substrate 14 and then mounted on the mounting substrate 14, or the radiating fins 127 and 128 may be fixed after mounting the semiconductor device 10H on the mounting substrate 14.

【０３４２】図５５は第４実施例である実装方法を示し
ている。本実施例では複数の半導体装置１０をインター
ポーザ基板１３０を用いて実装基板１４に実装する方法
を採用している。半導体装置１０はバンプ１２によりイ
ンターポーザ基板１３０に接合されており、また各イン
ターポーザ基板１３０は基板接合用バンプ１２９により
夫々電気的に接続された構成とされている。このため、
インターポーザ基板１３０は、その上面及び下面に夫々
接続電極１３０ａ，１３０ｂが形成されており、この各
接続電極１３０ａ，１３０ｂは内部配線１３０ｃにより
接続された構成とされている。FIG. 55 shows a mounting method according to the fourth embodiment. In the present embodiment, a method of mounting a plurality of semiconductor devices 10 on the mounting substrate 14 using the interposer substrate 130 is employed. The semiconductor device 10 is joined to the interposer substrate 130 by the bump 12, and each interposer substrate 130 is electrically connected to each other by the bump 129 for joining the substrate. For this reason,
The interposer substrate 130 has connection electrodes 130a and 130b formed on its upper and lower surfaces, respectively. The connection electrodes 130a and 130b are configured to be connected by an internal wiring 130c.

【０３４３】本実施例の実装方法によれば、半導体装置
１０を複数個積層状態で配設することができるため、実
装基板１４の単位面積における半導体装置１０の実装密
度を向上させることができる。特に、本実施例の構成
は、半導体装置１０がメモリである場合に有効である。According to the mounting method of this embodiment, since a plurality of semiconductor devices 10 can be arranged in a stacked state, the mounting density of the semiconductor devices 10 per unit area of the mounting substrate 14 can be improved. In particular, the configuration of the present embodiment is effective when the semiconductor device 10 is a memory.

【０３４４】図５６は第５実施例である実装方法を示し
ている。本実施例では、先に図２６を用いて説明した第
２実施例に係る半導体装置１０Ａをインターポーザ基板
１３１に搭載した上で、このインターポーザ基板１３１
を実装基板１４に実装する方法を示している。本実施例
で用いているインターポーザ基板１３１は多層配線基板
であり、その上面に半導体装置１０Ａが接続される上部
電極が形成されると共に、下面には実装基板１４と接合
するための実装用バンプ１３６が配設されている。FIG. 56 shows a mounting method according to the fifth embodiment. In this embodiment, after the semiconductor device 10A according to the second embodiment described above with reference to FIG. 26 is mounted on the interposer substrate 131, the interposer substrate 131
Is mounted on the mounting board 14. The interposer substrate 131 used in this embodiment is a multilayer wiring substrate, on which an upper electrode to which the semiconductor device 10A is connected is formed on the upper surface, and mounting bumps 136 for bonding to the mounting substrate 14 are formed on the lower surface. Are arranged.

【０３４５】また、図５７は第６実施例である実装方法
を示している。本実施例では、第２実施例に係る半導体
装置１０Ａを第１のインターポーザ基板１３１に搭載
し、これを更に他の電子部品１３５と共に第２のインタ
ーポーザ基板１３２に搭載した上で、この第２のインタ
ーポーザ基板１３２を実装基板１４に実装する方法を示
している。第２のインターポーザ基板１３２も多層配線
基板であり、その上面に第１のインターポーザ基板１３
１及び電子部品１３５が接続される上部電極が形成され
ると共に、下面には実装基板１４と接合するための実装
用バンプ１３７が配設されている。FIG. 57 shows a mounting method according to the sixth embodiment. In the present embodiment, the semiconductor device 10A according to the second embodiment is mounted on a first interposer substrate 131, which is further mounted on a second interposer substrate 132 together with other electronic components 135, and then the second The method for mounting the interposer substrate 132 on the mounting substrate 14 is shown. The second interposer substrate 132 is also a multilayer wiring substrate, and has a first interposer substrate 13 on its upper surface.
1 and an electronic component 135 are formed, and a mounting bump 137 for bonding to the mounting substrate 14 is provided on the lower surface.

【０３４６】更に、図５８は第７実施例である実装方法
を示している。図５７に示した第６実施例である実装方
法では、第２のインターポーザ基板１３２の上面のみに
半導体装置１０Ａが搭載された第１のインターポーザ基
板１３１及び電子部品１３５を配設し、下面には実装用
バンプ１３７を配設した構成とされていた。FIG. 58 shows a mounting method according to the seventh embodiment. In the mounting method according to the sixth embodiment shown in FIG. 57, the first interposer substrate 131 on which the semiconductor device 10A is mounted and the electronic component 135 are provided only on the upper surface of the second interposer substrate 132, and the lower surface is provided on the lower surface. The configuration is such that the mounting bumps 137 are provided.

【０３４７】これに対し、本実施例では第２のインター
ポーザ基板１３３の上面及び下面の双方に半導体装置１
０Ａが搭載された第１のインターポーザ基板１３１及び
電子部品１３５を配設したものである。尚、外部との電
気的な接続は、第２のインターポーザ基板１３３の側端
部（図中、左端部）に形成されたカードエッジコネクタ
１３８により行なう構成とされている。On the other hand, in this embodiment, the semiconductor device 1 is provided on both the upper and lower surfaces of the second interposer substrate 133.
The first interposer substrate 131 on which 0A is mounted and the electronic component 135 are provided. The electrical connection with the outside is made by a card edge connector 138 formed at a side end (left end in the figure) of the second interposer board 133.

【０３４８】図５５乃至図５８を用いて説明した各実装
方法では、半導体装置１０，１０Ａと実装基板１４（或
いはカードエッジコネクタ１３８が接続されるコネク
タ）との間にインターポーザ基板１３１〜１３３が介在
する構成となる。このインターポーザ基板１３１〜１３
３は多層配線基板であるため、基板内における配線の引
回しを容易かつ自由度を持って行なうことができ、半導
体装置１０，１０Ａのバンプ１２（外部接続用バンプ９
０）と実装基板１４（或いはコネクタ）側の電極との整
合性を容易に図ることができる。In each of the mounting methods described with reference to FIGS. 55 to 58, the interposer substrates 131 to 133 are interposed between the semiconductor devices 10 and 10A and the mounting substrate 14 (or a connector to which the card edge connector 138 is connected). Configuration. The interposer substrates 131 to 13
3 is a multi-layer wiring board, so that wiring can be routed within the board with ease and flexibility, and the bumps 12 (the external connection bumps 9) of the semiconductor devices 10 and 10A can be formed.
0) and the electrodes on the mounting board 14 (or connector) side can be easily matched.

【０３４９】続いて、本発明の第２８実施例である半導
体装置の製造方法、及び本発明の第４実施例である半導
体装置について説明する。先ず、図６３を用いて本発明
の第４実施例である半導体装置１０Ｊについて説明す
る。尚、図６３において、図９を用いて説明した第１実
施例に係る半導体装置１０と同一構成については同一符
号を附してその説明を省略するものとする。Next, a method of manufacturing a semiconductor device according to a twenty-eighth embodiment of the present invention and a semiconductor device according to a fourth embodiment of the present invention will be described. First, a semiconductor device 10J according to a fourth embodiment of the present invention will be described with reference to FIG. 63, the same components as those of the semiconductor device 10 according to the first embodiment described with reference to FIG. 9 are denoted by the same reference numerals, and description thereof will be omitted.

【０３５０】本実施例に係る半導体装置１０Ｊは、大略
すると基板１６（半導体素子），樹脂層１３，及び外部
接続電極１４０等により構成されている。基板１６は半
導体素子として機能するものであり、その表面には電子
回路と共に外部端子と電気的に接続される外部接続電極
１４０が形成されている。また、樹脂層１３は基板１６
の表面を覆うように形成されており、よって外部接続電
極１４０も樹脂層１３に封止された構成となっている。The semiconductor device 10J according to the present embodiment is roughly composed of a substrate 16 (semiconductor element), a resin layer 13, an external connection electrode 140 and the like. The substrate 16 functions as a semiconductor element, and an external connection electrode 140 that is electrically connected to an external terminal together with an electronic circuit is formed on a surface of the substrate 16. The resin layer 13 is formed on the substrate 16.
, So that the external connection electrode 140 is also sealed in the resin layer 13.

【０３５１】しかるに、本実施例に係る半導体装置１０
Ｊは、この外部接続電極１４０が基板１６と樹脂層１３
との界面において外部接続電極１４０が側方に向け露出
した構成とされていることを特徴としている。即ち、半
導体装置１０Ｊはバンプを有しておらず、バンプの代わ
りに半導体装置１０Ｊの側部において露出した外部接続
電極１４０により実装基板等と電気的に接続される構成
とされている。However, the semiconductor device 10 according to this embodiment
J indicates that the external connection electrode 140 is formed between the substrate 16 and the resin layer 13.
The external connection electrode 140 is configured to be exposed to the side at the interface with. That is, the semiconductor device 10J does not have a bump, and is configured to be electrically connected to a mounting substrate or the like by the external connection electrode 140 exposed at a side portion of the semiconductor device 10J instead of the bump.

【０３５２】このように、本実施例に係る半導体装置１
０Ｊはバンプを形成することなく外部接続電極１４０を
用いて半導体装置１０Ｊを実装することが可能となるた
め、半導体装置１０Ｊの構成及び製造工程の簡単化を図
ることができ、コスト低減及び製造効率の向上を図るこ
とができる。また、外部接続電極１４０は半導体装置１
０Ｊの側部に露出した構成であるため、後に詳述するよ
うに半導体装置１０Ｊを実装基板１４に対し立設した状
態で実装することが可能となる。As described above, the semiconductor device 1 according to the present embodiment
Since the semiconductor device 10J can be mounted using the external connection electrode 140 without forming a bump, the configuration and the manufacturing process of the semiconductor device 10J can be simplified, and the cost and manufacturing efficiency can be reduced. Can be improved. The external connection electrode 140 is connected to the semiconductor device 1.
Since the configuration is exposed on the side of 0J, the semiconductor device 10J can be mounted in an upright state on the mounting board 14 as described later in detail.

【０３５３】続いて、本発明の第２８実施例である半導
体装置の製造方法について説明する。第２８実施例に係
る製造方法は、図６３に示した半導体装置１０Ｊを製造
する方法である。本実施例に係る半導体装置の製造方法
では、バンプ形成工程は実施せず、半導体素子形成工程
を実施した後に直ちに樹脂封止工程が実施される。半導
体素子形成工程においては、基板１６の表面に所定の電
子回路が形成されると共に、先に図４０を用いて説明し
たように引出し配線９６及び接続電極９８等が形成され
る。そして、この半導体素子形成工程において、接続電
極９８の上部に外部接続電極１４０が形成される。Next, a method of manufacturing a semiconductor device according to the twenty-eighth embodiment of the present invention will be described. The manufacturing method according to the twenty-eighth embodiment is a method for manufacturing the semiconductor device 10J shown in FIG. In the method of manufacturing a semiconductor device according to the present embodiment, the resin forming step is performed immediately after the semiconductor element forming step is performed without performing the bump forming step. In the semiconductor element formation step, a predetermined electronic circuit is formed on the surface of the substrate 16, and the extraction wiring 96, the connection electrode 98, and the like are formed as described above with reference to FIG. Then, in this semiconductor element forming step, an external connection electrode 140 is formed above the connection electrode 98.

【０３５４】図５９は、半導体素子形成工程が終了した
状態の基板１６を示している。同図に示されるように、
本実施例では外部接続電極１４０の形成位置は、１個の
半導体素子に相当する矩形領域（図中、実線で囲まれた
領域）の一辺にまとめて配設されている。FIG. 59 shows the substrate 16 in a state where the semiconductor element forming step has been completed. As shown in the figure,
In the present embodiment, the formation positions of the external connection electrodes 140 are collectively arranged on one side of a rectangular area (area surrounded by a solid line in the figure) corresponding to one semiconductor element.

【０３５５】上記の基板形成工程が終了すると、続いて
樹脂封止工程が実施される。この樹脂封止工程におい
て、基板１６は金型に装着されて樹脂層１３の圧縮成形
が行なわれる。尚、樹脂封止工程は前記した第１実施例
と同じ処理を行なうため、その説明は省略する。When the above substrate forming step is completed, a resin sealing step is subsequently performed. In this resin sealing step, the substrate 16 is mounted on a mold and compression molding of the resin layer 13 is performed. Note that the resin encapsulation process performs the same processing as in the first embodiment described above, and a description thereof will be omitted.

【０３５６】樹脂封止工程が終了することにより、基板
１６の全面に樹脂層１３が形成される。よって、基板形
成工程において形成された引出し配線９６及び接続電極
９８等も樹脂層１３に封止された構成となる。このよう
に樹脂封止工程が終了すると、本実施例ではバンプが形
成されていないため、突起電極露出工程を行なうことな
く分離工程が実施される。When the resin sealing step is completed, resin layer 13 is formed on the entire surface of substrate 16. Accordingly, the lead wiring 96, the connection electrode 98, and the like formed in the substrate forming step are also sealed in the resin layer 13. When the resin sealing step is completed as described above, since no bump is formed in this embodiment, the separation step is performed without performing the bump electrode exposure step.

【０３５７】本実施例では、この分離工程において外部
接続電極１４０が形成された位置で基板１６を切断する
ことを特徴とするものである。図５９において、破線で
示す位置が基板１６の切断位置である。この切断位置で
基板１６を樹脂層１３と共に切断することにより、外部
接続電極１４０はその一部が切断され、よって外部接続
電極１４０が基板１６と樹脂層１３との界面において外
部接続電極１４０が側方に向け露出した構成の半導体装
置１０Ｊが製造される。In this embodiment, the substrate 16 is cut at the position where the external connection electrode 140 is formed in this separation step. In FIG. 59, the position indicated by the broken line is the cutting position of the substrate 16. By cutting the substrate 16 together with the resin layer 13 at this cutting position, a part of the external connection electrode 140 is cut, and therefore, the external connection electrode 140 is placed on the side of the interface between the substrate 16 and the resin layer 13. The semiconductor device 10 </ b> J having the configuration exposed to the side is manufactured.

【０３５８】上記したように、本実施例に係る製造方法
によれば、前記した各実施例で必要とされたバンプ形成
工程及び突起電極露出工程が不要となり、また単に樹脂
層１３が形成された基板１６を外部接続電極１４０が形
成された位置で切断するのみでこの外部接続電極１４０
を樹脂層１３から外部に露出させることができ、容易に
半導体装置１０Ｊを製造することができる。As described above, according to the manufacturing method of this embodiment, the bump formation step and the projection electrode exposure step required in each of the above-mentioned embodiments are unnecessary, and the resin layer 13 is simply formed. Only by cutting the substrate 16 at the position where the external connection electrode 140 is formed, the external connection electrode 140 is cut.
Can be exposed from the resin layer 13 to the outside, and the semiconductor device 10J can be easily manufactured.

【０３５９】続いて、本発明の第２９実施例である半導
体装置の製造方法について図６０乃至図６２を用いて説
明する。第２９実施例に係る製造方法も、図６３に示し
た半導体装置１０Ｊを製造する方法である。尚、図６０
乃至図６２において、図５９で示した構成と同一構成に
ついては同一符号を付してその説明を省略する。Next, a method of manufacturing a semiconductor device according to a twenty-ninth embodiment of the present invention will be described with reference to FIGS. The manufacturing method according to the twenty-ninth embodiment is also a method for manufacturing the semiconductor device 10J shown in FIG. Incidentally, FIG.
62 to 62, the same components as those shown in FIG. 59 are denoted by the same reference numerals, and description thereof will be omitted.

【０３６０】前記したように、図５９を用いて説明した
第２８実施例に係る製造方法では、容易に半導体装置１
０Ｊを製造することができる。しかるに、第２８実施例
に係る製造方法では、分離工程において図５９に破線で
示す位置と、実線で示す位置との２箇所において切断処
理を行なわなければならず、また図中矢印Ｗで示す部分
は不要部分となっていた（この不要部分は捨てられてい
た）。よって、第２８実施例に係る製造方法では、分離
工程における切断効率が悪く、また基板１６の有効利用
という面においても不利であった。As described above, the manufacturing method according to the twenty-eighth embodiment described with reference to FIG.
0J can be manufactured. However, in the manufacturing method according to the twenty-eighth embodiment, in the separation step, the cutting process must be performed at two positions, that is, the position shown by the broken line and the position shown by the solid line in FIG. Was an unnecessary part (this unnecessary part was discarded). Therefore, in the manufacturing method according to the twenty-eighth embodiment, the cutting efficiency in the separation step is low, and the disadvantage is that the substrate 16 is effectively used.

【０３６１】これに対し、本実施例では先に説明した第
２８実施例に比べ分離工程の簡略化及び基板１６の有効
利用を図ったものである。以下、本実施例に係る製造方
法について説明する。図６０は、本実施例において半導
体素子形成工程が終了した状態の基板１６を示してい
る。図６０（Ａ）は基板１６の全体を示す図であり、ま
た図６０（Ｂ）は基板１６に形成された複数の半導体素
子の内、図６０（Ａ）に符号１１ａ，１１ｂで示す半導
体素子を拡大して示している。On the other hand, in this embodiment, the separation step is simplified and the substrate 16 is effectively used, as compared with the twenty-eighth embodiment described above. Hereinafter, the manufacturing method according to the present embodiment will be described. FIG. 60 shows the substrate 16 in a state where the semiconductor element forming step has been completed in this embodiment. FIG. 60A is a view showing the entire substrate 16, and FIG. 60B is a view showing a plurality of semiconductor elements formed on the substrate 16, and semiconductor elements indicated by reference numerals 11 a and 11 b in FIG. Is enlarged.

【０３６２】図６０（Ｂ）に示されるように、本実施例
においても外部接続電極１４０の形成位置は、矩形状と
された半導体素子１１ａ，１１ｂの一辺にまとめて配設
されているが、本実施例では外部接続電極１４０が隣接
する半導体素子１１ａ，１１ｂ間で共有化されているこ
とを特徴としている。As shown in FIG. 60B, also in this embodiment, the formation positions of the external connection electrodes 140 are collectively arranged on one side of the rectangular semiconductor elements 11a and 11b. The present embodiment is characterized in that the external connection electrode 140 is shared between the adjacent semiconductor elements 11a and 11b.

【０３６３】上記の基板形成工程が終了すると、続いて
樹脂封止工程が実施され、図６１に示されるように基板
１６の表面に樹脂層１３が形成される。よって、基板形
成工程において形成された引出し配線９６及び接続電極
９８等も樹脂層１３に封止された構成となる。When the above-described substrate forming step is completed, a resin sealing step is subsequently performed, and a resin layer 13 is formed on the surface of the substrate 16 as shown in FIG. Accordingly, the lead wiring 96, the connection electrode 98, and the like formed in the substrate forming step are also sealed in the resin layer 13.

【０３６４】樹脂封止工程が終了すると、続いて分離工
程が実施され、外部接続電極１４０が形成された位置で
基板１６を切断する。図６１（Ｂ）において、破線で示
す位置が基板１６の切断位置である。この切断位置で基
板１６を樹脂層１３と共に切断することにより外部接続
電極１４０はその略中央位置で切断され、図６２に示さ
れるように、外部接続電極１４０が基板１６と樹脂層１
３との界面において外部接続電極１４０が側方に向け露
出した構成の半導体装置１０Ｊが製造される。When the resin sealing step is completed, a separating step is subsequently performed, and the substrate 16 is cut at the position where the external connection electrode 140 is formed. In FIG. 61B, the position shown by the broken line is the cutting position of the substrate 16. By cutting the substrate 16 together with the resin layer 13 at this cutting position, the external connection electrode 140 is cut at a substantially central position thereof, and as shown in FIG.
The semiconductor device 10 </ b> J having the configuration in which the external connection electrodes 140 are exposed to the side at the interface with the semiconductor device 10 is manufactured.

【０３６５】この際、前記したように本実施例において
は、隣接する半導体素子１１ａ，１１ｂ間で外部接続電
極１４０が共有化されている。このため、１回の切断処
理を行なうことにより隣接する２個の半導体素子１１
ａ，１１ｂにおいて夫々外部接続電極１４０を外部に露
出することができる。In this case, as described above, in the present embodiment, the external connection electrode 140 is shared between the adjacent semiconductor elements 11a and 11b. Therefore, by performing one cutting process, two adjacent semiconductor elements 11
The external connection electrodes 140 can be exposed to the outside at a and 11b.

【０３６６】よって、半導体装置１０Ｊの製造効率を高
めることができ、また本実施例の製造方法によれば図５
９に矢印Ｗで示した不要部分が発生することはなく、基
板１６の効率的な利用を図ることができる。続いて、本
発明の第８乃至第１１実施例である半導体装置の実装方
法について説明する。尚、第８乃至第１１実施例に係る
半導体装置の実装方法は、図６３に示した半導体装置１
０Ｊを実装基板１４に実装する方法である。Therefore, the manufacturing efficiency of the semiconductor device 10J can be improved.
The unnecessary portion indicated by the arrow W in 9 does not occur, and the substrate 16 can be used efficiently. Subsequently, the mounting method of the semiconductor device according to the eighth to eleventh embodiments of the present invention will be described. Incidentally, the mounting method of the semiconductor device according to the eighth to eleventh embodiments corresponds to the semiconductor device 1 shown in FIG.
This is a method of mounting 0J on the mounting board 14.

【０３６７】図６４は、本発明の第８実施例である半導
体装置１０Ｊの実装方法を示している。本実施例に係る
実装方法は、単一の半導体装置１０Ｊを実装基板１４に
実装するものである。前記したように、半導体装置１０
Ｊはその側部に外部接続電極１４０が露出した構成であ
る。このため、この外部接続電極１４０が露出した側面
１４１を実装基板１４と対向するよう実装することによ
り、半導体装置１０Ｊを実装基板１４に対し立設した状
態で実装することが可能となる。FIG. 64 shows a method of mounting the semiconductor device 10J according to the eighth embodiment of the present invention. The mounting method according to the present embodiment mounts a single semiconductor device 10J on the mounting board 14. As described above, the semiconductor device 10
J has a configuration in which the external connection electrode 140 is exposed on its side. Therefore, by mounting the side surface 141 where the external connection electrode 140 is exposed so as to face the mounting substrate 14, the semiconductor device 10J can be mounted in an upright state with respect to the mounting substrate 14.

【０３６８】図６４（Ａ）に示す例では、はんだペース
ト等の接合材１４２を用いて外部接続電極１４０と実装
基板１４とを接合し、これにより半導体装置１０Ｊを実
装基板１４に対し立設した状態で実装したものである。
また、図６４（Ｂ）に示す例では、外部接続電極１４０
に予め外部接続用バンプ１４３を配設しておき、この外
部接続用バンプ１４３を実装基板１４に接合することに
より、半導体装置１０Ｊを実装基板１４に対し立設した
状態で実装したものである。In the example shown in FIG. 64A, the external connection electrode 140 and the mounting substrate 14 are bonded using a bonding material 142 such as a solder paste, and thereby the semiconductor device 10J is erected on the mounting substrate 14. It is implemented in the state.
In the example shown in FIG. 64B, the external connection electrode 140
An external connection bump 143 is provided in advance, and the external connection bump 143 is bonded to the mounting board 14 so that the semiconductor device 10J is mounted on the mounting board 14 in an upright state.

【０３６９】上記のように、半導体装置１０Ｊを実装基
板１４に対し立設状態で実装することにより、半導体装
置１０Ｊを寝せた状態で実装基板１４に実装する構成に
比べ半導体装置１０Ｊの実装面積を小さくすることがで
き、よって半導体装置１０Ｊの実装密度を向上させるこ
とができる。As described above, mounting the semiconductor device 10J on the mounting board 14 in an upright state, compared to a configuration in which the semiconductor device 10J is mounted on the mounting board 14 while lying down, the mounting area of the semiconductor device 10J Can be reduced, and the mounting density of the semiconductor device 10J can be improved.

【０３７０】図６５及び図６６は、本発明の第９及び第
１０実施例である半導体装置１０Ｊの実装方法を示して
いる。各実施例に係る実装方法は、複数（本実施例では
４個）の半導体装置１０Ｊを実装基板１４に実装するも
のである。図６５に示される第９実施例では、半導体装
置１０Ｊを複数個立設させると共にこれを並列状態に実
装し、かつ隣接する半導体装置１０Ｊを接着剤１４４に
より接合することを特徴とするものである。この隣接す
る半導体装置１０Ｊ間の接着は、本実施例においては実
装基板１４に接合する前に行なう構成としているが、半
導体装置１０Ｊを実装基板１４に接合する際に合わせて
半導体装置１０Ｊ間の接着処理を行なう構成としてもよ
い。FIGS. 65 and 66 show a method of mounting the semiconductor device 10J according to the ninth and tenth embodiments of the present invention. The mounting method according to each embodiment mounts a plurality of (four in the present embodiment) semiconductor devices 10J on the mounting board 14. The ninth embodiment shown in FIG. 65 is characterized in that a plurality of semiconductor devices 10J are erected and mounted in parallel, and adjacent semiconductor devices 10J are joined by an adhesive 144. . In this embodiment, the bonding between the adjacent semiconductor devices 10J is performed before the bonding to the mounting substrate 14. However, the bonding between the semiconductor devices 10J is performed when the semiconductor device 10J is bonded to the mounting substrate 14. The processing may be performed.

【０３７１】また、半導体装置１０Ｊと実装基板１４と
の接合は、図６４（Ｂ）と同様に、外部接続電極１４０
に予め外部接続用バンプ１４３を配設しておき、この外
部接続用バンプ１４３を実装基板１４に接合することに
より実装する方法を用いている。しかるに、半導体装置
１０Ｊと実装基板１４の接合は、図６４（Ａ）に示した
接合材１４２を用いる方法を採用してもよい。The connection between the semiconductor device 10J and the mounting substrate 14 is made in the same manner as in FIG.
In this method, the external connection bumps 143 are provided in advance, and the external connection bumps 143 are bonded to the mounting board 14 to mount the external connection bumps 143. However, the semiconductor device 10J and the mounting substrate 14 may be joined by a method using the joining material 142 shown in FIG.

【０３７２】一方、図６６に示される第１０実施例で
は、半導体装置１０Ｊを複数個立設させると共にこれを
並列状態に実装し、かつ隣接する半導体装置１０Ｊを支
持部材１４５を用いて立設状態に支持することを特徴と
するものである。また、本実施例における半導体装置１
０Ｊと実装基板１４との接合は、第９実施例に係る実装
方法と同様に、外部接続用バンプ１４３を用いる方法を
採用している。On the other hand, in the tenth embodiment shown in FIG. 66, a plurality of semiconductor devices 10J are erected and mounted in parallel, and an adjacent semiconductor device 10J is erected using a support member 145. It is characterized by supporting. Further, the semiconductor device 1 in the present embodiment
The bonding between 0J and the mounting substrate 14 employs a method using the external connection bumps 143, as in the mounting method according to the ninth embodiment.

【０３７３】支持部材１４５は放熱性の良好な金属によ
り構成されており、隣接する半導体装置１０Ｊを隔離す
る隔壁１４６が形成されている。各半導体装置１０Ｊは
一対の隔壁１４６間に接着剤を用いて接着され、これに
より半導体装置１０Ｊは支持部材１４５に固定される。The support member 145 is made of a metal having good heat dissipation, and has a partition 146 for isolating the adjacent semiconductor device 10J. Each semiconductor device 10J is bonded between the pair of partition walls 146 using an adhesive, and thereby the semiconductor device 10J is fixed to the support member 145.

【０３７４】尚、半導体装置１０Ｊを支持部材１４５に
固定する手段は接着に限定されるものではなく、例えば
接着剤を用いることなく一対の隔壁１４６が半導体装置
１０Ｊを挟持することにより固定する構成としてもよ
い。上記した第９及び第１０実施例に係る半導体装置１
０Ｊの実装方法によれば、複数の半導体装置１０Ｊをユ
ニット化して扱うことが可能となる。よって実装時にお
いて複数の半導体装置１０Ｊを一括的にユニット単位で
実装基板１４に実装処理を行なうことが可能となり、こ
れにより半導体装置１０Ｊの実装効率を向上させること
ができる。The means for fixing the semiconductor device 10J to the support member 145 is not limited to bonding. For example, a structure in which the pair of partition walls 146 sandwich and fix the semiconductor device 10J without using an adhesive is used. Is also good. Semiconductor device 1 according to the ninth and tenth embodiments described above.
According to the mounting method of 0J, a plurality of semiconductor devices 10J can be handled as a unit. Therefore, at the time of mounting, a plurality of semiconductor devices 10J can be collectively mounted on the mounting substrate 14 in units of a unit, thereby improving the mounting efficiency of the semiconductor devices 10J.

【０３７５】図６７は、本発明の第１１実施例である半
導体装置１０Ｊの実装方法を示している。本実施例に係
る実装方法では、複数（本実施例では４個）の半導体装
置１０Ｊをインターポーザ基板１４７を介して実装基板
１４に実装することを特徴とするものである。FIG. 67 shows a method of mounting the semiconductor device 10J according to the eleventh embodiment of the present invention. The mounting method according to the present embodiment is characterized in that a plurality of (four in the present embodiment) semiconductor devices 10J are mounted on the mounting substrate 14 via the interposer substrate 147.

【０３７６】本実施例では、先に図６５を用いて説明し
た第９実施例に係る実装方法を適用した複数の半導体装
置１０Ｊをインターポーザ基板１４７に搭載した上で、
このインターポーザ基板１４７を実装基板１４に実装す
る方法を示している。本実施例で用いているインターポ
ーザ基板１４７は多層配線基板であり、その上面に各半
導体装置１０Ｊが接続される上部電極１４８が形成され
ると共に、下面に形成された下部電極１４９は実装基板
１４と接合するための実装用バンプ１３６が配設されて
いる。また、上部電極１４８と下部電極１４９は、イン
ターポーザ基板１４７の内部に形成された内部配線１５
０により接続されている。In this embodiment, a plurality of semiconductor devices 10J to which the mounting method according to the ninth embodiment described above with reference to FIG. 65 is applied are mounted on an interposer substrate 147,
A method for mounting the interposer substrate 147 on the mounting substrate 14 is shown. The interposer substrate 147 used in the present embodiment is a multilayer wiring substrate, on which an upper electrode 148 to which each semiconductor device 10J is connected is formed on the upper surface, and a lower electrode 149 formed on the lower surface is connected to the mounting substrate 14. A mounting bump 136 for bonding is provided. The upper electrode 148 and the lower electrode 149 are connected to the internal wiring 15 formed inside the interposer substrate 147.
Connected by 0.

【０３７７】本実施例に係る実装方法によれば、半導体
装置１０Ｊと実装基板１４との間にインターポーザ基板
１４７が介在する構成となるため、半導体装置１０Ｊを
実装基板１４に実装する自由度を向上させることができ
る。続いて、前記してきた各半導体体装置１０，１０Ａ
〜１０Ｊと異なる他の半導体装置１６０の構成及びその
製造方法について説明する。図６８及び図６９は半導体
装置１６０の製造方法を説明するための図であり、また
図７０は半導体装置１６０の構成を示す図である。According to the mounting method of this embodiment, since the interposer substrate 147 is interposed between the semiconductor device 10J and the mounting substrate 14, the degree of freedom in mounting the semiconductor device 10J on the mounting substrate 14 is improved. Can be done. Subsequently, each of the above-described semiconductor devices 10, 10A
The configuration of another semiconductor device 160 different from J to 10J and a method of manufacturing the same will be described. 68 and 69 are views for explaining a method for manufacturing the semiconductor device 160, and FIG. 70 is a view showing the configuration of the semiconductor device 160.

【０３７８】図７０に示されるように、半導体装置１６
０は大略すると、複数の半導体素子１６１，インターポ
ーザ基板１６２，外部接続用バンプ１６３，及び樹脂層
１６４等により構成されている。複数の半導体素子１６
１は、電子部品１６５と共にインターポーザ基板１６２
の上面に搭載されている。インターポーザ基板１６２の
上面には上部電極１６６が形成されており、この上部電
極１６６と半導体素子１６１とはワイヤ１６８を用いて
接続されている。As shown in FIG. 70, the semiconductor device 16
0 is roughly constituted by a plurality of semiconductor elements 161, an interposer substrate 162, external connection bumps 163, a resin layer 164, and the like. Plural semiconductor elements 16
1 is an electronic component 165 together with an interposer substrate 162.
It is mounted on the upper surface. An upper electrode 166 is formed on the upper surface of the interposer substrate 162, and the upper electrode 166 is connected to the semiconductor element 161 using a wire 168.

【０３７９】また、インターポーザ基板１６２の下面に
は下部電極１６７が形成されており、この下部電極１６
７には外部接続用バンプ１６３が接続されている。この
インターポーザ基板１６２にはスルーホール１６９が形
成されており、このスルーホール１６９により上部電極
１６６と下部電極１６７は電気的に接続されている。こ
れにより、半導体素子１６１と外部接続用バンプ１６３
は電気的に接続された構成となる。更に、樹脂層１６４
は上記した圧縮成形技術を用いて形成されており、イン
ターポーザ基板１６２の上面を覆うように形成されてい
る。A lower electrode 167 is formed on the lower surface of the interposer substrate 162.
7, an external connection bump 163 is connected. A through hole 169 is formed in the interposer substrate 162, and the upper electrode 166 and the lower electrode 167 are electrically connected by the through hole 169. Thereby, the semiconductor element 161 and the external connection bump 163 are formed.
Are electrically connected. Further, the resin layer 164
Is formed using the above-described compression molding technique, and is formed so as to cover the upper surface of the interposer substrate 162.

【０３８０】このように、半導体素子１６１をワイヤ１
６８を用いて外部（インターポーザ基板１６２）に電気
的に接続する構成の半導体装置１６０においても、圧縮
成形技術を用いて樹脂層１６４を形成することは可能で
ある。一方、上記構成とされた半導体装置１６０を製造
するには、図６８に示すように、先ずインターポーザ基
板１６２の上面に半導体素子１６１を接着剤を用いて搭
載する。この時必要があれば、付設する電子部品１６５
も合わせて搭載する。As described above, the semiconductor element 161 is connected to the wire 1
Also in the semiconductor device 160 configured to be electrically connected to the outside (the interposer substrate 162) using the semiconductor device 68, the resin layer 164 can be formed using the compression molding technique. On the other hand, in order to manufacture the semiconductor device 160 having the above configuration, as shown in FIG. 68, first, the semiconductor element 161 is mounted on the upper surface of the interposer substrate 162 using an adhesive. At this time, if necessary, the electronic components 165 to be attached are provided.
Also installed together.

【０３８１】続いて、インターポーザ基板１６２の上面
に形成されている上部電極１６６と半導体素子１６１の
上部に形成されているパッドとの間にワイヤボンディン
グを実施してワイヤ１６８を配設する。次に、インター
ポーザ基板１６２の下面に形成された下部電極１６７
に、例えば転写法等を用いて外部接続用バンプ１６３を
配設する。Subsequently, wire 168 is provided by performing wire bonding between the upper electrode 166 formed on the upper surface of the interposer substrate 162 and the pad formed above the semiconductor element 161. Next, the lower electrode 167 formed on the lower surface of the interposer substrate 162
Then, external connection bumps 163 are provided by using, for example, a transfer method.

【０３８２】上記のようにインターポーザ基板１６２に
半導体素子１６１，外部接続用バンプ１６３，及びワイ
ヤ１６８が配設されると、このインターポーザ基板１６
２は樹脂封止用の金型に装着され、圧縮成形法を用いて
インターポーザ基板１６２の表面に樹脂層１６４が形成
される。図６９は、表面に樹脂層１６４が形成されたイ
ンターポーザ基板１６２を示している。続いて、このイ
ンターポーザ基板１６２を図６９に破線で示される所定
切断位置で切断することにより、図７０に示される半導
体装置１６０が形成される。When the semiconductor element 161, the external connection bumps 163, and the wires 168 are provided on the interposer substrate 162 as described above, the interposer substrate 162
2 is mounted on a resin sealing mold, and a resin layer 164 is formed on the surface of the interposer substrate 162 by using a compression molding method. FIG. 69 shows an interposer substrate 162 having a resin layer 164 formed on the surface. Subsequently, by cutting this interposer substrate 162 at a predetermined cutting position shown by a broken line in FIG. 69, a semiconductor device 160 shown in FIG. 70 is formed.

【０３８３】また、図７１乃至図７５も前記してきた各
半導体体装置１０，１０Ａ〜１０Ｊと異なる他の半導体
装置１７０，１７０Ａの構成及びその製造方法を説明す
るための図である。図７１は半導体装置１７０の構成を
説明するための図であり、図７２及び図７３は半導体装
置１７０の製造方法を説明するための図である。また、
図７４は半導体装置１７０Ａの構成を説明するための図
であり、図７５は半導体装置１７０Ａの製造方法を説明
するための図である。FIGS. 71 to 75 are also diagrams for explaining the configuration of another semiconductor device 170, 170A different from the above-described semiconductor devices 10, 10A to 10J, and a method of manufacturing the same. FIG. 71 is a view for explaining the configuration of the semiconductor device 170, and FIGS. 72 and 73 are views for explaining a method of manufacturing the semiconductor device 170. Also,
FIG. 74 is a view for explaining the configuration of the semiconductor device 170A, and FIG. 75 is a view for explaining a method of manufacturing the semiconductor device 170A.

【０３８４】半導体装置１７０は、大略すると半導体素
子１７１，樹脂パッケージ１７２，及び金属膜１７３と
からなる極めて簡単な構成とされている。半導体素子１
７１は、その上面に複数の電極パッド１７４が形成され
ている。また、樹脂パッケージ１７２は、例えばエポキ
シ樹脂を前記した圧縮成形技術を用いて成形した構成と
されている。この樹脂パッケージ１７２の実装面１７５
には、樹脂突起１７７が一体的に形成されている。The semiconductor device 170 has a very simple structure roughly comprising a semiconductor element 171, a resin package 172, and a metal film 173. Semiconductor element 1
71 has a plurality of electrode pads 174 formed on its upper surface. The resin package 172 is formed by molding, for example, epoxy resin using the above-described compression molding technique. Mounting surface 175 of this resin package 172
, A resin projection 177 is integrally formed.

【０３８５】また、金属膜１７３は、樹脂パッケージ１
７２に形成された樹脂突起１７７を覆うように形成され
ている。この金属膜１７３と前記した電極パッド１７４
との間にはワイヤ１７８が配設されており、このワイヤ
１７８により金属膜１７３と半導体素子１７１は電気的
に接続した構成となっている。The metal film 173 is formed of the resin package 1
72 are formed so as to cover the resin protrusions 177 formed therein. This metal film 173 and the above-mentioned electrode pad 174
A wire 178 is provided between the metal film 173 and the semiconductor element 171 by the wire 178.

【０３８６】上記構成とされた半導体装置１７０は、従
来のＳＳＯＰのようなインナーリードやアウターリード
が不要となり、インナーリードからアウターリードへの
引き回しのための面積や、アウターリード自身の面積が
不要となり、半導体装置１７０の小型化を図ることがで
きる。The semiconductor device 170 having the above structure does not require the inner lead and the outer lead as in the conventional SSOP, and does not require the area for routing from the inner lead to the outer lead or the area of the outer lead itself. In addition, the size of the semiconductor device 170 can be reduced.

【０３８７】また、従来のＢＧＡのような半田ボールを
形成するために搭載基板を用いる必要がなくなるため、
半導体装置１７０のコスト低減を図ることができる。更
に、樹脂突起１７７及び金属膜１７３は、協働してＢＧ
Ａタイプの半導体装置の半田バンプと同等の機能を奏す
るため、実装性を向上することができる。In addition, since it is not necessary to use a mounting substrate to form a solder ball like a conventional BGA,
The cost of the semiconductor device 170 can be reduced. Further, the resin protrusion 177 and the metal film 173 cooperate to form a BG.
Since it has the same function as the solder bump of the A-type semiconductor device, the mountability can be improved.

【０３８８】次に、半導体装置１７０の製造方法につい
て図７２及び図７３を用いて説明する。半導体装置１７
を製造するには、図７２に示されるリードフレーム１８
０を用意する。このリードフレーム１８０は、例えば銅
（Ｃｕ）により形成されており、前記した樹脂突起１７
７の形成位置に対応する位置に、樹脂突起１７７の形状
に対応した凹部１８１が形成されている。更に、この凹
部１８１の表面には、金属膜１７３が形成されている。Next, a method for manufacturing the semiconductor device 170 will be described with reference to FIGS. Semiconductor device 17
In order to manufacture the lead frame 18 shown in FIG.
Prepare 0. The lead frame 180 is made of, for example, copper (Cu), and
A recess 181 corresponding to the shape of the resin projection 177 is formed at a position corresponding to the formation position of the resin protrusion 7. Further, a metal film 173 is formed on the surface of the concave portion 181.

【０３８９】上記構成とされたリードフレーム１８０に
は、先ず半導体素子１７１が搭載される。半導体素子１
７１がリードフレーム１８０に搭載される、続いてリー
ドフレーム１８０はワイヤボンディング装置に装着さ
れ、半導体素子１７１に形成された電極パッド１７４
と、リードフレーム１８０に形成されている金属膜１７
３との間にワイヤ１７８が配設される。これにより、半
導体素子１７１と金属膜１７３は電気的に接続された構
成となる。図７２は、以上の説明した処理が終了した状
態を示している。First, the semiconductor element 171 is mounted on the lead frame 180 having the above configuration. Semiconductor element 1
71 is mounted on the lead frame 180. Subsequently, the lead frame 180 is mounted on a wire bonding apparatus, and the electrode pads 174 formed on the semiconductor element 171 are formed.
And the metal film 17 formed on the lead frame 180.
3, a wire 178 is provided. Thus, the semiconductor element 171 and the metal film 173 are electrically connected. FIG. 72 shows a state in which the above-described processing has been completed.

【０３９０】上記したワイヤ１７８の配設処理が終了す
ると、続いてリードフレーム１８０上に半導体素子１７
１を封止するよう樹脂パッケージ１７２を形成する。本
実施例では、樹脂パッケージ１７２を圧縮成形により形
成している。図７３は、樹脂パッケージ１７２が形成さ
れたリードフレーム１８０を示している。When the above-described processing for disposing the wires 178 is completed, the semiconductor element 17
The resin package 172 is formed so as to seal 1. In this embodiment, the resin package 172 is formed by compression molding. FIG. 73 shows the lead frame 180 on which the resin package 172 is formed.

【０３９１】上記した樹脂パッケージ１７２の形成処理
が終了すると、図７３に破線で示す位置で切断処理が行
なわれると共に、樹脂パッケージ１７２をリードフレー
ム１８０から分離され半導体装置１７０を形成する分離
工程が実施される。この分離工程は、リードフレーム１
８０をエッチング液に浸漬させて溶解することにより行
なわれる。この分離工程で用いられるエッチング液は、
リードフレーム１８０のみを溶解し、金属膜１７３は溶
解しない性質を有するエッチング液を選定している。When the above-described resin package 172 forming process is completed, a cutting process is performed at a position indicated by a broken line in FIG. 73, and a separating step of separating the resin package 172 from the lead frame 180 to form the semiconductor device 170 is performed. Is done. This separation step is performed in the lead frame 1
This is performed by immersing 80 in an etching solution to dissolve it. The etchant used in this separation step is:
An etching solution having a property of dissolving only the lead frame 180 and not dissolving the metal film 173 is selected.

【０３９２】従って、リードフレーム１８０が完全に溶
解されることにより、樹脂パッケージ１７２はリードフ
レーム１８０から分離される。この際、金属膜１７３は
樹脂突起１７７に配設された状態となるため、図７１に
示す半導体装置１７０が形成される。このように、リー
ドフレーム１８０を溶解することにより樹脂パッケージ
１７２をリードフレーム１８０から分離する方法を用い
ることにより、リードフレーム１８０からの樹脂パッケ
ージ１７２の分離処理を確実かつ容易に行うことがで
き、歩留りを向上することができる。Therefore, when the lead frame 180 is completely dissolved, the resin package 172 is separated from the lead frame 180. At this time, since the metal film 173 is disposed on the resin protrusion 177, the semiconductor device 170 shown in FIG. 71 is formed. As described above, by using the method of separating the resin package 172 from the lead frame 180 by dissolving the lead frame 180, the process of separating the resin package 172 from the lead frame 180 can be performed reliably and easily. Can be improved.

【０３９３】一方、図７４に示される半導体装置１７０
Ａは、一つの樹脂パッケージ１７２内に複数の半導体素
子１７１を配設した構成としたものである。このよう
に、一つの樹脂パッケージ１７２内に複数の半導体素子
１７１を配設することにより、半導体装置１７０Ａの多
機能化を図ることができる。尚、この半導体装置１７０
Ａの製造方法は、図７２及び図７３を用いて説明した製
造方法と略同一であり、図７５（Ｂ）で示す切断箇所が
異なる程度の差異である。このため、半導体装置１７０
Ａの製造方法に関する詳細説明は省略するものとする。On the other hand, the semiconductor device 170 shown in FIG.
A has a configuration in which a plurality of semiconductor elements 171 are provided in one resin package 172. Thus, by arranging a plurality of semiconductor elements 171 in one resin package 172, it is possible to achieve multi-functionality of the semiconductor device 170A. The semiconductor device 170
The manufacturing method of A is substantially the same as the manufacturing method described with reference to FIGS. 72 and 73, except that the cut portions shown in FIG. 75B are different. Therefore, the semiconductor device 170
A detailed description of the method for manufacturing A will be omitted.

【０３９４】[0394]

【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、アンダーフィルレジンとして機能する樹脂
層は樹脂封止工程において形成されるため、半導体装置
を実装する際にアンダーフィルレジンを充填処理する必
要はなくなり、これにより実装処理を容易とすることが
できる。According to the present invention as described above, the following various effects can be realized. According to the first aspect of the present invention, since the resin layer functioning as the underfill resin is formed in the resin sealing step, it is not necessary to perform the filling process of the underfill resin when mounting the semiconductor device. Processing can be facilitated.

【０３９５】また、樹脂層となる封止樹脂を突起電極の
配設面の全面に確実に形成することができるため、樹脂
層は全ての突起電極に対し保護機能を奏し、加熱時にお
いて突起電極が実装基板から剥離することを確実に防止
でき、信頼性を向上させることができる。Also, since the sealing resin serving as the resin layer can be reliably formed on the entire surface on which the protruding electrodes are provided, the resin layer has a protective function for all the protruding electrodes, and the protruding electrodes are heated during heating. Can be reliably prevented from peeling off from the mounting substrate, and the reliability can be improved.

【０３９６】また、請求項２記載の発明によれば、樹脂
封止工程において金型から余剰樹脂が流出したり、逆に
封止樹脂が少なく突起電極を確実に封止できなくなる不
都合を防止することができる。また、請求項３記載の発
明によれば、突起電極と金型との間にフィルムを配設
し、金型がフィルムを介して封止樹脂と接触するよう構
成したことにより、樹脂層が金型に直接触れないため離
型性を向上することができると共に、離型剤なしの密着
性の高い高信頼性樹脂の使用が可能となる。また、樹脂
層がフィルムに接着することにより、フィルムをキャリ
アとして使用することが可能となり、半導体装置の製造
自動化に寄与することができる。According to the second aspect of the present invention, it is possible to prevent the excess resin from flowing out of the mold in the resin sealing step and conversely prevent the projection electrode from being reliably sealed with little sealing resin. be able to. According to the third aspect of the present invention, a film is provided between the protruding electrode and the mold, and the mold is configured to be in contact with the sealing resin via the film, so that the resin layer is formed of metal. Since the mold is not directly touched, the mold releasability can be improved, and a highly reliable resin having high adhesion without a mold release agent can be used. In addition, by bonding the resin layer to the film, the film can be used as a carrier, which can contribute to automation of semiconductor device manufacturing.

【０３９７】また、請求項４記載の発明によれば、樹脂
層を基板全体にわたり確実に形成することができるた
め、基板に形成されている多数の突起電極全てに対し突
起電極を封止する状態に樹脂層を形成することができ
る。また、第１の下型半体に対し第２の下型半体を移動
させることにより、樹脂層が形成された基板を容易に金
型から取り出すことができる。According to the fourth aspect of the present invention, since the resin layer can be reliably formed over the entire substrate, a state in which the projection electrodes are sealed with respect to all of the multiple projection electrodes formed on the substrate. A resin layer. Further, by moving the second lower mold half with respect to the first lower mold half, the substrate on which the resin layer is formed can be easily removed from the mold.

【０３９８】また、請求項５及び請求項１４記載の発明
によれば、余剰樹脂除去機構は圧力制御機能を奏するた
め、ボイドの発生防止，封止樹脂の圧力の均一化を図る
ことができると共に、予め多めに封止樹脂を与えること
により精密な計量を不要とすることができる。According to the fifth and fourteenth aspects of the present invention, since the surplus resin removing mechanism has a pressure control function, it is possible to prevent the generation of voids and to make the pressure of the sealing resin uniform. By providing a relatively large amount of sealing resin in advance, precise measurement can be omitted.

【０３９９】また、請求項６記載の発明によれば、封止
樹脂としてシート状樹脂を用いたことにより、確実に基
板全体に樹脂層を形成することができる。また、中央か
ら端部に向け樹脂が流れる時間を短縮できるため、樹脂
封止工程の時間短縮を図ることができる。According to the invention of claim 6, since the sheet-like resin is used as the sealing resin, the resin layer can be reliably formed on the entire substrate. Further, the time required for the resin to flow from the center to the end can be reduced, so that the time required for the resin sealing step can be reduced.

【０４００】また、請求項７記載の発明によれば、樹脂
封止工程の実施前に予め封止樹脂をフィルムに配設して
おくことにより、フィルムの装着作業と封止樹脂の装填
作業を一括的に行なうことができるため、作業の効率化
を図ることができる。また、請求項８記載の発明によれ
ば、封止樹脂を所定の間隔でフィルムに複数個配設して
おきフィルムを移動させることにより連続的に樹脂封止
工程を実施することにより、樹脂封止工程の自動化を図
ることができ、半導体装置の製造効率を向上させること
ができる。[0400] According to the seventh aspect of the present invention, by mounting the sealing resin on the film before the resin sealing step is performed, the film mounting operation and the sealing resin loading operation can be performed. Since the operations can be performed collectively, work efficiency can be improved. According to the invention as set forth in claim 8, a plurality of sealing resins are arranged on the film at predetermined intervals, and the resin sealing step is continuously performed by moving the film, whereby the resin sealing is performed. The stopping process can be automated, and the manufacturing efficiency of the semiconductor device can be improved.

【０４０１】また、請求項９記載の発明によれば、金型
に基板を装着する前にキャビティに補強板を装着してお
くことにより、樹脂封止時に印加される熱や応力により
基板が変形することを防止でき、製造される半導体装置
の歩留りを向上させることができる。更に、補強板によ
り基板の有する固有の反りを矯正させることも可能とな
る。According to the ninth aspect of the present invention, by mounting the reinforcing plate in the cavity before mounting the substrate in the mold, the substrate is deformed by heat or stress applied during resin sealing. Can be prevented, and the yield of the manufactured semiconductor device can be improved. Further, the inherent warpage of the substrate can be corrected by the reinforcing plate.

【０４０２】また、請求項１０記載の発明によれば、補
強板として放熱率の良好な材料を選定したことにより、
補強板を放熱板としても機能させることができ、製造さ
れる半導体装置の放熱特性を向上させることができる。
また、請求項１１記載の発明によれば、突起電極の先端
部を露出させる手段として、レーザ光照射或いはエキシ
マレーザを用いた場合には、容易かつ精度よく突起電極
の先端部を露出させることができる。また、エッチン
グ，機械研磨或いはブラストを用いた場合には、安価に
突起電極の先端部を露出させることができる。According to the tenth aspect of the present invention, a material having a good heat radiation rate is selected as the reinforcing plate.
The reinforcing plate can also function as a heat sink, and the heat dissipation characteristics of the manufactured semiconductor device can be improved.
According to the eleventh aspect of the present invention, when a laser beam irradiation or an excimer laser is used as a means for exposing the tip of the protruding electrode, the tip of the protruding electrode can be easily and accurately exposed. it can. When etching, mechanical polishing, or blasting is used, the tip of the protruding electrode can be exposed at low cost.

【０４０３】また、請求項１２記載の発明によれば、単
にフィルムを樹脂層から剥離するだけの作業で、突起電
極の先端部を樹脂層より露出させることができ、よって
樹脂層の形成後に樹脂層に対し突起電極の先端を露出さ
せるための加工処理は不要となり、突起電極露出工程の
簡単化を図ることができる。According to the twelfth aspect of the present invention, the tip of the protruding electrode can be exposed from the resin layer simply by separating the film from the resin layer. Processing for exposing the tip of the protruding electrode to the layer is not required, and the protruding electrode exposing step can be simplified.

【０４０４】また、請求項１３記載の発明によれば、第
１の下型半体に対し第２の下型半体を移動させることに
より、基板を金型から離型する際に離型作用を持たせる
ことができ、よって樹脂層が形成された基板を容易に金
型から取り出すことができる。According to the thirteenth aspect of the present invention, by moving the second lower mold half with respect to the first lower mold half, a releasing action is performed when the substrate is released from the mold. Therefore, the substrate on which the resin layer is formed can be easily removed from the mold.

【０４０５】また、請求項１５記載の発明によれば、第
１の下型半体の基板が載置される部位に固定・離型機構
を設けたことにより、固定・離型機構を固定動作させた
時には樹脂封止処理における基板に反り等の変形が発生
することを防止することができると共に基板固有の反り
を矯正することができ、更に固定・離型機構を離型動作
させた時には基板の金型からの離型性を向上させること
ができる。According to the fifteenth aspect of the present invention, the fixing / release mechanism is provided at the portion where the substrate of the first lower mold half is placed, so that the fixing / release mechanism is fixed. When this is done, it is possible to prevent the deformation such as warpage of the substrate in the resin sealing process and to correct the warpage inherent to the substrate. Further, when the fixing / release mechanism is released, the substrate is released. Can be improved from the mold.

【０４０６】また、請求項１６記載の発明によれば、基
板を金型から離型させる時に多孔質部材から基板に向け
て気体を噴射することにより基板の金型からの離型性を
向上させることができ、また吸排気装置が吸引処理を行
なうことにより樹脂封止工程において基板に反り等の変
形が発生することを防止することができ、更に基板の有
する固有の反りを矯正することができる。According to the invention of claim 16, when the substrate is released from the mold, the gas is jetted from the porous member toward the substrate to improve the releasability of the substrate from the mold. Further, by performing the suction process by the suction / exhaust device, it is possible to prevent the substrate from being deformed such as warpage in the resin sealing step, and to correct the inherent warpage of the substrate. .

【０４０７】また、請求項１７記載の発明によれば、第
２の下型半体が第１の下型半体と接する部位に段差部を
形成したことにより離型性を向上できると共に、段差部
の形状を矩形状としたことにより段差部の形成を容易に
行なうことができる。また、請求項１８記載の発明によ
れば、樹脂層に突起電極，半導体素子，実装基板，及び
各電極の接合部における破壊を防止させる機能を持たせ
ることができ、また樹脂層は実装処理前において既に半
導体装置に形成されているため、半導体装置を実装する
際に従来行なわれていたアンダーフィルレジンを充填処
理する必要はなくなり、これにより実装処理を容易とす
ることができる。According to the seventeenth aspect of the present invention, since the second lower mold half is formed with a step at a position where the second lower mold half is in contact with the first lower mold half, the releasability can be improved and the step difference can be improved. The step portion can be easily formed by making the shape of the portion rectangular. According to the eighteenth aspect of the present invention, the resin layer can have a function of preventing destruction at the protruding electrodes, the semiconductor element, the mounting substrate, and the joints of the respective electrodes. Since the semiconductor device is already formed in the semiconductor device, it is not necessary to perform a filling process with an underfill resin, which has been conventionally performed when mounting the semiconductor device, thereby facilitating the mounting process.

【０４０８】また、請求項１９記載の発明によれば、半
導体素子に放熱部材を配設したことにより、半導体装置
の放熱特性を向上させることができると共に、半導体素
子の強度を向上させることができる。また、請求項２０
及び請求項４１記載の発明によれば、積層される樹脂の
特性を適宜選定することにより、半導体素子の保護及び
突起電極に印加される応力の緩和を図ることができる。[0408] According to the nineteenth aspect of the present invention, since the heat radiating member is provided on the semiconductor element, the heat radiating characteristics of the semiconductor device can be improved and the strength of the semiconductor element can be improved. . Claim 20
According to the invention described in claim 41, by appropriately selecting the characteristics of the resin to be laminated, it is possible to protect the semiconductor element and reduce the stress applied to the protruding electrodes.

【０４０９】また、請求項２１及び２２記載の発明によ
れば、補強板を金型の一部として用いることが可能とな
り、封止樹脂が直接金型に触れる位置を少なく或いは全
く無くすることができるため、従来必要とされた金型に
付着した不要樹脂の除去作業が不要となり、樹脂封止工
程における作業の簡単化を図ることができる。According to the twenty-first and twenty-second aspects of the present invention, the reinforcing plate can be used as a part of the mold, and the position where the sealing resin directly contacts the mold can be reduced or completely eliminated. Therefore, the operation of removing the unnecessary resin adhered to the mold, which is conventionally required, becomes unnecessary, and the operation in the resin sealing step can be simplified.

【０４１０】また、請求項２３及び請求項４２記載の発
明によれば、半導体素子の表面及び背面を共に封止樹脂
で覆うことにより、半導体素子の表面及び背面の状態を
均一化することができ、半導体装置のバランスを良好と
することができるため、熱印加時において半導体装置に
反りが発生することを防止することができる。According to the twenty-third and twenty-second aspects of the present invention, by covering both the front surface and the back surface of the semiconductor element with the sealing resin, the state of the front surface and the back surface of the semiconductor element can be made uniform. Since the balance of the semiconductor device can be improved, it is possible to prevent the semiconductor device from being warped when heat is applied.

【０４１１】また、請求項２４記載の発明によれば、凸
部が突起電極に押圧されている範囲においては封止樹脂
は突起電極に付着しないため、フィルムを除去した時点
で突起電極の一部（凸部が押圧されていた部分）は樹脂
層から露出し、よって容易かつ確実に突起電極の一部を
樹脂層から露出させることができる。[0411] According to the twenty-fourth aspect of the present invention, the sealing resin does not adhere to the protruding electrode in a range where the protruding portion is pressed against the protruding electrode. (The portion where the convex portion is pressed) is exposed from the resin layer, so that a part of the protruding electrode can be easily and reliably exposed from the resin layer.

【０４１２】また、請求項２５及び請求項４３記載の発
明によれば、半導体装置の実装基板に実装する時の実装
性を向上させることができる。また、請求項２６記載の
発明によれば、外部接続用突起電極に外力が印加され応
力が発生しても、この応力は外部接続用突起電極と突起
電極との間に介在する接合材により応力緩和されるた
め、外部応力により半導体素子にダメージが発生するこ
とを防止でき、半導体装置の信頼性を向上させることが
できる。According to the twenty-fifth and forty-third aspects of the present invention, it is possible to improve the mountability when mounting the semiconductor device on the mounting board. According to the twenty-sixth aspect of the present invention, even when an external force is applied to the external connection projection electrode and a stress is generated, the stress is generated by the bonding material interposed between the external connection projection electrode and the projection electrode. Since the stress is reduced, damage to the semiconductor element due to external stress can be prevented, and the reliability of the semiconductor device can be improved.

【０４１３】また、請求項２７記載の発明によれば、樹
脂封止工程を実施する前に予め基板の分離工程で切断さ
れる位置に切断位置溝を形成し、かつ分離工程では封止
樹脂が充填された切断位置溝の形成位置で基板を切断す
ることにより、基板及び封止樹脂にクラックが発生する
ことを防止することができる。According to the twenty-seventh aspect of the present invention, before performing the resin sealing step, a cutting position groove is formed in advance at a position where the substrate is cut in the separating step, and the sealing resin is formed in the separating step. By cutting the substrate at the position where the filled cutting position groove is formed, it is possible to prevent the substrate and the sealing resin from cracking.

【０４１４】また、請求項２８記載の発明によれば、樹
脂封止工程を実施する前に予め基板の分離工程で切断さ
れる位置を挟んで少なくとも一対の応力緩和溝を形成し
ておき、分離工程において一対の応力緩和溝の間位置で
基板を切断することにより、切断時に発生する応力が突
起電極，電子回路等に影響を及ぼすことを防止すること
ができる。According to the twenty-eighth aspect of the present invention, at least a pair of stress relaxation grooves are formed beforehand at the position where the substrate is cut in the separating step of the substrate before performing the resin sealing step. By cutting the substrate at a position between the pair of stress relaxation grooves in the process, it is possible to prevent the stress generated at the time of cutting from affecting the protruding electrodes, electronic circuits, and the like.

【０４１５】また、請求項２９記載の発明によれば、分
離された半導体素子をベース材に搭載し、樹脂封止を行
なった上で再び第２の分離工程で分離することにより、
異なる半導体素子を同一封止樹脂内に配設した半導体装
置を製造することができる。また、第２の分離工程にお
いては、切断時に発生する応力により基板及び樹脂層に
クラックが発生することを防止することができる。[0415] According to the twenty-ninth aspect of the present invention, the separated semiconductor element is mounted on a base material, sealed with a resin, and separated again in the second separation step.
A semiconductor device in which different semiconductor elements are disposed in the same sealing resin can be manufactured. Further, in the second separation step, it is possible to prevent cracks from being generated in the substrate and the resin layer due to the stress generated at the time of cutting.

【０４１６】また、請求項３０記載の発明によれば、外
部接続電極は分離位置において基板と樹脂層との界面で
外部に露出した状態となり、従ってこの側部に露出した
外部接続電極により半導体装置を実装基板に電気的に接
続することが可能となる。また、単に樹脂層が形成され
た基板を外部接続電極が形成された位置で切断するのみ
で端子部を樹脂層から外部に露出させることができるた
め、極めて容易に半導体装置を製造することができる。According to the thirty-first aspect of the present invention, the external connection electrode is exposed to the outside at the interface between the substrate and the resin layer at the separation position. Can be electrically connected to the mounting substrate. Further, since the terminal portion can be exposed to the outside from the resin layer simply by cutting the substrate on which the resin layer is formed at the position where the external connection electrode is formed, the semiconductor device can be manufactured very easily. .

【０４１７】また、請求項３１記載の発明によれば、１
回の切断処理を行なうことにより隣接する２個の半導体
装置において夫々外部接続電極を外部に露出することが
できるため、半導体装置の製造を効率よく行なうことが
できる。また、基板に不要部分が発生することを抑制で
きるため、基板の効率的な利用を図ることができる。According to the invention of claim 31, 1
The external connection electrodes can be exposed to the outside in two adjacent semiconductor devices by performing the cutting process twice, so that the semiconductor device can be manufactured efficiently. Further, since the generation of unnecessary portions on the substrate can be suppressed, the substrate can be efficiently used.

【０４１８】また、請求項３２記載の発明によれば、位
置決め溝を基準として半導体装置の各種位置決めを行な
うことが可能となり、また分離工程を実施する前に位置
決め溝を形成することにより、複数の半導体装置に対し
て一括的に位置決め溝を形成するができ、位置決め溝の
形成効率を向上させることができる。According to the invention of claim 32, it is possible to perform various positioning of the semiconductor device with reference to the positioning groove, and to form the plurality of positioning grooves before performing the separation step. The positioning groove can be formed on the semiconductor device at a time, and the efficiency of forming the positioning groove can be improved.

【０４１９】また、請求項３３記載の発明によれば、位
置決め溝は樹脂層または基板の背面にハーフスクライブ
を行なうことにより形成されることにより、分離工程で
一般的に使用するスクライビィング技術を用いて位置決
め溝を形成できるため、容易かつ精度よく位置決め溝を
形成することができる。[0419] According to the invention, the positioning groove is formed by performing half scribing on the resin layer or the back surface of the substrate, so that a scribing technique generally used in a separation step is used. Since the positioning groove can be formed, the positioning groove can be formed easily and accurately.

【０４２０】また、請求項３４記載の発明によれば、樹
脂封止工程において樹脂層に凸部または凹部が形成さ
れ、この凹凸を半導体装置の位置決め部として用いるこ
とができる。また、請求項３５記載の発明によれば、位
置決め用突起電極と他の突起電極とを識別化したことに
より、この位置決め用突起電極を基準として半導体装置
の各種位置決めを行なうことが可能となる。[0420] According to the thirty-fourth aspect of the present invention, in the resin sealing step, a convex portion or a concave portion is formed in the resin layer, and the concave and convex portions can be used as a positioning portion of the semiconductor device. According to the thirty-fifth aspect of the present invention, since the positioning projection electrodes are distinguished from other projection electrodes, it is possible to perform various positioning of the semiconductor device with reference to the positioning projection electrodes.

【０４２１】また、請求項３６記載の発明によれば、突
起電極を形成することなく外部接続電極を用いて半導体
装置を実装することが可能となり、よって半導体装置の
構成を簡単化することができ、コスト低減を図ることが
できる。また、外部接続電極は半導体装置の側部に露出
した構成であるため、半導体装置を実装基板に対し立設
した状態で実装することが可能となり、半導体装置の実
装密度を向上させることができる。Further, according to the present invention, it is possible to mount a semiconductor device using an external connection electrode without forming a projecting electrode, thereby simplifying the configuration of the semiconductor device. Therefore, cost can be reduced. In addition, since the external connection electrode is configured to be exposed on the side of the semiconductor device, it is possible to mount the semiconductor device in an upright state with respect to the mounting board, thereby improving the mounting density of the semiconductor device.

【０４２２】また、請求項３７記載の発明によれば、半
導体装置を実装基板に対し立設状態で実装することによ
り、半導体装置の実装密度を向上させることができる。
また、請求項３８及び請求項３９記載の発明によれば、
複数の半導体装置をユニット化して扱うことが可能とな
り、よって実装時におていもユニット単位で実装基板に
実装処理を行なうことができ、実装効率の向上を図るこ
とができる。According to the invention of claim 37, by mounting the semiconductor device on the mounting board in an upright state, the mounting density of the semiconductor device can be improved.
According to claims 38 and 39,
A plurality of semiconductor devices can be handled as a unit, and therefore, even at the time of mounting, mounting processing can be performed on the mounting substrate in units of units, and mounting efficiency can be improved.

【０４２３】更に、請求項４０記載の発明によれば、半
導体装置と実装基板との間にインターポーザ基板が介在
する構成となるため、半導体装置を実装基板に実装する
自由度を向上させることができる。Further, according to the forty-ninth aspect, the interposer substrate is interposed between the semiconductor device and the mounting substrate, so that the degree of freedom in mounting the semiconductor device on the mounting substrate can be improved. .

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１実施例である半導体装置の製造方
法の樹脂封止工程、及び本発明の第１実施例である半導
体装置製造用金型を説明するための図である。FIG. 1 is a view for explaining a resin sealing step of a method of manufacturing a semiconductor device according to a first embodiment of the present invention and a mold for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図２】本発明の第１実施例である半導体装置の製造方
法の樹脂封止工程を説明するための図である。FIG. 2 is a view for explaining a resin sealing step of the method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図３】本発明の第１実施例である半導体装置の製造方
法の樹脂封止工程を説明するための図である。FIG. 3 is a view for explaining a resin sealing step of the method for manufacturing a semiconductor device according to the first embodiment of the present invention;

【図４】本発明の第１実施例である半導体装置の製造方
法の樹脂封止工程を説明するための図である。FIG. 4 is a view for explaining a resin sealing step of the method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図５】本発明の第１実施例である半導体装置の製造方
法の樹脂封止工程を説明するための図である。FIG. 5 is a view illustrating a resin sealing step of the method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図６】本発明の第１実施例である半導体装置の製造方
法の突起電極露出工程を説明するための図であり、
（Ａ）は樹脂封止工程終了直後の基板を示し、（Ｂ）は
（Ａ）の矢印Ａで示す部分を拡大して示す図である。FIG. 6 is a view for explaining a protruding electrode exposing step of the method for manufacturing a semiconductor device according to the first embodiment of the present invention;
(A) shows the substrate immediately after the end of the resin sealing step, and (B) is an enlarged view of the portion indicated by arrow A in (A).

【図７】本発明の第１実施例である半導体装置の製造方
法の突起電極露出工程を説明するための図であり、
（Ａ）はフィルムを剥離している状態の基板を示し、
（Ｂ）は（Ａ）の矢印Ｂで示す部分を拡大して示す図で
ある。FIG. 7 is a diagram for explaining a protruding electrode exposing step of the method for manufacturing a semiconductor device according to the first embodiment of the present invention;
(A) shows the substrate in a state where the film is peeled off,
FIG. 3B is an enlarged view of a portion indicated by an arrow B in FIG.

【図８】本発明の第１実施例である半導体装置の製造方
法の内、分離工程を説明するための図である。FIG. 8 is a view for explaining a separation step in the method of manufacturing a semiconductor device according to the first embodiment of the present invention.

【図９】本発明の第１実施例である半導体装置を説明す
るための図である。FIG. 9 is a diagram for explaining the semiconductor device according to the first embodiment of the present invention.

【図１０】本発明の第２実施例である半導体装置の製造
方法、及び本発明の第２実施例である半導体装置製造用
金型を説明するための図である。FIG. 10 is a diagram illustrating a method for manufacturing a semiconductor device according to a second embodiment of the present invention and a mold for manufacturing a semiconductor device according to the second embodiment of the present invention.

【図１１】本発明の第３実施例である半導体装置の製造
方法を説明するための図である。FIG. 11 is a drawing for explaining the method of manufacturing the semiconductor device according to the third embodiment of the present invention.

【図１２】本発明の第４実施例である半導体装置の製造
方法を説明するための図である。FIG. 12 is a view illustrating a method of manufacturing a semiconductor device according to a fourth embodiment of the present invention.

【図１３】本発明の第５実施例である半導体装置の製造
方法を説明するための図である。FIG. 13 is a view illustrating a method of manufacturing a semiconductor device according to a fifth embodiment of the present invention.

【図１４】本発明の第５実施例である半導体装置の製造
方法を説明するための図である。FIG. 14 is a view illustrating a method of manufacturing a semiconductor device according to a fifth embodiment of the present invention.

【図１５】封止樹脂としてシート状樹脂を用いた例を示
す図である。FIG. 15 is a diagram illustrating an example in which a sheet-shaped resin is used as a sealing resin.

【図１６】封止樹脂の供給手段としてポッティングを用
いた例を示す図である。FIG. 16 is a diagram showing an example in which potting is used as a supply means of a sealing resin.

【図１７】封止樹脂をフイルム側に配設した例を示す図
である。FIG. 17 is a diagram showing an example in which a sealing resin is provided on the film side.

【図１８】本発明の第６実施例である半導体装置の製造
方法を説明するための図である。FIG. 18 is a drawing for explaining the method of manufacturing the semiconductor device according to the sixth embodiment of the present invention.

【図１９】本発明の第７実施例である半導体装置の製造
方法を説明するための図であり、（Ａ）は樹脂封止工程
終了直後の基板を示し、（Ｂ）は（Ａ）の矢印Ｃで示す
部分を拡大して示す図である。19A and 19B are views for explaining a method of manufacturing a semiconductor device according to a seventh embodiment of the present invention, wherein FIG. 19A shows a substrate immediately after a resin sealing step is completed, and FIG. It is a figure which expands and shows the part shown by arrow C.

【図２０】本発明の第７実施例である半導体装置の製造
方法を説明するための図であり、（Ａ）はフィルムを剥
離している状態の基板を示し、（Ｂ）は（Ａ）の矢印Ｄ
で示す部分を拡大して示す図である。20A and 20B are views for explaining a method of manufacturing a semiconductor device according to a seventh embodiment of the present invention, wherein FIG. 20A shows a substrate from which a film has been peeled off, and FIG. Arrow D
It is a figure which expands and shows the part shown by.

【図２１】本発明の第７実施例である半導体装置の製造
方法を説明するための図である。FIG. 21 is a drawing for explaining the method of manufacturing the semiconductor device according to the seventh embodiment of the present invention.

【図２２】本発明の第３実施例である半導体装置製造用
金型を説明するための図である。FIG. 22 is a view for explaining a semiconductor device manufacturing mold according to a third embodiment of the present invention.

【図２３】本発明の第４実施例である半導体装置製造用
金型を説明するための図である。FIG. 23 is a view illustrating a mold for manufacturing a semiconductor device according to a fourth embodiment of the present invention.

【図２４】本発明の第５実施例である半導体装置製造用
金型を説明するための図である。FIG. 24 is a view for explaining a semiconductor device manufacturing mold according to a fifth embodiment of the present invention.

【図２５】本発明の第６実施例である半導体装置製造用
金型を説明するための図である。FIG. 25 is a view for explaining a semiconductor device manufacturing mold according to a sixth embodiment of the present invention.

【図２６】本発明の第２実施例である半導体装置を説明
するための図である。FIG. 26 is a diagram illustrating a semiconductor device according to a second embodiment of the present invention.

【図２７】本発明の第３実施例である半導体装置を説明
するための図である。FIG. 27 is a diagram illustrating a semiconductor device according to a third embodiment of the present invention.

【図２８】本発明の第８実施例である半導体装置の製造
方法を説明するための図である。FIG. 28 is a drawing for explaining the method of manufacturing the semiconductor device according to the eighth embodiment of the present invention.

【図２９】本発明の第９実施例である半導体装置の製造
方法を説明するための図である。FIG. 29 is a view illustrating a method of manufacturing the semiconductor device according to the ninth embodiment of the present invention.

【図３０】本発明の第１０実施例である半導体装置の製
造方法を説明するための図である。FIG. 30 is a view illustrating a method of manufacturing the semiconductor device according to the tenth embodiment of the present invention.

【図３１】本発明の第１１実施例である半導体装置の製
造方法を説明するための図である。FIG. 31 is a view illustrating a method of manufacturing a semiconductor device according to an eleventh embodiment of the present invention.

【図３２】本発明の第１２実施例である半導体装置の製
造方法を説明するための図（その１）である。FIG. 32 is a view (No. 1) for describing the method for manufacturing the semiconductor device according to the twelfth embodiment of the present invention.

【図３３】本発明の第１２実施例である半導体装置の製
造方法を説明するための図（その２）である。FIG. 33 is a view (No. 2) for describing the method for manufacturing the semiconductor device according to the twelfth embodiment of the present invention.

【図３４】本発明の第１３実施例である半導体装置の製
造方法を説明するための図である。FIG. 34 is a view illustrating a method of manufacturing a semiconductor device according to a thirteenth embodiment of the present invention.

【図３５】本発明の第１４実施例である半導体装置の製
造方法を説明するための図である。FIG. 35 is an illustration for explaining the method of manufacturing the semiconductor device according to the fourteenth embodiment of the present invention;

【図３６】本発明の第１５実施例である半導体装置の製
造方法を説明するための図である。FIG. 36 is a view illustrating a method of manufacturing the semiconductor device according to the fifteenth embodiment of the present invention.

【図３７】本発明の第１６実施例である半導体装置の製
造方法を説明するための図である。FIG. 37 is an illustration for explaining the method of manufacturing the semiconductor device according to the sixteenth embodiment of the present invention;

【図３８】本発明の第１７実施例である半導体装置の製
造方法を説明するための図である。FIG. 38 is a view illustrating a method of manufacturing a semiconductor device according to a seventeenth embodiment of the present invention.

【図３９】本発明の第１８実施例である半導体装置の製
造方法を説明するための図である。FIG. 39 is a view illustrating a method of manufacturing a semiconductor device according to an eighteenth embodiment of the present invention.

【図４０】図３９で用いる基板を拡大して示す図であ
る。40 is an enlarged view showing a substrate used in FIG. 39.

【図４１】本発明の第１９実施例である半導体装置の製
造方法を説明するための図である。FIG. 41 is a view illustrating a method of manufacturing a semiconductor device according to a nineteenth embodiment of the present invention.

【図４２】本発明の第２０実施例である半導体装置の製
造方法を説明するための図である。FIG. 42 is a view illustrating a method of manufacturing a semiconductor device according to a twentieth embodiment of the present invention.

【図４３】本発明の第２１実施例である半導体装置の製
造方法を説明するための図である。FIG. 43 is a view illustrating a method of manufacturing a semiconductor device according to a twenty-first embodiment of the present invention.

【図４４】本発明の第２２実施例である半導体装置の製
造方法を説明するための図である。FIG. 44 is a view illustrating a method of manufacturing a semiconductor device according to a twenty-second embodiment of the present invention.

【図４５】本発明の第２３実施例である半導体装置の製
造方法を説明するための図である。FIG. 45 is a view illustrating a method of manufacturing a semiconductor device according to a twenty-third embodiment of the present invention.

【図４６】位置決め溝が形成された半導体装置を示す斜
視図である。FIG. 46 is a perspective view showing a semiconductor device in which positioning grooves are formed.

【図４７】本発明の第２４実施例である半導体装置の製
造方法を説明するための図である。FIG. 47 is a view illustrating a method of manufacturing a semiconductor device according to a twenty-fourth embodiment of the present invention.

【図４８】本発明の第２５実施例である半導体装置の製
造方法を説明するための図である。FIG. 48 is a view illustrating a method of manufacturing a semiconductor device according to a twenty-fifth embodiment of the present invention.

【図４９】本発明の第２６実施例である半導体装置の製
造方法を説明するための図である。FIG. 49 is a view illustrating a method of manufacturing the semiconductor device according to the twenty-sixth embodiment of the present invention.

【図５０】本発明の第２７実施例である半導体装置の製
造方法を説明するための図である。FIG. 50 is a view illustrating the method of manufacturing the semiconductor device according to the twenty-seventh embodiment of the present invention;

【図５１】通常のバンプ構造を説明するための図であ
る。FIG. 51 is a view for explaining a normal bump structure.

【図５２】本発明の第１実施例である半導体装置の実装
方法を説明するための図である。FIG. 52 is a view illustrating a method for mounting the semiconductor device according to the first embodiment of the present invention;

【図５３】本発明の第２実施例である半導体装置の実装
方法を説明するための図である。FIG. 53 is a view illustrating a method for mounting the semiconductor device according to the second embodiment of the present invention;

【図５４】本発明の第３実施例である半導体装置の実装
方法を説明するための図である。FIG. 54 is a view illustrating a method for mounting the semiconductor device according to the third embodiment of the present invention;

【図５５】本発明の第４実施例である半導体装置の実装
方法を説明するための図である。FIG. 55 is a view illustrating a method for mounting the semiconductor device according to the fourth embodiment of the present invention;

【図５６】本発明の第５実施例である半導体装置の実装
方法を説明するための図である。FIG. 56 is a view illustrating a method for mounting the semiconductor device according to the fifth embodiment of the present invention;

【図５７】本発明の第６実施例である半導体装置の実装
方法を説明するための図である。FIG. 57 is a view illustrating a method for mounting the semiconductor device according to the sixth embodiment of the present invention;

【図５８】本発明の第７実施例である半導体装置の実装
方法を説明するための図である。FIG. 58 is a view illustrating a method for mounting the semiconductor device according to the seventh embodiment of the present invention;

【図５９】本発明の第２８実施例である半導体装置の製
造方法を説明するための図である。FIG. 59 is a view illustrating a method of manufacturing a semiconductor device according to a twenty-eighth embodiment of the present invention.

【図６０】本発明の第２９実施例である半導体装置の製
造方法を説明するための図（その１）である。FIG. 60 is a view (No. 1) for describing the method of manufacturing the semiconductor device according to the twenty-ninth embodiment of the present invention;

【図６１】本発明の第２９実施例である半導体装置の製
造方法を説明するための図（その２）である。FIG. 61 is a view (No. 2) for explaining the method of manufacturing the semiconductor device according to the twenty-ninth embodiment of the present invention;

【図６２】本発明の第２９実施例である半導体装置の製
造方法を説明するための図（その３）である。FIG. 62 is a view (No. 3) for explaining the method of manufacturing the semiconductor device according to the twenty-ninth embodiment of the present invention;

【図６３】本発明の第４実施例である半導体装置を説明
するめたの図である。FIG. 63 is a view for explaining a semiconductor device according to a fourth embodiment of the present invention;

【図６４】本発明の第８実施例である半導体装置の実装
方法を説明するための図である。FIG. 64 is a view illustrating a method for mounting the semiconductor device according to the eighth embodiment of the present invention;

【図６５】本発明の第９実施例である半導体装置の実装
方法を説明するための図である。FIG. 65 is a view illustrating a method for mounting the semiconductor device according to the ninth embodiment of the present invention;

【図６６】本発明の第１０実施例である半導体装置の実
装方法を説明するための図である。FIG. 66 is a view illustrating a method for mounting the semiconductor device according to the tenth embodiment of the present invention;

【図６７】本発明の第１１実施例である半導体装置の実
装方法を説明するための図である。FIG. 67 is a view illustrating a method for mounting the semiconductor device according to the eleventh embodiment of the present invention;

【図６８】他の半導体装置の製造方法を説明するための
図（その１）である。FIG. 68 is a view for explaining another method for manufacturing a semiconductor device (part 1);

【図６９】他の半導体装置の製造方法を説明するための
図（その２）である。FIG. 69 is a view (part 2) for describing a method of manufacturing another semiconductor device.

【図７０】他の半導体装置の製造方法を説明するための
図（その３）である。FIG. 70 is a view (No. 3) for explaining the method of manufacturing another semiconductor device;

【図７１】他の半導体装置の構成を説明するための図で
ある。FIG. 71 is a diagram illustrating a configuration of another semiconductor device.

【図７２】他の半導体装置の製造方法を説明するための
図（その１）である。FIG. 72 is a view (part 1) for describing a method of manufacturing another semiconductor device.

【図７３】他の半導体装置の製造方法を説明するための
図（その２）である。FIG. 73 is a view (No. 2) for describing the method of manufacturing another semiconductor device.

【図７４】他の半導体装置の製造方法を説明するための
図（その３）である。FIG. 74 is a view (No. 3) for describing the method of manufacturing another semiconductor device.

【図７５】他の半導体装置の製造方法を説明するための
図（その４）である。FIG. 75 is a view (No. 4) for explaining the method of manufacturing another semiconductor device;

【図７６】本発明の第６実施例に係る半導体装置用金型
の変形例を示す図である。FIG. 76 is a view showing a modification of the semiconductor device mold according to the sixth embodiment of the present invention.

【図７７】本発明の第６実施例に係る半導体装置用金型
の変形例を示す図である。FIG. 77 is a view showing a modification of the semiconductor device mold according to the sixth embodiment of the present invention.

【図７８】従来の半導体装置及びその製造方法の一例を
説明するための図である。FIG. 78 is a view illustrating an example of a conventional semiconductor device and a method of manufacturing the same.

【符号の説明】[Explanation of symbols]

１０，１０Ａ〜１０Ｊ，１６０，１７０，１７０Ａ 半
導体装置 １１，１１２，１６１，１７１ 半導体素子 １２，１２Ａ バンプ １２Ｂ 位置決め用バンプ １３，１３Ａ，１３Ｂ，１６３ 樹脂層 １４ 実装基板 １５ 接続電極 １６ 基板 １６ａ 基板切断部 １７ 第２の樹脂層 １８ ストレートバンプ １９，３１ 凸部 ２０，２０Ａ〜２０Ｇ 金型 ２１，２１Ｆ 上型 ２２，２２Ａ，２２Ｆ 下型 ２３，２３Ｃ，２３Ｄ，２３Ｆ 第１の下型半体 ２４，２４Ａ，２４Ｄ，２４Ｅ，２４Ｆ 第２の下型半
体 ２７ 傾斜部 ２８ キャビティ ２９ ダイサー ３０，３０Ａ〜３０Ｃ フィルム ３２，５５ 凹部 ３５，３５Ａ 封止樹脂 ３６ 第２の封止樹脂 ４０ 余剰樹脂除去機構 ４１ 開口部 ４２ ポット部 ４３ 圧力制御ロッド ５０，５０Ａ 補強板 ５１ シート状樹脂 ５２ 液状樹脂 ５４ 枠部 ６０ レーザ照射装置 ７０ 固定・離型機構 ７１ 多孔質部材 ７２ 吸排気装置 ７４ 段差部 ７５ 付着処理膜 ８０ ステージ部材 ８１ ダム部 ９０，１４３，１６３ 外部接続用バンプ ９１ 応力緩和接合材 ９２ ポール電極 ９６ 引出し配線 ９７ 電極パッド ９８ 接続電極 ９９ コア部 １００ 導電膜 １０２ 絶縁膜 １０５ 切断位置溝 １０６ 切断位置樹脂層 １１０ａ，１１０ｂ 応力緩和溝 １１１ａ，１１１ｂ 応力緩和樹脂層 １１３ フィルム部材 １１４ 間隙部 １１５ 放熱板 １２０〜１２２ 位置決め溝 １２３ 位置決め突起 １２５，１４２ 接合材 １２６ アンダーフィルレジン １２７，１２８ 放熱フィン １２９ 基板接合用バンプ １３０〜１３２，１４７，１６２ インターポーザ基板 １３６，１３７ 実装用バンプ １３８ カードエッジコネクタ １４０ 外部接続電極 １４４ 接着剤 １４５ 支持部材 １４８，１６６ 上部電極 １４９，１６７ 下部電極 １５０ 内部配線 １６８，１７８ ワイヤ １６９ スルーホール １７２ 樹脂パッケージ １７３ 金属膜 １７７ 突起電極 １８０ リードフレーム10, 10A to 10J, 160, 170, 170A Semiconductor device 11, 112, 161, 171 Semiconductor element 12, 12A Bump 12B Positioning bump 13, 13A, 13B, 163 Resin layer 14 Mounting substrate 15 Connection electrode 16 Substrate 16a Substrate cutting Part 17 Second resin layer 18 Straight bump 19, 31 Convex part 20, 20A to 20G Die 21, 21F Upper die 22, 22A, 22F Lower die 23, 23C, 23D, 23F First lower die half 24, 24A, 24D, 24E, 24F Second lower mold half body 27 Inclined portion 28 Cavity 29 Dicer 30, 30A to 30C Film 32, 55 Recess 35, 35A Sealing resin 36 Second sealing resin 40 Excess resin removing mechanism 41 Opening 42 Pot portion 43 Pressure control rod 50, 50A Reinforcement plate 51 Sheet Resin 52 Liquid resin 54 Frame 60 Laser irradiation device 70 Fixing / release mechanism 71 Porous member 72 Suction / exhaust device 74 Stepped portion 75 Adhesion treatment film 80 Stage member 81 Dam portion 90, 143, 163 External connection bump 91 Stress relaxation Bonding material 92 Pole electrode 96 Lead wire 97 Electrode pad 98 Connection electrode 99 Core part 100 Conductive film 102 Insulating film 105 Cutting position groove 106 Cutting position resin layer 110a, 110b Stress relaxation groove 111a, 111b Stress relaxation resin layer 113 Film member 114 Gap Part 115 Heat radiating plate 120 to 122 Positioning groove 123 Positioning protrusion 125, 142 Bonding material 126 Underfill resin 127, 128 Radiating fin 129 Board bonding bump 130 to 132, 147, 162 Interposer substrate 136, 137 For mounting Amplifier 138 card edge connector 140 external connection electrodes 144 adhesive 145 supporting members 148,166 upper electrode 149,167 lower electrode 150 inside the wiring 168, 178 wire 169 through hole 172 resin package 173 metal film 177 protruding electrodes 180 lead frame

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川原 登志実 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 森岡 宗知 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 大澤 満洋 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 新間 康弘 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 松木 浩久 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 小野寺 正徳 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 河西 純一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 丸山 茂幸 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 佐久間 正夫 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通オートメーション株式会社内 (72)発明者 鈴木 義美 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通オートメーション株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Toshimi Kawahara 4-1-1, Kamidadanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Limited (72) Inventor Muneichi Morioka 4, Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture 1-1 1-1 Fujitsu Limited (72) Inventor Mitsuhiro Osawa 4-1-1 Kamiodanaka Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Limited (72) Inventor Yasuhiro Niima Kami-Odanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture 4-1-1, Fujitsu Limited (72) Inventor Hirohisa Matsuki 4-1-1, Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Fujitsu Limited (72) Inventor Masanori Onodera, Ueodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture 4-1-1 1-1 Fujitsu Limited (72) Inventor Junichi Kasai 4-1-1 Kamikadanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Shitsu Co., Ltd. (72) Inventor Shigeyuki Maruyama 4-1-1, Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Co., Ltd. (72) Masao Sakuma 4-1-1, Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture No. Fujitsu Automation Co., Ltd. (72) Inventor Yoshimi Suzuki 4-1-1 Kamikadanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Prefecture Fujitsu Automation Co., Ltd.

Claims (43)

【特許請求の範囲】[Claims] 【請求項１】 突起電極が配設された複数の半導体素子
が形成された基板を金型内に装着し、続いて前記突起電
極の配設位置に封止樹脂を供給して前記突起電極及び前
記基板を前記封止樹脂で封止し樹脂層を形成する樹脂封
止工程と、 前記突起電極の少なくとも先端部を前記樹脂層より露出
させる突起電極露出工程と、 前記基板を前記樹脂層と共に切断して個々の半導体素子
に分離する分離工程とを具備することを特徴とする半導
体装置の製造方法。1. A substrate on which a plurality of semiconductor elements provided with protruding electrodes are formed is mounted in a mold, and subsequently, a sealing resin is supplied to a position where the protruding electrodes are provided, so that the protruding electrodes and A resin sealing step of sealing the substrate with the sealing resin to form a resin layer; a protruding electrode exposing step of exposing at least a tip end of the protruding electrode from the resin layer; cutting the substrate together with the resin layer And separating the semiconductor device into individual semiconductor elements. 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記樹脂封止工程で用いられる封止樹脂は、封止処理後
における前記樹脂層の高さが前記突起電極の高さと略等
しい高さとなる量に計量されていることを特徴とする半
導体装置の製造方法。2. The method for manufacturing a semiconductor device according to claim 1, wherein the sealing resin used in the resin sealing step has a height of the resin layer substantially equal to a height of the protruding electrode after a sealing process. A method for manufacturing a semiconductor device, wherein the semiconductor device is weighed to a height. 【請求項３】 請求項１または２記載の半導体装置の製
造方法において、 前記樹脂封止工程で、前記突起電極と前記金型との間に
フィルムを配設し、前記金型が前記フィルムを介して前
記封止樹脂と接触するよう構成したことを特徴とする半
導体装置の製造方法。3. The method for manufacturing a semiconductor device according to claim 1, wherein a film is disposed between the projecting electrode and the mold in the resin sealing step, and the mold molds the film. A method for manufacturing a semiconductor device, wherein the semiconductor device is configured to be in contact with the sealing resin through a gap. 【請求項４】 請求項１乃至３のいずれかに記載の半導
体装置の製造方法において、 前記樹脂封止工程で用いられる金型を、 昇降可能な上型と、 固定された第１の下型半体と、前記第１の下型半体に対
して昇降可能な構成とされた第２の下型半体とよりなる
下型とにより構成すると共に、 前記樹脂封止工程が、 突起電極が配設された複数の半導体素子が形成された基
板を前記第１及び第２の下型半体が協働して形成するキ
ャビティ内に装着すると共に、前記封止樹脂を前記キャ
ビティ内に配設する基板装着工程と、 前記上型を前記第２の下型半体と共に下動させることに
より前記封止樹脂を加熱，溶融，圧縮し、前記突起電極
を封止する樹脂層を形成する樹脂層形成工程と、 先ず上型を上昇させて前記上型を前記樹脂層から離間さ
せ、続いて第２の下型半体を第１の下型半体に対して昇
降させることにより、前記樹脂層が形成された基板を前
記金型から離型させる離型工程とを有することを特徴と
する半導体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 1, wherein the mold used in the resin sealing step is an ascending and descending upper mold and a fixed first lower mold. And a lower mold composed of a second lower mold half configured to be able to move up and down with respect to the first lower mold half. A substrate on which a plurality of semiconductor elements are formed is mounted in a cavity formed by the first and second lower mold halves in cooperation with each other, and the sealing resin is disposed in the cavity. A resin mounting layer for heating, melting and compressing the sealing resin by lowering the upper die together with the second lower die half, thereby forming a resin layer for sealing the protruding electrodes. Forming step: first, the upper mold is raised to separate the upper mold from the resin layer, and A step of lifting and lowering the second lower mold half with respect to the first lower mold half to release the substrate on which the resin layer is formed from the mold. Semiconductor device manufacturing method. 【請求項５】 請求項１乃至４のいずれかに記載の半導
体装置の製造方法において、 前記樹脂封止工程で用いられる金型に余剰樹脂除去機構
を設け、該余剰樹脂除去機構により余剰樹脂を除去する
と共に前記金型内における封止樹脂の圧力を制御するこ
とを特徴とする半導体装置の製造方法。5. The method for manufacturing a semiconductor device according to claim 1, wherein a mold used in the resin sealing step is provided with a surplus resin removing mechanism, and the surplus resin is removed by the surplus resin removing mechanism. A method of manufacturing a semiconductor device, comprising: removing a mold; and controlling a pressure of a sealing resin in the mold. 【請求項６】 請求項１乃至５の何れかに記載の半導体
装置の製造方法において、 前記樹脂封止工程で、封止樹脂としてシート状樹脂を用
いたことを特徴とする半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 1, wherein a sheet-like resin is used as a sealing resin in the resin sealing step. . 【請求項７】 請求項３または６記載の半導体装置の製
造方法において、 前記封止樹脂を前記樹脂封止工程の実施前に予め前記フ
ィルムに配設することを特徴とする半導体装置の製造方
法。7. The method for manufacturing a semiconductor device according to claim 3, wherein the sealing resin is disposed on the film before the resin sealing step is performed. . 【請求項８】 請求項７記載の半導体装置の製造方法に
おいて、 前記封止樹脂を前記フィルムに複数個配設しておき、前
記フィルムを移動させることにより、連続的に前記樹脂
封止工程を実施することを特徴とする半導体装置の製造
方法。8. The method for manufacturing a semiconductor device according to claim 7, wherein a plurality of the sealing resins are provided on the film, and the resin sealing step is continuously performed by moving the film. A method for manufacturing a semiconductor device, which is performed. 【請求項９】 請求項１乃至８記載のいずれかに記載の
半導体装置の製造方法において、 前記樹脂封止工程で前記金型に前記基板を装着する前に
補強板を装着しておくことを特徴とする半導体装置の製
造方法。9. The method for manufacturing a semiconductor device according to claim 1, wherein a reinforcing plate is attached before attaching the substrate to the mold in the resin sealing step. A method for manufacturing a semiconductor device. 【請求項１０】 請求項９記載の半導体装置の製造方法
において、 前記補強板として放熱性の良好な材料を選定したことを
特徴とする半導体装置の製造方法。10. The method of manufacturing a semiconductor device according to claim 9, wherein a material having good heat dissipation properties is selected as said reinforcing plate. 【請求項１１】 請求項１乃至１０のいずれかに記載の
半導体装置の製造方法において、 前記突起電極露出工程で前記樹脂層に覆われた突起電極
の少なくとも先端部を前記樹脂層より露出させる手段と
して、レーザ光照射，エキシマレーザ，エッチング，機
械研磨，及びブラストの内、少なくとも１の手段を用い
ることを特徴とする半導体装置の製造方法。11. The method for manufacturing a semiconductor device according to claim 1, wherein at least a tip portion of the protruding electrode covered with the resin layer in the protruding electrode exposing step is exposed from the resin layer. A method of manufacturing a semiconductor device, wherein at least one of laser light irradiation, excimer laser, etching, mechanical polishing, and blasting is used. 【請求項１２】 請求項３乃至１０のいずれかに記載の
半導体装置の製造方法において、 前記樹脂封止工程で用いられる前記フィルムの材質とし
て弾性変形可能な材質を選定し、前記金型を用いて前記
樹脂層を形成する際に前記突起電極の先端部を前記フィ
ルムにめり込ませると共に、 前記突起電極露出工程で前記フィルムを前記樹脂層から
剥離させることにより、前記突起電極の先端部が前記樹
脂層より露出させることを特徴とする半導体装置の製造
方法。12. The method for manufacturing a semiconductor device according to claim 3, wherein an elastically deformable material is selected as a material of the film used in the resin sealing step, and the mold is used. By forming the tip of the protruding electrode into the film when forming the resin layer, the film is peeled from the resin layer in the protruding electrode exposing step, so that the tip of the protruding electrode is A method for manufacturing a semiconductor device, wherein the semiconductor device is exposed from the resin layer. 【請求項１３】 昇降可能な上型と、 基板の形状に対応しており固定された第１の下型半体
と、前記第１の下型半体を囲繞するよう配設されると共
に前記第１の下型半体に対して昇降可能な第２の下型半
体とよりなる下型とにより構成され、 前記上型と下型とが協働して樹脂充填が行なわれるキャ
ビティを形成する構成としたことを特徴とする半導体装
置製造用金型。13. An upper die that can be raised and lowered, a first lower die half corresponding to the shape of the substrate and fixed, and disposed so as to surround the first lower die half. A lower mold composed of a second lower mold half that can be raised and lowered with respect to the first lower mold half, and the upper mold and the lower mold cooperate to form a cavity in which resin filling is performed. A mold for manufacturing a semiconductor device, characterized in that: 【請求項１４】 請求項１３記載の半導体装置製造用金
型において、 樹脂成形時に余剰樹脂の除去処理を同時に行うと共に前
記封止樹脂の圧力を制御する余剰樹脂除去機構を設けた
ことを特徴とする半導体装置製造用金型。14. A mold for manufacturing a semiconductor device according to claim 13, further comprising a surplus resin removing mechanism for simultaneously performing a surplus resin removing process during resin molding and controlling a pressure of said sealing resin. For manufacturing semiconductor devices. 【請求項１５】 請求項１３または１４記載の半導体装
置製造用金型において、 前記第１の下型半体の前記基板が載置される部位に、前
記基板を前記第１の下型半体に固定・離型させる固定・
離型機構を設けたことを特徴とする半導体装置製造用金
型。15. The mold for manufacturing a semiconductor device according to claim 13, wherein the substrate is placed on a portion of the first lower mold half where the substrate is placed. Fixed to the mold
A mold for manufacturing a semiconductor device, comprising a release mechanism. 【請求項１６】 請求項１５記載の半導体装置製造用金
型において、 前記固定・離型機構を、 前記第１の下型半体の前記基板が載置される部位に配設
された多孔質部材と、 前記多孔質部材に対し気体の吸引処理及び気体の供給処
理を行なう吸排気装置とにより構成したことを特徴とす
る半導体装置製造用金型。16. The mold for manufacturing a semiconductor device according to claim 15, wherein the fixing / releasing mechanism is provided on a portion of the first lower mold half where the substrate is placed. A mold for manufacturing a semiconductor device, comprising: a member; and a suction / exhaust device configured to perform a gas suction process and a gas supply process on the porous member. 【請求項１７】 請求項１３乃至１６のいずれかに記載
の半導体装置製造用金型において、 前記キャビティを形成した状態において、前記第１の下
型半体の上部の面積よりも前記第２の下型半体で囲繞さ
れる面積が広くなる部分を有する構成としたことを特徴
とする半導体装置製造用金型。17. The mold for manufacturing a semiconductor device according to claim 13, wherein said second cavity is larger than an area of an upper part of said first lower mold half when said cavity is formed. A mold for manufacturing a semiconductor device, characterized in that the mold has a portion surrounded by a lower mold half and having a large area. 【請求項１８】 少なくとも表面上に突起電極が直接形
成されてなる半導体素子と、 前記半導体素子の表面上に形成されており、前記突起電
極の先端部を残し前記突起電極を封止する樹脂層とを具
備することを特徴とする半導体装置。18. A semiconductor element having a protruding electrode directly formed on at least a surface thereof, and a resin layer formed on a surface of the semiconductor element and sealing the protruding electrode except for a tip end of the protruding electrode. And a semiconductor device comprising: 【請求項１９】 請求項１８記載の半導体装置におい
て、 前記半導体素子の前記突起電極が形成される表面に対し
反対側となる背面に、放熱部材を配設したことを特徴と
する半導体装置。19. The semiconductor device according to claim 18, wherein a heat radiating member is provided on a back surface of the semiconductor element opposite to a surface on which the bump electrode is formed. 【請求項２０】 請求項１乃至１２のいずれかに記載の
半導体装置の製造方法において、 前記樹脂封止工程で用いられる封止樹脂として、異なる
特性を有する複数の封止樹脂を用いることを特徴とする
半導体装置の製造方法。20. The method for manufacturing a semiconductor device according to claim 1, wherein a plurality of sealing resins having different characteristics are used as the sealing resin used in the resin sealing step. Manufacturing method of a semiconductor device. 【請求項２１】 請求項９または１０記載の半導体装置
の製造方法において、 前記樹脂封止工程において、予め前記封止樹脂を前記補
強板に配設しておくことを特徴とする半導体装置の製造
方法。21. The method of manufacturing a semiconductor device according to claim 9, wherein in the resin sealing step, the sealing resin is disposed on the reinforcing plate in advance. Method. 【請求項２２】 請求項２１記載の半導体装置の製造方
法において、 前記補強板に金型に装着した状態において基板に向け延
出する枠部を形成することにより凹部を形成し、 前記樹脂封止工程の実施時において、前記補強板に形成
された凹部を樹脂封止用のキャビティとして用いて前記
基板に樹脂層を形成することを特徴とする半導体装置の
製造方法。22. The method for manufacturing a semiconductor device according to claim 21, wherein a concave portion is formed by forming a frame portion extending toward a substrate when the reinforcing plate is mounted on a mold, and the resin sealing is performed. A method of manufacturing a semiconductor device, comprising: forming a resin layer on the substrate using a concave portion formed in the reinforcing plate as a cavity for resin sealing when performing the step. 【請求項２３】 請求項１乃至１２のいずれかに記載の
半導体装置の製造方法において、 前記樹脂封止工程で前記突起電極が配設された前記基板
の表面に第１の樹脂層を形成した後、または同時に、前
記基板の背面を覆うように第２の樹脂層を形成すること
を特徴とする半導体装置の製造方法。23. The method for manufacturing a semiconductor device according to claim 1, wherein a first resin layer is formed on a surface of the substrate on which the protruding electrodes are provided in the resin sealing step. A method of manufacturing a semiconductor device, wherein a second resin layer is formed so as to cover a back surface of the substrate later or simultaneously. 【請求項２４】 請求項３乃至１０のいずれかに記載の
半導体装置の製造方法において、 前記樹脂封止工程で、前記フィルムとして前記突起電極
と対向する位置に凸部が形成されたものを用い、前記凸
部を前記突起電極に押圧した状態で前記樹脂層を形成す
ることを特徴とする半導体装置の製造方法。24. The method for manufacturing a semiconductor device according to claim 3, wherein a film having a convex portion formed at a position facing the bump electrode is used in the resin sealing step. Forming the resin layer in a state where the convex portion is pressed against the projecting electrode. 【請求項２５】 請求項１乃至１２のいずれか、または
請求項２０乃至２４のいずれかに記載の半導体装置の製
造方法において、 前記突起電極露出工程で前記突起電極の少なくとも先端
部を前記樹脂層より露出させた後に、 前記突起電極の先端部に外部接続用突起電極を形成する
外部接続用突起電極形成工程を実施することを特徴とす
る半導体装置の製造方法。25. The method of manufacturing a semiconductor device according to claim 1, wherein at least the tip of the bump electrode is formed of the resin layer in the bump electrode exposing step. A method of manufacturing a semiconductor device, comprising, after further exposing, performing an external connection projection electrode forming step of forming an external connection projection electrode at a tip end of the projection electrode. 【請求項２６】 請求項２５記載の半導体装置の製造方
法において、 前記外部接続用突起電極形成工程で、前記突起電極と前
記外部接続用突起電極を応力緩和機能を有する接合材を
用いて接合させることを特徴とする半導体装置の製造方
法。26. The method of manufacturing a semiconductor device according to claim 25, wherein in the step of forming the external connection projection electrode, the projection electrode and the external connection projection electrode are joined using a joining material having a stress relaxation function. A method for manufacturing a semiconductor device, comprising: 【請求項２７】 請求項１乃至１２のいずれか、または
請求項２０乃至２６のいずれかに記載の半導体装置の製
造方法において、 前記樹脂封止工程を実施する前に、予め前記基板の前記
分離工程で切断される位置に切断位置溝を形成してお
き、 前記分離工程において、前記封止樹脂が充填された前記
切断位置溝の形成位置で前記基板を切断することを特徴
とする半導体装置の製造方法。27. The method for manufacturing a semiconductor device according to claim 1, wherein the separation of the substrate is performed before performing the resin sealing step. Forming a cutting position groove at a position to be cut in the step, and cutting the substrate at the forming position of the cutting position groove filled with the sealing resin in the separating step. Production method. 【請求項２８】 請求項１乃至１２のいずれか、または
請求項２０乃至２６のいずれかに記載の半導体装置の製
造方法において、 前記樹脂封止工程を実施する前に、予め前記基板の前記
分離工程で切断される位置を挟んで少なくとも一対の応
力緩和溝を形成しておき、 前記分離工程において、前記一対の応力緩和溝の間位置
で前記基板を切断することを特徴とする半導体装置の製
造方法。28. The method of manufacturing a semiconductor device according to claim 1, wherein the separation of the substrate is performed before performing the resin sealing step. Manufacturing a semiconductor device, wherein at least a pair of stress relaxation grooves are formed so as to sandwich a position to be cut in the step, and the substrate is cut at a position between the pair of stress relaxation grooves in the separation step. Method. 【請求項２９】 突起電極を有する複数の半導体素子が
形成された基板を切断することにより個々の半導体素子
に分離する第１の分離工程と、 分離された前記半導体素子をベース材に整列させて搭載
した後、前記搭載された半導体素子を前記封止樹脂で封
止し樹脂層を形成する樹脂封止工程と、 前記突起電極の少なくとも先端部を前記樹脂層より露出
させる突起電極露出工程と、 隣接する前記半導体素子の間位置で前記ベース材と共に
前記樹脂層を切断することにより、前記樹脂層が形成さ
れた半導体素子を個々分離する第２の分離工程とを具備
することを特徴とする半導体装置の製造方法。29. A first separation step of cutting a substrate on which a plurality of semiconductor elements having projecting electrodes are formed to separate the semiconductor elements into individual semiconductor elements, and aligning the separated semiconductor elements with a base material. After mounting, a resin sealing step of sealing the mounted semiconductor element with the sealing resin to form a resin layer, and a protruding electrode exposing step of exposing at least a tip portion of the protruding electrode from the resin layer, A second separation step of cutting the resin layer together with the base material at a position between the adjacent semiconductor elements to separate the semiconductor element on which the resin layer is formed individually. Device manufacturing method. 【請求項３０】 外部と接続される外部接続電極が表面
に形成された複数の半導体素子が形成された基板を金型
内に装着し、続いて前記表面に封止樹脂を供給して前記
外部接続電極及び前記基板を前記封止樹脂で封止し樹脂
層を形成する樹脂封止工程と、 前記外部接続電極が形成された位置で前記基板を前記樹
脂層と共に切断して個々の半導体素子に分離する分離工
程とを具備することを特徴とする半導体装置の製造方
法。30. A substrate on which a plurality of semiconductor elements each having an external connection electrode connected to the outside are formed on a surface thereof is mounted in a mold, and subsequently, a sealing resin is supplied to the surface to form the external device. A resin sealing step of sealing the connection electrode and the substrate with the sealing resin to form a resin layer, and cutting the substrate together with the resin layer at a position where the external connection electrode is formed into individual semiconductor elements A method for manufacturing a semiconductor device, comprising: a separating step of separating. 【請求項３１】 請求項３０記載の半導体装置の製造方
法において、 前記分離工程実施前では、前記外部接続電極が前記基板
に形成された隣接する半導体素子間で共有化されている
ことを特徴とする半導体装置の製造方法。31. The method of manufacturing a semiconductor device according to claim 30, wherein the external connection electrode is shared between adjacent semiconductor elements formed on the substrate before the separation step is performed. Semiconductor device manufacturing method. 【請求項３２】 請求項１乃至１２のいずれか、または
請求項２０乃至３１のいずれかに記載の半導体装置の製
造方法において、 少なくとも前記樹脂封止工程の実施後で、かつ前記分離
工程を実施する前に、前記樹脂層または前記基板の背面
に位置決め溝を形成することを特徴とする半導体装置の
製造方法。32. The method for manufacturing a semiconductor device according to claim 1, wherein at least after the resin sealing step and the separating step are performed. Forming a positioning groove on the resin layer or on the back surface of the substrate before performing the method. 【請求項３３】 請求項３２記載の半導体装置の製造方
法において、 前記位置決め溝は、前記樹脂層または前記基板の背面に
ハーフスクライブを行なうことにより形成されることを
特徴とする半導体装置の製造方法。33. The method of manufacturing a semiconductor device according to claim 32, wherein the positioning groove is formed by performing a half scribe on the back surface of the resin layer or the substrate. . 【請求項３４】 請求項３乃至１２のいずれか、または
請求項２０乃至２９のいずれかに記載の半導体装置の製
造方法において、 前記樹脂封止工程で、前記フィルムとして前記突起電極
と干渉しない位置に凸部または凹部が形成されたものを
用い、 前記樹脂封止工程の終了後に、前記凸部または凹部によ
り前記樹脂層上に形成される凹凸を位置決め部として用
いることを特徴とする半導体装置の製造方法。34. The method for manufacturing a semiconductor device according to claim 3, wherein the film is not interfered with the projecting electrode in the resin sealing step. A convex or concave portion is formed on the resin layer, and after the resin sealing step is completed, the concave and convex portions formed on the resin layer by the convex portion or concave portion are used as positioning portions. Production method. 【請求項３５】 請求項１乃至１２のいずれか、または
請求項２０乃至２９のいずれかに記載の半導体装置の製
造方法において、 前記樹脂封止工程の終了後、位置決めの基準として用い
る位置決め用突起電極の形成位置における封止樹脂を加
工し、前記位置決め用突起電極と他の突起電極とを識別
しうるようにすることを特徴とする半導体装置の製造方
法。35. The method of manufacturing a semiconductor device according to claim 1, wherein the positioning projection is used as a positioning reference after the resin sealing step. A method of manufacturing a semiconductor device, comprising: processing a sealing resin at a position where an electrode is formed so that the positioning projection electrode can be distinguished from another projection electrode. 【請求項３６】 外部端子と電気的に接続される外部接
続電極が表面に形成された半導体素子と、 前記外部接続電極を覆うように前記半導体素子の表面に
形成された樹脂層とを具備し、 前記半導体素子と前記樹脂層との界面において、前記外
部接続電極が側方に向け露出した構成としたことを特徴
とする半導体装置。36. A semiconductor device having a surface on which an external connection electrode electrically connected to an external terminal is formed, and a resin layer formed on the surface of the semiconductor element so as to cover the external connection electrode. A semiconductor device, wherein the external connection electrode is exposed laterally at an interface between the semiconductor element and the resin layer. 【請求項３７】 請求項３６記載の半導体装置の実装方
法であって、 前記半導体装置を実装基板に対し立設状態で実装するこ
とを特徴とする半導体装置の実装方法。37. The method of mounting a semiconductor device according to claim 36, wherein the semiconductor device is mounted in an upright state on a mounting substrate. 【請求項３８】 請求項３７記載の半導体装置の実装方
法であって、 前記半導体装置を複数個並列状態に実装すると共に、隣
接する前記半導体装置同志を接着剤により接合すること
を特徴とする半導体装置の実装方法。38. The method of mounting a semiconductor device according to claim 37, wherein a plurality of the semiconductor devices are mounted in a parallel state, and the adjacent semiconductor devices are joined with an adhesive. How to mount the device. 【請求項３９】 請求項３７記載の半導体装置の実装方
法であって、 前記半導体装置を複数個並列状態に実装すると共に、前
記複数の半導体装置を支持部材を用いて立設状態に支持
することを特徴とする半導体装置の実装方法。39. The method of mounting a semiconductor device according to claim 37, wherein the plurality of semiconductor devices are mounted in a parallel state, and the plurality of semiconductor devices are supported in an upright state using a support member. A method for mounting a semiconductor device, comprising: 【請求項４０】 請求項１８または請求項１９または請
求項３６のいずれかに記載の半導体装置の実装方法であ
って、 前記半導体装置をインターポーザ基板を介して実装基板
に実装することを特徴とする半導体装置の実装方法。40. The method of mounting a semiconductor device according to claim 18, wherein the semiconductor device is mounted on a mounting substrate via an interposer substrate. A method for mounting a semiconductor device. 【請求項４１】 請求項１８または１７記載の半導体装
置において、 前記樹脂層を異なる複数の樹脂により構成したことを特
徴とする半導体装置。41. The semiconductor device according to claim 18, wherein said resin layer is made of a plurality of different resins. 【請求項４２】 少なくとも表面上に突起電極が直接形
成されてなる半導体素子と、 前記半導体素子の表面上に形成されており、前記突起電
極の先端部を残し前記突起電極を封止する第１の樹脂層
と、 少なくとも前記半導体素子の背面を覆うように配設され
た第２の樹脂層とを具備することを特徴とする半導体装
置。42. A semiconductor element having a protruding electrode directly formed on at least a surface thereof, and a first element formed on a surface of the semiconductor element and sealing the protruding electrode except for a tip of the protruding electrode. And a second resin layer disposed so as to cover at least the back surface of the semiconductor element. 【請求項４３】 少なくとも表面上に突起電極が直接形
成されてなる半導体素子と、 前記半導体素子の表面上に形成されており、前記突起電
極の先端部を残し前記突起電極を封止する樹脂層と、 前記樹脂層から露出した前記突起電極の先端部に形成さ
れた外部接続用突起電極とを具備することを特徴とする
半導体装置。43. A semiconductor element having a protruding electrode formed directly on at least a surface thereof, and a resin layer formed on the surface of the semiconductor element and sealing the protruding electrode except for a tip of the protruding electrode. And a projection electrode for external connection formed at the tip of the projection electrode exposed from the resin layer.
JP09010683A 1996-07-12 1997-01-23 Semiconductor device manufacturing method, semiconductor device manufacturing mold, and semiconductor device Expired - Lifetime JP3137322B2 (en)

Priority Applications (21)

Application Number Priority Date Filing Date Title
JP09010683A JP3137322B2 (en) 1996-07-12 1997-01-23 Semiconductor device manufacturing method, semiconductor device manufacturing mold, and semiconductor device
KR10-2003-7015884A KR100469516B1 (en) 1996-07-12 1997-07-10 Method for manufacturing semiconductor device and semiconductor device
US09/029,608 US20010003049A1 (en) 1996-07-12 1997-07-10 Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device
EP01126200A EP1189271A3 (en) 1996-07-12 1997-07-10 Wiring boards and mounting of semiconductor devices thereon
KR1020017010285A KR100357278B1 (en) 1996-07-12 1997-07-10 Semiconductor device
KR10-2003-7008937A KR100484962B1 (en) 1996-07-12 1997-07-10 Method for manufacturing semiconductor device and semiconductor device
PCT/JP1997/002405 WO1998002919A1 (en) 1996-07-12 1997-07-10 Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device
CN02126232A CN1420538A (en) 1996-07-12 1997-07-10 Method for mfg. semiconductor device, semiconductor device and assembling method trereof
CN2005101189007A CN1783470B (en) 1996-07-12 1997-07-10 Semiconductor device
EP02016816A EP1271640A3 (en) 1996-07-12 1997-07-10 Mold for manufacturing semiconductor device
CN97191078A CN1110846C (en) 1996-07-12 1997-07-10 Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device
EP97930760A EP0853337B1 (en) 1996-07-12 1997-07-10 Method for manufacturing semiconductor device
CNB021262330A CN100428449C (en) 1996-07-12 1997-07-10 Semiconductor device and method for mfg. same
KR10-2001-7010597A KR100373554B1 (en) 1996-07-12 1997-07-10 Method for manufacturing semiconductor divice, semiconductor device and mounting structure thereof
KR10-2002-7008494A KR100418743B1 (en) 1996-07-12 1997-07-10 Method for manufacturing semiconductor device and semiconductor device
KR1019980701863A KR19990063586A (en) 1996-07-12 1997-07-10 Method for manufacturing semiconductor device, mold for manufacturing semiconductor device, semiconductor device and mounting method thereof
EP01126199A EP1189270A3 (en) 1996-07-12 1997-07-10 Semiconductor device
DE69730940T DE69730940T2 (en) 1996-07-12 1997-07-10 METHOD FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT
TW086109806A TW360961B (en) 1996-07-12 1997-07-11 Method of producing semiconductor device, die for producing semiconductor device, semiconductor device and method of mounting the same
US09/635,124 US6881611B1 (en) 1996-07-12 2000-08-08 Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US09/766,656 US20020030258A1 (en) 1996-07-12 2001-01-23 Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-183844 1996-07-12
JP18384496 1996-07-12
JP09010683A JP3137322B2 (en) 1996-07-12 1997-01-23 Semiconductor device manufacturing method, semiconductor device manufacturing mold, and semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000078965A Division JP3397743B2 (en) 1996-07-12 2000-03-21 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH1079362A true JPH1079362A (en) 1998-03-24
JP3137322B2 JP3137322B2 (en) 2001-02-19

Family

ID=26346002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09010683A Expired - Lifetime JP3137322B2 (en) 1996-07-12 1997-01-23 Semiconductor device manufacturing method, semiconductor device manufacturing mold, and semiconductor device

Country Status (1)

Country Link
JP (1) JP3137322B2 (en)

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297750A (en) * 1998-04-08 1999-10-29 Matsushita Electron Corp Semiconductor device, manufacture thereof, and mounting of the semiconductor device
US6063646A (en) * 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package
JP2000243729A (en) * 1999-02-24 2000-09-08 Texas Instr Japan Ltd Manufacture of semiconductor device
JP2000332165A (en) * 1999-05-17 2000-11-30 Toray Ind Inc Resin composition for sealing semiconductor and semiconductor device employing it
US6198169B1 (en) 1998-12-17 2001-03-06 Shinko Electric Industries Co., Ltd. Semiconductor device and process for producing same
WO2001026146A1 (en) * 1999-10-01 2001-04-12 Hitachi, Ltd. Semiconductor device and method of manufacture thereof
US6344696B2 (en) 1997-10-03 2002-02-05 Nec Corporation Chip size package semiconductor device and method of forming the same
US6441500B1 (en) 1999-09-13 2002-08-27 Sharp Kabushiki Kaisha Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
US6444500B1 (en) 1999-12-24 2002-09-03 Fujitsu Limited Split-mold and method for manufacturing semiconductor device by using the same
US6478562B1 (en) 1999-09-14 2002-11-12 Apic Yamada Corp. Resin molding machine
JP2003007929A (en) * 2001-06-27 2003-01-10 Nichia Chem Ind Ltd Semiconductor chip and manufacturing method therefor
JP2003060120A (en) * 2001-08-21 2003-02-28 Oki Electric Ind Co Ltd Semiconductor device and method for manufacturing the same
JP2003100787A (en) * 2001-09-27 2003-04-04 Sumitomo Bakelite Co Ltd Semiconductor device manufacturing method and semiconductor device
US6613694B2 (en) 1999-04-09 2003-09-02 Oki Electric Industry Co., Ltd. Semiconductor device, manufacturing method for semiconductor device and mounting method for the same
US6682958B2 (en) 2001-03-27 2004-01-27 Oki Electric Industry Co., Ltd. Method for manufacturing semiconductor device by using sealing apparatus
US6708399B2 (en) 1999-03-25 2004-03-23 Micron Technology, Inc. Method for fabricating a test interconnect for bumped semiconductor components
JP2004512684A (en) * 2000-10-17 2004-04-22 スリーエム　イノベイティブ　プロパティズ　カンパニー Solvent burnishing of pre-underfilled solder bump wafers for flip chip bonding
US6753482B1 (en) 2002-05-06 2004-06-22 Micron Technology, Inc. Semiconductor component with adjustment circuitry
US6770543B2 (en) * 1999-03-11 2004-08-03 Oki Electric Industry Co., Ltd. Semiconductor apparatus and semiconductor apparatus manufacturing method
US6784557B2 (en) 2001-12-20 2004-08-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a diffusion layer formed between electrode portions
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US6882050B2 (en) 2002-11-01 2005-04-19 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing same
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP2005191436A (en) * 2003-12-26 2005-07-14 Renesas Technology Corp Semiconductor device and manufacturing method for the same
US6919232B2 (en) 2001-11-16 2005-07-19 Infineon Technologies Ag Process for producing a semiconductor chip
US6933179B1 (en) 2000-01-19 2005-08-23 Oki Electric Industry Co., Ltd. Method of packaging semiconductor device
US6975036B2 (en) 2002-04-01 2005-12-13 Nec Electronics Corporation Flip-chip semiconductor device utilizing an elongated tip bump
JP2005538572A (en) * 2002-09-11 2005-12-15 フリースケール セミコンダクター インコーポレイテッド Cutting method for wafer coating and die separation
US7132731B2 (en) 2002-08-29 2006-11-07 Micron Technology, Inc. Semiconductor component and assembly having female conductive members
US7132756B2 (en) 2002-10-30 2006-11-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
US7157311B2 (en) 2002-11-26 2007-01-02 Fujitsu Limited Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices
US7164195B2 (en) 2001-04-27 2007-01-16 Oki Electric Industry Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US7186575B2 (en) 2004-02-26 2007-03-06 Shinko Electric Industries Co., Ltd Manufacturing method of semiconductor device
JP2008022020A (en) * 2007-08-30 2008-01-31 Oki Electric Ind Co Ltd Semiconductor device fabrication method
US7329598B2 (en) 2004-09-09 2008-02-12 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor device
US7335994B2 (en) 2003-01-27 2008-02-26 Micron Technology, Inc. Semiconductor component having multiple stacked dice
JP2008135795A (en) * 1999-03-19 2008-06-12 Denso Corp Semiconductor device, and method for producing the same
EP2023386A2 (en) 1999-04-16 2009-02-11 Fujitsu Microelectronics Limited Probe card for testing semiconductor device, and semiconductor device test method
JP2009181970A (en) * 2008-01-29 2009-08-13 Towa Corp Semiconductor chip compression molding method and metallic mold
WO2009150919A1 (en) * 2008-06-10 2009-12-17 新東工業株式会社 Apparatus for forming semiconductor wafer protection film
JP2010517303A (en) * 2007-01-25 2010-05-20 アナログ デバイシス， インコーポレイテッド Wafer level CSP package concept
US7812261B2 (en) 2004-01-16 2010-10-12 Ibiden Co., Ltd. Multilayer printed wiring board and test body for printed wiring board
JP2010251365A (en) * 2009-04-10 2010-11-04 Denso Corp Semiconductor device and method of manufacturing the same
JP2011040480A (en) * 2009-08-07 2011-02-24 Oki Semiconductor Co Ltd Semiconductor device, and method for manufacturing the same
US7935573B2 (en) 2005-01-31 2011-05-03 Fujitsu Limited Electronic device and method for fabricating the same
US8063488B2 (en) 2008-03-31 2011-11-22 Oki Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013012573A (en) * 2011-06-29 2013-01-17 Towa Corp Method and apparatus for resin-seal-molding electronic component
WO2013132693A1 (en) * 2012-03-07 2013-09-12 Ｔｏｗａ株式会社 Method for manufacturing resin-sealed electronic component and device for manufacturing resin-sealed electronic component
JP2014528166A (en) * 2011-09-09 2014-10-23 クアルコム，インコーポレイテッド Soldering relaxation method and semiconductor device using the same
JP2016503241A (en) * 2013-01-11 2016-02-01 マイクロン テクノロジー， インク． Semiconductor device assembly with through package interconnect and related systems, devices, and methods
US9653336B2 (en) 2015-03-18 2017-05-16 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP2017108085A (en) * 2015-12-11 2017-06-15 リンテック株式会社 Sheet sticking device and sticking method
WO2020110619A1 (en) * 2018-11-27 2020-06-04 リンテック株式会社 Semiconductor device manufacturing method
CN112912224A (en) * 2018-10-22 2021-06-04 贝斯荷兰有限公司 Mold half and molding method for transfer molding of electronic components encapsulated for mounting on a carrier comprising dual support surfaces and method of use thereof

Cited By (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344696B2 (en) 1997-10-03 2002-02-05 Nec Corporation Chip size package semiconductor device and method of forming the same
US6555416B2 (en) 1997-10-03 2003-04-29 Nec Corporation Chip size package semiconductor device and method of forming the same
JPH11297750A (en) * 1998-04-08 1999-10-29 Matsushita Electron Corp Semiconductor device, manufacture thereof, and mounting of the semiconductor device
USRE38961E1 (en) * 1998-10-06 2006-01-31 Casio Computer Co., Ltd. Method for production of semiconductor package
KR100620088B1 (en) * 1998-10-06 2006-09-06 가시오게산키 가부시키가이샤 Method for production of semiconductor package
EP1724830A2 (en) * 1998-10-06 2006-11-22 Sanyu Rec Co., Ltd. Method for production of semiconductor package
EP1724830A3 (en) * 1998-10-06 2007-05-09 Sanyu Rec Co., Ltd. Method for production of semiconductor package
US6063646A (en) * 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package
US6198169B1 (en) 1998-12-17 2001-03-06 Shinko Electric Industries Co., Ltd. Semiconductor device and process for producing same
US6380061B1 (en) 1998-12-17 2002-04-30 Shinko Electric Industries Co., Ltd. Process for fabricating bump electrode
JP2000243729A (en) * 1999-02-24 2000-09-08 Texas Instr Japan Ltd Manufacture of semiconductor device
US6770543B2 (en) * 1999-03-11 2004-08-03 Oki Electric Industry Co., Ltd. Semiconductor apparatus and semiconductor apparatus manufacturing method
JP4636096B2 (en) * 1999-03-19 2011-02-23 株式会社デンソー Semiconductor device and manufacturing method thereof
JP2008135795A (en) * 1999-03-19 2008-06-12 Denso Corp Semiconductor device, and method for producing the same
US6708399B2 (en) 1999-03-25 2004-03-23 Micron Technology, Inc. Method for fabricating a test interconnect for bumped semiconductor components
US7314779B2 (en) 1999-04-09 2008-01-01 Oki Electric Industry Co., Ltd. Semiconductor device, manufacturing method for semiconductor device and mounting method for the same
US6613694B2 (en) 1999-04-09 2003-09-02 Oki Electric Industry Co., Ltd. Semiconductor device, manufacturing method for semiconductor device and mounting method for the same
US6680535B2 (en) 1999-04-09 2004-01-20 Oki Electric Industry Co., Ltd. Semiconductor device, manufacturing method for semiconductor device and mounting method for the same
EP1043772A3 (en) * 1999-04-09 2005-10-12 Oki Electric Industry Company, Limited Method for packaging and mounting semiconductor device and device obtained thereby
EP2023386A2 (en) 1999-04-16 2009-02-11 Fujitsu Microelectronics Limited Probe card for testing semiconductor device, and semiconductor device test method
JP2000332165A (en) * 1999-05-17 2000-11-30 Toray Ind Inc Resin composition for sealing semiconductor and semiconductor device employing it
DE10045043B4 (en) * 1999-09-13 2008-01-10 Sharp K.K. Semiconductor component and method for its production
US6441500B1 (en) 1999-09-13 2002-08-27 Sharp Kabushiki Kaisha Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
US6478562B1 (en) 1999-09-14 2002-11-12 Apic Yamada Corp. Resin molding machine
WO2001026146A1 (en) * 1999-10-01 2001-04-12 Hitachi, Ltd. Semiconductor device and method of manufacture thereof
US6563207B2 (en) 1999-12-24 2003-05-13 Fujitsu Limited Split-mold and method for manufacturing semiconductor device by using the same
US6444500B1 (en) 1999-12-24 2002-09-03 Fujitsu Limited Split-mold and method for manufacturing semiconductor device by using the same
US6933179B1 (en) 2000-01-19 2005-08-23 Oki Electric Industry Co., Ltd. Method of packaging semiconductor device
JP2004512684A (en) * 2000-10-17 2004-04-22 スリーエム　イノベイティブ　プロパティズ　カンパニー Solvent burnishing of pre-underfilled solder bump wafers for flip chip bonding
US7800221B2 (en) 2001-03-27 2010-09-21 Oki Semiconductor Co., Ltd. Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer
US6682958B2 (en) 2001-03-27 2004-01-27 Oki Electric Industry Co., Ltd. Method for manufacturing semiconductor device by using sealing apparatus
US7309919B2 (en) 2001-03-27 2007-12-18 Oki Electric Industry Co., Ltd. Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer
US8044507B2 (en) 2001-03-27 2011-10-25 Oki Semiconductor Co., Ltd. Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer
US7164195B2 (en) 2001-04-27 2007-01-16 Oki Electric Industry Co., Ltd. Semiconductor device and semiconductor device manufacturing method
JP2003007929A (en) * 2001-06-27 2003-01-10 Nichia Chem Ind Ltd Semiconductor chip and manufacturing method therefor
JP4529319B2 (en) * 2001-06-27 2010-08-25 日亜化学工業株式会社 Semiconductor chip and manufacturing method thereof
JP2003060120A (en) * 2001-08-21 2003-02-28 Oki Electric Ind Co Ltd Semiconductor device and method for manufacturing the same
JP2003100787A (en) * 2001-09-27 2003-04-04 Sumitomo Bakelite Co Ltd Semiconductor device manufacturing method and semiconductor device
US6919232B2 (en) 2001-11-16 2005-07-19 Infineon Technologies Ag Process for producing a semiconductor chip
KR100557286B1 (en) * 2001-11-16 2006-03-10 인피니온 테크놀로지스 아게 A semiconductor chip and process for producing a semiconductor chip
US6954001B2 (en) 2001-12-20 2005-10-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a diffusion layer
US6784557B2 (en) 2001-12-20 2004-08-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a diffusion layer formed between electrode portions
US7157353B2 (en) 2002-03-06 2007-01-02 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US7776647B2 (en) 2002-03-06 2010-08-17 Micron Technology, Inc. Semiconductor components and methods of fabrication with circuit side contacts, conductive vias and backside conductors
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6964915B2 (en) 2002-03-06 2005-11-15 Micron Technology, Inc. Method of fabricating encapsulated semiconductor components by etching
US7029949B2 (en) 2002-03-06 2006-04-18 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components having conductive vias
US7432604B2 (en) * 2002-03-06 2008-10-07 Micron Technology, Inc. Semiconductor component and system having thinned, encapsulated dice
US7579211B2 (en) 2002-04-01 2009-08-25 Nec Electronics Corporation Flip-chip semiconductor device utilizing an elongated tip bump
US6975036B2 (en) 2002-04-01 2005-12-13 Nec Electronics Corporation Flip-chip semiconductor device utilizing an elongated tip bump
US6753482B1 (en) 2002-05-06 2004-06-22 Micron Technology, Inc. Semiconductor component with adjustment circuitry
US7132731B2 (en) 2002-08-29 2006-11-07 Micron Technology, Inc. Semiconductor component and assembly having female conductive members
US7473582B2 (en) 2002-08-29 2009-01-06 Micron Technology, Inc. Method for fabricating semiconductor component with thinned substrate having pin contacts
JP2005538572A (en) * 2002-09-11 2005-12-15 フリースケール セミコンダクター インコーポレイテッド Cutting method for wafer coating and die separation
US7132756B2 (en) 2002-10-30 2006-11-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
US7390692B2 (en) 2002-10-30 2008-06-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
US6882050B2 (en) 2002-11-01 2005-04-19 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing same
US7157311B2 (en) 2002-11-26 2007-01-02 Fujitsu Limited Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices
US7432600B2 (en) 2003-01-27 2008-10-07 Micron Technology, Inc. System having semiconductor component with multiple stacked dice
US7335994B2 (en) 2003-01-27 2008-02-26 Micron Technology, Inc. Semiconductor component having multiple stacked dice
US7388294B2 (en) 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
US7459393B2 (en) 2003-03-31 2008-12-02 Micron Technology, Inc. Method for fabricating semiconductor components with thinned substrate, circuit side contacts, conductive vias and backside contacts
US7498675B2 (en) 2003-03-31 2009-03-03 Micron Technology, Inc. Semiconductor component having plate, stacked dice and conductive vias
US6998717B2 (en) 2003-03-31 2006-02-14 Micron Technology, Inc. Multi-dice chip scale semiconductor components
US7224051B2 (en) 2003-03-31 2007-05-29 Micron Technology, Inc. Semiconductor component having plate and stacked dice
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US7060526B2 (en) 2003-03-31 2006-06-13 Micron Technology, Inc. Wafer level methods for fabricating multi-dice chip scale semiconductor components
JP2005191436A (en) * 2003-12-26 2005-07-14 Renesas Technology Corp Semiconductor device and manufacturing method for the same
JP4537702B2 (en) * 2003-12-26 2010-09-08 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof
US7812261B2 (en) 2004-01-16 2010-10-12 Ibiden Co., Ltd. Multilayer printed wiring board and test body for printed wiring board
US7186575B2 (en) 2004-02-26 2007-03-06 Shinko Electric Industries Co., Ltd Manufacturing method of semiconductor device
US7329598B2 (en) 2004-09-09 2008-02-12 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor device
US7935573B2 (en) 2005-01-31 2011-05-03 Fujitsu Limited Electronic device and method for fabricating the same
JP2010517303A (en) * 2007-01-25 2010-05-20 アナログ デバイシス， インコーポレイテッド Wafer level CSP package concept
JP2008022020A (en) * 2007-08-30 2008-01-31 Oki Electric Ind Co Ltd Semiconductor device fabrication method
JP2009181970A (en) * 2008-01-29 2009-08-13 Towa Corp Semiconductor chip compression molding method and metallic mold
US8063488B2 (en) 2008-03-31 2011-11-22 Oki Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof
JP4582467B2 (en) * 2008-06-10 2010-11-17 新東工業株式会社 Apparatus for forming a protective film on a semiconductor wafer
JP2010021509A (en) * 2008-06-10 2010-01-28 Sintokogio Ltd Apparatus for forming semiconductor wafer protection film
WO2009150919A1 (en) * 2008-06-10 2009-12-17 新東工業株式会社 Apparatus for forming semiconductor wafer protection film
JP2010251365A (en) * 2009-04-10 2010-11-04 Denso Corp Semiconductor device and method of manufacturing the same
US8536694B2 (en) 2009-08-07 2013-09-17 Lapis Semiconductor Co., Ltd. Semiconductor device
JP2011040480A (en) * 2009-08-07 2011-02-24 Oki Semiconductor Co Ltd Semiconductor device, and method for manufacturing the same
JP2013012573A (en) * 2011-06-29 2013-01-17 Towa Corp Method and apparatus for resin-seal-molding electronic component
JP2014528166A (en) * 2011-09-09 2014-10-23 クアルコム，インコーポレイテッド Soldering relaxation method and semiconductor device using the same
JP2013187340A (en) * 2012-03-07 2013-09-19 Towa Corp Manufacturing method of resin sealing electronic component and manufacturing apparatus of resin sealing electronic component
WO2013132693A1 (en) * 2012-03-07 2013-09-12 Ｔｏｗａ株式会社 Method for manufacturing resin-sealed electronic component and device for manufacturing resin-sealed electronic component
JP2016503241A (en) * 2013-01-11 2016-02-01 マイクロン テクノロジー， インク． Semiconductor device assembly with through package interconnect and related systems, devices, and methods
US9653336B2 (en) 2015-03-18 2017-05-16 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP2017108085A (en) * 2015-12-11 2017-06-15 リンテック株式会社 Sheet sticking device and sticking method
CN112912224A (en) * 2018-10-22 2021-06-04 贝斯荷兰有限公司 Mold half and molding method for transfer molding of electronic components encapsulated for mounting on a carrier comprising dual support surfaces and method of use thereof
CN112912224B (en) * 2018-10-22 2024-02-23 贝斯荷兰有限公司 Mold half and molding method for transfer molding electronic components mounted on a carrier comprising dual support surfaces and method of use thereof
WO2020110619A1 (en) * 2018-11-27 2020-06-04 リンテック株式会社 Semiconductor device manufacturing method
CN113165118A (en) * 2018-11-27 2021-07-23 琳得科株式会社 Method for manufacturing semiconductor device
JPWO2020110619A1 (en) * 2018-11-27 2021-10-14 リンテック株式会社 Manufacturing method of semiconductor devices

Also Published As

Publication number Publication date
JP3137322B2 (en) 2001-02-19

Similar Documents

Publication Publication Date Title
JP3137322B2 (en) Semiconductor device manufacturing method, semiconductor device manufacturing mold, and semiconductor device
US6881611B1 (en) Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US20020030258A1 (en) Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device
US8169065B2 (en) Stackable circuit structures and methods of fabrication thereof
JP3751587B2 (en) Manufacturing method of semiconductor device
KR100908759B1 (en) Tiny electronics package with bumpless stacked interconnect layers
KR100702968B1 (en) Semiconductor package having floated heat sink, stack package using the same and manufacturing method thereof
US8590145B2 (en) Method of fabricating a circuit structure
US6933172B2 (en) Semiconductor wafer with spacer and its manufacturing method, semiconductor device and its manufacturing method, and circuit substrate and electronic device
US8080122B2 (en) Method of manufacturing wiring substrate and method of manufacturing semiconductor device
US20110133342A1 (en) Wiring board, manufacturing method of the wiring board, and semiconductor package
KR20010104626A (en) Semiconductor device and manufacturing method of the same
US20090258460A1 (en) Manufacturing method of semiconductor device
JP3397743B2 (en) Semiconductor device
JP2001274182A (en) Method of manufacturing electronic component
JP3723545B2 (en) Semiconductor device
JP2004006670A (en) Semiconductor wafer with spacer and manufacturing method thereof, semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP3357301B2 (en) Semiconductor package, manufacturing method thereof, and transport frame
JPH118335A (en) Circuit board, manufacture thereof, and manufacturing semiconductor package using the same
JP2003297977A (en) Method for producing electronic component
JP2003203938A (en) Manufacturing method of chip-type electronic component, and manufacturing method of dummy wafer employed for manufacturing the component
JP2002170902A (en) Semiconductor device and its manufacturing method
JP2007049184A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001121

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071208

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081208

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081208

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131208

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term