JP2008135795A - Semiconductor device, and method for producing the same - Google Patents
Semiconductor device, and method for producing the same Download PDFInfo
- Publication number
- JP2008135795A JP2008135795A JP2008054386A JP2008054386A JP2008135795A JP 2008135795 A JP2008135795 A JP 2008135795A JP 2008054386 A JP2008054386 A JP 2008054386A JP 2008054386 A JP2008054386 A JP 2008054386A JP 2008135795 A JP2008135795 A JP 2008135795A
- Authority
- JP
- Japan
- Prior art keywords
- protective sheet
- semiconductor
- semiconductor wafer
- dicing
- jig
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
Abstract
Description
本発明は、保護シートで覆った半導体ウェハをスクライブラインに沿ってダイシングカットしてチップ化する半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device in which a semiconductor wafer covered with a protective sheet is diced and cut into chips along a scribe line, and a manufacturing method thereof.
従来、この種の半導体装置の製造方法としては、例えば特開平10−242253号公報、特開平7−99172号公報、米国特許第5,824,177号明細書、米国特許第5,362,681号明細書等に示されるように、可動部を有する半導体ウェハをチップに分割するとき、可動部を保護するための保護シート(保護部材)を貼った状態で、保護シート及び半導体ウェハをダイシングしていた。 Conventionally, as a method for manufacturing this type of semiconductor device, for example, JP-A-10-242253, JP-A-7-99172, US Pat. No. 5,824,177, US Pat. No. 5,362,681. As shown in the specification, etc., when a semiconductor wafer having a movable part is divided into chips, the protective sheet and the semiconductor wafer are diced with a protective sheet (protective member) for protecting the movable part pasted. It was.
しかしながら、上記従来の製造方法においては、半導体ウェハとともに保護シートもダイシングカットするために、保護シートの切り屑(例えばある程度の粘着力を持った有機物の粉等)が切断後のチップ上に付着残留し、その後、チップ表面に形成された外部取り出し電極部に付着し、電気的、機械的接続に悪影響を与える等、チップが汚染されるという問題がある。 However, in the above conventional manufacturing method, since the protective sheet is diced together with the semiconductor wafer, the chips of the protective sheet (for example, organic powder having a certain degree of adhesive force) remain on the chip after cutting. Then, there is a problem that the chip is contaminated, for example, it adheres to the external extraction electrode portion formed on the chip surface and adversely affects electrical and mechanical connection.
さらに、従来は、ダイシングカット後、この保護シートを半導体チップから取り去る必要があり、保護シートを半導体ウェハに強固に接着すると、後の除去において剥がれにくかったり、剥がす際の応力によりチップに損傷を与える等の問題が発生することがあったので、比較的弱く接着していた。そのため、保護シートをダイシングする際に、ダイシングの刃が接触して保護シートが剥がれる等、その役割を十分に利用出来ないことがあった。 Further, conventionally, after the dicing cut, it is necessary to remove this protective sheet from the semiconductor chip. If the protective sheet is firmly bonded to the semiconductor wafer, it is difficult to peel off after the removal or damage is caused by the stress at the time of peeling. Since the problems such as the above occurred, they were relatively weakly bonded. Therefore, when dicing the protective sheet, the dicing blade may come into contact with the protective sheet and the role may not be fully utilized.
本発明は上記問題に鑑み、保護シートで覆った半導体ウェハをダイシングカットしてチップ化する半導体装置において、保護シートの切り屑の残留によるチップの汚染を防止するとともに、保護シートの剥離を抑制可能な半導体装置及びその製造方法を提供することを目的とする。 In view of the above problems, the present invention can prevent chip contamination due to residual chips of a protective sheet and suppress peeling of the protective sheet in a semiconductor device in which a semiconductor wafer covered with a protective sheet is diced and cut into chips. An object of the present invention is to provide a semiconductor device and a manufacturing method thereof.
上記目的を達成するため、請求項1に記載の発明では、半導体ウェハ(11)をダイシングカットして形成される半導体チップ(500)を有する半導体装置において、半導体チップの一面は、ダイシングカットの際に半導体チップを保護するための保護部材(73)により被覆されており、半導体チップの一面には、半導体チップを外部に電気接続するためのバンプ(70)が設けられていることを特徴とする。 In order to achieve the above object, according to the first aspect of the present invention, in the semiconductor device having the semiconductor chip (500) formed by dicing and cutting the semiconductor wafer (11), one surface of the semiconductor chip is subjected to dicing cutting. The semiconductor chip is covered with a protective member (73) for protecting the semiconductor chip, and bumps (70) for electrically connecting the semiconductor chip to the outside are provided on one surface of the semiconductor chip. .
本発明によれば、半導体チップは保護部材により被覆されたままだから、保護部材を半導体チップに強固に接着でき、上記の切り屑による汚染の防止及び保護部材の剥離の抑制が可能となる。また、バンプによって、保護部材を付けたまま、該半導体装置を外部基板等と電気的に接続することが可能である。 According to the present invention, since the semiconductor chip remains covered with the protective member, the protective member can be firmly bonded to the semiconductor chip, and contamination by the above-described chips can be prevented and peeling of the protective member can be suppressed. In addition, the semiconductor device can be electrically connected to an external substrate or the like with the protective member attached thereto by the bump.
請求項2に記載の発明では、一面側に配置された導体層(81)と、該導体層を被覆するとともに一部に開口部が設けられた該導体層を露出させる絶縁層(82)とを有する基板(80)を備え、開口部から露出した導体層と、バンプ(70)とが電気的に接続されていることを特徴とする。
In the invention according to
これにより、フェースダウンのボンディング、即ち、フリップチップ実装等を行うことができる。 Thereby, face-down bonding, that is, flip-chip mounting or the like can be performed.
請求項3に記載の発明では、保護部材の周縁部は、半導体チップの周縁部よりも内側にあることを特徴とする。
The invention according to
これにより、チップをつかむ際に保護部材に触ることがないから、保護部材の剥がれを防止できる。 Thereby, since it does not touch a protection member when grabbing a chip | tip, peeling of a protection member can be prevented.
また、請求項4記載の発明では、請求項1記載の半導体装置を適切に製造することができ、請求項5記載の発明では、請求項1記載の半導体装置を外部基板としての基板(80)に適切に実装することができる。
In the invention according to
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each said means is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明を図に示す実施形態について説明する。なお、以下の実施形態においては、半導体ウェハは、ダイシングカットにより切断されたものでも、ウェハ外形をとどめている場合には、半導体ウェハということとする。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments shown in the drawings will be described below. In the following embodiments, even if the semiconductor wafer is cut by dicing cut, the semiconductor wafer is referred to as a semiconductor wafer when the outer shape of the wafer remains.
(第1実施形態)
本実施形態は、本発明による半導体装置の製造方法を、表面マイクロ加工型の加速度センサ、回転角度センサ、DMD(反射投影ディジタルマイクロ鏡プロジェクタ装置)等の半導体にて構成された可動部を有する半導体装置に適用したものとして説明する。図1及び図2は、本実施形態に係る製造工程を示す概略断面図であり、以下、本実施形態をこの製造工程順に説明していく。
(First embodiment)
In this embodiment, a semiconductor device manufacturing method according to the present invention is a semiconductor having a movable portion made of a semiconductor such as a surface micro-processing type acceleration sensor, rotation angle sensor, DMD (reflective projection digital micro mirror projector device). The description will be made assuming that this is applied to the apparatus. 1 and 2 are schematic cross-sectional views showing the manufacturing process according to the present embodiment. Hereinafter, the present embodiment will be described in the order of the manufacturing process.
まず、図1(a)に示す様に、保護シート1として、例えばポリオレフィン等を基材とするUV硬化性の粘着シートを用意する。ここで、保護シート1の粘着面1aが半導体ウェハ11を覆う面である。また、図1(b)に示す凹部2と真空吸着用の穴部3を有する治具4を、ヒータブロック上(図示せず)に設置する。このヒータブロックは真空吸着用の穴部3を持った治具4の該穴部3と対応し、真空吸着できるように加工されている。
First, as shown in FIG. 1 (a), as the
次に、図1(c)に示す治具固定工程では、保護シート1の粘着面1aを上にして、粘着面1aとは反対側の面1bを治具4上に置き、真空吸着用の穴部3により保護シート1を治具4の凹部2に吸引してへこませる。上記ヒータブロックにより治具4は40〜200℃に加熱されているので、保護シート1には、凹部2の形状に対応するキャップ部(保護キャップ部)5が形成される。そして、穴部3からの吸引力により保護シート1は治具4に固定される。
Next, in the jig fixing step shown in FIG. 1 (c), the
続いて、図1(d)に示す除去工程では、保護シート1を固定したままの治具4を上記ヒータブロックから取り除き、上記ヒータブロックと同様に真空吸着可能な台(図示せず)の上に設置する。
Subsequently, in the removing step shown in FIG. 1 (d), the
そして、切断治具を用いたプレスまたはカッターまたはエキシマレーザ等により、保護シート1のうち後述のダイシングカット工程にてダイシングカットする領域(スクライブ領域)に対応する領域を切断して除去し、除去された部分に形成された溝部6により、保護シート1を半導体チップのサイズに相当する大きさに分割する。このとき、保護シート1は分割されても真空吸着され治具4に固定されているので、ばらばらになって剥離することはない。
And the area | region corresponding to the area | region (scribe area | region) which carries out the dicing cut in the below-mentioned dicing cut process among the
次に、貼り合わせ工程では、可動部10を持つ半導体ウェハ(シリコン基板等)11を、可動部10がキャップ部5と対向する状態で、治具4に固定されている保護シート1に接着剤等により接着する。ここで、保護シート1として感圧性の粘着シートを用いて接着することも可能である。保護シート1と半導体ウェハ11との位置合わせは、保護シート1と半導体ウェハ11とに各々アライメントキーを形成し、両者のアライメントキーが合うように貼り合わせたり、CCDカメラを用いて位置合わせを行う等により可能である。
Next, in the bonding step, the semiconductor wafer (silicon substrate or the like) 11 having the
また、この貼り合わせにおいては、接着時に発生し易いボイドの低減や接着剤の粘着力を向上させるために、半導体ウェハ11を加熱してローラを転がすようにしてもよい。
In this bonding, the roller may be rolled by heating the
続いて、半導体ウェハ11の他の面(可動部側の面とは反対の面)にダイシング用シート12を接着する。なお、このダイシング用シート12は、予め半導体ウェハ11に接着しておいてもよい。
Subsequently, the
この貼り合わせ工程により、図1(e)に示す様に、半導体ウェハ11の一方の面に、キャップ部5を有するとともに半導体チップのサイズに相当する大きさに分割された保護シート1としての保護部材(保護キャップ)14が、治具4に固定されたまま接着され、半導体ウェハ11の他方の面にダイシング用シート12が接着されている状態となる。なお、図1(e)中、1個のチップ領域につき、可動部10は1個しか図示されていないが、複数個あるのが普通である。
By this bonding step, as shown in FIG. 1 (e), the
続いて、図2(a)に示すダイシングカット工程では、治具4を保護シート1(保護部材14)から取り外した後、ダイシング台13に真空吸着(吸着構造図示せず)により半導体ウェハ11を吸着し、保護シート1における除去された領域である溝部6に沿ってダイシングを行い、チップに分割する。このときダイシング用シート12はハーフカットする。こうして、半導体ウェハ11がチップ化され、各チップは保護部材(保護キャップ)14により保護された状態となる。
2A, after the
このようにダイシングカットを行うことにより、保護シートとして使用した部材を切断することがないので、半導体ウェハ11上に切り屑が多量に残留することがなくチップの汚染を防止でき、ダイシングの刃(ダイシングブレード)が保護部材14に接触し難いので、ダイシングの刃による保護部材14の剥がれも防止することができる。
By performing the dicing cut in this way, the member used as the protective sheet is not cut, so that a large amount of chips do not remain on the
その結果、強固に保護シート1を接着しなくてもよいので、後の保護部材14の除去を簡単に出来る。保護部材14の除去工程は、図2(b)に示す様に、上記の治具4と同様な真空吸着可能な構造の石英ガラス治具15を、このウェハの保護部材14上にかぶせ、石英ガラスを通して紫外線(UV)照射を行い、粘着剤を硬化し粘着力を低下させ真空吸着により除去する。こうして、図2(c)に示す様に、保護部材14が除去された状態となる。
As a result, it is not necessary to adhere the
なお、この石英ガラス治具15は上記治具4のように凹部を形成してもよいが、単に平らな面において各保護部材14に対応する位置に真空吸着用の穴があいているだけでも可能である。この各保護部材14を除去した後の半導体チップ(半導体装置)100は、通常のICチップと同様に取り扱うことが可能になる。さらに、本実施形態では、保護部材14の除去用の治具15として石英ガラスを使用したが、紫外線を通すものならどのような材料でも可能である。また紫外線をウェハ全面に照射できるのなら鏡や光ファイバ等で紫外線を導入してもよい。
The
また、この保護シート1に熱収縮性プラスチックフィルムを用いれば、ダイシングカット後、保護シート1の熱収縮により溝部6が広がるため、除去領域が少なくてすみ、また、溝部6に沿ってダイシングカットする際に、ダイシングの刃が保護シート1に接触しにくくなるためダイシングカットがしやすくなる。そのような熱収縮性プラスチックフィルムとしては、例えばポリエチレン、ポリプロピレン等のポリオレフィン系、ポリ塩化ビニル、ポリエステル等の延伸加工したフィルムが好ましい。
Further, if a heat-shrinkable plastic film is used for the
また、本実施形態では、保護シート1を固定する治具4として、真空吸着により保護シート1を固定するものを用いているため、保護シート1の治具4に対する固定及び取り外しが、保護シート1を損傷することなく容易に行うことができる。また、本実施形態によれば、ダイシングカットの際に、保護シート1を切断する必要がないので、ダイシングの刃(ダイシングブレード)の寿命を向上させることができる。
Moreover, in this embodiment, since the jig |
このように、本実施形態によれば、保護シート1の切り屑の残留によるチップの汚染を防止するとともに、保護シート1の剥離を抑制可能な半導体装置の製造方法を提供することができる。
As described above, according to this embodiment, it is possible to provide a method for manufacturing a semiconductor device that can prevent chip contamination due to residual chips of the
(第2実施形態)
本実施形態では、上記第1実施形態と同様に保護部材(保護キャップ)14を形成するが、第1実施形態との違いは、半導体ウェハ11として、一面に外部と電気接続するためのワイヤボンディング用のパッド部21(図3(e)参照)が形成されたものを用い、保護部材14を除去することなく最後まで使用する(製品として残す)ことである。そのためにパッド部21に対応する部分の保護部材14も除去する必要がある。以下、主として第1実施形態と相違するところについて述べる。
(Second Embodiment)
In the present embodiment, the protective member (protective cap) 14 is formed in the same manner as in the first embodiment. However, the difference from the first embodiment is that the
図3及び図4は本実施形態に係る製造工程を示す概略断面図である。図3(a)、(b)及び(c)に示す工程は、それぞれ上記図1(a)、(b)及び(c)と同様である。次に、図3(d)に示す除去工程では、上記図1(d)の除去工程と同様に、保護シート1のうちダイシングカットする領域に対応する領域(上記溝6に対応する部分)及びパッド部21に対応する領域を除去して開口部23を形成する。なお、パッド部21となる領域は、シート状態において別途プレス等で除去しておいても良い。
3 and 4 are schematic cross-sectional views showing the manufacturing process according to this embodiment. The steps shown in FIGS. 3A, 3B, and 3C are the same as those in FIGS. 1A, 1B, and 1C, respectively. Next, in the removing step shown in FIG. 3D, similarly to the removing step in FIG. 1D, the
次に、図3(e)に示す貼り合わせ工程では、パッド部21に対応する領域を除去することによって形成された開口部23からパッド部21を露出させるように、保護シート1を半導体ウェハ11の一面に貼り合わせる。これによって、開口部23から半導体ウェハ11におけるパッド部21とダイシング部22とを露出させる。その他の貼り合わせの要領は上記第1実施形態と同様である。
Next, in the bonding step shown in FIG. 3E, the
ここで、本実施形態では最後まで保護部材14を残すので、保護シート1を強固に接着することができる。保護シート1の剥離抑制のためには強固に接着することが好ましい。なお、ワイヤボンディングパッド部21のみを窓状にあけてもよい(パッド部21は部分的に露出されればよい)。
Here, in this embodiment, since the
次に、図4(a)に示す様に、上記第1実施形態と同様の要領にてダイシングカット工程を行い、半導体ウェハ11をカットするのであるが、本実施形態では、カット終了後における半導体チップ(半導体装置)200は、図4(b)に示す様に、保護部材14を付けたままの状態とする。
Next, as shown in FIG. 4A, a dicing cut process is performed in the same manner as in the first embodiment to cut the
このダイシングカット工程の後、得られた半導体チップ200をダイシング用シート12から取り外し、半導体チップ200のうち保護部材14の開口部23によって露出されているパッド部21を、ワイヤにてボンディングするワイヤボンディング工程を行う。ここで、ワイヤボンディング工程の前にパッド部21をクリーニングしておくと良い。
After this dicing cut process, the obtained
図5は、このワイヤボンディング工程終了後における半導体装置の一例を示すものである。基板(例えば、セラミック基板、プリント基板、及びリードフレーム等)30に接着剤(接着シート)32または銀ペースト等を介し、上記半導体チップ(半導体装置)200の一例としての半導体加速度センサ31を、ロボットのアームなどによるハンドリング等を用いて設置する。次に、金線、アルミ線等からなるワイヤ33により基板30上の外部取り出し端子34にワイヤボンディングする。こうして、ワイヤボンディング工程が完了する。
FIG. 5 shows an example of the semiconductor device after the wire bonding process is completed. A
ここで、半導体加速度センサ31(半導体チップ200)を保護部材14側から見た構成例を図6に示す。図6に示す例では、ダイシング部22に沿った領域及びパッド部21に対応した領域において、これら両領域が連続した形で保護部材14の除去がなされている。この場合、開口部23は保護部材14が無い部分に相当する。
Here, the structural example which looked at the semiconductor acceleration sensor 31 (semiconductor chip 200) from the
また、図7において、(a)はセンサ31(半導体チップ200)の概略断面図、(b)はセンサ31を保護部材14側から見た図である。図7に示す例では、ダイシング部22に沿った領域及びパッド部21の窓部のみの領域において、保護部材14が除去されている。この除去部分が開口部23に相当する。
7A is a schematic cross-sectional view of the sensor 31 (semiconductor chip 200), and FIG. 7B is a view of the
このように、本実施形態によれば、上記第1実施形態と同様の作用効果を奏することができることに加え、ダイシングカットされた保護シート1(保護部材14)をつけたままワイヤボンディングでき、ダイシングカット後における保護部材14の取り外しが不要であるため、保護シート1の貼り合わせは強固でよく、保護シート1の剥離をより高レベルにて抑制できる。
Thus, according to the present embodiment, in addition to being able to achieve the same operational effects as the first embodiment, wire bonding can be performed with the dicing cut protective sheet 1 (protective member 14) attached, and dicing is performed. Since it is not necessary to remove the
(第3実施形態)
図8は、本実施形態に係る製造工程を示す概略断面図である。上記各実施形態においては、半導体ウェハ11として表面からの加工により作製した例を示したが、本実施形態は、半導体ウェハ11を表面および裏面からの加工により作成したものに関する。即ち、表裏両面に加工を施した半導体ウェハにおいては、図8(a)に示す様に、裏面がエッチング等により加工された開口部としての裏面加工部41を有し、表裏両面から可動部10が露出する構造となる。
(Third embodiment)
FIG. 8 is a schematic cross-sectional view showing the manufacturing process according to the present embodiment. In each said embodiment, although the example produced by the process from the surface as the
この半導体ウェハ11に対し、裏面側を保護するための接着フィルム(本発明でいう他面側保護用シート)42をウェハ11の裏面側に接着する(他面側保護用シートを貼り付ける工程)。また、上記第1実施形態と同様に処理され溝部6が形成された保護シート1を、治具4に固定したまま半導体ウェハ11の表面側に貼り合わせる(貼り合わせ工程)。このときの状態を図8(b)に示す。
An adhesive film (an other surface side protection sheet in the present invention) 42 for protecting the rear surface side is bonded to the rear surface side of the wafer 11 (step of attaching the other surface side protection sheet) to the
そして、図8(c)に示す様に、治具4を保護シート1から取り外した後、図8(d)に示す様に、半導体ウェハ11の接着フィルム42側を、ダイシングテープ12aを介してダイシング台13(図8(d)では図示せず)に真空吸着し、上記第1実施形態と同様に、ダイシングカット工程を行う。なお、ダイシングテープ12aは、上記ダイシング用シート12と同様の役割をするもので、ハーフカットされる。
Then, after removing the
こうして、半導体ウェハ11がチップ化され、図8(e)に示す様に、各チップは、保護部材(保護キャップ)14により表面側を保護され、接着フィルム42により他面側を保護された状態となる。そして、上記第1実施形態と同様に、保護部材14を除去し、図8(f)に示す様な半導体チップ(半導体装置)300を得る。この後は、通常のICチップと同様に取り扱うことが可能になる。
In this way, the
また、本実施形態は、保護部材14の形成において、上記第2実施形態と組み合わせたものとすることもできる。図9はその一例を示すもので、接着フィルム42により裏面側が保護された半導体チップ300において、表面側を保護する保護部材14は、パッド部21とダイシング部22とが露出するように除去されている。この半導体チップ200は、上記図5に示す半導体加速度センサ31と同様に、基板にワイヤボンド実装することができる。
Moreover, this embodiment can also be combined with the said 2nd Embodiment in formation of the
このように、本実施形態によれば、上記第1及び第2実施形態と同様の作用効果を奏することに加え、表裏両面から可動部10が露出する構造の半導体ウェハ11に用いた場合に、可動部10の適切な保護がなされる。
Thus, according to the present embodiment, in addition to the same effects as the first and second embodiments, when used for the
なお、接着フィルム42の特性によっては、ダイシングブレードの寿命を向上させるために、第1のブレードによって半導体ウェハ11をある程度までカット(ハーフカット)してから(図8(d)中の領域C1)、第1のブレードよりも薄い、または材質の異なった第2のブレードを用いて、接着フィルム42及びダイシングテープ12aをカットする(図8(d)中の領域C2)という、2段階のカットを行っても良い。また、上記図8(b)の状態において、保護シート1(保護部材14)の厚さを厚くすれば(例えば50μm)、半導体ウェハ11の裏面側からダイシングカットを行うことも可能である。
Depending on the characteristics of the
また、上記各実施形態における保護部材14は、可動部10に接触しないようにするため、凹部2を有する治具4により形成されたキャップ部5を有するものであったが、図10に示す様に、平らな保護部材51において半導体ウェハ11の可動部10に対応する部位以外の部位に接着剤52を形成することで、保護部材51が可動部10に接触するのを防止してもよい。また、この接着剤は接着フィルムを接着することも可能であるこのような保護部材51の構成は、保護シート1を平らなままの状態で、上記接着剤52を配するとともに、溝部6(または開口部23)を形成することによって、作ることができる。それによって、例えば、治具4を凹部2の無いものとでき、該凹部2を形成する手間等が不要となるという利点がある。
Further, the
(第4実施形態)
本実施形態に係る半導体装置の製造工程を図11に示す。本実施形態では、図11(a)に示す様に、可動部61がウェハの表面60から0.5〜100μm程度ウェハ内に入ったところに形成された半導体ウェハ11を適用したものである。
(Fourth embodiment)
FIG. 11 shows a manufacturing process of the semiconductor device according to this embodiment. In the present embodiment, as shown in FIG. 11A, the
本例では、表面60と可動部61とにより形成される凹部62の深さを約3ミクロンとした。この場合、保護部材(保護キャップ)63は、凹凸のない平らなものを使用可能である。従って、本実施形態では、保護シート1が上記キャップ部5を形成しない平坦な状態のまま、上記同様に、治具固定工程、除去工程、貼り合わせ工程、および他面側保護用シートを貼り付ける工程を行い、図11(b)に示す状態とできる。
In this example, the depth of the
次に、図11(c)及び(d)に示す様に、上記第3実施形態と同様に、ダイシングカット工程、及び保護部材63の除去を行い、図11(e)に示す半導体チップ(半導体装置)400を得る。
Next, as shown in FIGS. 11C and 11D, as in the third embodiment, the dicing cut process and the
なお、図12は、本実施形態の保護部材63の形成において、上記第2実施形態を採用したもので、パッド部21を露出させる保護部材(保護キャップ)63を最終製品で接着してあるものを示す。図13に示す半導体チップ400は、上記第2実施形態と同様、ワイヤボンディングを行うことができる。
Note that FIG. 12 employs the second embodiment in the formation of the
また、本実施形態の図示例では、表裏両面から可動部が露出する半導体ウェハに適用されているが、上記第1及び第2実施形態のような表面に露出する半導体ウェハであっても、可動部がウェハの表面から0.5〜100μm程度ウェハ内に入ったところに形成されたものであれば、適用可能である。 In the illustrated example of the present embodiment, the movable portion is applied to both the front and back surfaces of the semiconductor wafer. However, even in the semiconductor wafer exposed on the surface as in the first and second embodiments, the movable portion is movable. Any portion can be applied as long as the portion is formed in the wafer about 0.5 to 100 μm from the surface of the wafer.
このように、本実施形態においては、半導体ウェハ11の構成によって保護シート1(保護部材63)を平坦なものとでき、また、上記第1〜第3実施形態と同様の作用効果を得ることも可能である。
Thus, in this embodiment, the protective sheet 1 (protective member 63) can be made flat according to the configuration of the
(第5実施形態)
上記各実施形態において、本実施形態は、半導体ウェハをダイシングカットして形成される半導体チップとして構成される半導体装置であって、該半導体チップの一面が、該一面を露出させる開口部を有し且つダイシングカットの際に該半導体チップを保護するための保護部材により被覆されており、更に、該半導体チップの該一面に、該半導体チップを外部に電気接続するためのバンプが、該開口部から露出するように設けられたものに関する。
(Fifth embodiment)
In each of the above embodiments, the present embodiment is a semiconductor device configured as a semiconductor chip formed by dicing and cutting a semiconductor wafer, and one surface of the semiconductor chip has an opening that exposes the one surface. The semiconductor chip is covered with a protective member for protecting the semiconductor chip at the time of dicing cut, and further, a bump for electrically connecting the semiconductor chip to the outside is provided on the one surface of the semiconductor chip from the opening. It relates to what is provided to be exposed.
図13に本実施形態に係る半導体装置の製造工程を示す。図示例では、上記第4実施形態にて述べた、表裏両面から露出する可動部がウェハの表面からウェハ内に入ったところに形成された半導体ウェハ11について、適用している。
FIG. 13 shows a manufacturing process of the semiconductor device according to this embodiment. In the example of illustration, it applies to the
まず、図13(a)に示すバンプ形成工程では、半導体ウェハ11の一面(表面)に、外部と電気接続するためのバンプ70を、パッド部21と電気的に接続するように形成する。ここで、バンプ70は、例えば、通常のバンプとして用いられる共晶はんだ、あるいは、In系のはんだ等を採用することができる。さらには、金線等のワイヤボンディングにより形成される金ボール等を形成したいわゆるスタッドバンプ(ワイヤバンプ)を採用しても良い。
First, in the bump forming step shown in FIG. 13A, bumps 70 for electrical connection to the outside are formed on one surface (front surface) of the
また、保護シート1を治具4に真空吸着により固定し(治具固定工程)、保護シート1の面をエキシマレーザ等で削ることにより可動部に対応する部分に凹部71を形成する。この凹部71は上記キャップ部と同様の機能を有するものである。なお、上記第4実施形態の如く、可動部61がウェハの表面60から0.5〜100μm程度ウェハ内に入ったところに形成されていれば、凹部71は必ずしも必要ない。
Further, the
また、この治具4に固定された保護シート1に対して、切断治具を用いたプレスまたはカッターにより、保護シート1のうちダイシングカットする領域(スクライブ領域)に対応する領域を切断除去して溝部6を形成し、保護シート1を半導体チップのサイズに相当する大きさに分割する。このとき、保護シート1のうち上記バンプ70に対応する部位も併せて除去し、開口部72を形成する(除去工程)。
Moreover, the area | region corresponding to the area | region (scribe area | region) which carries out dicing cut among the
次に、上記の他面側保護用シートを貼り付ける工程と同様にして、半導体ウェハ11の他面(裏面)に接着フィルム42を貼り合わせる。そして、本実施形態の貼り合わせ工程では、分割された保護シート1としての保護部材73を、治具4に固定させた状態にて、開口部72からバンプ70を露出させるように、半導体ウェハ11の一面(表面)に貼り合わせる。こうして、図13(b)に示す状態となる。
Next, the
次に、保護シート1から治具4を取り外した後、上記ダイシングカット工程を行い、溝部6に沿って半導体ウェハ11をチップ化し(図13(c)参照)、図13(d)に示す半導体チップ(半導体装置)500を得る。この半導体チップ500は、その一面が、その表面を露出させる開口部72を有する保護部材73により被覆されており、更に、半導体チップ500の一面において、バンプ70が開口部72から露出するように設けられた構成を有する。
Next, after removing the
次に、一面側に導電性材料よりなる導体層(導体部)81を有するセラミックまたはプリント板またはガラスまたはガラス−セラミックまたはシリコン等よりなる基板80を用意する。この基板80の一面側の導体層81は、その上に形成されたガラスなどの絶縁材料よりなる絶縁層82により被覆されており、導体層81の一部は絶縁層82の開口部から露出している。
Next, a
そして、得られた半導体チップ500を、バンプ70側が基板80の導体層81側の面と対向するように配置し、バンプ70をリフローまたは熱圧着する等によって、絶縁層82の開口部から露出する導体層81とバンプ70とを電気的に接続する(図13(e)参照)。このようにして、フェースダウンのボンディング、即ち、フリップチップ実装等を行うことができる。
Then, the obtained
ここで、バンプ70として、通常のバンプとして用いられる共晶はんだを用いた場合、その共晶はんだの融点は約180℃であるが、保護部材73を構成する基材としてポリイミド等の耐熱性樹脂を用い、接着剤としてシリコーン粘着剤を用いれば問題はない。また、融点の更に低いIn系のはんだを用いても良く、バンプ70と導体層81とを熱圧着により固相接続を行えば、更に低い温度で接続可能である。さらに、別の接続方法としては、一般にチップの基板への固定に用いられる銀ペーストを用いて、バンプ70を接続しても良い。
Here, when eutectic solder used as a normal bump is used as the
このように、本実施形態によれば、溝部6に沿ったダイシングカットを行うため保護部材73の切り屑が発生し難く、該切り屑による汚染を防止できる。また、半導体チップ500は保護部材73により被覆されたままであるため、保護部材73を半導体チップ500に強固に接着できるから、保護部材73の剥離の抑制が可能となる。また、開口部72から露出するバンプ70によって、保護部材73を付けたまま、半導体チップ500を外部の基板80と電気的に接続することが可能である。
Thus, according to this embodiment, since the dicing cut along the
なお、本実施形態における除去工程では、少なくともバンプ70に対応する部位を除去した開口部72を形成すれば良く、溝部6は無いものとしても良い。その場合には、ダイシングカット工程において、ウェハ11と共に保護シート1もカットする。この場合でも、半導体チップは保護部材により被覆されたままだから、保護シート1を半導体ウェハ11に強固に接着でき、保護シート1の切り屑による汚染の防止及び保護部材の剥離の抑制が可能となる。
In the removal process in the present embodiment, it is sufficient to form the
また、本実施形態の保護シート1は、図1に示す様なキャップ部5を有するもの、図10及び図11に示す様な平坦なものでも構わない。また、本実施形態では、両面から可動部が露出する半導体装置以外にも、上記第1実施形態等に示したような片面のみ可動部が露出する半導体装置にも適用可能なことは勿論である。
Further, the
ところで、上記各実施形態において、図5ないし図7、図9、図12及び図13(d)に示す様に、保護部材14、51、63、73が被覆されたままチップ化された半導体チップ(センサチップ)200、300、400、500は、各保護部材の周縁部S1が各半導体チップの周縁部S2よりも内側にあるものとなっている。このような配置関係になるのは、除去工程において、予め保護シート1におけるダイシングカットする領域に対応する領域を除去し、溝部6または開口部23を形成するようにしているためである。
By the way, in each said embodiment, as shown in FIG. 5 thru | or FIG. 7, FIG.9, FIG.12 and FIG.13 (d), the semiconductor chip formed into a chip with the
そして、ダイシングカットの際に半導体チップを保護するための保護部材14、51、63、73の周縁部S1が半導体チップ200〜500の周縁部S2よりも内側にあるため、ダイシングカットの際にダイシングの刃が保護部材に接触し難く、切り屑が発生せずチップの汚染を防止でき、また、保護部材の剥離が抑制される。
And since the peripheral part S1 of the
また、斯様な半導体チップ200〜500によれば、ダイシングカット後の半導体チップは保護部材により被覆されたままであるから、ダイシングカット用の保護シート1の接着も強固にでき、保護部材の剥離の抑制が高レベルで可能となる。
Further, according to
また、もし、保護部材と半導体チップの周縁部が同じ位置にあると、チップの取り扱いにおいてチップの側面またはチップの上面角部(チップの周縁部)をつかむ等により、保護部材が剥がれやすく、信頼性の面で問題となることがあるが、本半導体チップ200〜500によれば、保護部材の周縁部S1が半導体チップの周縁部S2よりも内側にあるため、チップをつかむ際に保護部材に触ることがないから、保護部材の剥がれを防止できる。
Also, if the protective member and the peripheral edge of the semiconductor chip are in the same position, the protective member is easily peeled off by grasping the side surface of the chip or the upper corner of the chip (peripheral edge of the chip) in handling the chip. However, according to the
従って、本半導体チップ200〜500によれば、保護シートの切り屑の残留によるチップの汚染を防止するとともに、保護シートの剥離を抑制可能な半導体装置を提供することができる。
Therefore, according to the
(第6実施形態)
図14〜図16は、本第6実施形態に係る半導体装置の製造工程を示す概略断面図である。なお、本実施形態において、上記各実施形態と同一部分については、図中、同一符号を付してある。図14(a)に、本実施形態に用いる半導体ウェハ11を示す。
(Sixth embodiment)
14 to 16 are schematic cross-sectional views illustrating the manufacturing steps of the semiconductor device according to the sixth embodiment. In addition, in this embodiment, the same code | symbol is attached | subjected in the figure about the same part as said each embodiment. FIG. 14A shows a
この半導体ウェハ(センサウェハ)11は、上記第3実施形態と同様に、表裏両面に加工を施したもので、本実施形態では、半導体装置としての容量検出型加速度センサに用いられるものである。半導体ウェハ11は、上記した開口部としての裏面加工部41を有し、表裏両面からセンシング部10aが露出する構造を有する。センシング部10aは可動電極と固定電極とからなる。そして、図14(a)に示す様に、半導体ウェハ11の裏面に、接着フィルム(接着シート)42を貼り付ける(他面側保護用シートを貼り付ける工程)。
This semiconductor wafer (sensor wafer) 11 is processed on both the front and back surfaces as in the third embodiment. In this embodiment, the semiconductor wafer (sensor wafer) 11 is used for a capacitance detection type acceleration sensor as a semiconductor device. The
また、図14(b)に、キャップ部(保護キャップ部)5を成形するための治具4を示す。治具4は円盤形状であり、上述したように、治具4の一面側には図14(d)に示す様なキャップ部5を成形するための凹部2が面状に複数個形成され、他面側には各凹部2と連通する真空吸引用の穴部(本発明でいう貫通孔)3が複数個形成されている。
FIG. 14B shows a
そして、図14(c)に示す様に、この治具4に対して、凹部2の形成面とは反対側に、図14(d)に示す様な粘着シートである保護シート1を真空吸引するための真空チャックステージ600を設ける。この真空チャックステージ600は、内部に圧力導入孔601が形成され、圧力導入孔601の一端側は各穴部3に連通し、他端側は図示しない真空ポンプに(減圧ポンプ)接続されている。なお、治具4と真空チャックステージ600とはOリング602により、シールされる。そして、この圧力導入孔601を介して図示矢印P方向への真空吸引が行われるようになっている。
Then, as shown in FIG. 14 (c), the
次に、図14(d)に示す様に、治具4と真空チャックステージ600とを、保護シート1が変形可能な温度(例えば70℃程度)まで加熱した後、上記真空ポンプを作動させて真空吸引しながら、治具4の一面上に保護シート1をその面1b側に載せて固定する(治具固定工程)。これにより、上記第1実施形態で述べたように、穴部3からの吸引力により保護シート1は治具4の一面に固定されるとともに、保護シート1は、その粘着面1a側から面1bに向かって治具4の凹部2に沿うように凹み、キャップ部5が形成される。なお、保護シート1の外縁部には、該シート1の平坦性を維持するためのダイシングフレーム603が設けられている。
Next, as shown in FIG. 14 (d), after heating the
次に、図15(a)に示す様に、センシング部10aがキャップ部5に一致するように、半導体ウェハ11と保護シート1とを上記第1実施形態と同様な方法を用いて位置あわせし、半導体ウェハ11の表面と保護シート1の粘着面1aとを接着させる。そして、このまま、室温まで冷却する(貼り合わせ工程)。
Next, as shown in FIG. 15A, the
冷却後、上記真空ポンプの作動を止めて真空チャックステージ600の真空吸引を止め、図15(b)に示す様に、接着フィルム42の裏面に半導体ウェハ11よりも大口径の補強用ウェハ(本発明でいう補強板、第2のウェハ)604を載せる。そして、保護シート1の粘着面1aのうち外縁部を補強用ウェハ604に貼り付け、保護シート1及び半導体ウェハ11を補強用ウェハ604に固定する。こうして、補強用ウェハ604は治具4の一面(凹部2の形成面)と対向して配置される(補強板設置工程)。
After cooling, the operation of the vacuum pump is stopped and the vacuum suction of the
次に、保護シート1から治具4を剥離させて取り外すのであるが、本実施形態では、取り外す際に、保護シート1に対して治具4から離れる方向へ図示矢印の如く圧力Pを加える(加圧剥離工程)。具体的には、真空チャックステージ600の圧力導入孔601の他端側を、上記真空ポンプから図示しない圧力供給装置(例えば、コンプレッサ等)へ切り替えて接続する。この接続の切替えは、上記真空ポンプの配管系統(ホース等)と圧力供給装置の配管系統とを切替えバルブ等により切り替えること等により可能である。
Next, the
そして、上記圧力供給装置により、圧力導入孔601を介して穴部3から圧縮空気あるいは窒素(N2)等の気体を導入し、加圧する。なお、加圧力は0.03MPa程度とできる。この程度の圧力ではキャップ部5は変形しない。この加圧状態において、治具4から補強用ウェハ604を剥がし取るように、補強用ウェハ604、半導体ウェハ11及び保護シート1を一体に治具4から剥がす。この剥離の際には、補強用ウェハ604が半導体ウェハ11の裏面側を支持しているために、半導体ウェハ11は変形(反り)せず、割れ等の破損を発生することはない。図15(c)に剥離後の状態を示す。
Then, a gas such as compressed air or nitrogen (N 2 ) is introduced from the
次に、図16(a)に示す様に、保護シート1の外縁部をカットし、半導体ウェハ11から補強用ウェハ604を除去する(補強板除去工程)。なお、補強用ウェハ604と接着フィルム42との間は接しているだけなので、両者は容易に分離する。次に、図16(b)に示す様に、接着フィルム42の裏面にダイシング用シート12を貼り付け、ダイシングブレード605によりダイシングカットを行い、その後、図16(c)に示す様に、保護シート1を除去することで半導体ウェハ11をチップに分割できる。
Next, as shown in FIG. 16A, the outer edge portion of the
以上、本実施形態に係る製造方法について述べてきたが、本実施形態においては、上記治具4が保護シート1の一面側が固定される治具に相当し、上記圧力導入孔601、穴部2及び上記圧力供給装置(図示せず)が、保護シート1に対し治具4から離れる方向へ加圧を行う加圧手段に相当し、これら治具4及び加圧手段によって、本発明でいうウェハ剥離装置が構成されている。
As described above, the manufacturing method according to the present embodiment has been described. In the present embodiment, the
ところで、本実施形態の製造方法は、一面1b側が治具4に密着された保護シート1の粘着面(他面)1a側に半導体ウェハ11を貼り合わせた後、半導体ウェハ11と一体に保護シート1を、治具4より剥離させる工程を備え、治具4を保護シート1から取り外す際に、保護シート1に対して治具4から離れる方向へ圧力を加えるようにしたことを主たる特徴としている。それにより、保護シート1が貼り合わされた半導体ウェハ11を加圧により容易に取り外すことができ、ウェハの破損も防止できる。よって、本実施形態によれば、作業性がよく、高スループット化可能なウェハ剥離を実現可能な半導体装置の製造方法を提供できる。
By the way, in the manufacturing method of the present embodiment, the
また、本実施形態のウェハ剥離装置は上記加圧手段を備えているため、本実施形態の製造方法を行うにあたって好適なウェハ剥離装置を提供することができる。更に、本実施形態のウェハ剥離装置は、補強板としての補強用ウェハ604を備えている。この補強用ウェハ604が無いものであっても良いが、剥離した半導体ウェハ11の破損防止をより確実なものとするには、補強用ウェハ604が備えられていた方が好ましい。
Moreover, since the wafer peeling apparatus of this embodiment is equipped with the said pressurizing means, a suitable wafer peeling apparatus can be provided when performing the manufacturing method of this embodiment. Furthermore, the wafer peeling apparatus of this embodiment includes a reinforcing
また、本実施形態のウェハ剥離装置における治具4は、複数個の凹部2及び穴部(貫通孔)3とを備え、保護シート1を穴部3を介して凹部2に沿って変形させるものとしている。手段の欄にて述べたように、多数(例えば2000〜3000個あるいはそれ以上)の凹部を治具表面に形成すると、ドーム状に形成されたキャップ部が凹部に食い込み、半導体ウェハの治具からの剥離が一層難しくなるのであるが、本実施形態によれば、そのような問題を回避できる。
Further, the
なお、治具4が、保護シート1を固定する面に凹部2が無い平坦形状であって、穴部3のみが形成されているものであっても良い。この場合、保護シート1にキャップ部5を形成しないものとなるが、治具4からの加圧による保護シート1の剥離の容易化という本実施形態特有の効果を発揮することに何ら影響するものではない。また、穴部3が真空吸引と加圧の際の圧力導入とを兼用しているが、別途、治具4に対し加圧専用の孔を設けても良い。
Note that the
また、本実施形態では、上記第1〜第5実施形態にて述べた除去工程を行わない例を示してあるが、これらの除去工程を行う製造方法において、本実施形態のように保護シート剥離の際に加圧を行った場合でも、上記の加圧による剥離の容易化を実現できることは勿論である。例えば、上記図14(d)に示す状態と図15(a)に示す状態との間で、保護シート1のうちスクライブ領域に対応する領域を除去するようにしてもよい。この場合も、保護シート1は分割されても真空吸着され治具4に固定されているので、ばらばらになって剥離することはない。
Moreover, in this embodiment, although the example which does not perform the removal process described in the said 1st-5th embodiment is shown, in the manufacturing method which performs these removal processes, protective sheet peeling is carried out like this embodiment. Of course, even when pressure is applied at the time, the above-described peeling can be facilitated by pressurization. For example, you may make it remove the area | region corresponding to a scribe area | region among the
ところで、ウェハ剥離装置における補強板としては、補強用ウェハ(シリコンウェハ等)でなくとも、図17に示す押さえ板606でもよい。図17に示す変形例においては、押さえ板606は、アルミニウム(Al)製であり、治具4と対向配置され半導体ウェハ11よりも大きな面積を有する面部607と、この面部607の外周において治具4に向かって突出する突出部608とを備えている。
By the way, the reinforcing plate in the wafer peeling apparatus may be a
本例の押さえ板606を用いた補強板設置工程においては、真空吸引を止めた後、図17(a)に示す様に、押さえ板606及び治具4に設けられたネジ穴及び固定用ネジ609により、押さえ板606を治具4に締結する。ここで、面部607が、半導体ウェハ11の裏面の接着フィルム42と隙間を持ち、突出部608の先端が、保護シート1の外縁部を介して治具4の一面に支持されるように、押さえ板606の配置を行う。
In the reinforcing plate installation process using the holding
次に、押さえ板606を用いた加圧剥離工程では、上述したように、保護シート1に対して治具4から離れる方向へ圧力を加え、保護シート1から治具4を剥離させる。この剥離後の状態を図17(b)に示す。図に示す様に、上記加圧手段からの加圧によって、保護シート1及び半導体ウェハ11は治具4から若干離れる。そして、半導体ウェハ11の裏面は、接着フィルム42を介して押さえ板606の面部607に当たり、この面部607にて支持されるため、半導体ウェハ11の破損防止がより確実になる。この後、固定用ネジ609から押さえ板606を外して半導体ウェハ11をピックアップする。
Next, in the pressure peeling process using the
また、上記の補強用ウェハ604の場合、保護シート1及び半導体ウェハ11の補強用ウェハ604への固定を、保護シート1の粘着面1aを補強用ウェハ604の外縁部に接着させることで行っている。この補強用ウェハ604を再度補強板として用いる場合、補強用ウェハ604に存在する粘着剤残りが半導体ウェハ11を汚さないようにする必要がある。しかし、補強用ウェハ604と半導体ウェハ11との位置合わせは容易ではないため、補強用ウェハ604を再度使用する場合、仕掛ける前に洗浄する必要がある。
In the case of the reinforcing
これに対し、本例の押さえ板606では、半導体ウェハ11を支持する面部607の外周に突出部608を有するため、この突出部608を基準として、半導体ウェハ11と押さえ板606との位置合わせが容易にできる。よって、本例では、粘着剤残りにより半導体ウェハ11が汚れることがないため、補強用ウェハ604のように、使用するたびに洗浄する必要がなくなり、製造工程が簡略化できる。
On the other hand, since the holding
(他の実施形態)
なお、本発明の半導体装置としては、上記各実施形態におけるチップ化された半導体チップを、更に樹脂でモールドしたものであってもよい。また、保護部材の形状は、上述のように、半導体ウェハの可動部への接触を防止するために、キャップ部を有するもの、接着剤を介した隙間を有するもの、エキシマレーザ等で削ることにより可動部に対応する部分に凹部を形成したものとし、また、可動部の構成によっては全体形状が平坦なものとしたが、いずれにせよ本発明の保護部材は、可動部の保護部分の形状に限定されない。
(Other embodiments)
In addition, as a semiconductor device of this invention, the thing which molded the semiconductor chip formed into the chip in each said embodiment further with resin may be used. In addition, as described above, the shape of the protective member can be reduced by using a cap part, a part having a gap through an adhesive, an excimer laser, or the like in order to prevent the semiconductor wafer from contacting the movable part. It is assumed that the concave portion is formed in the portion corresponding to the movable portion, and the overall shape is flat depending on the configuration of the movable portion, but in any case, the protective member of the present invention has the shape of the protective portion of the movable portion. It is not limited.
また、上記各実施形態は可能ならば、上述した以外にも適宜組み合わせて行っても良い。また、上記実施例において説明した以外に、保護部材は別途個別に形成しておいたものを治具上に配列(整列)させる事によりウェハと接着しても良い。 Further, if possible, the above embodiments may be combined as appropriate in addition to the above. In addition to those described in the above embodiments, the protective members may be bonded to the wafer by arranging (aligning) separately formed protective members on a jig.
また、本発明の適用は、可動部を有する半導体装置に限定されるものではなく、一面側を保護シートで覆った半導体ウェハをダイシングカットしてチップ化する半導体装置及びその製造方法に適用可能である。 The application of the present invention is not limited to a semiconductor device having a movable part, but can be applied to a semiconductor device in which a semiconductor wafer whose one side is covered with a protective sheet is cut into chips by dicing and a method for manufacturing the same. is there.
1 保護シート
2 穴部
3 貫通孔
4 治具
6 溝部
11 半導体ウェハ
14、51、63、73 保護部材(保護キャップ)
21 パッド部
23 開口部
33 ワイヤ
42 接着フィルム
70 バンプ
72 開口部
80 基板
81 導体層
200、300、400、500 半導体チップ
604 補強用ウェハ
606 押さえ板
607 面部
608 突出部
DESCRIPTION OF
21
Claims (5)
前記半導体チップの一面は、前記ダイシングカットの際に前記半導体チップを保護するための保護部材(73)により被覆されており、
前記半導体チップの前記一面には、前記半導体チップを外部に電気接続するためのバンプ(70)が設けられていることを特徴とする半導体装置。 In a semiconductor device having a semiconductor chip (500) formed by dicing and cutting a semiconductor wafer (11),
One surface of the semiconductor chip is covered with a protective member (73) for protecting the semiconductor chip during the dicing cut,
The semiconductor device according to claim 1, wherein bumps (70) for electrically connecting the semiconductor chip to the outside are provided on the one surface of the semiconductor chip.
前記開口部から露出した前記導体層と、前記バンプ(70)とが電気的に接続されていることを特徴とする請求項1に記載の半導体装置。 A substrate (80) having a conductor layer (81) disposed on the one surface side and an insulating layer (82) covering the conductor layer and exposing the conductor layer partially provided with an opening. ,
The semiconductor device according to claim 1, wherein the conductor layer exposed from the opening and the bump are electrically connected.
前記半導体ウェハの前記一面側に、外部と電気接続するためのバンプ(70)を形成するバンプ形成工程と、
前記保護シートを、前記半導体ウェハの前記一面側に貼り合わせる貼り合わせ工程と、
この工程の後、前記半導体ウェハをダイシングカットすることによりチップ化するダイシングカット工程と、を有することを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device in which a semiconductor wafer (11) whose one side is covered with a protective sheet (1) is diced and cut into chips,
Forming a bump (70) for electrical connection to the outside on the one surface side of the semiconductor wafer;
A bonding step of bonding the protective sheet to the one surface side of the semiconductor wafer;
A dicing cut process for dicing the semiconductor wafer into chips by dicing the semiconductor wafer after this process.
前記ダイシングカット工程により得られた半導体チップ(500)を前記基板の一面上に配し、前記バンプ(70)と前記導体部とを電気的に接続することを特徴とする請求項4に記載の半導体装置の製造方法。 A substrate (80) having a conductor portion (81) on one side is prepared,
The semiconductor chip (500) obtained by the dicing cut process is disposed on one surface of the substrate, and the bump (70) and the conductor portion are electrically connected to each other. A method for manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008054386A JP4636096B2 (en) | 1999-03-19 | 2008-03-05 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7656699 | 1999-03-19 | ||
JP2008054386A JP4636096B2 (en) | 1999-03-19 | 2008-03-05 | Semiconductor device and manufacturing method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19634599A Division JP4151164B2 (en) | 1999-03-19 | 1999-07-09 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008135795A true JP2008135795A (en) | 2008-06-12 |
JP4636096B2 JP4636096B2 (en) | 2011-02-23 |
Family
ID=39560358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008054386A Expired - Fee Related JP4636096B2 (en) | 1999-03-19 | 2008-03-05 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4636096B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010272627A (en) * | 2009-05-20 | 2010-12-02 | Denso Corp | Method of manufacturing semiconductor device |
JP2011228565A (en) * | 2010-04-22 | 2011-11-10 | Disco Abrasive Syst Ltd | Division method of wafer |
JP2018056159A (en) * | 2016-09-26 | 2018-04-05 | セイコーエプソン株式会社 | Adhesive tape peeling jig, manufacturing apparatus of semiconductor chip, manufacturing apparatus of mems device, manufacturing apparatus of liquid injection head, and adhesive tape peeling method |
CN109920752A (en) * | 2019-02-28 | 2019-06-21 | 厦门信达光电物联科技研究院有限公司 | A kind of cutting technique |
KR20200053435A (en) * | 2017-09-13 | 2020-05-18 | 제뉴인 솔루션스 피티이. 엘티디. | Cutting Method and System for Polymer Resin Mold Compound Based Substrates |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0555278A (en) * | 1991-08-23 | 1993-03-05 | Sony Corp | Semiconductor device |
JPH0750280A (en) * | 1993-08-05 | 1995-02-21 | Nec Corp | Manufacture of semiconductor device |
JPH08181090A (en) * | 1994-12-21 | 1996-07-12 | Toshiba Corp | Manufacture of semiconductor element |
JPH1019924A (en) * | 1996-07-05 | 1998-01-23 | Murata Mfg Co Ltd | Miniature electronic component |
JPH1050887A (en) * | 1996-05-28 | 1998-02-20 | Harris Corp | Semiconductor packaging device and method |
JPH1079362A (en) * | 1996-07-12 | 1998-03-24 | Fujitsu Ltd | Manufacture of semiconductor device, mold for manufacturing semiconductor device, semiconductor device and mounting method thereof |
JPH10209162A (en) * | 1997-01-16 | 1998-08-07 | Murata Mfg Co Ltd | Electronic part for solder bump connection and its manufacture |
JPH1167820A (en) * | 1997-08-08 | 1999-03-09 | Denso Corp | Semiconductor device and manufacture thereof |
JP2000031349A (en) * | 1998-03-17 | 2000-01-28 | Denso Corp | Semiconductor device and manufacture of it |
JP2000114918A (en) * | 1998-10-05 | 2000-04-21 | Mitsubishi Electric Corp | Surface acoustic wave device and its manufacture |
JP2000340526A (en) * | 1999-03-19 | 2000-12-08 | Denso Corp | Semiconductor device and manufacture thereof |
-
2008
- 2008-03-05 JP JP2008054386A patent/JP4636096B2/en not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0555278A (en) * | 1991-08-23 | 1993-03-05 | Sony Corp | Semiconductor device |
JPH0750280A (en) * | 1993-08-05 | 1995-02-21 | Nec Corp | Manufacture of semiconductor device |
JPH08181090A (en) * | 1994-12-21 | 1996-07-12 | Toshiba Corp | Manufacture of semiconductor element |
JPH1050887A (en) * | 1996-05-28 | 1998-02-20 | Harris Corp | Semiconductor packaging device and method |
JPH1019924A (en) * | 1996-07-05 | 1998-01-23 | Murata Mfg Co Ltd | Miniature electronic component |
JPH1079362A (en) * | 1996-07-12 | 1998-03-24 | Fujitsu Ltd | Manufacture of semiconductor device, mold for manufacturing semiconductor device, semiconductor device and mounting method thereof |
JPH10209162A (en) * | 1997-01-16 | 1998-08-07 | Murata Mfg Co Ltd | Electronic part for solder bump connection and its manufacture |
JPH1167820A (en) * | 1997-08-08 | 1999-03-09 | Denso Corp | Semiconductor device and manufacture thereof |
JP2000031349A (en) * | 1998-03-17 | 2000-01-28 | Denso Corp | Semiconductor device and manufacture of it |
JP2000114918A (en) * | 1998-10-05 | 2000-04-21 | Mitsubishi Electric Corp | Surface acoustic wave device and its manufacture |
JP2000340526A (en) * | 1999-03-19 | 2000-12-08 | Denso Corp | Semiconductor device and manufacture thereof |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010272627A (en) * | 2009-05-20 | 2010-12-02 | Denso Corp | Method of manufacturing semiconductor device |
JP2011228565A (en) * | 2010-04-22 | 2011-11-10 | Disco Abrasive Syst Ltd | Division method of wafer |
JP2018056159A (en) * | 2016-09-26 | 2018-04-05 | セイコーエプソン株式会社 | Adhesive tape peeling jig, manufacturing apparatus of semiconductor chip, manufacturing apparatus of mems device, manufacturing apparatus of liquid injection head, and adhesive tape peeling method |
KR20200053435A (en) * | 2017-09-13 | 2020-05-18 | 제뉴인 솔루션스 피티이. 엘티디. | Cutting Method and System for Polymer Resin Mold Compound Based Substrates |
KR102400826B1 (en) * | 2017-09-13 | 2022-05-23 | 제뉴인 솔루션스 피티이. 엘티디. | Cutting method and system for polymer resin mold compound-based substrate |
CN109920752A (en) * | 2019-02-28 | 2019-06-21 | 厦门信达光电物联科技研究院有限公司 | A kind of cutting technique |
Also Published As
Publication number | Publication date |
---|---|
JP4636096B2 (en) | 2011-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4151164B2 (en) | Manufacturing method of semiconductor device | |
KR100609806B1 (en) | Manufacturing method of semiconductor device | |
JP4510095B2 (en) | Method for manufacturing solid-state image sensor module | |
KR100506109B1 (en) | Separation mechanism for adhesive tape, separation apparatus for adhesive tape, separation method for adhesive tape, pickup apparatus for semiconductor chip, pickup method for semiconductor chip, manufacturing method for semiconductor apparatus, and manufacturing apparatus for semiconductor apparatus | |
EP1304728B1 (en) | Semiconductor substrate jig and method of manufacturing a semiconductor device | |
JP3568980B2 (en) | Processing method of IC in wafer form after cutting into chips | |
TWI278943B (en) | Semiconductor manufacturing apparatus and method of manufacturing semiconductor device | |
KR100332967B1 (en) | Method for manufacturing digital micro-mirror device(DMD) package | |
KR102061369B1 (en) | Method for the temporary connection of a product substrate to a carrier substrate | |
WO2002074686A2 (en) | A method and device for protecting micro electromechanical systems structures during dicing of a wafer | |
KR100486290B1 (en) | Assembling method of semiconductor package and removal apparatus of protection tape in semiconductor process | |
JP4636096B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2994356B1 (en) | Wafer surface protection tape peeling device | |
US5943563A (en) | Method for producing a three-dimensional circuit arrangement | |
JP4926630B2 (en) | Manufacturing method and manufacturing apparatus for solid-state imaging device, and pasting apparatus | |
JP2004273639A (en) | Method for manufacturing semiconductor device | |
JPH0917756A (en) | Protective type for semiconductor and its usage method | |
JP2005209829A (en) | Method and apparatus of fixing semiconductor wafer, and structure to fix semiconductor wafer | |
JP2008277454A (en) | Manufacturing method of solid-state image pickup device module | |
JPH0621219A (en) | Manufacture of semiconductor device | |
JP2002134641A (en) | Semiconductor device, manufacturing method of the semiconductor device and mounting method of the semiconductor device | |
JP2006237504A (en) | Semiconductor chip stripper and process for manufacturing semiconductor device employing it | |
JP2002141439A (en) | Semiconductor device and manufacturing method thereof | |
JP2007329352A (en) | Manufacturing method of modularized solid imaging element | |
JPH08181090A (en) | Manufacture of semiconductor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |