JPH01305541A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01305541A JPH01305541A JP13681088A JP13681088A JPH01305541A JP H01305541 A JPH01305541 A JP H01305541A JP 13681088 A JP13681088 A JP 13681088A JP 13681088 A JP13681088 A JP 13681088A JP H01305541 A JPH01305541 A JP H01305541A
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- electrode
- semiconductor wafer
- dispenser
- slated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 17
- 238000007747 plating Methods 0.000 description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 14
- 238000000034 method Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000011888 foil Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000008188 pellet Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置製造方法に関し、詳しくは、TAB
(テープ・オートメイテッド・ボンディング)リード
型半導体装置のバンプ電極の形成方法に関するものであ
る。
(テープ・オートメイテッド・ボンディング)リード
型半導体装置のバンプ電極の形成方法に関するものであ
る。
TABリード型半導体装置は、ICの高密度実装の手法
として賞月されており、その形状を第3図及び第4図を
参照して説明する。
として賞月されており、その形状を第3図及び第4図を
参照して説明する。
図において、(1)は枠状フィルムで、枠状フィルム(
1)の内側から外側に向って、金属箔リード(2)を放
射状に配置する。(3)は、枠状フィルム(1)の角穴
(1a)内に収納配置する半導体ベレットで、周辺部に
バンプ電極(4)を突出形成する。このバンプ電極(4
)と上記金属箔リード(2)の内端部(2a)とを−括
して熱圧着することにより、半導体ベレット(3)は、
金属箔リード(2)によって保持される。
1)の内側から外側に向って、金属箔リード(2)を放
射状に配置する。(3)は、枠状フィルム(1)の角穴
(1a)内に収納配置する半導体ベレットで、周辺部に
バンプ電極(4)を突出形成する。このバンプ電極(4
)と上記金属箔リード(2)の内端部(2a)とを−括
して熱圧着することにより、半導体ベレット(3)は、
金属箔リード(2)によって保持される。
半導体ベレット(3)は、第5図に示すような半導体ウ
ェーハ(5)に格子上に多数個形成した半導体素子(6
)をダイシングして、分割することにより得られる。こ
の各半導体素子(6)の外周には、Au蒸着膜(7)を
露呈した電極形成予定部(8)を形成しておき、この電
極形成予定部(8)にバンプ電極(4)を形成する。
ェーハ(5)に格子上に多数個形成した半導体素子(6
)をダイシングして、分割することにより得られる。こ
の各半導体素子(6)の外周には、Au蒸着膜(7)を
露呈した電極形成予定部(8)を形成しておき、この電
極形成予定部(8)にバンプ電極(4)を形成する。
このハンプ電極(4)を形成する噴流式のメツキ法を第
6図を参照して説明する。
6図を参照して説明する。
同図において、(9)は垂設されたメツキ筒で、このメ
ツキ筒(9)内にAg成分を含むメツキ液(10)を噴
流させる。メツキ液(10)は、メツキ筒(9)の上下
端に管路(11)を接続し、この管路(11)にフィル
タ(12)とポンプ(13)とを介在させることにより
循環させる。
ツキ筒(9)内にAg成分を含むメツキ液(10)を噴
流させる。メツキ液(10)は、メツキ筒(9)の上下
端に管路(11)を接続し、この管路(11)にフィル
タ(12)とポンプ(13)とを介在させることにより
循環させる。
メツキ筒(9)の上端開口部には絶縁性の支持ピン(9
a)を突設し、この支持ビン(9a)上に半導体ウェー
ハ(5)を載置する。半導体ウェーハ(5)は電極形成
予定部(8)を形成した側を下側にし、半導体ウェーハ
(5)の上側には上部電極(14)を当接させる。メツ
キ筒(9)の内部には下部電極(15)を配置し、上下
両電極(14) (15)により、メツキ電圧を印加
する。すると、メツキ筒(9)内を噴流しているメツキ
液(10)から半導体ウェーハ(5)に順方向のメツキ
電流が流れて、メツキ液(10)のAgイオンが半導体
ウェーハ(5)の電極形成予定部(8)に露呈したAu
蒸着膜(7)上に付着しく3) てメツキされ、バンプ電極(4)が形成される。
a)を突設し、この支持ビン(9a)上に半導体ウェー
ハ(5)を載置する。半導体ウェーハ(5)は電極形成
予定部(8)を形成した側を下側にし、半導体ウェーハ
(5)の上側には上部電極(14)を当接させる。メツ
キ筒(9)の内部には下部電極(15)を配置し、上下
両電極(14) (15)により、メツキ電圧を印加
する。すると、メツキ筒(9)内を噴流しているメツキ
液(10)から半導体ウェーハ(5)に順方向のメツキ
電流が流れて、メツキ液(10)のAgイオンが半導体
ウェーハ(5)の電極形成予定部(8)に露呈したAu
蒸着膜(7)上に付着しく3) てメツキされ、バンプ電極(4)が形成される。
ところが、このメツキ法においては、半導体ウェーハ(
5)の周辺に電界が集中するため、第7図に示すように
、半導体ウェーハ(5)の周辺部分にある半導体素子(
6)に形成するハンプ電極(4)の高さが相対的に高く
なる。すると、バンプ電極(4)に金属箔リード(2)
を熱圧着するときに高さがばらつくことになるから、均
一に圧着することができなくなる。また、メツキ液(1
0)が半導体ウェーハ(5)の外周部において、上側に
廻り込む。すると、第8図に示すように、半導体ウェー
ハ(5)の全外周にバンプ電極が形成され、半導体ウェ
ーハを分割するダイシングが困難となる。そこで、第9
図乃至第11図に示すようなキャピラリ方式によるバン
プ電極の形成方法がある。
5)の周辺に電界が集中するため、第7図に示すように
、半導体ウェーハ(5)の周辺部分にある半導体素子(
6)に形成するハンプ電極(4)の高さが相対的に高く
なる。すると、バンプ電極(4)に金属箔リード(2)
を熱圧着するときに高さがばらつくことになるから、均
一に圧着することができなくなる。また、メツキ液(1
0)が半導体ウェーハ(5)の外周部において、上側に
廻り込む。すると、第8図に示すように、半導体ウェー
ハ(5)の全外周にバンプ電極が形成され、半導体ウェ
ーハを分割するダイシングが困難となる。そこで、第9
図乃至第11図に示すようなキャピラリ方式によるバン
プ電極の形成方法がある。
キャピラリ方式は、キャピラリ(16)の先端部から所
定長さだけ金線(17)を突出させ、この金線(17)
の下端部に、ガストーチ(図示せず)等により、金球(
17a)を形成し、この金球(17a)を半導体素子(
6)内の電極形成予定部(8)に露呈させたM蒸着膜(
7)上に圧着するものである。この圧着は、キャピラリ
(16)をM蒸着膜(7)上に押圧し、超音波振動を加
えた後、キャピラリ(16)を水平方向に往復移動し、
さらに上方に移動させ、金線(17)を引張り切断する
ことにより行う。
定長さだけ金線(17)を突出させ、この金線(17)
の下端部に、ガストーチ(図示せず)等により、金球(
17a)を形成し、この金球(17a)を半導体素子(
6)内の電極形成予定部(8)に露呈させたM蒸着膜(
7)上に圧着するものである。この圧着は、キャピラリ
(16)をM蒸着膜(7)上に押圧し、超音波振動を加
えた後、キャピラリ(16)を水平方向に往復移動し、
さらに上方に移動させ、金線(17)を引張り切断する
ことにより行う。
上記キャピラリ方式によるバンプ電極の形成においては
、金線(17)が軟かく、延性並びに展性に富むため、
金線(17)の切断が難しく、長時間を要する。このこ
とは、バンプ電極(4)の形成における生産効率が低い
ことを意味する。
、金線(17)が軟かく、延性並びに展性に富むため、
金線(17)の切断が難しく、長時間を要する。このこ
とは、バンプ電極(4)の形成における生産効率が低い
ことを意味する。
また、金線(17)が切断された後のバンプ(4)は形
状が不均一で、バンプ電極(4)に金属箔リード(2)
を−括して熱圧着する際に、不良が生じる。
状が不均一で、バンプ電極(4)に金属箔リード(2)
を−括して熱圧着する際に、不良が生じる。
そこで、本発明は、生産効率がよく、しかも、形状が均
一なバンプ電極を生産する方法を提供することを目的と
する。
一なバンプ電極を生産する方法を提供することを目的と
する。
本発明は、上記目的を達成するため、半導体ウェーハに
形成した半導体素子の表面の電極形成予定部にバンプ電
極を形成するに当り、ディスペンサにより、導電性のペ
ーストを上記電極形成予定部に滴下し、前記導電性のペ
ーストをベークしてバンプ電極を形成するものである。
形成した半導体素子の表面の電極形成予定部にバンプ電
極を形成するに当り、ディスペンサにより、導電性のペ
ーストを上記電極形成予定部に滴下し、前記導電性のペ
ーストをベークしてバンプ電極を形成するものである。
上記手段によると、電極形成予定部に、ディスペンサか
ら導電性のペーストを短時間に所定量だけ滴下すること
ができる。滴下した導電性のペーストをベークすること
により、導電性のペーストは固化し、バンプ電極が完成
する。
ら導電性のペーストを短時間に所定量だけ滴下すること
ができる。滴下した導電性のペーストをベークすること
により、導電性のペーストは固化し、バンプ電極が完成
する。
〔実施例〕
第1の実施例を第1図を参照して説明する。
但し、従来の技術において説明した部品と同一部品は、
同一符号を付してその説明は省略する。
同一符号を付してその説明は省略する。
同図において、(18)は先細筒状のディスペンサで、
前後左右に移動可能なものである。
前後左右に移動可能なものである。
(19)は、ディスペンサ(18)内に充填される導電
性のペーストで、樹脂、ガラス材の中に金、銀、パラジ
ウムもしくは導電性のあるプラスチックを混在させて粘
性をもたせたものである。
性のペーストで、樹脂、ガラス材の中に金、銀、パラジ
ウムもしくは導電性のあるプラスチックを混在させて粘
性をもたせたものである。
このような導電性のペースト(19)を充填したディス
ペンサ(18)を半導体ウェーハ(5)に形成した半導
体素子(6)の表面の電極形成予定部(8)上に配置す
る。電極形成予定部(8)には、M蒸着膜(7)が露呈
しており、このM蒸着膜(7)上に導電性のペース+−
(19)を所定量だけ滴下する。導電性のペース) (
19)をディスペンサ(18)から所定量だけ排出する
には、ディスペンサ(18)に制御手段(図示せず)を
備える等常套手段によるため、説明は省略する。M蒸着
膜(7)上に所定量の導電性のペースト(19)を滴下
した後、ディスペンサ(18)を次の電極形成予定部(
8)上に移動させ、同様に導電性のペースト(19)を
所定量だけ滴下する。このようにして半導体ウェーハ(
5)上の全ての電極形成予定部(8)に導電性のペース
ト(19)を滴下すると、半導体ウニ−ハ(5)を加熱
炉(図示せず)内に搬入し、導電性のペースト(19)
をベークするごとにより、導電性のペース)(1,9)
は表面張力で円滑な球面状になり、そのまま固化される
。導電性のペーストが固化すると、バンプ電極(4)が
完成し、半導体ウェーハ(5)をダイシングして分割す
ることにより、半導体ペレット(3)を得る。半導体ペ
レット(3)は枠状フィルム(1)内で、半導体ペレッ
ト(3)周辺のバンプ電極(4)と枠状フィルム(1)
に内硬する金属箔リード(2)とが熱圧着されて、TA
Bリード型半導体装置が完成する。
ペンサ(18)を半導体ウェーハ(5)に形成した半導
体素子(6)の表面の電極形成予定部(8)上に配置す
る。電極形成予定部(8)には、M蒸着膜(7)が露呈
しており、このM蒸着膜(7)上に導電性のペース+−
(19)を所定量だけ滴下する。導電性のペース) (
19)をディスペンサ(18)から所定量だけ排出する
には、ディスペンサ(18)に制御手段(図示せず)を
備える等常套手段によるため、説明は省略する。M蒸着
膜(7)上に所定量の導電性のペースト(19)を滴下
した後、ディスペンサ(18)を次の電極形成予定部(
8)上に移動させ、同様に導電性のペースト(19)を
所定量だけ滴下する。このようにして半導体ウェーハ(
5)上の全ての電極形成予定部(8)に導電性のペース
ト(19)を滴下すると、半導体ウニ−ハ(5)を加熱
炉(図示せず)内に搬入し、導電性のペースト(19)
をベークするごとにより、導電性のペース)(1,9)
は表面張力で円滑な球面状になり、そのまま固化される
。導電性のペーストが固化すると、バンプ電極(4)が
完成し、半導体ウェーハ(5)をダイシングして分割す
ることにより、半導体ペレット(3)を得る。半導体ペ
レット(3)は枠状フィルム(1)内で、半導体ペレッ
ト(3)周辺のバンプ電極(4)と枠状フィルム(1)
に内硬する金属箔リード(2)とが熱圧着されて、TA
Bリード型半導体装置が完成する。
尚、電極形成予定部(8)上に導電性のペースト(19
)を滴下するに際しては、第2図に示すように、複数本
のディスペンサ(18)により、−括して導電性のペー
スト(19)を滴下することもできる。
)を滴下するに際しては、第2図に示すように、複数本
のディスペンサ(18)により、−括して導電性のペー
スト(19)を滴下することもできる。
[発明の効果]
本発明によれば、短時間に同一形状のバンプ電極を形成
することができるため、生産性を向上させることができ
、また、後工程におけるバンプ電極と金属箔リードとの
熱圧着を良好にすることができる。
することができるため、生産性を向上させることができ
、また、後工程におけるバンプ電極と金属箔リードとの
熱圧着を良好にすることができる。
第1図は本発明に係る第1の実施例を示す縦断面図、第
2図は同じ(第2の実施例を示す縦断面図である。 第3図はTABリード型半導体装置の平面図、第4図は
同じく縦断面図である。第5図は半導体ウェーハの平面
図、第6図は従来のバンプ電極を形成するメツキ装置の
縦断面図、第7図及び第8図はその装置によりバンプ電
極を形成したウェーハの正面図、第9図乃至第11図は
従来の別の方法によりバンプ電極を形成する工程図であ
る。
2図は同じ(第2の実施例を示す縦断面図である。 第3図はTABリード型半導体装置の平面図、第4図は
同じく縦断面図である。第5図は半導体ウェーハの平面
図、第6図は従来のバンプ電極を形成するメツキ装置の
縦断面図、第7図及び第8図はその装置によりバンプ電
極を形成したウェーハの正面図、第9図乃至第11図は
従来の別の方法によりバンプ電極を形成する工程図であ
る。
Claims (1)
- (1)半導体ウェーハに形成した半導体素子の表面の電
極形成予定部にバンプ電極を形成するに当り、 ディスペンサにより、導電性のペーストを上記電極形成
予定部に滴下し、前記導電性のペーストをベークしてバ
ンプ電極を形成することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13681088A JPH01305541A (ja) | 1988-06-02 | 1988-06-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13681088A JPH01305541A (ja) | 1988-06-02 | 1988-06-02 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01305541A true JPH01305541A (ja) | 1989-12-08 |
Family
ID=15184036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13681088A Pending JPH01305541A (ja) | 1988-06-02 | 1988-06-02 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01305541A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5196371A (en) * | 1989-12-18 | 1993-03-23 | Epoxy Technology, Inc. | Flip chip bonding method using electrically conductive polymer bumps |
US5532186A (en) * | 1991-10-11 | 1996-07-02 | Fujitsu Limited | Process for manufacturing bumped tab tape |
US5879761A (en) * | 1989-12-18 | 1999-03-09 | Polymer Flip Chip Corporation | Method for forming electrically conductive polymer interconnects on electrical substrates |
-
1988
- 1988-06-02 JP JP13681088A patent/JPH01305541A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5196371A (en) * | 1989-12-18 | 1993-03-23 | Epoxy Technology, Inc. | Flip chip bonding method using electrically conductive polymer bumps |
US5879761A (en) * | 1989-12-18 | 1999-03-09 | Polymer Flip Chip Corporation | Method for forming electrically conductive polymer interconnects on electrical substrates |
US5918364A (en) * | 1989-12-18 | 1999-07-06 | Polymer Flip Chip Corporation | Method of forming electrically conductive polymer interconnects on electrical substrates |
US6138348A (en) * | 1989-12-18 | 2000-10-31 | Polymer Flip Chip Corporation | Method of forming electrically conductive polymer interconnects on electrical substrates |
US5532186A (en) * | 1991-10-11 | 1996-07-02 | Fujitsu Limited | Process for manufacturing bumped tab tape |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5508561A (en) | Apparatus for forming a double-bump structure used for flip-chip mounting | |
US8183607B2 (en) | Semiconductor device | |
CN102044451B (zh) | 半导体器件的制造方法和电子器件的制造方法 | |
DE102016108060B4 (de) | Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung | |
CN101939832A (zh) | 热机械的倒焊芯片的模片焊接 | |
JPS61125062A (ja) | ピン取付け方法およびピン取付け装置 | |
JPH0982741A (ja) | チップキャリアの構造およびその製造方法 | |
JPH04280462A (ja) | リードフレームおよびこのリードフレームを使用した半導体装置 | |
US6255742B1 (en) | Semiconductor package incorporating heat dispersion plate inside resin molding | |
CN108666289A (zh) | 半导体封装 | |
JPH01305541A (ja) | 半導体装置の製造方法 | |
CN112310008A (zh) | 一种设置有基板预刷胶的封装结构及其制作方法 | |
CN113395841B (zh) | 一种模组加工方法、模组及器件 | |
US11637083B2 (en) | Flip-chip package assembly | |
US7354797B2 (en) | Method for producing a plurality of electronic devices | |
JPH01244653A (ja) | 半導体装置 | |
JPH05102251A (ja) | Tabテープ及びその製造方法並びに該tabテープを用いたicチツプの実装方法 | |
JPH04130633A (ja) | 半導体装置とその製造方法およびそれに用いるキャピラリ | |
JPH0346497Y2 (ja) | ||
JPS62177934A (ja) | 半導体装置の実装方法 | |
JPH03187227A (ja) | 半導体装置 | |
JPH02144955A (ja) | リードフレーム | |
JPS63176493A (ja) | 気密端子のメツキ方法 | |
JPH01297834A (ja) | ワイヤボンデイング方法 | |
JPS61117846A (ja) | 接合用金属突起の製造方法 |