CN112786462B - 半导体封装方法、半导体组件以及包含其的电子设备 - Google Patents

半导体封装方法、半导体组件以及包含其的电子设备 Download PDF

Info

Publication number
CN112786462B
CN112786462B CN202011573447.XA CN202011573447A CN112786462B CN 112786462 B CN112786462 B CN 112786462B CN 202011573447 A CN202011573447 A CN 202011573447A CN 112786462 B CN112786462 B CN 112786462B
Authority
CN
China
Prior art keywords
alignment
semiconductor
carrier plate
semiconductor devices
packaging method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011573447.XA
Other languages
English (en)
Other versions
CN112786462A (zh
Inventor
李维平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Yibu Semiconductor Co ltd
Original Assignee
Shanghai Yibu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Yibu Semiconductor Co ltd filed Critical Shanghai Yibu Semiconductor Co ltd
Priority to CN202011573447.XA priority Critical patent/CN112786462B/zh
Publication of CN112786462A publication Critical patent/CN112786462A/zh
Priority to KR1020210177218A priority patent/KR20220093033A/ko
Priority to TW110147931A priority patent/TWI793933B/zh
Priority to US17/562,939 priority patent/US20220208708A1/en
Priority to US17/562,944 priority patent/US20220208709A1/en
Application granted granted Critical
Publication of CN112786462B publication Critical patent/CN112786462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bonding area, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

本申请公开了一种半导体封装方法、半导体组件以及电子设备，其中半导体封装方法包括：提供至少一个半导体器件和第一载板，其中半导体器件分别具有形成有连接端子的有源表面和形成有多个第一对准焊接部的无源表面，且第一载板上形成有与第一对准焊接部分别对应的第二对准焊接部；将半导体器件放置在第一载板上，使得第一对准焊接部与第二对准焊接部基本对准；通过对第一对准焊接部和第二对准焊接部进行焊接来形成对准焊点，使得半导体器件精确对准并固定至第一载板；在半导体器件的有源表面上贴附第二载板后移除第一载板；在第二载板上半导体器件所在侧进行塑封以形成包覆半导体器件的塑封体；和移除第二载板以使塑封体暴露连接端子。

Description

半导体封装方法、半导体组件以及包含其的电子设备
技术领域
本申请实施例涉及半导体制造技术领域，尤其涉及半导体封装方法、半导体组件以及包含该半导体组件的电子设备。
背景技术
半导体封装和系统在设计方面一直追求密、小、轻、薄，同时在功能方面力求实现高集成度和多功能性。目前为满足上述技术要求而提出多种封装技术，如扇出(Fan-out)型晶圆级封装、小芯片封装(chiplet)、异构集成(heterogeneous integration)、2.5维/三维(2.5D/3D)封装。这些封装技术拥有各自不同的优势和特性，但均存在一些技术挑战。以现有的扇出型封装为例，其面临诸多技术问题，例如翘曲(warpage)、芯片漂移(die shift)、表面平整度(toporgraphy)、芯片与塑封体之间的非共面性(chip-to-mold non-planarity)、封装可靠性(Reliability)等。尽管业内持续努力通过改进设备、材料、工艺环节来改善这些技术问题，但对于一些技术问题，尤其是对于翘曲、芯片漂移和不同芯片之间的表面共面性问题仍没有经济且有效的解决方案。
另外，在各种高端半导体封装和系统制造过程中，也存在一些共性技术，经常会涉及到对半导体器件进行高精度放置和固定。这一工艺步骤通常由高精度装片(pick andplace或die bonder)设备进行，但是其贴装速度有限，使得生产速度十分缓慢，而且设备成本昂贵，成为技术发展和普及的一大瓶颈。
本申请旨在解决上述若干核心技术问题。
发明内容
本申请旨在提出一种全新突破性半导体封装方法、半导体组件以及包含该半导体组件的电子设备，以至少能够解决现有技术中存在的上述和其它技术问题。
本申请的一方面提供一种半导体封装方法，包括：提供至少一个半导体器件和第一载板，其中所述半导体器件分别具有彼此相对的有源表面和无源表面，所述有源表面上形成有连接端子，所述无源表面上形成有多个第一对准焊接部，且所述第一载板上形成有与所述多个第一对准焊接部分别对应的多个第二对准焊接部；将所述至少一个半导体器件放置在所述第一载板上，使得所述多个第一对准焊接部与所述多个第二对准焊接部基本对准；通过对所述多个第一对准焊接部和所述多个第二对准焊接部进行焊接来形成多个对准焊点，使得所述至少一个半导体器件精确对准并固定至所述第一载板；在所述至少一个半导体器件的所述有源表面上贴附第二载板后，移除所述第一载板；在所述第二载板的所述至少一个半导体器件所在侧进行塑封以形成包覆所述至少一个半导体器件的塑封体；以及移除所述第二载板以使所述塑封体暴露所述连接端子。。
本申请的另一方面提供一种半导体组件，所述半导体组件是通过上述半导体封装方法进行封装的。
本申请的又一方面提供一种电子设备，其包含上述半导体组件。
应当理解，上述说明仅是对本申请的概述，以便能够更清楚地了解本申请的技术方案，从而可依照说明书的内容予以实施。为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下详细说明本申请的具体实施方式。
附图说明
图1示出在根据现有技术的先上芯片(chip-first)扇出型封装过程中因放置定位不准或塑封模流(mold flow)推挤造成的芯片漂移和芯片旋转现象的示意图。
图2示出发生如图1所示的芯片漂移和旋转后形成的凸点下金属(UBM)和重布线层(RDL)迹线位置失配(或未对准)的状态示意图。
图3示出根据本申请实施方式的封装方法的流程图。
图4A至图4I示出用于示意性说明根据本申请的示例性实施例的封装方法的截面图。
具体实施方式
本申请在以下说明中包含参考附图的至少一个实施例，其中在这些附图中，相似数字表示相同或类似组成部分。虽然以下说明主要基于具体实施例，但是本领域普通技术人员应理解，以下说明旨在涵盖可包括在如由所附权利要求及其等同内容所定义且如由以下说明及附图支持的本申请发明构思及范围内的替代、变型、及等同的技术手段或方案。在以下说明中，为了提供对本申请的充分理解而给出一些具体细节，诸如具体配置、组成、及工艺等。在其他情况中，为了避免对本申请的非必要的混淆，未说明熟知的工艺及制造技术的具体细节。此外，附图中所示的各种实施例是示意性图示且不一定是按比例图示的。
半导体组件(也可称为半导体封装体)是现代电子设备或产品的核心部件。半导体组件可从器件数量和密度方面大致分为：分立式半导体组件，亦即单芯片组件，例如，单颗的数字逻辑处理器、二极管、三极管；多芯片组件，例如影像传感器(CIS)与影像处理器(ASIC)的模组、中央处理器(CPU)与动态存储器(DRAM)的堆叠；和系统级组件，例如手机中的射频前端模块(FEM)、手机和智能手表中的显示屏模组。通常，系统级组件所包含的器件较广较多，除了半导体器件外，还有被动元器件(电阻、电容、电感)和其他器件甚至组件。
本文中的半导体组件可包含有源和无源器件，包括但不限于双极型晶体管、场效应晶体管、集成电路等有源器件和片式电阻、电容、电感、集成被动元器件(IPD)、微机电系统(MEMS)等无源器件。在各种有源和无源器件之间建立实现各种电气连接关系，以形成使半导体组件能够执行高速计算和其他有用功能的电路。
目前，半导体制造通常包含两个复杂的制造工艺，即前道晶圆制造和后道封装制造，每个工艺都可能涉及数百个步骤。前道晶圆制造涉及在晶圆的表面上形成多个芯片(die)。每个芯片通常是相同的，并且内部包含通过电连接有源和/或无源单元形成的电路。后道封装制造涉及从完成的晶圆中分离出单个芯片，并封装成半导体组件以提供电气连接、结构支持和环境隔离，同时为后续组装电子产品提供方便。
半导体制造的一个重要目标是生产更小的半导体器件、封装和组件。越小的产品，通常集成度越高、消耗功率越少、具有越高的性能且具有越小的面积/体积，这对于最终产品的市场表现十分重要。一方面可以通过改进前道晶圆工艺来制作更小的集成电路，从而缩小芯片、增加密度和提高性能。另一方面后道封装工艺可以通过改进封装设计、工艺和封装材料来使半导体组件进一步减小尺寸、增加密度和提高性能。
目前在后道封装工艺中，一种较为新颖高效的封装方式是扇出型封装。扇出型封装通常采用模塑化合物包覆来自经切割的晶圆的单个或多个合格芯片(die)并经重布线层(RDL)将互连迹线从芯片的连接焊盘引出至外部的焊球以实现更高的I/O密度和灵活的集成度的封装技术。扇出型封装主要可分为先上芯片(chip-first)型封装和后上芯片(chip-last)型封装。chip-first型封装又可分为有源表面朝下(face-down)型和有源表面朝上(face-up)型。
chip-first/face-down型封装主流工艺可包括如下主要步骤：从经切割的晶圆拾取芯片并放置在贴有胶膜的载板上以使其有源表面朝向胶膜；用模塑化合物对安装有芯片的一侧进行塑封；移除载板(和胶膜一起)以暴露芯片的有源表面；在芯片的有源表面上形成互连层(包括RDL层和凸点下金属(UBM))；在互连层上形成焊球，其中芯片的互连焊盘或互连凸点通过互连层与焊球实现电连接；以及进行切割以形成独立的半导体组件。
chip-first/face-up型封装工艺与chip-first/face-down型封装工艺可大致相同，主要区别在于：将芯片拾取并放置在贴有胶膜的载板上时，使其有源表面背对胶膜；在塑封后减薄芯片有源表面一侧的模塑化合物以暴露芯片有源表面的互连凸点；以及可在形成互连层和焊球之后移除载板。
在扇出型封装目前面临的技术问题中，芯片的高精度放置及位置固定依然缺乏高效经济的方法。往往是芯片放置精度越高，设备成本就越高，生产效率就越低，而且芯片装片设备的精度难以突破0.5微米极限。另外，芯片放置在胶膜上后，由胶膜粘接固定位置，但粘性胶膜具有可变形性，在塑封过程中塑封料的流动会对芯片形成推挤，导致芯片在胶膜上的位移和旋转。塑封工艺中使用的较高温度更加重了这一问题。芯片位移和旋转的另外一个来源是塑封体内的内应力。具体到现有的chip-first/face-up型封装工艺中，塑封过程包括加热注塑、塑封料在高温保持中的部分固化和降温三阶段。通常随后还会有一个恒温加热塑封料完全固化步骤。芯片、塑封料、胶膜、载板等的热膨胀系数存在差异，因此塑封过程中各种材料的热膨胀系数的失配和塑封料的固化收缩导致塑封体的不均匀的内应力，进一步造成芯片漂移和/或旋转(如图1的右下方的芯片排布所示)以及塑封体(芯片和载板由塑封料包覆成型的形态)的翘曲。芯片漂移和/或旋转进而造成后续形成的重布线(RDL)迹线和凸点下金属(UBM)位置失配或未对准(如图2的右上方的发生芯片漂移和旋转后的状态所示)，从而可能导致成品率大幅下降。塑封体的翘曲则对后续封装工艺(包括形成RDL和UBM)造成困难，严重时甚至无法继续后续制程。
本申请旨在提出至少能够解决上述技术问题的一种全新的突破性的封装方法。
根据本申请实施例的封装方法利用半导体器件与第一载板之间的对准焊点(joint)在焊锡熔融或部分熔融状态时的自对准能力来使半导体器件自动精确对准第一载板上的目标位置并在焊锡凝固后达到对半导体器件的位置固定，其中半导体器件的无源表面(即有源表面的相对面)上和第一载板的一侧上分别预先形成有第一对准焊接部和相应的第二对准焊接部(例如，其中一者为对准焊接凸块，另一者为对准焊盘；或者两者均为对准焊接凸块)。该封装方法在将半导体器件放置在第一载板上的目标位置处以使第一对准焊接部和第二对准焊接部彼此接触后，使第一对准焊接部和第二对准焊接部中的一者(或两者)熔融以形成对准焊点，此时若半导体器件未精确对准至第一载板上的目标位置(即第一对准焊接部和第二对准焊接部未对中)时，则熔融或部分熔融状态(液态或部分液态)的对准焊点基于最小表面能原理会自动地将半导体器件精确地引入至目标位置以达到表面能最小化，且对准焊点在固化后保持半导体器件牢固地固定在目标位置。第一对准焊接部和第二对准焊接部(在包括但不限于体积、几何形状、成分、位置、分布和数量等的方面)优化设计成能够实现最精确、有效、高效且可靠的自对准能力。由于采用焊接方式取代胶膜粘合方式来将半导体器件固定在第一载板上，不仅改善翘曲问题且通过牢固的焊接方式防止塑封过程中半导体器件可能的漂移和旋转问题，还能够鉴于对准焊点的自对准能力而在拾取并放置半导体器件时容许一定程度的放置偏差，从而可显著降低对半导体器件放置精度(尤其是对装片机(pick and place或die bonder))的要求，且可显著提高半导体器件拾取和放置操作的速度，进而提高工艺效率，降低工艺成本。
另外，根据本申请实施例的封装方法在如上所述借助对准焊点在第一载板上对准固定半导体器件的基础上，在半导体器件的另一侧(即有源表面)贴附第二载板后移除第一载板并执行塑封工艺，从而在执行塑封工艺时通过第二载板实现对该半导体器件的有源表面的独立固定和密闭保护，因此与现有的chip-first/face-up型封装过程相比，无需在执行塑封工艺后对塑封体进行减薄(例如，研磨)或钻孔以使互连凸点或互连焊盘暴露，从而不仅能够提高塑封工艺的效率，而且还能够避免减薄(例如，研磨)或钻孔等过程导致的半导体器件有源表面的意外损坏，进而提高良率。
如本文所使用的术语“半导体器件”可以指在芯片厂(fab)生产出来的芯片(也可以互换地称为裸片、晶粒、管芯、集成电路)，即是经过晶圆切割和测试后尚未封装的芯片，这种芯片上通常可以只有用于对外连接的互连焊盘(pad)。根据需要，半导体器件也可以是经预处理(至少部分地封装)的芯片，例如具有形成在互连焊盘上的互连凸点(bump)，或半导体器件也可以具有附加结构，例如堆叠的芯片和经过封装的芯片。
如本文所使用的术语“有源表面”通常指半导体器件的具有电路功能的一侧表面，其上具有互连焊盘(或形成在互连焊盘上的互连凸点)，也可以互换地称为正面或功能面。半导体器件的有源表面与不具有电路功能的另一侧表面(可以互换地称为无源表面或背面)彼此相对。
如本文所使用的术语“连接端子”通常指半导体器件的有源表面上的互连焊盘或互连凸点。
如本文所使用的术语“对准焊接部”通常指可通过本领域已知的焊接方法焊接至对应的另一对准焊接部以用于对准的结构。
图3示出根据本申请一实施方式的封装方法的流程示意图。如图3所示，所述封装方法包括如下步骤：
S310：提供至少一个半导体器件和第一载板，其中所述半导体器件分别具有彼此相对的有源表面和无源表面，所述有源表面上形成有连接端子，所述无源表面上形成有多个第一对准焊接部，且所述第一载板上形成有与所述多个第一对准焊接部分别对应的多个第二对准焊接部。
在一些实施例中，所述半导体器件为多个。作为示例，所述多个半导体器件在功能、尺寸或形状上可以至少部分地彼此不同，也可以彼此相同。应当理解，可根据具体工艺条件或实际需求(例如，所述第一载板和所述半导体器件的尺寸形状、所述半导体器件的放置间距或封装尺寸形状、制作工艺规范、半导体组件的功能设计等)适当地选择所述半导体器件的类型和具体数量，且本申请对此不作特别限定。
在一些实施例中，所述第一载板是玻璃载板、陶瓷载板、金属载板、有机高分子材料载板或硅晶圆或由上述两种甚至多种材料的组合制成。
在一些实施例中，所述第一对准焊接部和所述第二对准焊接部中的任一者为对准焊接凸点，且另一者为与所述对准焊接凸点对应的对准焊盘。在另一些实施例中，所述第一对准焊接部和所述第二对准焊接部均为对准焊接凸点且二者熔点可以相同，也可以不同。作为示例，所述对准焊接凸点可采用本领域已知的凸点制作工艺(例如，电镀法、植球法、模板印刷法、蒸发/溅射法等)预先制作在半导体器件(例如，晶圆)和/或第一载板上。作为示例，所述对准焊盘可采用沉积(例如金属层)-光刻-蚀刻工艺预先制作在半导体器件(例如，晶圆)和第一载板上。应当理解，所述第一对准焊接部和所述第二对准焊接部只要能够焊接彼此以用于对准目的，也可以采用任何其他焊接结构或形态。
在一些实施例中，所述第一对准焊接部在体积、尺寸、几何形状、成分、分布、位置和数量等方面与所述第二对准焊接部彼此对应，使得能够通过焊接彼此来使所述半导体器件在所述第一载板上精确地对准至相应的目标位置。
应当理解，可根据具体工艺条件或实际需求(例如，所述第一载板和所述半导体器件的尺寸形状、所述半导体器件的放置间距或封装尺寸形状等)适当地选择所述第一对准焊接部和/或所述第二对准焊接部的具体体积、尺寸、几何形状、成分、分布、位置和数量，且本申请对此不作特别限定。例如，对于所有半导体器件，不管功能、尺寸或形状彼此是否相同，所述第一对准焊接部均可形成为基本相同的体积、尺寸、几何形状或成分，且第一载板上的所述第二对准焊接部均可形成为基本相同的体积、尺寸、几何形状或成分，以便降低后续工艺复杂度并提高封装效率。又例如，对于功能、尺寸或形状不同的半导体器件，所述第一对准焊接部和所述第二对准焊接部可形成为不同的体积、尺寸、几何形状或成分，以便可在后续焊接后形成不同的焊点高度，以实现特定功能或满足特定要求。在一些实施例中，对于多个半导体器件，所述第一对准焊接部和/或所述第二对准焊接部设置成使得在后续形成对准焊点后所述多个半导体器件的有源表面位于平行于所述第一载板的同一平面内。
在一些实施例中，所述连接端子是互连焊盘自身。在替代性实施例中，所述连接端子是互连凸点。作为示例，所述互连凸点可采用本领域已知的凸点制作工艺(例如，电镀法、植球法、模板印刷法、蒸发/溅射法等)预先制作在半导体器件(例如，晶圆)上的互连焊盘上。例如，所述互连凸点可以是导电柱的形态。
作为示例性实施例，如图4A所示，提供多个半导体器件和第一载板420。在多个半导体器件当中，至少两个半导体器件410、410’不相同，例如尺寸和/或功能不同。在各半导体器件410(和/或410’)的有源表面411上分布形成有互连焊盘412，且在无源表面413上形成有多个对准焊接凸点414。第一载板420的一表面上按与各半导体器件410(和/或410’)上的对准焊接凸点414相同的排布(或相对位置关系)形成有对应的多个对准焊盘424。可选地，除了半导体器件之外，还可以类似的结构提供无源器件。例如，如图4所示的附图标记410’可被替代为无源器件。
S320：将所述至少一个半导体器件放置在所述第一载板上，使得所述多个第一对准焊接部与所述多个第二对准焊接部基本对准。
在一些实施例中，所述“基本对准”包括所述第一对准焊接部与所述第二对准焊接部分别彼此接触，但未在垂直于所述无源表面的方向上精确对中。本文中的“对中”通常表示所述第一对准焊接部与所述第二对准焊接部的中心在垂直于所述无源表面的方向上对齐。需要说明的是，所述第一对准焊接部与所述第二对准焊接部的“基本对准”表示至少存在所述第一对准焊接部与所述第二对准焊接部之间的接触以致于能够如下文所述借助于焊接过程中处于熔融或部分熔融状态的对准焊点的最小表面能原理进行自对准的程度，因此“基本对准”包括未精确对中但至少有物理接触的状态，但也可以不排除精确对中的状态。
应当理解，在步骤S320中将半导体器件放置在第一载板上时，半导体器件的无源表面面向第一载板(即，形成有第一对准焊接部的表面)，半导体器件的有源表面背向第一载板。
作为示例性实施例，如图4B所示，将半导体器件410(和/或410’)放置在第一载板420上，使得对准焊接凸点414与对应的对准焊盘424相接触。此时，对准焊接凸点414与对准焊盘424未对中，即对准焊接凸点414的垂直中心线L1和对准焊盘424的垂直中心线L2不重合。
S330：通过对所述多个第一对准焊接部和所述多个第二对准焊接部进行焊接来形成多个对准焊点，使得所述至少一个半导体器件精确对准并固定至所述第一载板。
需要说明的是，“精确对准”表示所述半导体器件在所述第一载板上的实际位置与目标位置之间的偏差在本领域的容差范围内的状态。应当理解，所述精确对准是利用焊接第一对准焊接部和第二对准焊接部而成的焊点在焊接过程中的熔融或部分熔融状态下呈现的最小表面能原理来实现的。具体地，当第一对准焊接部和第二对准焊接部彼此接触但未在垂直于半导体器件的无源表面或第一载板的方向上精确对中时，在焊接过程中，所述第一对准焊接部和所述第二对准焊接部中作为对准焊接凸点的一方熔融或部分熔融并浸润作为对准焊盘或另一对准焊接凸点的另一方，或所述第一对准焊接部和所述第二对准焊接部均作为对准焊接凸点熔融或部分熔融，由此形成处于熔融或部分熔融状态的对准焊点，此时基于最小表面能原理，处于熔融或部分熔融状态的对准焊点会趋于变形移动以使所述第一对准焊接部和所述第二对准焊接部接近对中状态，从而带动相对于第一载板较轻的半导体器件以精确对准至第一载板上的目标位置。
应当理解，在焊接所述第一对准焊接部与所述第二对准焊接部之后，由于由此形成的对准焊点本身的高度(在垂直于所述半导体器件的无源表面或所述第一载板的方向上)，所述半导体器件的无源表面和所述第一载板相隔开以在它们之间形成一定的空间。
在一些实施例中，所述对准焊接凸点由焊锡制成，且所述焊接可采用本领域已知的各种熔融焊锡的焊接方式，包括但不限于回流焊、激光焊、高频焊接、红外焊接等。作为示例，可以使用助焊剂或焊糊进行焊接。
作为示例性实施例，如图4C所示，将对准焊接凸点414和对准焊盘424进行焊接以形成对准焊点416。在焊接过程中，处于熔融态的对准焊接凸点414会浸润对准焊盘424，并基于自身的最小表面能原理而与对准焊盘424进行自对准(即，对准焊接凸点414的垂直中心线L1和对准焊盘424的垂直中心线L2重合)，使得带动半导体器件410(和/或410’)实现在第一载板420上的精确对准。在完成焊接后，半导体器件410(和/或410’)的无源表面413与第一载板420相隔开以形成空间。
在一些实施例中，在S330后，还包括S331：将所述半导体器件与所述第一载板作为整体进行翻转，使得所述半导体器件的所述有源表面向下，并再次使所述对准焊点熔融或部分熔融后进行降温以使所述对准焊点凝固。应当理解，此时再次熔融或部分熔融的所述对准焊点因所述半导体器件的重量而适度拉长，由此可进一步改善自对准精度。需要说明的是，由于对准焊点在熔融状态或部分熔融状态下的表面能，半导体器件将不会因自身重量而从第一载板脱落。作为替代性实施例，在S310中，在所述多个第一对准焊接部和/或第二对准焊接部上预先涂有粘性助焊剂，且S330包括S330’：在进行所述焊接之前，将所述半导体器件与所述第一载板作为整体进行翻转，以使得所述半导体器件的所述有源表面向下。应当理解，此时在翻转后，焊接过程中熔融或部分熔融的所述对准焊点因所述半导体器件的重量而适度拉长，由此可进一步改善自对准精度。需要说明的是，由于粘性助焊剂将半导体器件与第一载板粘连，半导体器件在翻转后将不会因自身重量而从第一载板脱落。应当理解，在下文所述的S340之前，还需要将所述半导体器件与所述第一载板作为整体再次进行翻转。
在一些实施例中，当所述半导体器件为多个时，S330包括S330”：在所述半导体器件与所述第一载板形成精确对准且所述对准焊点仍处于熔融或部分熔融状态时，利用压平板(leveling plate)对所述多个半导体器件的有源表面进行压平处理，使得所述多个半导体器件的所述有源表面基本位于与所述第一载板平行的同一平面内。作为示例，S330”包括：在所述多个半导体器件的有源表面上方放置所述压平板；朝向所述第一载板按压所述压平板，使得所述多个半导体器件的所述有源表面基本位于与所述第一载板平行的同一平面内；在保持按压的同时，进行降温以使所述对准焊点基本凝固；以及移除所述压平板。作为替代性实施例，当所述半导体器件为多个时，在S330之后还包括S332：再次使所述对准焊点熔融或部分熔融后，利用压平板对所述多个半导体器件的有源表面进行压平处理，使得所述多个半导体器件的所述有源表面基本位于与所述第一载板平行的同一平面内。作为示例，所述S332包括：再次使所述对准焊点熔融或部分熔融；在所述多个半导体器件的有源表面上方放置所述压平板；朝向所述第一载板按压所述压平板，使得所述多个半导体器件的所述有源表面基本位于与所述第一载板平行的同一平面内；在保持按压的同时，进行降温以使所述对准焊点基本凝固；以及移除所述压平板。可以理解，由于保持按压直至对准焊点基本凝固后才移除压平板，因此能够防止熔融态焊点的表面能重新使半导体器件恢复压平前的原始高度。
作为示例性实施例，如图4D所示，通过加热再次使对准焊点416处于熔融或部分熔融状态后，在多个半导体器件410、410’的有源表面411上放置压平板P后，按压(即朝向第一载板420)压平板P以进行压平处理，使得多个半导体器件410、410’的有源表面处于与第一载板420平行的同一平面内。随后，在保持按压的同时进行降温以使对准焊点416凝固，然后移除压平板P。
由此，能够使得所有半导体器件的有源表面均精确齐平且处于同一高度上。应当理解，需要在压平板上施加适当压力，使得处于熔融或部分熔融状态的对准焊点适当变形且由此导致的压平板的垂直(相对于半导体器件的有源表面或第一载板)位移适当，以防止半导体器件受损。作为示例，在所述第一载板的第二对准焊接部周边预先形成有焊锡阱(solder trap)，由此能够在按压过程中防止多余熔融焊锡的不受控制的随意流动。
在一些实施例中，将上述利用压平板的压平处理与上述翻转后的焊接处理或再次熔融处理结合。作为示例，在S330中执行S330’后执行S330”，或在执行包括S330’的S330后执行S332，或在执行包括S330”的S330后执行S331，或在执行S331时执行S332。
S340：在所述至少一个半导体器件的所述有源表面上贴附第二载板后，移除所述第一载板。
应当理解，所述第二载板主要用于在移除所述第一载板后仍然保持所述至少一个半导体器件固定在原位不动，以便于进行接下来的塑封。在一些实施例中，利用胶膜来贴附所述第二载板。然而，可以理解的是，只要能够相对于第二载板保持所述至少一个半导体器件固定，则对于第二载板可以采用任何贴附方式，本申请对此不作特别限定。
在一些实施例中，所述第二载板是由玻璃、陶瓷、金属、有机高分子材料或硅晶圆或上述两种甚至多种材料的组合制成。
在一些实施例中，通过剥离、蚀刻、烧蚀、研磨等本领域已知工艺移除所述第一载板。作为示例，在采用剥离工艺时，可对所述第一载板与所述半导体器件之间的焊接(即对所述对准焊点)进行解焊，以便于从所述半导体器件的无源表面剥离所述第一载板。
在一些实施例中，在移除所述第一载板时或在移除所述第一载板后，还移除部分或全部对准焊点。作为示例，可通过解焊、蚀刻、烧蚀或研磨等本领域已知工艺移除部分或全部对准焊点。在一些实施例中，保留部分或全部对准焊点作为最终半导体组件(即封装成品)的一部分，用于电连接(例如电源和接地)、散热、机械结构等。
作为示例性实施例，如图4E所示，在半导体器件410(和/或410’)的有源表面411上贴附第二载板430后，如图4F所示，通过对对准焊点416进行解焊来从半导体器件410(和/或410’)的无源表面413侧移除第一载板420以及对准焊点416。
S350：在所述第二载板的所述至少一个半导体器件所在侧进行塑封以形成包覆所述至少一个半导体器件的塑封体。
应当理解，通过所述塑封，所述半导体器件的无源表面和侧面被包覆。
在一些实施例中，S340包括：在移除所述第一载板之前，将所述至少一个半导体器件、所述第一载板和所述第二载板作为整体进行翻转。在一些实施例中，S350包括：在进行塑封之前，将所述至少一个半导体器件和所述第二载板作为整体进行翻转。
在一些实施例中，采用树脂类材料(例如，环氧树脂)的模塑化合物进行塑封。
作为示例性实施例，如图4G所示，将半导体器件410(和/或410’)和第二载板430作为整体进行翻转，使得半导体器件410(和/或410’)的无源表面413朝上且第二载板430位于半导体器件410(和/或410’)的下方，然后在第二载板430的上方(即贴附有半导体器件410(和/或410’)的一侧)进行塑封，使得塑封体440包覆半导体器件410(和/或410’)的无源表面和侧面。
S360：移除所述第二载板以使所述塑封体暴露所述连接端子。
在一些实施例中，在一些实施例中，通过剥离、蚀刻、烧蚀、研磨等本领域已知工艺移除所述第二载板。
作为示例性实施例，如图4H所示，通过移除第二载板430，塑封体440暴露半导体器件410(和/或410’)的有源表面411，即互连焊盘412。
在一些实施例中，在S360之后还包括S370：在所述塑封体暴露所述连接端子的表面上依次形成互连层和外部端子，使得所述连接端子通过所述互连层电连接至所述外部端子。
在一些实施例中，S360包括：在移除所述第二载板之前，将包覆有至少一个半导体器件的所述塑封体和所述第二载板作为整体进行翻转。在一些实施例中，S370包括：在形成所述互连层和所述外部端子之前，将包覆有至少一个半导体器件的所述塑封体进行翻转。
在一些实施例中，所述互连层按远离所述连接端子的方向依次包括重布线层(RDL)和凸点下金属(UBM)，从而实现所述连接端子与所述外部端子的导电连接。应当理解，所述互连层还包含用于实现各导电路径之间电绝缘的绝缘层，而绝缘层的具体数量和材料可根据具体工艺条件或需要适当地选择，本申请对此不作特别限定。
在一些实施例中，所述外部端子是焊球或焊盘。
作为示例性实施例，如图4I所示，将包覆有半导体器件410(和/或410’)的塑封体440进行翻转，使得半导体器件410(和/或410’)的所暴露的有源表面413(也即互连焊盘412)朝上，然后在塑封体440暴露有互连焊盘412的表面上自下而上依次形成重布线层(RDL)迹线452、UBM 454、焊球460，以形成互连焊盘412到相应焊球460的导电路径。在此过程中，尤其是在形成RDL迹线452和/或UBM 454时，还形成介电层456以实现导电路径之间的电绝缘。
在一些实施例中，所述封装方法还包括：对所述塑封体的包覆所述至少一个半导体器件的无源表面的一侧进行减薄(例如研磨、蚀刻或烧蚀等)。作为示例，在S350和S360之间或者在S360后还包括：对所述塑封体的包覆所述至少一个半导体器件的无源表面的一侧进行减薄。例如，可在S360和S370之间进行所述减薄。又例如，可在S370之后进行所述减薄。作为示例，可以减薄至所述半导体器件的无源表面，或者所减薄的部分包含所述半导体器件的无源表面一侧的一部分。应当理解，通过该减薄过程同样去除所述第一载板被移除之后所残留的对准焊点。由此，能够进一步减小最终的半导体组件的厚度。
在一些实施例中，将无源器件与所述至少半导体器件一起以与上述实施例基本相同的方法封装。
在一些实施例中，当所述至少一个半导体器件为多个时，在S370之后还包括：进行切割。
应当理解，可根据半导体组件的封装规格(包括但不限于晶圆级封装、芯片级封装、系统级封装)执行切割工艺以制作独立的半导体组件，或不执行切割工艺。
显然，本领域的技术人员可以对本申请的实施例进行各种变更和变型而不脱离本申请的构思和范围。这样，倘若本申请的这些变更和变型属于本申请权利要求及其等同技术方案的范围之内，则本申请的记载内容也意图包含这些变更和变型在内。

Claims (16)

1.一种半导体封装方法，包括：
S310：提供多个半导体器件和第一载板，其中所述半导体器件分别具有彼此相对的有源表面和无源表面，所述有源表面上形成有连接端子，所述无源表面上形成有多个第一对准焊接部，且所述第一载板上形成有与所述多个第一对准焊接部分别对应的多个第二对准焊接部；
S320：将所述多个半导体器件放置在所述第一载板上，使得所述多个第一对准焊接部与所述多个第二对准焊接部基本对准；
S330：通过对所述多个第一对准焊接部和所述多个第二对准焊接部进行焊接来形成多个对准焊点，使得所述多个半导体器件精确对准并固定至所述第一载板；
S340：在所述多个半导体器件的所述有源表面上贴附第二载板后，移除所述第一载板；
S350：在所述第二载板的所述多个半导体器件所在侧进行塑封以形成包覆所述多个半导体器件的塑封体；以及
S360：移除所述第二载板以使所述塑封体暴露所述连接端子；
所述S330包括：在所述多个半导体器件与所述第一载板形成精确对准但所述多个对准焊点仍处于熔融或部分熔融状态时，利用压平板对所述多个半导体器件的所述有源表面进行压平处理，使得所述多个半导体器件的所述有源表面基本位于与所述第一载板平行的同一平面内，直至所述对准焊点基本凝固，然后移除所述压平板；
在所述S330后，所述半导体封装方法还包括：将包括所述多个半导体器件与所述第一载板的整体进行翻转，使得所述有源表面朝向下方，且再次使所述多个对准焊点熔融或部分熔融后进行降温凝固；其中，再次熔融或部分熔融的所述对准焊点因所述半导体器件的重量而拉长，以改善自对准精度。
2.如权利要求1所述的半导体封装方法，其中所述半导体封装方法在所述S330和所述S340之间还包括：再次使所述对准焊点熔融或部分熔融后，利用压平板对所述多个半导体器件的所述有源表面进行压平处理，使得所述多个半导体器件的所述有源表面基本位于与所述第一载板平行的同一平面内，直至所述对准焊点基本凝固，然后移除所述压平板。
3.如权利要求1所述的半导体封装方法，其中所述S340包括：在移除所述第一载板之前，将所述多个半导体器件、所述第一载板和所述第二载板作为整体进行翻转。
4.如权利要求1所述的半导体封装方法，其中所述S350包括：在进行塑封之前，将所述多个半导体器件和所述第二载板作为整体进行翻转。
5.如权利要求1所述的半导体封装方法，其中所述S360包括：在移除所述第二载板之前，将包覆有多个半导体器件的所述塑封体和所述第二载板作为整体进行翻转。
6.如权利要求1所述的半导体封装方法，其中在所述S360之后还包括S370：在所述塑封体暴露所述连接端子的表面上依次形成互连层和外部端子，使得所述连接端子通过所述互连层电连接至所述外部端子。
7.如权利要求6所述的半导体封装方法，其中所述S370包括：在形成所述互连层和所述外部端子之前，将包覆有多个半导体器件的所述塑封体进行翻转。
8.如权利要求1所述的半导体封装方法，其中所述多个第一对准焊接部和所述多个第二对准焊接部中的任一者具有对准焊接凸点的形态，且另一者具有与所述对准焊接凸点对应的对准焊盘的形态；或者所述多个第一对准焊接部和所述多个第二对准焊接部均具有对准焊接凸点的形态。
9.如权利要求8所述的半导体封装方法，其中所述对准焊接凸点由焊锡制成，且所述焊接通过熔融焊锡来进行。
10.如权利要求9所述的半导体封装方法，其中在所述S310中，在所述多个第一对准焊接部和/或第二对准焊接部上预先涂有粘性助焊剂，且所述S330包括：在进行所述焊接之前，将包括所述多个半导体器件与所述第一载板的整体进行翻转，以使得所述多个半导体器件的所述有源表面向下。
11.如权利要求1所述的半导体封装方法，还包括：对所述塑封体的包覆所述多个半导体器件的无源表面的一侧进行减薄。
12.如权利要求6所述的半导体封装方法，还包括：在形成所述互连层和所述外部端子后，进行切割。
13.如权利要求1所述的半导体封装方法，还包括：在移除所述第一载板时或在移除所述第一载板后，还移除至少部分所述对准焊点。
14.如权利要求6所述的半导体封装方法，其中所述互连层按远离所述连接端子的方向依次包括重布线层和凸点下金属层。
15.一种半导体组件，所述半导体组件是通过如权利要求1至权利要求14中的任一项所述的半导体封装方法进行封装的。
16.一种电子设备，包含如权利要求15所述的半导体组件。
CN202011573447.XA 2020-12-25 2020-12-25 半导体封装方法、半导体组件以及包含其的电子设备 Active CN112786462B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202011573447.XA CN112786462B (zh) 2020-12-25 2020-12-25 半导体封装方法、半导体组件以及包含其的电子设备
KR1020210177218A KR20220093033A (ko) 2020-12-25 2021-12-13 반도체 패키징 방법, 반도체 어셈블리 및 이를 포함하는 전자 디바이스
TW110147931A TWI793933B (zh) 2020-12-25 2021-12-21 半導體封裝方法、半導體元件以及包含其的電子設備
US17/562,939 US20220208708A1 (en) 2020-12-25 2021-12-27 Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly
US17/562,944 US20220208709A1 (en) 2020-12-25 2021-12-27 Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011573447.XA CN112786462B (zh) 2020-12-25 2020-12-25 半导体封装方法、半导体组件以及包含其的电子设备

Publications (2)

Publication Number Publication Date
CN112786462A CN112786462A (zh) 2021-05-11
CN112786462B true CN112786462B (zh) 2023-08-22

Family

ID=75752804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011573447.XA Active CN112786462B (zh) 2020-12-25 2020-12-25 半导体封装方法、半导体组件以及包含其的电子设备

Country Status (3)

Country Link
KR (1) KR20220093033A (zh)
CN (1) CN112786462B (zh)
TW (1) TWI793933B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117198897A (zh) * 2022-06-01 2023-12-08 矽磐微电子(重庆)有限公司 半导体结构的板级封装方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
CN105448862A (zh) * 2014-09-29 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其制作方法
CN109860126A (zh) * 2019-02-13 2019-06-07 中国科学院微电子研究所 一种大尺寸扇出封装结构及方法
CN211102041U (zh) * 2019-12-05 2020-07-28 苏州瀚瓦电子科技有限公司 电路板焊接夹具
CN111554631A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法
CN111863635A (zh) * 2019-04-28 2020-10-30 无锡华润安盛科技有限公司 半导体封装方法
CN112018047A (zh) * 2019-05-29 2020-12-01 中芯长电半导体（江阴）有限公司 芯片封装结构及芯片封装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101213661A (zh) * 2005-06-29 2008-07-02 皇家飞利浦电子股份有限公司 组件、子组件和制造它们的方法
TWI345296B (en) * 2007-08-07 2011-07-11 Advanced Semiconductor Eng Package having a self-aligned die and the method for making the same, and a stacked package and the method for making the same
US20130228916A1 (en) * 2012-03-02 2013-09-05 Texas Instruments Incorporated Two-solder method for self-aligning solder bumps in semiconductor assembly
US9859244B2 (en) * 2016-03-24 2018-01-02 International Business Machines Corporation Chip alignment utilizing superomniphobic surface treatment of silicon die
US10361140B2 (en) * 2016-06-10 2019-07-23 International Business Machines Corporation Wafer stacking for integrated circuit manufacturing
TWI687986B (zh) * 2018-11-16 2020-03-11 典琦科技股份有限公司 晶片封裝體的製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
CN105448862A (zh) * 2014-09-29 2016-03-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其制作方法
CN109860126A (zh) * 2019-02-13 2019-06-07 中国科学院微电子研究所 一种大尺寸扇出封装结构及方法
CN111863635A (zh) * 2019-04-28 2020-10-30 无锡华润安盛科技有限公司 半导体封装方法
CN112018047A (zh) * 2019-05-29 2020-12-01 中芯长电半导体（江阴）有限公司 芯片封装结构及芯片封装方法
CN211102041U (zh) * 2019-12-05 2020-07-28 苏州瀚瓦电子科技有限公司 电路板焊接夹具
CN111554631A (zh) * 2020-04-30 2020-08-18 通富微电子股份有限公司 一种芯片封装方法

Also Published As

Publication number Publication date
CN112786462A (zh) 2021-05-11
KR20220093033A (ko) 2022-07-05
TWI793933B (zh) 2023-02-21
TW202226493A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
EP3288077B1 (en) Microelectronic package having a bumpless laminated interconnection layer
CN105762084B (zh) 倒装芯片的封装方法及封装装置
CN112786462B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
CN112687629B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
US20230343713A1 (en) Interconnection between chips by bridge chip
CN112992699B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
CN113078147B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
CN112420531B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
CN112420528B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
TWI831089B (zh) 半導體封裝方法、半導體元件以及包含其的電子設備
CN211320091U (zh) 芯片的扇出封装结构
US11955396B2 (en) Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly
US20220208709A1 (en) Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly
US20220246576A1 (en) Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly
US20220271002A1 (en) Semiconductor Packaging Method, Semiconductor Assembly and Electronic Device Comprising Semiconductor Assembly
US20220230986A1 (en) Semiconductor Assembly Packaging Method, Semiconductor Assembly and Electronic Device
CN117810101A (zh) 半导体封装方法、半导体组件及电子设备
CN112259518A (zh) 芯片的扇出封装结构及其扇出封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant