CN117198897A - 半导体结构的板级封装方法 - Google Patents

半导体结构的板级封装方法 Download PDF

Info

Publication number
CN117198897A
CN117198897A CN202210621978.4A CN202210621978A CN117198897A CN 117198897 A CN117198897 A CN 117198897A CN 202210621978 A CN202210621978 A CN 202210621978A CN 117198897 A CN117198897 A CN 117198897A
Authority
CN
China
Prior art keywords
conductive
forming
carrier plate
wafer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210621978.4A
Other languages
English (en)
Inventor
周文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202210621978.4A priority Critical patent/CN117198897A/zh
Priority to PCT/CN2023/088641 priority patent/WO2023231617A1/zh
Publication of CN117198897A publication Critical patent/CN117198897A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供了一种半导体结构的板级封装方法，包括：提供多个晶圆、一个镂空板和第一载板，镂空板上具有多个镂空位置，镂空位置尺寸稍大于所述晶圆，镂空板贴装在第一载板上，晶圆的正面设有多个第一焊垫，晶圆对准镂空位置并贴装在第一载板上；形成第一塑封层，其至少覆盖晶圆的侧面；去除第一载板，得到第一塑封结构，并将第一塑封结构贴装在第二载板上；形成导电结构，得到半导体中间结构；对半导体中间结构进行切割，得到多个子结构。本发明采用镂空板将晶圆塑封重构形成板级，然后进行板级封装实现晶圆级封装，即本发明能够在只有板级设备的情况下实现晶圆级封装，进而可以降低成本，同时避免了晶圆碎裂的问题。

Description

半导体结构的板级封装方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构的板级封装方法。
背景技术
现有封装技术中，对芯片进行面板级扇出封装加工的过程中，为了提升加工精度，需要采用晶圆级封装设备先在晶圆上进行再布线，将芯片相邻的焊垫之间的间距扩大，再对晶圆切割得到多个芯片，然后将芯片贴装在面板级载板上并采用面板级封装设备进行扇出封装。
也即是，现有技术中，为了提升加工精度，需要采用面板级设备和晶圆级设备两种设备，导致封装成本较高。
发明内容
本发明的目的在于提供一种半导体结构的板级封装方法，能够在只有板级设备的情况下实现晶圆级封装，降低成本。
为了实现上述目的以及其他相关目的，本发明提供了一种半导体结构的板级封装方法，包括以下步骤：
提供多个晶圆、一个镂空板和第一载板，所述镂空板上具有多个镂空位置，所述镂空位置尺寸稍大于所述晶圆，所述镂空板贴装在所述第一载板上，所述晶圆的正面设有多个第一焊垫，所述晶圆对准所述镂空位置并贴装在所述第一载板上，所述第一焊垫朝向所述第一载板；
形成第一塑封层，所述第一塑封层至少覆盖所述晶圆的侧面；
去除所述第一载板，得到第一塑封结构，并将所述第一塑封结构贴装在第二载板上，所述第一焊垫背向所述第二载板；
形成导电结构，所述导电结构与所述第一焊垫接触，以得到半导体中间结构；
对所述半导体中间结构进行切割，得到多个子结构。
可选的，在所述的半导体结构的板级封装方法中，所述镂空位置尺寸比所述晶圆大1mm～5mm。
可选的，在所述的半导体结构的板级封装方法中，所述导电结构包括凸柱层，所述凸柱层包括多个第一引出金属垫以及多个第一导电柱，所述凸柱层的形成方法包括：
形成多个第一引出金属垫，每个所述第一引出金属垫与一个所述第一焊垫背向所述第二载板的表面接触；
形成多个第一导电柱，每个所述第一导电柱与一个所述第一引出金属垫背向所述第二载板的表面接触。
可选的，在所述的半导体结构的板级封装方法中，所述形成多个第一导电柱，每个所述第一导电柱与一个所述第一引出金属垫背向所述第二载板的表面接触之后，所述凸柱层的形成方法还包括：
形成第二绝缘层，所述第二绝缘层覆盖所述第一引出金属垫、第一导电柱以及露出的所述晶圆的正面；
去除部分所述第二绝缘层，以露出所述第一导电柱背向所述第二载板的表面。
可选的，在所述的半导体结构的板级封装方法中，所述去除部分所述第二绝缘层，以露出所述第一导电柱背向所述第二载板的表面之后，所述板级封装方法还包括：去除所述第二载板和镂空板，以得到所述半导体中间结构。
可选的，在所述的半导体结构的板级封装方法中，所述导电结构还包括第二再布线结构，所述第二再布线结构包括多个第一导电迹线和多个第二导电柱，所述第二再布线结构的形成方法包括：
形成多个所述第一导电迹线，每个所述第一导电迹线与一个所述第一导电柱接触；
形成多个第二导电柱，每个所述第二导电柱与一个所述第一导电迹线背向所述第二载板的表面接触。
可选的，在所述的半导体结构的板级封装方法中，所述形成多个第二导电柱，每个所述第二导电柱与一个所述第一导电迹线背向所述第二载板的表面接触之后，所述第二再布线结构的形成方法还包括：
形成第四绝缘层，且所述第四绝缘层覆盖所述第一导电迹线和第二导电柱；
除去部分所述第四绝缘层，以露出所述第二导电柱。
可选的，在所述的半导体结构的板级封装方法中，所述除去部分所述第四绝缘层，以露出所述第二导电柱之后，所述板级封装方法还包括：去除所述第二载板和镂空板，以得到所述半导体中间结构。
可选的，在所述的半导体结构的板级封装方法中，所述对所述半导体中间结构进行切割，得到多个子结构之后，所述半导体结构的板级封装方法还包括：
提供第三载板并选取多个所述子结构，每个所述子结构的正面为导电结构，多个所述子结构贴装在所述第三载板上，且所述导电结构朝向所述第三载板；
形成第二塑封层，所述第二塑封层覆盖所述子结构；
去除所述第三载板，得到第二塑封结构，并将所述第二塑封结构贴装在第四载板上，所述导电结构背向所述第四载板；
形成第四再布线结构，且所述第四再布线结构与所述导电结构接触，以得到半导体封装结构，并对所述半导体封装结构进行切割，得到多个子封装结构。
可选的，在所述的半导体结构的板级封装方法中，所述第四再布线结构包括多个第三导电迹线、多个第三导电柱以及多个第三焊料球，所述形成第四再布线结构包括：
形成多个第三导电迹线，且每个所述第三导电迹线均与所述导电结构接触；
形成多个第三导电柱，且每个所述第三导电柱与一个所述第三导电迹线背向所述第四载板的表面接触；
形成第五绝缘层，且所述第五绝缘层覆盖所述第三导电迹线、第三导电柱和子结构的正面；
除去部分所述第五绝缘层，以露出所述第三导电柱；
形成多个第三焊料球，且每个所述第三焊料球与一个所述第三导电柱背向所述第四载板的表面接触。
可选的，在所述的半导体结构的板级封装方法中，所述导电结构还包括第三再布线结构，所述第三再布线结构包括多个第二导电迹线、多个第三焊垫以及多个第二焊料球，所述第三再布线结构的形成方法包括：
形成多个所述第二导电迹线，每个所述第二导电迹线与一个所述第一导电柱接触；
形成第三绝缘层，所述第三绝缘层覆盖所述第二绝缘层以及所述第二导电迹线；
形成多个第二开口，所述第二开口贯穿所述第三绝缘层，且每个所述第二开口露出一个所述第二导电迹线；
形成多个第三焊垫，每个所述第三焊垫与一个所述第二导电迹线接触；
形成多个第二焊料球，每个所述第二焊料球与一个所述第三焊垫背向所述第二载板的表面接触，以得到半导体中间结构。
可选的，在所述的半导体结构的板级封装方法中，所述导电结构包括第一再布线结构，所述第一再布线结构包括多个第二引出金属垫、多个第二焊垫和多个第一焊料球，所述第一再布线结构的形成方法包括：
形成多个第二引出金属垫，每个所述第二引出金属垫与一个所述第一焊垫背向所述第二载板的表面接触；
形成第一绝缘层，所述第一绝缘层覆盖所述第二引出金属垫以及露出的所述晶圆正面；
形成多个第一开口，所述第一开口贯穿所述第一绝缘层，且每个所述第一开口露出一个所述第二引出金属垫；
形成多个第二焊垫，每个所述第二焊垫填充一个所述第一开口，以使所述第二焊垫与所述第二引出金属垫接触；
形成多个第一焊料球，每个所述第一焊料球与一个所述第二焊垫背向所述第二载板的表面接触，以得到半导体中间结构。
与现有技术相比，本发明的技术方案设有以下有益效果：
本发明采用镂空板将晶圆塑封重构形成板级，然后进行板级封装实现晶圆级封装，即本发明能够在只有板级设备的情况下实现晶圆级封装，能够满足精度要求，还可以降低成本，同时可以避免塑封过程的应力导致晶圆破裂的问题。
附图说明
图1是一种芯片贴装后的结构示意图；
图2是一种芯片塑封后的一个视角的结构示意图；
图3是一种芯片塑封后的另一个视角的结构示意图；
图4是一种晶圆的结构示意图；
图5是一种芯片表面形成芯片金属垫和钝化层的一个视角结构示意图；
图6是一种芯片表面形成芯片金属垫和钝化层的另一个视角结构示意图；
图7是一种形成第一绝缘层后的一个视角结构示意图；
图8是一种形成第一绝缘层后的另一个视角结构示意图；
图9～图14是形成导电结构的结构示意图；
图15是本发明一实施例的半导体结构的板级封装方法的流程图；
图16是本发明一实施例的贴装镂空板后的立体结构示意图；
图17是本发明一实施例的贴装镂空板后的结构示意图；
图18是本发明一实施例的贴装晶圆后的立体结构示意图；
图19是本发明一实施例的贴装晶圆后的结构示意图；
图20是本发明一实施例的形成第一塑封层后的立体结构示意图；
图21是本发明一实施例的形成第一塑封层后的结构示意图；
图22是本发明一实施例的研磨第一塑封层后的立体结构示意图；
图23是本发明一实施例的研磨第一塑封层后的结构示意图；
图24是本发明一实施例的贴装第一塑封结构后的立体结构示意图；
图25是本发明一实施例的贴装第一塑封结构后的结构示意图；
图26是图25中局部区域A的放大图；
图27是本发明一实施例的形成第二引出金属垫后的结构示意图；
图28是本发明一实施例的形成第一绝缘层后的结构示意图；
图29是本发明一实施例的形成第一开口后的结构示意图；
图30是本发明一实施例的形成第二焊垫后的结构示意图；
图31是本发明一实施例的形成第一保护树脂膜后的结构示意图；
图32是本发明一实施例的形成第一焊料球后的结构示意图；
图33是本发明一实施例的形成第一导电柱后的结构示意图；
图34是本发明一实施例的形成第二绝缘层后的结构示意图；
图35是本发明一实施例的研磨第二绝缘层后的结构示意图；
图36是本发明一实施例的形成第一导电迹线后的结构示意图；
图37是本发明一实施例的形成第二导电柱后的结构示意图；
图38是本发明一实施例的形成第四绝缘层后的结构示意图；
图39是本发明一实施例的形成第二开口后的结构示意图；
图40是本发明一实施例的形成第三焊垫后的结构示意图
图41是本发明一实施例的形成第二保护树脂膜后的结构示意图；
图42是本发明一实施例的形成第二焊料球后的结构示意图；
图43和图44是本发明一实施例的贴装子结构后的结构示意图；
图45和图46是本发明一实施例的形成第二塑封层后的结构示意图；
图47和图48是本发明一实施例的贴装第二塑封结构后的结构示意图；
图49和图50是本发明一实施例的形成第三导电柱后的结构示意图；
图51和图52是本发明一实施例的形成第五绝缘层后的结构示意图；
图53和图54是本发明一实施例的形成第三焊料球后的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体结构的板级封装方法作进一步详细说明。根据下面说明书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
一般面板级扇出封装加工过程需要进行板级重构，其中芯片贴装及重构塑封后芯片会出现位置偏差等问题，造成加工精度能力下降，可参见图1～图3。图1示出了芯片贴装后的结构示意图，芯片贴装在载板02上，且所述芯片和载板02之间还形成有粘结层03，芯片在载板02上的实际位置0111与芯片在载板02上的理论位置0112存在偏差。图2和图3示出了芯片塑封后的结构示意图，即对所述芯片进行塑封，形成塑封层04。可以发现，塑封后的芯片同样出现出现位置偏差。
然而很多芯片对于加工精度要求都非常高，单纯采用板级封装技术无法实现此精度要求，因此需要采用晶圆级封装技术先在晶圆上进行再布线，将对应线路及焊垫间距扩大，然后再进行板级重构实现扇出封装。
图4～图14示出了一种采用晶圆级封装技术在晶圆上进行再布线的过程，所述晶圆级封装加工技术方案具体包括以下步骤：
步骤S01：提供一晶圆01，且所述晶圆01包括多个芯片011，每个芯片011表面形成有多个芯片金属垫012以及部分覆盖所述芯片金属垫012的芯片钝化层013；
步骤S02：在所述晶圆01表面涂敷第一绝缘层051，并打开所述芯片金属垫012位置上的所述第一绝缘层051形成第一开口0511，以露出部分所述芯片金属垫012；
步骤S03：在所述第一绝缘层051上形成导电迹线061，且所述导电迹线061还填充所述第一开口0511，以使所述导电迹线061与所述芯片金属垫012接触；
步骤S04：在所述导电迹线061上形成第二绝缘层052，并打开所述第二绝缘层052形成第二开口0521，以露出部分所述导电迹线061；
步骤S05：在所述第二开口0521形成焊垫062，且所述焊垫062与所述导电迹线061接触，得到晶圆级封装结构；
步骤S06：对所述晶圆级封装结构进行板级扇出封装。
参阅图4～图6，执行步骤S01，提供一晶圆01。所述晶圆01可以包括多个芯片011，且每个芯片011表面形成有多个芯片金属垫012以及部分覆盖所述芯片金属垫012的芯片钝化层013。
参阅图7～图8，执行步骤S02，在所述晶圆01表面涂敷第一绝缘层051，并打开所述第一绝缘层051，以形成多个露出部分所述芯片金属垫012的第一开口0511。即在所述芯片金属垫012位置上开窗，形成第一开口0511。
参阅图9～图14，在所述第一绝缘层051上形成再布线结构，且所述再布线结构包括导电迹线061以及与所述导电迹线061接触的焊垫062。所述再布线结构的形成过程包括步骤S03、步骤S04以及步骤S05。
参阅图9～图10，执行步骤S03，在所述第一绝缘层051上形成导电迹线061，所述导电迹线061与所述芯片金属垫012接触。
参阅图11，执行步骤S04，在所述导电迹线061上形成第二绝缘层052，并打开所述第二绝缘层052形成多个第二开口0521，即在所述相应的导电迹线位置开窗形成所述第二开口0521，所述第二开口0521的位置偏离所述第一开口0511对应的位置。
参阅图12，执行步骤S05，在所述第二开口0521形成焊垫062，所述焊垫062与所述导电迹线061接触。所述步骤S02～步骤S05均是在晶圆级设备中完成。
参阅图13～图14，Al焊区(即芯片金属垫012)与新的焊区(即焊垫062)之间通过导电迹线061连接，而重新排布增大焊区间距后，可以降低后续加工精度要求。
因此，为了达到加工精度要求，一般半导体结构的封装需要采用晶圆级加工装备和板级封装装备，即采用晶圆级加工装备来进行晶圆级封装加工，采用板级封装装备进行面板级扇出封装加工，但是这些装备成本十分高昂。如果采用板级封装装备实现晶圆级封装装备的封装结构，需要先将晶圆制作成板级封装对应大小的板，由于晶圆的特性，制作成板时晶圆十分容易碎裂。而且，当进行扇出封装，且晶圆是铝垫，即芯片金属垫的材料为铝时，需要进行晶圆铝垫制作金属保护层来避免铝垫氧化，传统的方法是化学镀一层金属(一般是镍和金)来保护铝垫，可以实现避免电阻过高的问题，但是成本较高。并且传统方法无法完全避免镭射开口过程导致的铝垫受损问题。此外，现有的板级加工方法一般是开口方式引出线路，并不能采用研磨的方式去除残胶，研磨会造成开口被堵住的问题。
本发明提供了一种半导体结构的板级封装方法，采用镂空板将晶圆塑封重构形成板级，然后进行板级封装实现晶圆级封装，扩展板级封装装备的加工范围。本发明在仅采用板级封装设备的情况下能够实现晶圆级封装，而且在高精度要求的情况下，仅采用板级封装技术能够实现此精度要求时需在晶圆上直接进行的再布线，然后再进行板级封装，因此，本发明在没有晶圆级加工设备的情况下实现采用板级设备进行晶圆级封装加工，能够降低成本。
本发明在铝垫晶圆进行板级封装之前，板级设备能够在铝垫上加工一层保护金属，以避免铝垫氧化导致的电阻过高问题。此外，本发明的半导体结构的板级封装方法能够解决在加工过程由于板级双面胶导致的残胶等报废问题。
参阅图15，本发明的半导体结构的板级封装方法，包括以下步骤：
步骤S1：提供多个晶圆、一个镂空板和第一载板，所述镂空板上具有多个镂空位置，所述镂空位置尺寸稍大于所述晶圆，所述镂空板贴装在所述第一载板上，所述晶圆的正面设有多个第一焊垫，所述晶圆对准所述镂空位置并贴装在所述第一载板上，所述第一焊垫朝向所述第一载板；
步骤S2：形成第一塑封层，所述第一塑封层至少覆盖所述晶圆的侧面；
步骤S3：去除所述第一载板，得到第一塑封结构，并将所述第一塑封结构贴装在第二载板上，所述第一焊垫背向所述第二载板；
步骤S4：形成导电结构，所述导电结构与所述第一焊垫接触，以得到半导体中间结构；
步骤S5：对所述半导体中间结构进行切割，得到多个子结构。
参阅图16～图19，执行步骤S1，提供多个晶圆10、一个镂空板20和第一载板301，且先将所述镂空板20贴装在所述第一载板301上，然后将所述晶圆10与所述镂空板20上的镂空位置201对位，并将对位后的所述晶圆10也贴装在所述第一载板301上。本实施例可以采用压合方式或通过粘胶等实现所述镂空板20以及晶圆10在所述第一载板301上的固定。例如，所述第一载板301与所述晶圆10和镂空板20之间可以设置粘胶，以此实现他们之间的固定。具体地，可以在所述第一载板301表面涂布一整面粘胶，将镂空板20和多个晶圆10置于该粘胶上。所述粘胶可以采用易剥离的材料，以便将所述第一载板301与所述镂空板20和晶圆10剥离开来，例如可释放双面胶带。例如，图16和图17中所述镂空板20通过粘胶，即第一粘结层401固定在所述第一载板301上；图18和图19中所述晶圆10通过粘胶，即第一粘结层401固定在所述第一载板301上。
本实施例中所述晶圆10为圆形的结构。所述晶圆10的正面101a设有多个第一焊垫1011，具体为所述晶圆10包括多个芯片，且多个芯片相连，所述芯片的正面设有多个第一焊垫1011。多个芯片相连指的是，多个芯片的至少部分膜层为一体式结构。所述第一焊垫1011的材料优选为铝。在本实施例中，贴装在所述第一载板301上的晶圆正面的所述第一焊垫1011朝向所述第一载板301。
所述镂空板20优选为塑封镂空板，进一步的，所述镂空板20的材料优选与所述第一塑封层采用的材料相同，以实现材料特性的匹配，减小晶圆在塑封后所承受的应力，避免晶圆在第一塑封层形成后碎裂。即所述镂空板20可以为聚合物、树脂、树脂复合材料或者聚合物复合材料。所述镂空板20上设有多个镂空位置，例如图16中所述镂空板20上设有三个镂空位置201。所述镂空位置201的尺寸需要稍大于所述晶圆10，进一步的，所述镂空位置201的尺寸比所述晶圆大1mm～5mm左右。
所述第一载板301优选为面板级载板，且所述面板级载板指的是面板级封装工艺中所用的大型载板。
参阅图20～图23，执行步骤S2，对所述晶圆10进行塑封形成第一塑封层501，所述第一塑封层501至少覆盖所述晶圆10的侧面。如图22和图23所示，第一塑封层501仅覆盖各晶圆10的侧面。在其他实施例中，所述第一塑封层501覆盖各晶圆10的侧面及各晶圆10的背面101b。在本实施例中，所述第一塑封层501还覆盖所述镂空板20，进一步的，所述第一塑封层501优选覆盖所述镂空板20的侧面，有助于在后续工艺中提高整版的强度。
参阅图20～图23，所述第一塑封层501仅覆盖各晶圆10的侧面时的具体方法包括：
步骤S21：在所述晶圆背面101b、镂空板20以及露出的第一载板301上形成第一塑封材料层；
步骤S22：对所述第一塑封材料层进行研磨直至露出所述晶圆背面101b，形成所述第一塑封层501。
参阅图20～图21，执行步骤S21，在所述晶圆背面101b、镂空板20以及露出的第一载板301上形成第一塑封材料层。所述第一塑封材料层优选收缩率小且CTE(热膨胀系数)小的材料，并且材料需要能够进行后续的RDL加工，还需要具有一定的耐酸碱能力。进一步的，所述第一塑封材料层可以为聚合物、树脂、树脂复合材料或者聚合物复合材料。例如所述第一塑封材料层可以为具有填充物的树脂，其中，填充物为无机颗粒。所述第一塑封材料层可采用层压成型、注塑成型、压模成型或传递成型等方式形成。
参阅图22～图23，执行步骤S22，对所述第一塑封材料层进行研磨直至露出所述晶圆10的背面，以形成所述第一塑封层501。研磨后可以降低塑封料与晶圆10由于热涨缩比差异造成的应力，减少晶圆10裂片的发生。
在其他实施例中，在所述第一塑封层覆盖各晶圆10的侧面及各晶圆10的背面时，仅需要执行步骤S21即可，此时得到的第一塑封材料层即为第一塑封层501。
参阅图24～图25，执行步骤S3，去除所述第一载板301，得到第一塑封结构，并将所述第一塑封结构贴装在第二载板302上，所述第一焊垫1011背向所述第二载板302。所述第一载板301的去除方式可以为激光剥离等现有去除方式，在此不做赘述。所述第二载板302优选为面板级载板。在本实施例中，将去除所述第一载板301的第一塑封结构翻转，并通过粘胶将第一塑封结构贴装在所述第二载板302上。所述粘胶为第二粘结层402，用于实现所述第一塑封结构与所述第二载板302之间的固定。具体地，可以在所述第二载板302表面涂布一整面第二粘结层402，将第一塑封结构置于该第二粘结层402上。所述第二粘结层402的材料可以采用易剥离的材料，以便将所述第二载板和第一塑封结构剥离开来，例如可释放双面胶带。
在本实施例中，去除所述第一载板301时，所述晶圆正面的第一焊垫1011露出来，将所述第一塑封结构翻转时，所述第一焊垫1011背向所述第二载板302，固定后的第一塑封结构上的第一焊垫1011背向所述第二载板302。
在所述去除所述第一载板，得到第一塑封结构，并将所述第一塑封结构贴装在第二载板302上之后，执行步骤S4，即形成导电结构，所述导电结构与所述第一焊垫1011接触，以得到半导体中间结构。
图26～图32示出了一种导电结构的形成过程。在该实施例中的所述导电结构包括第一再布线结构。即在将所述第一塑封结构贴装在第二载板302上之后，在所述第一焊垫1011上形成第一再布线结构。由于此时晶圆10还未切割，各芯片之间的相对位置未发生改变，且与直接切割晶圆10形成芯片再进行板级封装的方法相比，整版的涨缩程度极大的减小。因此即使以板级设备来制作第一再布线结构，也能保证其制作精度。
所述第一再布线结构包括多个第二引出金属垫601、多个第二焊垫603以及多个第一焊料球604。所述第二引出金属垫601以及第二焊垫603可采用电解电镀、无电极电镀等方式形成。所述第二引出金属垫601和所述第二焊垫603的材料可以是金属材料，例如金属铜。所述第一焊料球604可便于得到的半导体结构与其他部件的焊接。所述第一焊料球604的材料可以是锡。
所述第一再布线结构的形成方法包括：
步骤S411：形成多个第二引出金属垫601，每个所述第二引出金属垫601与一个所述第一焊垫1011背向所述第二载板302的表面接触；
步骤S412：形成第一绝缘层701，所述第一绝缘层701覆盖所述第二引出金属垫601以及露出的所述晶圆正面；
步骤S413：形成多个第一开口7011，所述第一开口7011贯穿所述第一绝缘层701，且每个所述第一开口7011露出一个所述第二引出金属垫601；
步骤S414：形成多个第二焊垫603，每个所述第二焊垫603填充一个所述第一开口7011，以使所述第二焊垫603与所述第二引出金属垫601接触；
步骤S415：形成多个第一焊料球604，每个所述第一焊料球604与一个所述第二焊垫603背向所述第二载板302的表面接触，以得到半导体中间结构，即第一半导体中间结构。
图26是图25的局部区域A的放大图，其示出了晶圆上的芯片101、芯片的正面上的多个第一焊垫1011以及覆盖部分第一焊垫1011的钝化层1012。所述芯片101优选为硅芯片，所述钝化层1012的材料可以为氮化硅、氧化硅或者PI(聚酰亚胺)，但不限于此。所述钝化层1012用来保护芯片内部线路，且所述钝化层1012可以用来决定开口的大小，即露出的第一焊垫1011的表面大小。
参阅图27，执行步骤S411，在将所述第一塑封结构贴装在第二载板302上之后，在每个所述第一焊垫1011上均形成一个第二引出金属垫601。所述第二引出金属垫601的数量优选与所述第一焊垫1011的数量相同，且每个所述第一焊垫1011与一个所述第二引出金属垫601接触。
本实施例优选使用常规制作RDL的工艺形成制备出所述第二引出金属垫601。所述第二引出金属垫601可以保护所述第一焊垫1011，避免所述第一焊垫1011氧化导致的电阻过高问题。传统方法是采用化学镀一层金属(一般是镍和金)来保护第一焊垫，可以实现避免电阻过高的问题，但是成本较高。并且传统方法无法完全避免镭射开口过程导致的第一焊垫受损问题。与传统方法相比，本发明采用RDL的方式制备第二引出金属垫601，成本降低，而且可以完全避免镭射开口过程导致的第一焊垫受损问题。
参阅图28，执行步骤S412，形成覆盖所述第二引出金属垫601以及露出的所述晶圆正面的第一绝缘层701。所述第一绝缘层701的材料优选为ABF(Ajinomoto Buildup Film)、PID(Photosensitive Insulation Material，光敏绝缘材料)或其他绝缘膜中的至少一种，但不限于此。所述第一绝缘层701覆盖所述第二引出金属垫601以及所述第二引出金属垫601之外的区域(露出的晶圆正面)。
参阅图29，执行步骤S413，形成多个贯穿所述第一绝缘层701的所述第一开口7011。每个所述第一开口7011露出一个所述第二引出金属垫601。所述第一开口7011的形成方法优选为镭射方法或者显影方法，但不限于此。
参阅图30，执行步骤S414，在所述第一绝缘层701上形成第二焊垫603，进一步的，优选采用RDL的制作方式制作UBM(即第二焊垫)。
参阅图31，在步骤S414和步骤S415之间还包括：去除所述第二载板302，并在露出的所述晶圆10的背面形成第一保护树脂膜801。所述第二载板302的去除方式可以为激光剥离等现有去除方式，在此不做赘述。所述第一保护树脂膜801的材料包括树脂膜和增层膜(Build up film)中的至少一种，但不限于此。所述增层膜可以是树脂之外的其他绝缘膜。
参阅图32，执行步骤S415，在所述第二焊垫603上形成所述第一焊料球604，得到半导体中间结构，该处的所述半导体中间结构为第一半导体中间结构。所述第一焊料球604的数目优选与所述第二焊垫603的数目相同。
在步骤S415之后，可以直接执行步骤S5，对所述半导体中间结构进行切割，得到多个子结构，具体为：对所述第一半导体中间结构进行切割，得到多个第一子结构。
在步骤S5之前，即在切割之前，所述板级封装方法还可以包括去除所述镂空板20，且去除方式可以为激光剥离等现有去除方式，在此不做赘述。因为晶圆与镂空板的材质具有差异，而镂空板去除后，半导体中间结构更易切割得到子结构。
所述第一子结构是采用嵌入塑封镂空板对晶圆进行塑封成板的加工工艺获取的，是采用此工艺方法进行加工的晶圆级产品结构。
图33～图35示出了第二种导电结构的形成过程。在该实施例中的所述导电结构包括凸柱层。即在将所述第一塑封结构贴装在第二载板302上之后，在所述第一焊垫1011上形成所述凸柱层。由于此时晶圆10还未切割，各芯片之间的相对位置未发生改变，且与直接切割晶圆10形成芯片再进行板级封装的方法相比，整版的涨缩程度极大的减小。因此即使以板级设备来制作凸柱层，也能保证其制作精度。
在本实施例中，所述凸柱层包括多个第一引出金属垫605以及第一导电柱602。所述第一引出金属垫605以及第一导电柱602优选使用常规制作RDL(Redistribution Layer，再布线结构)的工艺形成，进一步可采用电解电镀、无电极电镀等方式形成。所述第一引出金属垫605以及第一导电柱602的材料可以是金属材料，例如金属铜。
所述凸柱层的形成方法包括：
步骤S4211：形成多个第一引出金属垫605，每个所述第一引出金属垫605与一个所述第一焊垫1011背向所述第二载板302的表面接触；
步骤S4212：形成多个第一导电柱602，每个所述第一导电柱602与一个所述第一引出金属垫605背向所述第二载板302的表面接触。
参阅图33，执行步骤S4211，即在所述第一焊垫1011上形成所述第一引出金属垫605，且所述第一引出金属垫605的数量与所述第一焊垫1011的数量相同，且每个所述第一焊垫1011与一个所述第一引出金属垫605接触。
本实施例使用常规制作RDL的工艺形成制备出所述第一引出金属垫605。所述第一引出金属垫605可以保护所述第一焊垫1011，避免所述第一焊垫1011氧化导致的电阻过高问题。传统方法是采用化学镀一层金属(一般是镍和金)来保护第一焊垫，可以实现避免电阻过高的问题，但是成本较高。并且传统方法无法完全避免镭射开口过程导致的第一焊垫受损问题。与传统方法相比，本发明采用RDL的方式制备第一引出金属垫605，成本降低，而且可以完全避免镭射开口过程导致的第一焊垫受损问题。
继续参阅图33，执行步骤S4212，在所述第一引出金属垫605上形成所述第一导电柱602。所述第一导电柱602的数目与所述第一引出金属垫605的数目相同，且每个所述第一导电柱602与一个所述第一引出金属垫605接触。
参阅图34～图35，在步骤S4212之后，所述凸柱层的形成方法还包括：
步骤S4213：形成第二绝缘层702，且所述第二绝缘层702覆盖所述第一引出金属垫605、第一导电柱602以及露出的所述晶圆的正面；
步骤S4214：去除部分所述第二绝缘层702，以露出所述第一导电柱602背向所述第二载板302的表面。
参阅图34，执行步骤S4213，在所述第一引出金属垫605、所述第一导电柱602以及露出的所述晶圆的正面上形成第二绝缘层702，所述第二绝缘层702的材料优选为ABF、PID或其他绝缘膜中的至少一种，但不限于此。
参阅图35，执行步骤S4214，去除部分所述第二绝缘层702。进一步的，优选采用镭射方法、研磨或曝光显影方法去除部分所述第二绝缘层702，以露出所述第一导电柱602背向第二载板302的表面。因此，本实施例中，去除部分厚度之后，所述第二绝缘层702背向第二载板302的表面与所述第一导电柱602背向第二载板302的表面齐平。
所述去除部分所述第二绝缘层702，以露出所述第一导电柱602背向所述第二载板302的表面之后，所述板级封装方法还包括：去除所述第二载板302，以得到所述半导体中间结构。该处的所述半导体中间结构为第二半导体中间结构。
所述第二载板302的去除方式可以为激光剥离等现有去除方式，在此不做赘述。
在步骤S4214之后，可以直接执行步骤S5，对所述半导体中间结构进行切割，得到多个子结构，具体为：对所述第二半导体中间结构进行切割，得到多个第二子结构。
在步骤S5之前，即在切割之前，所述板级封装方法还可以包括去除所述镂空板20，且去除方式可以为激光剥离等现有去除方式，在此不做赘述。因为晶圆与镂空板的材质具有差异，而镂空板去除后，半导体中间结构更易切割得到子结构。
图36～图37示出了第三种导电结构的形成过程。在该实施例中的所述导电结构包括凸柱层和第二再布线结构。且该实施例中的凸柱层的形成过程可参见步骤S4211～步骤S4214。即在步骤S4214之后，执行第二再布线结构的形成步骤。该实施例中，所述第二再布线结构包括多个第一导电迹线611和多个第二导电柱612。
参阅图36～图37，所述第二再布线结构的形成方法包括：
步骤S4221：形成多个所述第一导电迹线611，每个所述第一导电迹线611与一个所述第一导电柱602接触；
步骤S4222：形成多个第二导电柱612，每个所述第二导电柱612与一个所述第一导电迹线611背向所述第二载板302的表面接触。
参阅图36，执行步骤S4221，在所述第二绝缘层702和多个第一导电柱602上形成多个所述第一导电迹线611。所述第一导电迹线611可采用电解电镀、无电极电镀等方式形成。所述第一导电迹线611的材料可以是金属材料，例如金属铜。
参阅图37，执行步骤S4222，在所述第一导电迹线611背向所述第二载板302的表面上形成多个所述第二导电柱612。所述第二导电柱612可采用电解电镀、无电极电镀等方式形成。所述第二导电柱612的材料可以是金属材料，例如金属铜。
参阅图38，所述形成多个第二导电柱612，每个所述第二导电柱612与一个所述第一导电迹线611背向所述第二载板302的表面接触之后，所述第二再布线结构的形成方法还包括：
步骤S4223：形成第四绝缘层704，且所述第四绝缘层704覆盖所述第一导电迹线611和第二导电柱612；
步骤S4224：除去部分所述第四绝缘层704，以露出所述第二导电柱612。
参阅图38，执行步骤S4223，形成第四绝缘层704。所述第四绝缘层704的材料优选为ABF、PID或其他绝缘膜中的至少一种，但不限于此。
继续参阅图38，执行步骤S4224，除去部分所述第四绝缘层704。本实施例中优选采用镭射方法、研磨或曝光显影方法去除部分所述第四绝缘层704，以露出所述第二导电柱612背向第二载板302的表面。因此，本实施例中，去除部分厚度之后，所述第四绝缘层704背向第二载板302的表面与所述第二导电柱612背向第二载板302的表面齐平。
在除去部分所述第四绝缘层704之后，所述板级封装方法还包括去除所述第二载板302和镂空板20，以得到所述半导体中间结构。所述第二载板302的去除方式可以为激光剥离等现有去除方式，在此不做赘述。该处的所述半导体中间结构为第三半导体中间结构。
在去除所述第二载板302和镂空板20之后可以直接执行步骤S5，对所述第三半导体中间结构进行切割，得到多个第三子结构。
图39～图41示出了第四种导电结构的形成过程。在该实施例中的所述导电结构包括凸柱层和第三再布线结构。且该实施例中的凸柱层的形成过程可参见步骤S4211～步骤S4214。即在步骤S4214之后，执行第三再布线结构的形成步骤。该实施例中，所述第三再布线结构包括多个第二导电迹线615、多个第三焊垫613以及多个第二焊料球614，所述第三再布线结构与所述第一导电柱602背向所述第二载板302的表面接触。
所述第三再布线结构的形成方法包括：
步骤S4231：形成多个所述第二导电迹线615，每个所述第二导电迹线615与一个所述第一导电柱602接触；
步骤S4232：形成第三绝缘层703，所述第三绝缘层703覆盖所述第二绝缘层702以及所述第二导电迹线615；
步骤S4233：形成多个第二开口7031，所述第二开口7031贯穿所述第三绝缘层703，且每个所述第二开口7031露出一个所述第二导电迹线615；
步骤S4234：形成多个第三焊垫613，每个所述第三焊垫613与一个所述第二导电迹线615接触；
步骤S4235：形成多个第二焊料球614，每个所述第二焊料球614与一个所述第三焊垫613背向所述第二载板302的表面接触，以得到第三半导体中间结构。
参阅图39，执行步骤S4231，在所述第二绝缘层702上形成多个第二导电迹线615。所述第二导电迹线615可采用电解电镀、无电极电镀等方式形成。所述第二导电迹线615的材料可以是金属材料，例如金属铜。
继续参阅图39，执行步骤S4232，形成第三绝缘层703。所述第三绝缘层703的材料优选为ABF、PID或其他绝缘膜中的至少一种，但不限于此。
继续参阅图39，执行步骤S4233，在所述第三绝缘层703上形成多个第二开口7031。所述第二开口7031的形成方法优选为镭射方法或者显影方法，但不限于此。每个所述第二开口7031露出一个所述第二导电迹线615。
参阅图40，执行步骤S4234，在所述第三绝缘层703上形成多个第三焊垫613，且每个所述第三焊垫613还填充一个所述第二开口7031，以使每个所述第三焊垫613均与一个所述第二导电迹线615接触。所述第三焊垫613可采用电解电镀、无电极电镀等方式形成。所述第三焊垫613的材料可以是金属材料，例如金属铜。
参阅图41，在形成多个第二焊料球614之前还包括：剥离所述第二载板302，在所述晶圆10的背面形成第二保护树脂膜802。所述第二保护树脂膜802优选与所述第一保护树脂膜801的材料相同。
参阅图42，执行步骤S4235，在所述第三焊垫613上形成所述第二焊料球614，得到半导体中间结构，该处的所述半导体中间结构为第四半导体中间结构。所述第二焊料球614的数目优选与所述第三焊垫613的数目相同。
在形成多个第二焊料球614之后，可以直接执行步骤S5，对所述半导体中间结构进行切割，得到多个子结构，具体为：对所述第四半导体中间结构进行切割，得到多个第四子结构。在对所述半导体中间结构进行切割之前优选去除所述镂空板20和第二载板302，因为所述晶圆10与镂空板20的材质具有差异，去除后，中间结构更易切割得到子结构。
所述第四子结构是采用嵌入塑封镂空板对晶圆进行塑封成板的加工工艺获取的，是采用此工艺方法进行加工的晶圆级产品结构。
参阅图43～图54，在步骤S5之后，所述半导体结构的板级封装方法还可以包括：
步骤S6：提供第三载板303并选取多个所述子结构，每个所述子结构的正面为导电结构，多个所述子结构贴装在所述第三载板303上，且所述导电结构朝向所述第三载板303；
步骤S7：形成第二塑封层502，所述第二塑封层502覆盖所述子结构；
步骤S8：去除所述第三载板303，得到第二塑封结构，并将所述第二塑封结构贴装在第四载板304上，所述导电结构背向所述第四载板304；
步骤S9：形成第四再布线结构，且所述第四再布线结构与所述导电结构接触，以得到半导体封装结构，并对所述半导体封装结构进行切割，得到多个子封装结构。
参阅图43和图44，执行步骤S6，提供第三载板303并选取多个所述子结构，多个所述子结构贴装在所述第三载板303上。所述第三载板303优选为面板级载板，且所述面板级载板指的是面板级封装工艺中所用的大型载板。所述子结构可以为之前的实施例中获取的第二子结构901和/或第三子结构902。本实施例可以采用压合方式或通过粘胶等实现所述子结构在所述第三载板303上的固定。例如，所述第三载板303与所述第二子结构901或者第三子结构902之间可以设置粘胶，以此实现他们之间的固定。具体地，可以在所述第三载板303表面涂布一整面粘胶，将所述第二子结构901或者第三子结构902置于该粘胶上。所述粘胶可以采用易剥离的材料，以便将所述第三载板与所述第二子结构901或者第三子结构902剥离开来，例如可释放双面胶带。例如，图43和图44中所述第二子结构901或者第三子结构902通过粘胶，即第三粘结层403固定在所述第三载板303上。
参阅图45和图46，执行步骤S7，形成第二塑封层502。对所述第二子结构901或者第三子结构902进行塑封形成第二塑封层502。所述第二塑封层502覆盖所述第二子结构901或者第三子结构902的侧面和背面。如图45所示，所述第二塑封层502覆盖各第二子结构901的侧面及各第二子结构901的背面。在本实施例中，所述第二塑封层502还覆盖所述第三载板303朝向所述第二子结构901的表面。
所述第二塑封层502的材料可以为聚合物、树脂、树脂复合材料或者聚合物复合材料。所述第二塑封层502可采用层压成型、注塑成型、压模成型或传递成型等方式形成。
参阅图47和图48，执行步骤S8，去除所述第三载板303，得到第二塑封结构，并将所述第二塑封结构贴装在第四载板304上，所述导电结构背向所述第四载板304。
所述第三载板303的去除方式可以为激光剥离等现有去除方式，在此不做赘述。所述第四载板304优选为面板级载板。在本实施例中，将去除所述第三载板303的第二塑封结构翻转，并通过粘胶将第二塑封结构贴装在所述第四载板304上。所述粘胶为第四粘结层404，用于实现所述第二塑封结构与所述第四载板304之间的固定。具体地，可以在所述第四载板304表面涂布一整面第四粘结层404，将第二塑封结构置于该第四粘结层404上。所述第四粘结层404的材料可以采用易剥离的材料，以便将所述第四载板304和第二塑封结构剥离开来，例如可释放双面胶带。
在本实施例中，去除所述第三载板303时，所述子结构正面的导电结构露出来，将所述第二塑封结构翻转时，所述导电结构背向所述第四载板304，固定后的第二塑封结构上的导电结构背向所述第四载板304。而且在去除所述第三载板303后若有残胶存在，则可以采用研磨的方法去除残胶。传统的板级加工方法一般是开口方式引出线路，并不能采用研磨的方式去除残胶，因为研磨会造成开口被堵住的问题。而本发明则可以采用研磨的方式，可以解决在加工过程由于双面胶(粘结层)导致的残胶等报废问题。
参阅图49～图54，执行步骤S9，形成第四再布线结构，且所述第四再布线结构与所述导电结构接触。
所述第四再布线结构包括多个第三导电迹线621、多个第三导电柱622以及多个第三焊料球623，所述第四再布线结构与所述导电结构接触，所述形成第四再布线结构的方法包括：
步骤S91：形成多个第三导电迹线621，且每个所述第三导电迹线621均与所述导电结构接触；
步骤S92：形成多个第三导电柱622，且每个所述第三导电柱622与一个所述第三导电迹线621背向所述第四载板304的表面接触；
步骤S93：形成第五绝缘层705，且所述第五绝缘层705覆盖所述第三导电迹线621、第三导电柱622和子结构的正面；
步骤S94：除去部分所述第五绝缘层705，以露出所述第三导电柱622；
步骤S95：形成多个第三焊料球623，且每个所述第三焊料球623与一个所述第三导电柱622背向所述第四载板304的表面接触。
参阅图49和图50，执行步骤S91，在所述子结构正面形成多个所述第三导电迹线621。所述第三导电迹线621可采用电解电镀、无电极电镀等方式形成。所述第三导电迹线621的材料可以是金属材料，例如金属铜。
继续参阅图49和图50，执行步骤S92，在所述第三导电迹线621上形成所述第三导电柱622，且每个所述第三导电柱622均与一个所述第三导电迹线621接触。所述第三导电柱622可采用电解电镀、无电极电镀等方式形成。所述第三导电柱622的材料可以是金属材料，例如金属铜。
参阅图51～图52，依次执行步骤S93和步骤S94，形成第五绝缘层705，并除去部分所述第五绝缘层705。所述第五绝缘层705的材料优选为ABF、PID或其他绝缘膜中的至少一种，但不限于此。本实施例中优选采用镭射方法、研磨或曝光显影方法去除部分所述第五绝缘层705，以露出所述第三导电柱622背向第四载板304的表面。因此，本实施例中，去除部分厚度之后，所述第五绝缘层705背向第四载板304的表面与所述第三导电柱622背向第四载板304的表面齐平。
参阅图53和图54，执行步骤S95，在所述第三导电柱622上形成所述第三焊料球623，得到半导体封装结构。所述第三焊料球623的数目优选与所述第三导电柱622的数目相同。
在步骤S95之前还可以包括：去除所述第四载板304。
在去除所述第四载板304之后，还可以包括：在所述第二塑封结构的背面形成保护树脂膜。所述第四载板304的去除方式可以为激光剥离等现有去除方式，在此不做赘述。
最后对所述半导体封装结构进行切割，获取多个子封装结构。所述子封装结构是通过先采用嵌入塑封镂空板对晶圆进行塑封成板的加工工艺，然后再重构板级加工的产品结构。
综上可见，本发明提供了一种半导体结构的板级封装方法，采用镂空板将晶圆塑封重构形成板级，然后进行板级封装实现晶圆级封装，扩展板级封装装备的加工范围。本发明在仅采用板级封装设备的情况下能够实现晶圆级封装，即实现了在板级封装装备进行晶圆级封装加工，避免了高昂的晶圆级封装装备投入，也实现了在板级封装装备进行晶圆加工后再进行板级封装加工的产品结构加工。而且在高精度要求的情况下，仅采用板级封装技术能够实现此精度要求时需在晶圆上直接进行的再布线，然后再进行板级封装，因此，本发明在没有晶圆级加工设备的情况下实现采用板级设备进行晶圆级封装加工，能够降低成本。
本发明在铝垫晶圆进行板级封装之前，板级设备能够在铝垫上加工一层保护金属，以避免铝垫氧化导致的电阻过高问题。此外，本发明的半导体结构的板级封装方法能够解决在加工过程由于板级双面胶导致的残胶等报废问题。
此外，可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个步骤”引述意味着对一个或多个步骤的引述，并且可能包括次级步骤。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为设有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。

Claims (12)

1.一种半导体结构的板级封装方法，其特征在于，包括以下步骤：
提供多个晶圆、一个镂空板和第一载板，所述镂空板上具有多个镂空位置，所述镂空位置尺寸稍大于所述晶圆，所述镂空板贴装在所述第一载板上，所述晶圆的正面设有多个第一焊垫，所述晶圆对准所述镂空位置并贴装在所述第一载板上，所述第一焊垫朝向所述第一载板；
形成第一塑封层，所述第一塑封层至少覆盖所述晶圆的侧面；
去除所述第一载板，得到第一塑封结构，并将所述第一塑封结构贴装在第二载板上，所述第一焊垫背向所述第二载板；
形成导电结构，所述导电结构与所述第一焊垫接触，以得到半导体中间结构；
对所述半导体中间结构进行切割，得到多个子结构。
2.如权利要求1所述的半导体结构的板级封装方法，其特征在于，所述镂空位置尺寸比所述晶圆大1mm～5mm。
3.如权利要求1所述的半导体结构的板级封装方法，其特征在于，所述导电结构包括凸柱层，所述凸柱层包括多个第一引出金属垫以及多个第一导电柱，所述凸柱层的形成方法包括：
形成多个第一引出金属垫，每个所述第一引出金属垫与一个所述第一焊垫背向所述第二载板的表面接触；
形成多个第一导电柱，每个所述第一导电柱与一个所述第一引出金属垫背向所述第二载板的表面接触。
4.如权利要求3所述的半导体结构的板级封装方法，其特征在于，所述形成多个第一导电柱，每个所述第一导电柱与一个所述第一引出金属垫背向所述第二载板的表面接触之后，所述凸柱层的形成方法还包括：
形成第二绝缘层，所述第二绝缘层覆盖所述第一引出金属垫、第一导电柱以及露出的所述晶圆的正面；
去除部分所述第二绝缘层，以露出所述第一导电柱背向所述第二载板的表面。
5.如权利要求4所述的半导体结构的板级封装方法，其特征在于，所述去除部分所述第二绝缘层，以露出所述第一导电柱背向所述第二载板的表面之后，所述板级封装方法还包括：去除所述第二载板和镂空板，以得到所述半导体中间结构。
6.如权利要求4所述的半导体结构的板级封装方法，其特征在于，所述导电结构还包括第二再布线结构，所述第二再布线结构包括多个第一导电迹线和多个第二导电柱，所述第二再布线结构的形成方法包括：
形成多个所述第一导电迹线，每个所述第一导电迹线与一个所述第一导电柱接触；
形成多个第二导电柱，每个所述第二导电柱与一个所述第一导电迹线背向所述第二载板的表面接触。
7.如权利要求6中所述的半导体结构的板级封装方法，其特征在于，所述形成多个第二导电柱，每个所述第二导电柱与一个所述第一导电迹线背向所述第二载板的表面接触之后，所述第二再布线结构的形成方法还包括：
形成第四绝缘层，且所述第四绝缘层覆盖所述第一导电迹线和第二导电柱；
除去部分所述第四绝缘层，以露出所述第二导电柱。
8.如权利要求7所述的半导体结构的板级封装方法，其特征在于，所述除去部分所述第四绝缘层，以露出所述第二导电柱之后，所述板级封装方法还包括：去除所述第二载板和镂空板，以得到所述半导体中间结构。
9.如权利要求1～8中任一项所述的半导体结构的板级封装方法，其特征在于，所述对所述半导体中间结构进行切割，得到多个子结构之后，所述半导体结构的板级封装方法还包括：
提供第三载板并选取多个所述子结构，每个所述子结构的正面为导电结构，多个所述子结构贴装在所述第三载板上，且所述导电结构朝向所述第三载板；
形成第二塑封层，所述第二塑封层覆盖所述子结构；
去除所述第三载板，得到第二塑封结构，并将所述第二塑封结构贴装在第四载板上，所述导电结构背向所述第四载板；
形成第四再布线结构，且所述第四再布线结构与所述导电结构接触，以得到半导体封装结构，并对所述半导体封装结构进行切割，得到多个子封装结构。
10.如权利要求9中所述的半导体结构的板级封装方法，其特征在于，所述第四再布线结构包括多个第三导电迹线、多个第三导电柱以及多个第三焊料球，所述形成第四再布线结构包括：
形成多个第三导电迹线，且每个所述第三导电迹线均与所述导电结构接触；
形成多个第三导电柱，且每个所述第三导电柱与一个所述第三导电迹线背向所述第四载板的表面接触；
形成第五绝缘层，且所述第五绝缘层覆盖所述第三导电迹线、第三导电柱和子结构的正面；
除去部分所述第五绝缘层，以露出所述第三导电柱；
形成多个第三焊料球，且每个所述第三焊料球与一个所述第三导电柱背向所述第四载板的表面接触。
11.如权利要求4所述的半导体结构的板级封装方法，其特征在于，所述导电结构还包括第三再布线结构，所述第三再布线结构包括多个第二导电迹线、多个第三焊垫以及多个第二焊料球，所述第三再布线结构的形成方法包括：
形成多个所述第二导电迹线，每个所述第二导电迹线与一个所述第一导电柱接触；
形成第三绝缘层，所述第三绝缘层覆盖所述第二绝缘层以及所述第二导电迹线；
形成多个第二开口，所述第二开口贯穿所述第三绝缘层，且每个所述第二开口露出一个所述第二导电迹线；
形成多个第三焊垫，每个所述第三焊垫与一个所述第二导电迹线接触；
形成多个第二焊料球，每个所述第二焊料球与一个所述第三焊垫背向所述第二载板的表面接触，以得到半导体中间结构。
12.如权利要求1所述的半导体结构的板级封装方法，其特征在于，所述导电结构包括第一再布线结构，所述第一再布线结构包括多个第二引出金属垫、多个第二焊垫和多个第一焊料球，所述第一再布线结构的形成方法包括：
形成多个第二引出金属垫，每个所述第二引出金属垫与一个所述第一焊垫背向所述第二载板的表面接触；
形成第一绝缘层，所述第一绝缘层覆盖所述第二引出金属垫以及露出的所述晶圆正面；
形成多个第一开口，所述第一开口贯穿所述第一绝缘层，且每个所述第一开口露出一个所述第二引出金属垫；
形成多个第二焊垫，每个所述第二焊垫填充一个所述第一开口，以使所述第二焊垫与所述第二引出金属垫接触；
形成多个第一焊料球，每个所述第一焊料球与一个所述第二焊垫背向所述第二载板的表面接触，以得到半导体中间结构。
CN202210621978.4A 2022-06-01 2022-06-01 半导体结构的板级封装方法 Pending CN117198897A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210621978.4A CN117198897A (zh) 2022-06-01 2022-06-01 半导体结构的板级封装方法
PCT/CN2023/088641 WO2023231617A1 (zh) 2022-06-01 2023-04-17 半导体结构的板级封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210621978.4A CN117198897A (zh) 2022-06-01 2022-06-01 半导体结构的板级封装方法

Publications (1)

Publication Number Publication Date
CN117198897A true CN117198897A (zh) 2023-12-08

Family

ID=88998537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210621978.4A Pending CN117198897A (zh) 2022-06-01 2022-06-01 半导体结构的板级封装方法

Country Status (2)

Country Link
CN (1) CN117198897A (zh)
WO (1) WO2023231617A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104505382A (zh) * 2014-12-30 2015-04-08 华天科技（西安）有限公司 一种圆片级扇出PoP封装结构及其制造方法
CN105161431A (zh) * 2015-08-12 2015-12-16 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法
KR102595309B1 (ko) * 2016-07-20 2023-10-31 삼성전자주식회사 칩들의 정렬오차 검출 방법, 그를 이용한 팬 아웃 패널 레벨 패키지의 제조 방법 및 팬 아웃 패널 레벨 패키지
US10410988B2 (en) * 2016-08-09 2019-09-10 Semtech Corporation Single-shot encapsulation
US11018030B2 (en) * 2019-03-20 2021-05-25 Semiconductor Components Industries, Llc Fan-out wafer level chip-scale packages and methods of manufacture
CN112117982B (zh) * 2019-12-25 2024-03-05 中芯集成电路（宁波）有限公司 封装结构及其制作方法
CN112786462B (zh) * 2020-12-25 2023-08-22 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备

Also Published As

Publication number Publication date
WO2023231617A1 (zh) 2023-12-07

Similar Documents

Publication Publication Date Title
US11881415B2 (en) Method of packaging chip and chip package structure
US9012269B2 (en) Reducing warpage for fan-out wafer level packaging
US8169065B2 (en) Stackable circuit structures and methods of fabrication thereof
US6528351B1 (en) Integrated package and methods for making same
CN109937476B (zh) 晶片级封装和方法
JP5161732B2 (ja) 半導体装置の製造方法
JP4856328B2 (ja) 半導体装置の製造方法
KR100517075B1 (ko) 반도체 소자 제조 방법
US7372137B2 (en) Semiconductor device and manufacturing method thereof
CN100395886C (zh) 半导体器件的制造方法
US20030059976A1 (en) Integrated package and methods for making same
KR100639736B1 (ko) 회로 장치의 제조 방법
US8330279B2 (en) Semiconductor device
KR100622514B1 (ko) 회로 장치의 제조 방법
TWM595330U (zh) 面板組件、晶圓封裝體以及晶片封裝體
KR100658023B1 (ko) 회로 장치의 제조 방법
KR20020096985A (ko) 회로 장치 및 그 제조 방법
US20090127665A1 (en) Semiconductor device and manufacturing method thereof
JP2005019754A (ja) 複合部品及びその製造方法
US7763977B2 (en) Semiconductor device and manufacturing method therefor
CN117198897A (zh) 半导体结构的板级封装方法
US20170178993A1 (en) Electronic component and methods of manufacturing the same
JP2008288481A (ja) 半導体装置およびその製造方法
US20070114672A1 (en) Semiconductor device and method of manufacturing the same
JP2021197431A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination