TWI687986B - 晶片封裝體的製造方法 - Google Patents

晶片封裝體的製造方法 Download PDF

Info

Publication number
TWI687986B
TWI687986B TW107140904A TW107140904A TWI687986B TW I687986 B TWI687986 B TW I687986B TW 107140904 A TW107140904 A TW 107140904A TW 107140904 A TW107140904 A TW 107140904A TW I687986 B TWI687986 B TW I687986B
Authority
TW
Taiwan
Prior art keywords
wafer
microns
adhesive layer
chip package
layer
Prior art date
Application number
TW107140904A
Other languages
English (en)
Other versions
TW202020950A (zh
Inventor
賴建志
林泓彣
Original Assignee
典琦科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 典琦科技股份有限公司 filed Critical 典琦科技股份有限公司
Priority to TW107140904A priority Critical patent/TWI687986B/zh
Priority to US16/403,626 priority patent/US10910268B2/en
Application granted granted Critical
Publication of TWI687986B publication Critical patent/TWI687986B/zh
Publication of TW202020950A publication Critical patent/TW202020950A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

一種晶片封裝體的製造方法包含以下操作。提供晶圓，其具有相對的第一表面和第二表面，且包含多個導電凸塊位於第一表面上。由第二表面朝第一表面薄化晶圓。切割晶圓以形成多個晶片，其中各晶片具有第三表面及與其相對的第四表面，且包含導電凸塊位於第三表面上。將這些晶片設置於基板上，使得導電凸塊位於基板與第一表面之間，其中任兩相鄰的晶片之間具有一間隙，此間隙為50至140微米。形成絕緣層填充這些間隙並覆蓋這些晶片。沿著各間隙切割絕緣層，以形成多個晶片封裝體。

Description

晶片封裝體的製造方法
本發明係關於一種晶片封裝體的製造方法。
傳統的晶片封裝製程係對切割自晶圓的半導體晶片逐一進行封裝，相當耗時費工。或者，將切割自晶圓的半導體晶片逐一排列於載板上進行封裝後重新切割成晶片封裝體，這種晶片封裝體的製造方法也相當耗時費工，且容易產生對位偏移的問題。
有鑑於此，本發明之一目的在於提出一種可解決上述問題之晶片封裝體的製造方法。
本發明之一態樣是提供一種晶片封裝體的製造方法包含以下步驟：首先，提供晶圓，此晶圓具有一第一表面及與其相對之一第二表面，且包含多個導電凸塊位於第一表面上。由第二表面朝第一表面薄化晶圓。切割晶圓以形成多個晶片，其中各晶片具有第三表面及與其相對的第四表面，且包含導電凸塊位於第三表面上。將這些晶片設置於一 基板上，使得這些導電凸塊位於基板與第一表面之間，其中任兩相鄰的晶片之間具有一間隙，且此間隙為50至140微米。形成一絕緣層填充這些間隙並覆蓋這些晶片。沿著各間隙切割絕緣層，以形成多個晶片封裝體。
根據本發明一實施方式，晶圓更包含一表面處理層位於各個導電凸塊上。
根據本發明一實施方式，在形成表面處理層的步驟之後且在薄化晶圓的步驟之前，更包含：形成第一黏著層覆蓋第一表面和表面處理層；以及形成第一載板於第一黏著層上。
根據本發明一實施方式，在薄化晶圓的步驟之後且在切割晶圓的步驟之前，更包含：形成第二黏著層和第二載板覆蓋第二表面，其中第二黏著層位於第二載板與第二表面之間。
根據本發明一實施方式，在形成第二載板的步驟之後且在切割晶圓的步驟之前，更包含：將第一黏著層加熱至第一溫度，以移除第一載板和第一黏著層；以及清洗晶圓的導電凸塊及表面處理層。
根據本發明一實施方式，第一溫度為70℃至90℃。
根據本發明一實施方式，在清洗晶圓的步驟之後且在切割晶圓的步驟之前，更包含：將第二黏著層加熱至第二溫度，以移除第二載板和第二黏著層；以及提供一第一膠帶覆蓋晶圓的第二表面。
根據本發明一實施方式，第二溫度為110℃至130℃。
根據本發明一實施方式，在切割晶圓的步驟之後且在將這些晶片設置於基板的步驟之前，更包含：提供一第二膠帶覆蓋這些晶片的第三表面；以及移除第一膠帶。
根據本發明一實施方式，在形成絕緣層的步驟之後且在沿著各間隙切割絕緣層的步驟之前，更包含：移除基板。
100‧‧‧方法
20‧‧‧晶圓
20a‧‧‧晶片
20T1‧‧‧厚度
20T2‧‧‧厚度
201‧‧‧第一表面
201a‧‧‧第三表面
202‧‧‧第二表面
202a‧‧‧第四表面
203‧‧‧導電凸塊
203H‧‧‧高度
204‧‧‧表面處理層
204H‧‧‧高度
220‧‧‧第一黏著層
230‧‧‧第一載板
240‧‧‧第二黏著層
250‧‧‧第二載板
260‧‧‧第一膠帶
270‧‧‧第二膠帶
280‧‧‧基板
282‧‧‧高分子黏著層
284‧‧‧金屬層
286‧‧‧介電層
290‧‧‧絕緣層
d‧‧‧距離
CW‧‧‧切割寬度
GP‧‧‧間隙
T1‧‧‧第一溫度
T2‧‧‧第二溫度
Tf‧‧‧總厚度
S110、S120、S130、S140、S150、S160‧‧‧步驟
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：
第1圖繪示本發明之一實施方式之晶片封裝體製造方法的流程圖。
第2A至2K圖繪示本發明一實施方式之晶片封裝體製造方法中各製程階段的剖面示意圖。
為了使本揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。
在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本發明之實施例。在其他情況下，為簡化圖式，熟知的結構與裝置僅示意性地繪示於圖中。
本發明之一態樣是提供一種晶片封裝體的製造方法，藉由此製造方法可以避免產生對位偏移的問題。第1圖繪示本發明之一實施方式之晶片封裝體的製造方法的流程圖。第2A至2K圖繪示本發明一實施方式之晶片封裝體製造方法中各製程階段的剖面示意圖。如第1圖所示，方法100包含步驟S110、步驟S120、步驟S130、步驟S140、步驟S150及步驟S160。
在步驟S110中，提供晶圓20，如第2A圖所示。具體的說，晶圓20具有一第一表面201及與其相對之一第二表面202，且晶圓20包含多個導電凸塊203位於第一表面201上。在一實施例中，晶圓20可包含矽(silicon)、鍺(Germanium)或III-V族元素，但不以此為限。在多個實施例中，導電凸塊203包含金(gold)、錫(tin)、銅(copper)、鎳(nickel)或其他合適的金屬材料。在一實施例中，導電凸塊203各自具有一高度203H為20至45微米，例如可為22微米、24微米、26微米、28微米、30微米、32微米、34微米、36微米、38微米、40微米或42微米。
請繼續參閱第2A圖。在多個實施方式中，晶圓20還包含表面處理層204。具體的說，表面處理層204設置於各個導電凸塊203上。在一些實施例中，表面處理層204 可為單層結構或是由不同材料之子層所組成的多層結構，其中單層結構例如可為鎳層或錫層等，多層結構例如可為鎳層與金層的疊層等，但不限於此。在多個實例中，表面處理層204具有一高度204H為2至10微米，例如，3微米、4微米、5微米、6微米、7微米、8微米或9微米。表面處理層204的形成方法包括但不限於物理方式，例如電鍍鎳金和噴錫，或者化學方式，例如化鎳浸金(Electroless Nickel Immersion Gold，ENIG)。表面處理層204可以防止導電凸塊203接觸空氣而被氧化。在一些實施例中，晶圓20具有第一厚度20T1為525至725微米，例如可為550微米、575微米、600微米、625微米、650微米、675微米或700微米。
請參閱第2B圖，在多個實施方式中，可以在形成表面處理層204的步驟之後且在步驟S120之前，先形成第一黏著層220覆蓋第一表面201和表面處理層204，接著，再形成第一載板230於第一黏著層220上。第一黏著層220能減少後續薄化製程中產生的應力，因此降低了晶圓破裂的風險。在一實施例中，第一黏著層220包含紫外光解膠(UV release adhesive)或熱釋放膠(thermal release adhesive)。在此，須說明的是，第一黏著層220的熱解溫度為約70℃至90℃，例如為72℃、75℃、77℃、80℃、82℃、85℃或87℃。在一實施例中，形成第一黏著層220的方式例如可以是旋轉塗佈(spin coating)，但不以此方式為限。第一載板230可以對晶圓20提供較佳的保護效果，因此，第一載板230可以是硬質絕緣基板，比如是玻璃基板、 陶瓷基板、藍寶石基板或石英基板，但不限於此。
在步驟S120中，由第二表面202朝第一表面201薄化晶圓20，如第2C圖所示。在多個實施例中，薄化晶圓20的方式例如可以使用化學機械研磨(chemical-mechanical polishing)、乾蝕刻等適當的製程方法進行，以讓最後形成的晶片封裝體具有較小的尺寸。在一些實施例中，在薄化晶圓20的步驟S120之後，晶圓20、導電凸塊203和表面處理層204具有第二總厚度20T2為100至150微米，例如110微米、115微米、120微米、125微米、130微米、135微米、140微米或145微米。
請參閱第2D圖，在多個實施方式中，可以在薄化晶圓20的步驟S120之後且在步驟S130之前，形成第二黏著層240和第二載板250覆蓋第二表面202，其中第二黏著層240位於第二載板250與第二表面202之間。由於薄化後的晶圓20較脆弱，因此，第二載板250可以為晶圓20提供支撐力，進而降低晶圓20破裂的風險。因此，第二載板250可以是硬質絕緣基板，比如是玻璃基板、陶瓷基板、藍寶石基板或石英基板，但不限於此。第二黏著層240可以提供晶圓20與第二載板250之間的黏附力。在一實施例中，第二黏著層240包含紫外光解膠(UV release adhesive)或熱釋放膠(thermal release adhesive)。在此，須說明的是，第二黏著層240的熱解溫度為約110℃至130℃，例如為112℃、115℃、117℃、120℃、122℃、125℃或127℃。在一實施例中，形成第二黏著層240的方式例如可以是旋轉塗佈 (spin coating)，但不以此方式為限。
請參閱第2E圖，在多個實施方式中，可以在形成第二載板250的步驟之後且在步驟S130之前，將第一黏著層220加熱至第一溫度T1，以移除第一載板230和第一黏著層220。在一實施例中，第一溫度T1為70℃至90℃，例如可為72℃、75℃、77℃、80℃、82℃、85℃或87℃。更詳細的說，由於第一黏著層220的熱解溫度為約70℃至90℃，而第二黏著層240的熱解溫度為約110℃至130℃，因此在加熱至第一溫度T1(70℃至90℃)的情況下，會使得第一載板230可以隨著第一黏著層220的黏性下降得以一併脫落，而第二載板250仍藉由第二黏著層240黏附在第二表面202下。此外，可以在移除第一載板230和第一黏著層220之後，清洗晶圓20的導電凸塊203和表面處理層204，以去除晶圓20之第一表面201上導電凸塊203和表面處理層204的殘膠或灰塵，進而避免在應用端發生電性接觸不良的問題。
請接著參閱第2F圖，在多個實施方式中，可以在清洗晶圓20的步驟之後且在步驟S130之前，將第二黏著層240加熱至第二溫度T2，以移除第二載板250和第二黏著層240。在一實施例中，第二溫度T2為110℃至130℃，例如可為112℃、115℃、117℃、120℃、122℃、125℃或127℃。接著，提供第一膠帶260覆蓋晶圓20的第二表面202，用以在後續切割製程中固定晶圓20。在多個實施例中，第一膠帶260為具有彈性的切割膠帶，例如可為紫外光 膠帶(UV Tape)。
在步驟S130中，切割晶圓20以形成多個晶片20a，如第2G圖所示。在多個實施例中，可使用刀輪切割、雷射切割或水刀切割來實現步驟S130。如上所述，由於第一膠帶260為具有彈性的切割膠帶，所以在切割晶圓20之後，任兩相鄰的晶片20a之間間隔一距離d。在一實施例中，距離d為50至60微米，例如可為52微米、54微米、56微米或58微米，但不限於此。在完成此步驟S130之後，晶圓20被分開成多個晶片20a，且這些晶片20a藉由第一膠帶260而不會散落四處。每個晶片20a各自具有第三表面201a及與其相對的第四表面202a，且各個晶片20a包含至少一導電凸塊203位於第三表面201a上。可以理解的是，其中第三表面201a為第一表面201的一部分，且第四表面202a為第二表面202的一部分。在一些實施方式中，每個晶片20a還可包含表面處理層204位於導電凸塊203上。
接著，請參閱第2H圖，在多個實施方式中，可以在切割晶圓20的步驟S130之後且在步驟S140之前，先提供第二膠帶270覆蓋這些晶片20a的第三表面201a。在多個實施例中，第二膠帶270為轉置膠帶，例如可為藍膜膠帶(Blue Tape)。接著，再移除第一膠帶260。第二膠帶270的設置可以方便逐一取下這些晶片20a，而不會使第三表面201a上的導電凸塊203和表面處理層204受到汙染。
在步驟S140中，將晶片20a設置於一基板280上，如第2I圖所示。應注意，晶片20a的導電凸塊203係朝 下設置在基板280上，因此，導電凸塊203位於基板280與第三表面201a之間。任兩相鄰的晶片20a之間具有一間隙GP，且各間隙GP為50至140微米，但不以此為限。舉例來說，間隙GP可以為50~60微米、60~70微米、70~80微米、80~90微米、90~100微米、100~110微米、110~120微米、120~130微米或130~140微米，但不以此為限。由於晶片20a在完成步驟S140後，已重新排列於基板280上，並重新定義兩相鄰晶片20a之間的相對位置，因此，在後續切割的製程中可以解決如先前技術中對位偏移的問題。在多個實施例中，基板280可包含高分子黏著層282、金屬層284和介電層286。具體來說，金屬層284夾置於高分子黏著層282與介電層286之間，且晶片20a的導電凸塊203位於高分子黏著層282與第三表面201a之間。應注意，晶片20a的第三表面201a必須與高分子黏著層282間隔一特定距離，以利後續的絕緣層可藉此順利地覆蓋晶片20a的第三表面201a。在一實施例中，位於導電凸塊203上的表面處理層204沒入高分子黏著層282中。在多個實施例中，高分子黏著層282包含聚醯亞胺(Polyimide，PI)或環氧樹脂(epoxy)；金屬層284包含銅(copper，Cu)；以及介電層286包含玻璃纖維FR4，但不以此為限。
在步驟S150中，形成絕緣層290填充間隙GP並覆蓋晶片20a，如第2J圖所示。絕緣層290可以作為晶片20a的封裝層，用以保護晶片20a暴露在外的外表面。在多個實施例中，絕緣層290所使用的材料可以是聚亞醯胺 (polyimide)、環氧樹脂(Epoxy)或其它合適之絕緣材料。在一些實施例中，可以藉由印刷(printing)、塗佈(coating)或封膠(molding)的方式來形成絕緣層290。於本實施例中，在形成絕緣層290的步驟S150之後，晶片20a、絕緣層290、導電凸塊203和表面處理層204具有一總厚度Tf為120至210微米，例如可為125微米、130微米、135微米、140微米、145微米、150微米、155微米、160微米、165微米、170微米、175微米、180微米、185微米、190微米、195微米、200微米或205微米。在一實施方式中，可在形成絕緣層290的步驟S150之後，移除基板280。
在某些實施例中，可以在形成絕緣層290的步驟S150之後，在每個對應之晶片20a的絕緣層290上設置雷射標記(Laser Mark)(圖未示)，用以標示後續形成的晶片封裝體的產品名稱。
在步驟S160中，沿著各間隙GP切割絕緣層290，以形成多個晶片封裝體，如第2K圖所示。在一實施例中，例如可沿著各間隙GP的中心切割絕緣層290，以形成多個晶片封裝體。在多個實施例中，可使用刀輪切割、雷射切割或水刀切割來實現此步驟S160。於本實施例中，沿著各間隙GP切割絕緣層290的切割寬度CW為15至100微米，例如可為15~20微米、25~30微米、35~40微米、45~50微米、55~60微米、65~70微米、75~80微米、85~90微米或95~100微米。須說明的是，由於切割寬度CW小於間隙GP的寬度，因此在執行步驟S160之後所得到的每個晶片封 裝體，其鄰近間隙GP中心的側壁仍具有部分的絕緣層290保護晶片20a。換言之，每個晶片封裝體的各個外表面皆有絕緣層290的保護，並僅暴露出表面處理層204作為外部電性連接之用。
在多個實例中，晶片封裝體可用以封裝光感測元件或發光元件。然其應用不限於此，舉例來說，其可應用於各種包含離散元件、主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System，MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package，WSP)製程對影像感測元件、發光二極體(light-emitting diodes，LEDs)、二極體(Diode)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。
綜上所述，本發明之晶片封裝體的製造方法可以避免對位偏移的問題發生。
雖然本發明已以實施方式揭露如上，然其並非 用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧方法
S110、S120、S130、S140、S150、S160‧‧‧步驟

Claims (8)

  1. 一種晶片封裝體的製造方法，包含：提供一晶圓，該晶圓具有一第一表面及與其相對之一第二表面，該晶圓包含多個導電凸塊位於該第一表面上，其中該晶圓更包含一表面處理層位於各該導電凸塊上；形成一第一黏著層覆蓋該第一表面和該表面處理層；形成一第一載板於該第一黏著層上；由該第二表面朝該第一表面薄化該晶圓；切割該晶圓以形成多個晶片，其中各該晶片具有一第三表面及與其相對之一第四表面，且該些導電凸塊位於該些第三表面上；將該些晶片設置於一基板上，使得該些導電凸塊位於該基板與該第三表面之間，其中任兩相鄰之該些晶片之間具有一間隙，各該間隙為50至140微米；形成一絕緣層填充該些間隙並覆蓋該些晶片；以及沿著各該間隙切割該絕緣層，以形成多個晶片封裝體。
  2. 如請求項1所述之晶片封裝體的製造方法，在薄化晶圓的步驟之後且在切割該晶圓的步驟之前，更包含：形成一第二黏著層和一第二載板覆蓋該第二表面，其中該第二黏著層位於該第二載板與該第二表面之間。
  3. 如請求項2所述之晶片封裝體的製造方 法，在形成該第二載板的步驟之後且在切割該晶圓的步驟之前，更包含：將該第一黏著層加熱至一第一溫度，以移除該第一載板和該第一黏著層；以及清洗該晶圓之該些導電凸塊及該表面處理層。
  4. 如請求項3所述之晶片封裝體的製造方法，其中該第一溫度為70℃-90℃。
  5. 如請求項3所述之晶片封裝體的製造方法，在清洗該晶圓的步驟之後且在切割該晶圓的步驟之前，更包含：將該第二黏著層加熱至一第二溫度，以移除該第二載板和該第二黏著層；以及提供一第一膠帶覆蓋該晶圓之該第二表面。
  6. 如請求項5所述之晶片封裝體的製造方法，其中該第二溫度為110℃-130℃。
  7. 如請求項5所述之晶片封裝體的製造方法，在切割該晶圓的步驟之後且在將該些晶片設置於該基板的步驟之前，更包含：提供一第二膠帶覆蓋該些晶片之該第三表面；以及移除該第一膠帶。
  8. 如請求項1所述之晶片封裝體的製造方法，在形成該絕緣層的步驟之後且在沿著各該間隙切割該絕緣層的步驟之前，更包含：移除該基板。
TW107140904A 2018-11-16 2018-11-16 晶片封裝體的製造方法 TWI687986B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107140904A TWI687986B (zh) 2018-11-16 2018-11-16 晶片封裝體的製造方法
US16/403,626 US10910268B2 (en) 2018-11-16 2019-05-06 Method of manufacturing a chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107140904A TWI687986B (zh) 2018-11-16 2018-11-16 晶片封裝體的製造方法

Publications (2)

Publication Number Publication Date
TWI687986B true TWI687986B (zh) 2020-03-11
TW202020950A TW202020950A (zh) 2020-06-01

Family

ID=70728360

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107140904A TWI687986B (zh) 2018-11-16 2018-11-16 晶片封裝體的製造方法

Country Status (2)

Country Link
US (1) US10910268B2 (zh)
TW (1) TWI687986B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725086A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955396B2 (en) 2020-11-27 2024-04-09 Yibu Semiconductor Co., Ltd. Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly
CN112786462B (zh) * 2020-12-25 2023-08-22 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200725859A (en) * 2005-12-30 2007-07-01 Advanced Semiconductor Eng Structure and method for packaging a chip
TW201626471A (zh) * 2014-10-02 2016-07-16 住友電木股份有限公司 半導體裝置之製造方法及半導體裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268065A (en) * 1992-12-21 1993-12-07 Motorola, Inc. Method for thinning a semiconductor wafer
JP2987101B2 (ja) * 1996-04-15 1999-12-06 株式会社ニッシン 半導体装置の接続方法並びに半導体装置の接続器
JP2001213096A (ja) * 2000-02-02 2001-08-07 Fuji Photo Film Co Ltd 画像転写方法とそのキャリアシート
JP5176893B2 (ja) * 2008-11-18 2013-04-03 日立金属株式会社 はんだボール
US10888001B2 (en) * 2018-06-08 2021-01-05 Unimicron Technology Corp. Circuit carrier board structure and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200725859A (en) * 2005-12-30 2007-07-01 Advanced Semiconductor Eng Structure and method for packaging a chip
TW201626471A (zh) * 2014-10-02 2016-07-16 住友電木股份有限公司 半導體裝置之製造方法及半導體裝置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725086A (zh) * 2020-03-27 2021-11-30 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN113725086B (zh) * 2020-03-27 2024-02-27 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法

Also Published As

Publication number Publication date
US10910268B2 (en) 2021-02-02
TW202020950A (zh) 2020-06-01
US20200161183A1 (en) 2020-05-21

Similar Documents

Publication Publication Date Title
JP4559993B2 (ja) 半導体装置の製造方法
TWI446419B (zh) 堆疊裝置的製造方法及裝置晶圓處理方法
TWI619218B (zh) 晶片封裝體及其形成方法
US8564123B2 (en) Chip package and fabrication method thereof
TWI512930B (zh) 晶片封裝體及其形成方法
TWI575779B (zh) 晶片封裝體及其製造方法
TWI687986B (zh) 晶片封裝體的製造方法
TWI529821B (zh) 晶片封裝體及其形成方法
TW201715231A (zh) 感測裝置及其製造方法
US9024437B2 (en) Chip package and method for forming the same
TWI595618B (zh) 感測模組及其製造方法
US20160079110A1 (en) Semiconductor package, carrier structure and fabrication method thereof
JP5101157B2 (ja) 半導体装置の製造方法
TWI620284B (zh) 晶片封裝體及其製造方法
US9685354B2 (en) Separation apparatus and a method for separating a cap layer from a chip package by means of the separation apparatus
TWI668771B (zh) 晶片封裝體的製造方法
CN110970361B (zh) 芯片封装体的制造方法
TWI623069B (zh) 晶片封裝體及其製造方法
CN111199906B (zh) 芯片封装体的制造方法
TWI670779B (zh) 晶片封裝體的製造方法
CN111199887B (zh) 芯片封装体的制造方法
TWI689997B (zh) 晶片封裝體的製造方法
TWI683415B (zh) 晶片封裝體的製造方法
CN110970362B (zh) 芯片封装体的制造方法
US8624351B2 (en) Package structure and method for making the same