TWI670779B - 晶片封裝體的製造方法 - Google Patents

晶片封裝體的製造方法 Download PDF

Info

Publication number
TWI670779B
TWI670779B TW107140903A TW107140903A TWI670779B TW I670779 B TWI670779 B TW I670779B TW 107140903 A TW107140903 A TW 107140903A TW 107140903 A TW107140903 A TW 107140903A TW I670779 B TWI670779 B TW I670779B
Authority
TW
Taiwan
Prior art keywords
adhesive layer
insulating layer
carrier
wafer
temperature
Prior art date
Application number
TW107140903A
Other languages
English (en)
Other versions
TW202020997A (zh
Inventor
賴建志
Chienchih Lai
林泓彣
Hungwen Lin
Original Assignee
典琦科技股份有限公司
Comchip Technology Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 典琦科技股份有限公司, Comchip Technology Co., Ltd. filed Critical 典琦科技股份有限公司
Priority to TW107140903A priority Critical patent/TWI670779B/zh
Priority to US16/403,624 priority patent/US10950502B2/en
Application granted granted Critical
Publication of TWI670779B publication Critical patent/TWI670779B/zh
Publication of TW202020997A publication Critical patent/TW202020997A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Abstract

一種晶片封裝體的製造方法如下。提供晶圓，其具有相對的第一和第二表面。形成第一黏著層和第一載板覆蓋第一表面。由第二表面朝第一表面薄化晶圓。形成第一絕緣層覆蓋第二表面。形成第二黏著層和第二載板覆蓋第一絕緣層。將第一黏著層加熱至第一溫度以移除第一載板和第一黏著層。形成多個凹槽貫穿晶圓。形成第三黏著層和第三載板覆蓋第一表面。將第二黏著層加熱至第二溫度以移除第二載板和第二黏著層。形成第二絕緣層填充凹槽及覆蓋第一表面。將第三黏著層加熱至第三溫度以移除第三載板和第三黏著層。沿各凹槽切割第一絕緣層和第二絕緣層。

Description

晶片封裝體的製造方法
本發明係關於一種晶片封裝體的製造方法。
傳統的晶片封裝製程係對切割自晶圓的半導體晶粒逐一進行封裝，相當耗時費工。或者，將切割自晶圓的半導體晶粒逐一排列於載板上進行封裝後重新切割成晶片封裝體，這種晶片封裝體的製造方法也相當耗時費工，且容易產生對位偏移的問題。
有鑑於此，本發明之一目的在於提出一種可解決上述問題之晶片封裝體的製造方法。
本發明之一態樣是提供一種晶片封裝體的製造方法包含以下步驟：首先，提供晶圓，此晶圓具有一第一表面及與其相對之一第二表面，且包含多個導電凸塊位於第一表面上。形成第一黏著層和第一載板覆蓋導電凸塊和第一表面，其中第一黏著層位於第一載板與第一表面之間。由第二表面朝第一表面薄化晶圓。形成第一絕緣層覆蓋第二表面。 形成第二黏著層和第二載板覆蓋第一絕緣層，其中第二黏著層位於第二載板與第一絕緣層之間。將第一黏著層加熱至第一溫度，以移除第一載板和第一黏著層。形成多個凹槽貫穿晶圓。形成第三黏著層和第三載板覆蓋導電凸塊，其中第三黏著層位於第三載板與導電凸塊之間。將第二黏著層加熱至第二溫度，以移除第二載板和第二黏著層。形成第二絕緣層填充凹槽及覆蓋第一表面並暴露出導電凸塊。將第三黏著層加熱至第三溫度，以移除第三載板和第三黏著層。沿著各凹槽切割第一絕緣層和第二絕緣層，以形成多個晶片封裝體。
根據本發明一實施方式，在形成第二絕緣層的步驟中，第二絕緣層更延伸覆晶圓之一側壁和第二絕緣層之一側壁。
根據本發明一實施方式，第一溫度為70℃-90℃。
根據本發明一實施方式，第二溫度為110℃-130℃。
根據本發明一實施方式，第三溫度為140℃-160℃。
本發明之另一態樣是提供一種晶片封裝體的製造方法包含以下步驟：首先，提供晶圓，此晶圓具有一第一表面及與其相對之一第二表面，且包含多個導電凸塊位於第一表面上。形成第一黏著層和第一載板覆蓋導電凸塊和第一表面，其中第一黏著層位於第一載板與第一表面之間。由第二表面朝第一表面薄化晶圓。形成第一絕緣層覆蓋第二表 面。形成第二黏著層和第二載板覆蓋第一絕緣層，其中第二黏著層位於第二載板與第一絕緣層之間。將第一黏著層加熱至第一溫度，以移除第一載板和第一黏著層。形成多個凹槽貫穿晶圓。形成第二絕緣層填充凹槽及覆蓋第一表面，且導電凸塊暴露在第二絕緣層之外。形成第三黏著層和第三載板覆蓋導電凸塊，其中第三黏著層位於第三載板與導電凸塊之間。將第二黏著層加熱至第二溫度，以移除第二載板和第二黏著層。將第三黏著層加熱至第三溫度，以移除第三載板和第三黏著層。沿著各凹槽切割第一絕緣層和第二絕緣層，以形成多個晶片封裝體。
根據本發明一實施方式，在形成第二絕緣層的步驟中，第二絕緣層更延伸覆晶圓之一側壁。
根據本發明一實施方式，在將第二黏著層加熱至第二溫度的步驟之後且在將第三黏著層加熱至第三溫度的步驟之前，更包含形成雷射標記於第一絕緣層上。
根據本發明一實施方式，第一溫度為70℃-90℃。
根據本發明一實施方式，第二溫度為110℃-130℃。
根據本發明一實施方式，第三溫度為140℃-160℃。
100、200‧‧‧方法
30‧‧‧晶圓
30S‧‧‧側壁
30T1‧‧‧厚度
30T2‧‧‧厚度
301‧‧‧第一表面
302‧‧‧第二表面
303‧‧‧導電凸塊
303H‧‧‧高度
304‧‧‧側壁
312‧‧‧第一黏著層
314‧‧‧第一載板
320‧‧‧第一絕緣層
322‧‧‧側壁
332‧‧‧第二黏著層
334‧‧‧第二載板
340‧‧‧凹槽
340C‧‧‧中心
340W‧‧‧寬度
352‧‧‧第三黏著層
354‧‧‧第三載板
360‧‧‧第二絕緣層
370‧‧‧切割膠帶
CW‧‧‧切割寬度
Tf‧‧‧總厚度
T1‧‧‧第一溫度
T2‧‧‧第二溫度
T3‧‧‧第三溫度
S101、S102、S103、S104、S105、S106‧‧‧步驟
S107、S108、S109、S110、S111、S112‧‧‧步驟
S208、S209、S310、S211、S212‧‧‧步驟
為讓本發明之上述和其他目的、特徵、優點與 實施例能更明顯易懂，所附圖式之說明如下：第1圖繪示本發明之一實施方式之晶片封裝體製造方法的流程圖。
第2圖繪示本發明另一實施方式之晶片封裝體製造方法的流程圖。
第3至14圖繪示本發明一實施方式之晶片封裝體製造方法中各製程階段的剖面示意圖。
第15至18圖繪示本發明另一實施方式之晶片封裝體製造方法中各製程階段的剖面示意圖。
為了使本揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。
在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本發明之實施例。在其他情況下，為簡化圖式，熟知的結構與裝置僅示意性地繪示於圖中。
本發明之一態樣是提供一種晶片封裝體的製造方法，藉由此製造方法可以減少製程時數和成本，也不會產生對位偏移的問題。第1圖繪示本發明之一實施方式之晶片 封裝體的製造方法的流程圖。第3至14圖繪示本發明一實施方式之晶片封裝體的製造方法中各製程階段的剖面示意圖。如第1圖所示，方法100包含步驟S101、步驟S102、步驟S103、步驟S104、步驟S105、步驟S106、步驟S107、步驟S108、步驟S109、步驟S110、步驟S111以及步驟S112。
在步驟S101中，提供晶圓30，如第3圖所示。具體的說，晶圓30具有一第一表面301及與其相對之一第二表面302，且晶圓30包含多個導電凸塊303位於第一表面301上。在一實施例中，晶圓30可包含矽(silicon)、鍺(Germanium)或III-V族元素，但不以此為限。在多個實施例中，晶圓30包含多個導電墊(圖未示)位於第一表面301上，且上述導電凸塊303位於導電墊上。在一些實施例中，晶圓30具有一厚度30T1為525至725微米，例如可為550微米、575微米、600微米、625微米、650微米、675微米或700微米。
在一實施例中，導電凸塊303各自具有一高度303H為20至45微米，例如可為22微米、24微米、26微米、28微米、30微米、32微米、34微米、36微米、38微米、40微米、42微米或44微米。在多個實施例中，形成導電凸塊303的方法例如包括下列步驟。首先，在晶圓30的第一表面301上形成一圖案化罩幕(圖未示)，而圖案化罩幕具有多個開口(圖未示)，以使晶圓30第一表面301的一部分由開口中暴露出來。之後，藉由電鍍製程在開口中形成導電凸塊 303。在一些實施例中，導電凸塊303包含金(gold)、錫(tin)、銅(copper)、鎳(nickel)或其他合適的金屬材料。
在某些實施例中，可以在導電凸塊303的表面上形成表面處理層(圖未示)於導電凸塊303上。在一些實施例中，表面處理層可為單層結構或是由不同材料之子層所組成的多層結構，例如可為包含鎳層以及位於鎳層上的金層之金屬層，或者是錫層等，但不限於此。表面處理層的形成方法包括但不限於物理方式，例如電鍍鎳金和噴錫，或者化學方式，例如化鎳浸金(Electroless Nickel Immersion Gold，ENIG)。表面處理層可以防止導電凸塊303接觸空氣而被氧化。
在步驟S102中，形成第一黏著層312和第一載板314覆蓋這些導電凸塊303和第一表面301，如第4圖所示。具體的說，第一黏著層312是位於第一載板314與第一表面301之間。第一黏著層312能減少後續薄化製程中產生的應力，因此降低了晶圓破裂的風險。在一實施例中，第一黏著層312包含紫外光解膠(UV release adhesive)或熱釋放膠(thermal release adhesive)。在此，須說明的是，第一黏著層312的熱解溫度為約70℃至90℃，例如為72℃、75℃、77℃、80℃、82℃、85℃或87℃。在一實施例中，形成第一黏著層312的方式例如可以是旋轉塗佈(spin coating)，但不以此方式為限。第一載板314可以對晶圓30提供較佳的保護效果，因此，第一載板314可以是硬質絕緣基板，比如是玻璃基板、陶瓷基板、藍寶石基板或石英基板， 但不限於此。
在步驟S103中，由第二表面302朝第一表面301薄化晶圓30，如第5圖所示。薄化晶圓30的方式例如可以使用化學機械研磨(chemical-mechanical polishing)、乾蝕刻等適當的製程方法進行，以讓欲計要形成的晶片封裝體具有較小的尺寸。在一些實施例中，在薄化晶圓30的步驟S103之後，晶圓30的厚度30T2為100至200微米，例如110微米、120微米、130微米、140微米、150微米、160微米、170微米、180微米或190微米。
在步驟S104中，形成第一絕緣層320覆蓋第二表面302，如第6圖所示。第一絕緣層320可以作為晶片封裝體的封裝層，用以保護晶圓30的第二表面302。在多個實施例中，第一絕緣層320所使用的材料可以是聚亞醯胺(polyimide)、環氧樹脂(Epoxy)或其它合適之絕緣材料。在一實施例中，可以藉由印刷或旋轉塗佈的方式來形成第一絕緣層320，但不以此為限。於本實施例中，在形成第一絕緣層320的步驟S104之後，晶圓30和第一絕緣層320具有一總厚度Tf為120至210微米，例如可為125微米、130微米、135微米、140微米、145微米、150微米、155微米、160微米、165微米、170微米、175微米、180微米、185微米、190微米、195微米、200微米或205微米。
在步驟S105中，形成第二黏著層332和第二載板334覆蓋第一絕緣層320，如第7圖所示。具體的說，第二黏著層332位於第二載板334與第一絕緣層320之間。第二 黏著層332能減少後續在形成凹槽時所產生的應力，進而降低晶圓破裂的風險。在一實施例中，第二黏著層332包含紫外光解膠(UV release adhesive)或熱釋放膠(thermal release adhesive)。在此，須說明的是，第二黏著層332的熱解溫度為約110℃至130℃，例如為112℃、115℃、117℃、120℃、122℃、125℃或127℃。在一實施例中，形成第二黏著層332的方式例如可以是旋轉塗佈(spin coating)，但不以此方式為限。第二載板334可以對晶圓30提供較佳的保護效果，因此，第二載板334可以是硬質絕緣基板，比如是玻璃基板、陶瓷基板、藍寶石基板或石英基板，但不限於此。
在步驟S106中，於第一溫度T1下加熱，以移除第一載板314和第一黏著層312，如第8圖所示。在一實施例中，第一溫度T1為70℃至90℃，例如可為72℃、75℃、77℃、80℃、82℃、85℃或87℃。更詳細的說，由於第一黏著層312的熱解溫度為約70℃至90℃，而第二黏著層332的熱解溫度為約110℃至130℃，因此在加熱至第一溫度T1(70℃至90℃)的情況下，會使得第一載板314可以隨著第一黏著層312的黏性下降得以一併脫落，而第二載板334仍藉由第二黏著層332黏附在第一絕緣層320下。
在步驟S107中，形成多個凹槽340貫穿晶圓30，如第9圖所示。具體的說，這些凹槽340係由晶圓30的第一表面301穿透至第二表面302，然而，並沒有貫穿第一絕緣層320。在完成此步驟S107之後，晶圓30被分開成多 個晶片，且這些晶片藉由第一絕緣層320使得晶片之間的相對位置維持不變。如此，可以解決先前技術中對位偏移的問題。在多個實施例中，可使用刀輪切割、雷射切割或水刀切割來實現此步驟S107。在一實施例中，各凹槽340具有一寬度340W為50至60微米，舉例來說，寬度340W可以為51微米、52微米、53微米、54微米、55微米、56微米、57微米、58微米或59微米，但不限於此。
在步驟S108中，形成第三黏著層352和第三載板354覆蓋這些導電凸塊303，如第10圖所示。具體的說，第三黏著層352位於第三載板354與這些導電凸塊303之間。在一些實施例中，如第10圖所示之第三黏著層352與晶圓30的第一表面301間隔一距離。在其他實施例中，第三黏著層352是接觸晶圓30的第一表面301。在一實施例中，第三黏著層352包含紫外光解膠(UV release adhesive)或熱釋放膠(thermal release adhesive)。在此，須說明的是，第三黏著層352的熱解溫度為約140℃至160℃，例如為142℃、145℃、147℃、150℃、152℃、155℃或157℃。在一實施例中，形成第三黏著層352的方式例如可以是旋轉塗佈(spin coating)，但不以此方式為限。第三載板354可以提供後續在形成第二絕緣層時的載台。在一實施例中，第三載板354可以是硬質絕緣基板，比如是玻璃基板、陶瓷基板、藍寶石基板或石英基板，但不限於此。此外，可以在執行步驟S108之後，將如第10圖所繪示的結構上下翻轉，使得第三載板354位於第二載板334的下方，以利後續製程的 進行。
在步驟S109中，於第二溫度T2下加熱，以移除第二載板334和第二黏著層332，如第11圖所示。在一實施例中，第二溫度T2為110℃至130℃，例如為112℃、115℃、117℃、120℃、122℃、125℃或127℃。更詳細的說，由於第二黏著層332的熱解溫度為約110℃至130℃，而第三黏著層352的熱解溫度為約140℃至160℃，因此在加熱至第二溫度T2(110℃至130℃)的情況下，會使得第二載板334可以隨著第二黏著層332的黏性下降得以一併脫落，而第三載板354仍藉由第三黏著層352黏附在導電凸塊303的表面上。
在步驟S110中，形成第二絕緣層360填充這些凹槽340及覆蓋第一表面301，如第12圖所示。第二絕緣層360可以作為晶片封裝體的封裝層，用以保護晶圓30的第一表面301。在一些實施方式中，第二絕緣層360還覆蓋第一絕緣層320的側壁322和晶圓30的側壁304。第二絕緣層360可以作為晶片封裝體的封裝層，用以保護晶圓30的第一表面301。在一實施例中，第二絕緣層360所使用的材料可以是聚亞醯胺(polyimide)、環氧樹脂(Epoxy)或其它合適之絕緣材料。在一實施例中，可以藉由底膠填充(underfill)的方式來形成第二絕緣層360。
在某些實施例中，可以在形成第二絕緣層360的步驟S110之後，在每個晶片的第一絕緣層320上設置雷射標記(Laser Mark)(圖未示)，用以標示後續形成晶片封裝 體的產品名稱。
在步驟S111中，於第三溫度T3下加熱，以移除第三載板354和第三黏著層352，如第13圖所示。在一實施例中，第三溫度T3為140℃至160℃，例如為142℃、145℃、147℃、150℃、152℃、155℃或157℃。更詳細的說，由於第三黏著層352的熱解溫度為約140℃至160℃，因此在加熱至第三溫度T3(140℃至160℃)的情況下，會使得第三載板354可以隨著第三黏著層352的黏性下降得以一併脫落。由於第三黏著層352黏覆在導電凸塊303的表面上，當第三載板354與第三黏著層352脫落後，可使導電凸塊303的表面暴露在外。
在步驟S112中，沿著各凹槽340切割第一絕緣層320和第二絕緣層360，以形成多個晶片封裝體，如第14圖所示。在多個實施例中，可使用刀輪切割、雷射切割或水刀切割來實現此步驟S112。於本實施例中，沿著各凹槽340之中心340C切割第一絕緣層320和第二絕緣層360。在一實施例中，步驟S112的切割寬度CW為18至22微米，例如可為18.5微米、19.0微米、19.5微米、20.0微米、20.5微米、21.0微米或21.5微米。須說明的是，由於切割寬度CW小於凹槽304的寬度304W，因此在執行步驟S112之後所得到的每個晶片封裝體，其鄰近凹槽304中心304C的側壁仍具有部分的第二絕緣層360保護晶圓30。換言之，每個晶片封裝體的各個表面皆有第一絕緣層320和第二絕緣層360的保護，並僅暴露出導電凸塊303作為外部電性連接之用。在其 他實施方式中，如第14圖所示，可以在執行步驟S112之前，可先將如第13圖所繪示的結構上下翻轉並置於一切割膠帶370上，然後再進行切割第一絕緣層320和第二絕緣層360的步驟S112。更具體的說，第一絕緣層320是位於晶圓30第二表面302與切割膠帶370之間。在多個實施例中，切割膠帶370可以為藍膜UV膠帶(blue tape)。
以下簡述根據本發明另一實施方式之晶片封裝體的製造方法。第2圖繪示本發明另一實施方式之晶片封裝體的製造方法的流程圖。第15至18圖繪示本發明另一實施方式之晶片封裝體的製造方法中各製程階段的剖面示意圖。如第2圖所示，方法200包含步驟S101至步驟S107、步驟S208、步驟S209、步驟S210、步驟S211以及步驟S212，其中步驟S101至步驟S107已於詳述於前文，下文將不再重複贅述。
請參閱第15圖，可以在步驟S107之後，繼續執行步驟S208，形成第二絕緣層360填充凹槽340及覆蓋第一表面301，且導電凸塊303暴露在第二絕緣層360之外。第二絕緣層360可以作為晶片封裝體的封裝層，用以保護晶片封裝體，下文將更詳細敘述。在一些實施方式中，第二絕緣層360還覆蓋第一絕緣層320的側壁322和晶圓30的側壁304。在一些實施例中，第二絕緣層360所使用的材料可以是聚亞醯胺(polyimide)、環氧樹脂(Epoxy)或其它合適之絕緣材料。在一實施例中，可以藉由底膠填充(underfill)的方式來形成第二絕緣層360。或者，可以先藉由印刷、塗 佈或封膠(molding)的方式填充凹槽340並全面覆蓋晶圓30的第一表面301，然後再藉由平坦化製程，例如化學機械研磨、機械刷磨、平坦性化學蝕刻、拋光製程、電解蝕刻或電解拋光蝕刻等，使得導電凸塊303暴露在第二絕緣層360之外。
在步驟S209中，形成第三黏著層352和第三載板354覆蓋這些導電凸塊303和第一表面301，如第16圖所示。具體的說，第三黏著層352位於第三載板354與第一表面301之間。有關第三黏著層352和第三載板354的詳細說明已記載於上文，在此不贅述。第三載板354可以提供後續在形成雷射標記時的載台，以避免晶圓30產生翹曲。
在步驟S210中，於第二溫度T2下加熱，以移除第二載板334和第二黏著層332，如第17圖所示。在一實施例中，第二溫度T2為110℃至130℃，例如為112℃、115℃、117℃、120℃、122℃、125℃或127℃。更詳細的說，由於第二黏著層332的熱解溫度為約110℃至130℃，而第三黏著層352的熱解溫度為約140℃至160℃，因此在加熱至第二溫度T2(110℃至130℃)的情況下，會使得第二載板334可以隨著第二黏著層332的黏性下降得以一併脫落，而第三載板354仍藉由第三黏著層352黏附在晶圓30的第一表面301上。
在某些實施例中，可以在移除第二載板334和第二黏著層332的步驟S210之後，在每個晶片的第一絕緣層320上設置雷射標記(Laser Mark)(圖未示)，用以標示後 續形成晶片封裝體的產品名稱。
在步驟S211中，於第三溫度T3下加熱，以移除第三載板354和第三黏著層352，如第18圖所示。在一實施例中，第三溫度T3為140℃至160℃，例如為142℃、145℃、147℃、150℃、152℃、155℃或157℃。更詳細的說，由於第三黏著層352的熱解溫度為約140℃至160℃，因此在加熱至第三溫度T3(140℃至160℃)的情況下，會使得第三載板354可以隨著第三黏著層352的黏性下降得以一併脫落。
在步驟S212中，沿著各凹槽340切割第一絕緣層320和第二絕緣層360，以形成多個晶片封裝體，如第18圖所示。在多個實施例中，可使用刀輪切割、雷射切割或水刀切割來實現此步驟S212。於本實施例中，沿著各凹槽340之中心340C切割第一絕緣層320和第二絕緣層360。在一實施例中，步驟S212的切割寬度CW為18至22微米，例如可為18.5微米、19.0微米、19.5微米、20.0微米、20.5微米、21.0微米或21.5微米。須說明的是，由於切割寬度CW小於凹槽304的寬度304W，因此在執行步驟S212之後所得到的每個晶片封裝體，其鄰近凹槽304中心304C的側壁仍具有部分的第二絕緣層360保護晶圓30。換言之，每個晶片封裝體的各個表面皆有第一絕緣層320和第二絕緣層360的保護，並僅暴露出導電凸塊303作為外部電性連接之用。在其他實施方式中，如第18圖所示，可以在執行步驟S211之後，將位在晶圓30第二表面302下的第一絕緣層320置於一切 割膠帶370上，然後再進行切割第一絕緣層320和第二絕緣層360的步驟S212。更具體的說，第一絕緣層320是位於晶圓30第二表面302與切割膠帶370之間。在多個實施例中，切割膠帶370可以為藍膜UV膠帶(blue tape)。
在多個實例中，晶片封裝體可用以封裝光感測元件或發光元件。然其應用不限於此，舉例來說，其可應用於各種包含離散元件、主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System；MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package；WSP)製程對影像感測元件、發光二極體(light-emitting diodes；LEDs)或非發光二極體(二極體元件)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)或噴墨頭(ink printer heads)等半導體晶片進行封裝。
綜上所述，本發明之晶片封裝體的製造方法不但可以減少製程時數和成本，也不會產生對位偏移的問題。
雖然本發明已以實施方式揭露如上，然其並非 用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (11)

  1. 一種晶片封裝體的製造方法，包含：提供一晶圓，該晶圓具有一第一表面及與其相對之一第二表面，且該晶圓包含多個導電凸塊位於該第一表面上；形成一第一黏著層和一第一載板覆蓋該些導電凸塊和該第一表面，其中該第一黏著層位於該第一載板與該第一表面之間；由該第二表面朝該第一表面薄化該晶圓；形成一第一絕緣層覆蓋該第二表面；形成一第二黏著層和一第二載板覆蓋該第一絕緣層，其中該第二黏著層位於該第二載板與該第一絕緣層之間；將該第一黏著層加熱至一第一溫度，以移除該第一載板和該第一黏著層；形成多個凹槽貫穿該晶圓；形成一第三黏著層和一第三載板覆蓋該些導電凸塊，其中該第三黏著層位於該第三載板與該些導電凸塊之間；將該第二黏著層加熱至一第二溫度，以移除該第二載板和該第二黏著層；形成一第二絕緣層填充該些凹槽及覆蓋該第一表面；將該第三黏著層加熱至一第三溫度，以移除該第三載板和該第三黏著層；以及沿著各該凹槽切割該第一絕緣層和該第二絕緣層，以形成多個晶片封裝體。
  2. 如請求項1所述之晶片封裝體的製造方法，在形成該第二絕緣層的步驟中，該第二絕緣層更延伸覆該晶圓之一側壁和該第一絕緣層之一側壁。
  3. 如請求項1所述之晶片封裝體的製造方法，其中該第一溫度為70℃-90℃。
  4. 如請求項1所述之晶片封裝體的製造方法，其中該第二溫度為110℃-130℃。
  5. 如請求項1所述之晶片封裝體的製造方法，其中該第三溫度為140℃-160℃。
  6. 一種晶片封裝體的製造方法，包含：提供一晶圓，該晶圓具有一第一表面及與其相對之一第二表面，且該晶圓包含多個導電凸塊位於該第一表面上；形成一第一黏著層和一第一載板覆蓋該些導電凸塊和該第一表面，其中該第一黏著層位於該第一載板與該第一表面之間；由該第二表面朝該第一表面薄化該晶圓；形成一第一絕緣層覆蓋該第二表面；形成一第二黏著層和一第二載板覆蓋該第一絕緣層，其中該第二黏著層位於該第二載板與該第一絕緣層之間；將該第一黏著層加熱至一第一溫度，以移除該第一載板和該第一黏著層；形成多個凹槽貫穿該晶圓；形成一第二絕緣層填充該些凹槽及覆蓋該第一表面，且該些導電凸塊暴露在該第二絕緣層之外；形成一第三黏著層和一第三載板覆蓋該些導電凸塊，其中該第三黏著層位於該第三載板與該些導電凸塊之間；將該第二黏著層加熱至一第二溫度，以移除該第二載板和該第二黏著層；將該第三黏著層加熱至一第三溫度，以移除該第三載板和該第三黏著層；以及沿著各該凹槽切割該第一絕緣層和該第二絕緣層，以形成多個晶片封裝體。
  7. 如請求項6所述之晶片封裝體的製造方法，在形成該第二絕緣層的步驟中，該第二絕緣層更延伸覆該晶圓之一側壁。
  8. 如請求項6所述之晶片封裝體的製造方法，在將該第二黏著層加熱至該第二溫度的步驟之後且在將該第三黏著層加熱至該第三溫度的步驟之前，更包含形成一雷射標記於該第一絕緣層上。
  9. 如請求項6所述之晶片封裝體的製造方法，其中該第一溫度為70℃-90℃。
  10. 如請求項6所述之晶片封裝體的製造方法，其中該第二溫度為110℃-130℃。
  11. 如請求項6所述之晶片封裝體的製造方法，其中該第三溫度為140℃-160℃。
TW107140903A 2018-11-16 2018-11-16 晶片封裝體的製造方法 TWI670779B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107140903A TWI670779B (zh) 2018-11-16 2018-11-16 晶片封裝體的製造方法
US16/403,624 US10950502B2 (en) 2018-11-16 2019-05-06 Method of manufacturing a chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107140903A TWI670779B (zh) 2018-11-16 2018-11-16 晶片封裝體的製造方法

Publications (2)

Publication Number Publication Date
TWI670779B true TWI670779B (zh) 2019-09-01
TW202020997A TW202020997A (zh) 2020-06-01

Family

ID=68618685

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107140903A TWI670779B (zh) 2018-11-16 2018-11-16 晶片封裝體的製造方法

Country Status (2)

Country Link
US (1) US10950502B2 (zh)
TW (1) TWI670779B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201519331A (zh) * 2013-11-02 2015-05-16 史達晶片有限公司 形成嵌入式晶圓級晶片尺寸封裝的半導體裝置和方法
TW201611186A (zh) * 2014-09-11 2016-03-16 吉帝偉士股份有限公司 半導體裝置之製造方法
TW201717292A (zh) * 2015-08-12 2017-05-16 住友電木股份有限公司 半導體裝置之製造方法及半導體裝置
TW201725616A (zh) * 2015-10-21 2017-07-16 Disco Corp 晶圓的加工方法
TW201838045A (zh) * 2016-02-26 2018-10-16 美商先科公司 半導體裝置及在半導體晶粒周圍形成絕緣層的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4776188B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 半導体装置製造方法およびウエハ加工用テープ
US10153237B2 (en) * 2016-03-21 2018-12-11 Xintec Inc. Chip package and method for forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201519331A (zh) * 2013-11-02 2015-05-16 史達晶片有限公司 形成嵌入式晶圓級晶片尺寸封裝的半導體裝置和方法
TW201611186A (zh) * 2014-09-11 2016-03-16 吉帝偉士股份有限公司 半導體裝置之製造方法
TW201717292A (zh) * 2015-08-12 2017-05-16 住友電木股份有限公司 半導體裝置之製造方法及半導體裝置
TW201725616A (zh) * 2015-10-21 2017-07-16 Disco Corp 晶圓的加工方法
TW201838045A (zh) * 2016-02-26 2018-10-16 美商先科公司 半導體裝置及在半導體晶粒周圍形成絕緣層的方法

Also Published As

Publication number Publication date
TW202020997A (zh) 2020-06-01
US20200161182A1 (en) 2020-05-21
US10950502B2 (en) 2021-03-16

Similar Documents

Publication Publication Date Title
TWI512930B (zh) 晶片封裝體及其形成方法
TWI446419B (zh) 堆疊裝置的製造方法及裝置晶圓處理方法
TWI619218B (zh) 晶片封裝體及其形成方法
TWI525774B (zh) 晶片封裝體
JP5810957B2 (ja) 半導体装置の製造方法及び電子装置の製造方法
TWI529821B (zh) 晶片封裝體及其形成方法
US10163854B2 (en) Package structure and method for manufacturing thereof
TWI687986B (zh) 晶片封裝體的製造方法
TW201715231A (zh) 感測裝置及其製造方法
TWI677035B (zh) 半導體封裝及半導體封裝的製程方法
US20120319297A1 (en) Chip package and method for forming the same
TWI593069B (zh) 晶片封裝體及其製造方法
TWI670779B (zh) 晶片封裝體的製造方法
TWI668771B (zh) 晶片封裝體的製造方法
CN110970361B (zh) 芯片封装体的制造方法
CN111199887B (zh) 芯片封装体的制造方法
TWI683415B (zh) 晶片封裝體的製造方法
CN110970362B (zh) 芯片封装体的制造方法
CN111199906B (zh) 芯片封装体的制造方法
TWI689997B (zh) 晶片封裝體的製造方法
TWI484597B (zh) 晶片封裝體及其形成方法
KR20170026372A (ko) 배선 기판의 제조 방법 및 배선 기판
US11133198B2 (en) Method of manufacturing packaged device chip
CN111463134A (zh) 芯片封装体的制造方法