TW201717292A - 半導體裝置之製造方法及半導體裝置 - Google Patents

半導體裝置之製造方法及半導體裝置 Download PDF

Info

Publication number
TW201717292A
TW201717292A TW105124544A TW105124544A TW201717292A TW 201717292 A TW201717292 A TW 201717292A TW 105124544 A TW105124544 A TW 105124544A TW 105124544 A TW105124544 A TW 105124544A TW 201717292 A TW201717292 A TW 201717292A
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor wafer
resin composition
circuit forming
semiconductor device
Prior art date
Application number
TW105124544A
Other languages
English (en)
Other versions
TWI691004B (zh
Inventor
光田昌也
渡部格
Original Assignee
住友電木股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電木股份有限公司 filed Critical 住友電木股份有限公司
Publication of TW201717292A publication Critical patent/TW201717292A/zh
Application granted granted Critical
Publication of TWI691004B publication Critical patent/TWI691004B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

本發明包含以下步驟：在將第1黏接構件（20）貼附於半導體晶圓（1）中與設有焊接凸塊（2）之電路形成面成為反向側之面之狀態下，沿著半導體晶圓（1）的切割區域，對於半導體晶圓（1）之電路形成面形成複數個具有既定寬度之切口之步驟；在將第1黏接構件（20）貼附於已形成切口之半導體晶圓（1）之狀態下，將第2黏接構件（30）貼附於半導體晶圓（1）之電路形成面之步驟；在將第2黏接構件（30）貼附於半導體晶圓（1）之電路形成面之狀態下，將第1黏接構件（20）予以剝離之步驟；在貼附著第2黏接構件（30）之狀態下，進行半導體晶圓（1）之分片化，以使具備第2黏接構件（30）與貼附於第2黏接構件（30）之黏接面之複數個半導體晶片（5），且將複數個半導體晶片以彼此保有既定間隔之方式而配置，並將形成於複數個半導體晶片（5）之電路形成面之焊接凸塊（2）的一部分，貼附於第2黏接構件之黏接面，以得到使電路形成面外露之構造體7之步驟；使流動狀態之半導體封裝用樹脂組成物（40）接觸於複數個半導體晶片（5），以將半導體封裝用樹脂組成物（40）充填於複數個該半導體晶片間之間隙，且使半導體晶片（5）之電路形成面、與電路形成面成為反向側之面、及側面，被半導體封裝用樹脂組成物（40）所覆蓋封裝之步驟；及，使半導體封裝用樹脂組成物（40）硬化之步驟。

Description

半導體裝置之製造方法及半導體裝置
本發明係有關半導體裝置之製造方法及半導體裝置。
習知之代表性的半導體裝置之製造流程中，係將與半導體晶圓之電路形成面成為反向側之面之矽基板予以薄層化後，將半導體晶圓予以分片化，以製得複數個半導體晶片。所得到之半導體晶片係藉由筒夾（collect）而被上提，以個別的進行樹脂封裝（專利文獻1等）。
在此種代表性之半導體裝置之製造流程中，基於提昇良率之觀點，在製造時為了防止半導體晶片的破損，已進行各種檢討。
例如，在專利文獻2中，為了防止在對半導體晶圓進行分片化時發生半導體晶圓之破裂（碎裂），而提出一種技術，係對半導體晶圓之內面貼附表面保護用之黏接片後，方進行半導體晶圓之分片化。 ［先前技術文獻］
專利文獻1：日本特開平9-107046號公報 專利文獻2：日本特開2011-210927號公報
上述技術中，著眼於防止對半導體晶圓進行分片化時因為所施加衝擊造成半導體晶圓破裂（碎裂）之觀點，可期待有某種程度的效果。又，上述技術中，著眼於防止對半導體晶片進行二次封裝時因為所施加衝擊造成半導體晶片破裂（碎裂）之觀點，亦可期待能有某種程度的效果。然而，本案發明者已經發現到，即使是使用了上述之表面保護用之黏接片，仍未能完全防止半導體晶圓之碎裂。本案發明者經過銳意檢討碎裂發生原因而發現到，有時會因為筒夾等握持裝置對於半導體晶片的吸附及上提時所加諸的衝擊，而造成半導體晶片之破損。
承上述，因筒夾等握持裝置進行吸附及上提時所加諸之衝擊而使半導體晶片破損之問題，在近年來使用薄層化之半導體晶圓之流程中尤為顯著。在近年，對於搭載半導體裝置之電力機器，小型化及輕量化等之要求漸高。為了滿足該要求，在近年之半導體裝置之製造流程中，在研磨半導體裝置中與電路形成面成反向之面時，例如，有將半導體晶圓薄化至100μm左右之厚度之傾向。在該種半導體晶圓之薄層化之情形時，如上述，受筒夾等握持裝置在上提時所加諸之衝擊而造成半導體晶片破損之問題，更為顯著。
又，在以往之半導體裝置之製造流程中，係對各半導體晶片予以個別的封裝，因此，在生產性之面向，亦有改善的餘地。
承上述，本發明能提供在可靠性之面向已獲改善之半導體裝置，且，亦能提供可靠性及生產性良好之半導體裝置之製造方法。
依照本發明，係提供一種半導體裝置之製造方法，其包含以下步驟： 在半導體晶圓中，於設有焊接凸塊之電路形成面之反向側之面貼附著第1黏接構件之狀態下，沿著該半導體晶圓之切割區域，對於該半導體晶圓之電路形成面形成複數個具有既定寬度之切口之步驟； 在將該第1黏接構件貼附於已形成該切口之該半導體晶圓之狀態下，將第2黏接構件貼附於該半導體晶圓之電路形成面之步驟； 在將該第2黏接構件貼附於該半導體晶圓之電路形成面之狀態下，將該第1黏接構件予以剝離之步驟； 在貼附著該第2黏接構件之狀態下，對該半導體晶圓進行分片化，因而具備該第2黏接構件，與貼附於該第2黏接構件之黏接面之複數個半導體晶片，且使複數個該半導體晶片以彼此具有既定間隔之方式而配置，並將形成於複數個該半導體晶片之電路形成面之焊接凸塊的一部分，貼附於該第2黏接構件之黏接面，以得到使該電路形成面外露之構造體之步驟； 使流動狀態之半導體封裝用樹脂組成物接觸於複數個該半導體晶片，以將該半導體封裝用樹脂組成物充填於複數個該半導體晶片間之間隙，且使該半導體晶片之電路形成面、與該電路形成面成為反向側之面、及側面，被該半導體封裝用樹脂組成物所覆蓋封裝之步驟；及 使該半導體封裝用樹脂組成物硬化之步驟。
依照本發明之製造方法，係藉半導體封裝用樹脂組成物之硬化體來覆蓋半導體晶片中之電路形成面、反向側之面及其側面，而可得到在此保護狀態下藉筒夾予以上提之半導體裝置。藉此，在藉由筒夾等握持裝置來吸附及上提時，可防止握持裝置對半導體晶片的直接接觸，可緩和筒夾等握持裝置時在接觸時對半導體晶片所加諸的衝擊。因之，依照本發明之製造方法，可防止半導體晶片的破損，可得到可靠性良好之半導體裝置。又，依照本發明之製造方法，能在不需配置於分片化後之基板的情況下，一體性的對於所取得之複數個半導體晶片進行樹脂封裝，而能提昇生產效率。
再者，依據本發明，係提供一種半導體裝置，其具備： 半導體晶片、設置在該半導體晶片之電路形成面之焊接凸塊、以及覆蓋於該半導體晶片中與該電路形成面成為反向側之面、該電路形成面之側面、及該電路形成面之封裝材； 係使該焊接凸塊之一部分外露。
本發明之半導體裝置，係以半導體封裝用樹脂組成物之硬化體來覆蓋半導體晶片中之電路形成面、與電路形成面成為反向側之面、及其側面，能在此狀態下藉筒夾來進行上提動作，因此，可解決在習知之半導體裝置中因筒夾等握持裝置上提半導體晶片時造成半導體晶片破損之問題。因之，相較於習知的半導體裝置，具有較佳的可靠性。另外，本發明之半導體裝置，係由半導體封裝用樹脂組成物之硬化體，來覆蓋半導體晶片之電路形成面、反向側之面、及其側面，因此，相較於習知的半導體裝置，具有較佳的碎裂耐性。
本發明之半導體裝置，具有使焊接凸塊的一部分外露之構造。因之，在將該半導體裝置搭載於基板時，可在不使封裝材與基材接觸之情況下，實現兩者間彼此分離之構造。藉此，可解決在習知之半導體裝置中發生之基板與封裝面之界面的密合不良問題。因之，相較於習知的半導體裝置，具有更佳的可靠性。又，本發明之半導體裝置，相較於習知的半導體裝置，亦有小型化的可能。再者，本發明之半導體裝置，無需透過中介層，可直接對於母板進行構裝。 又，本發明之半導體裝置，係使焊接凸塊的一部分外露，因此，操作性較佳，可使用於各種流程。具體而言，本發明之半導體裝置，可對於母板、中介層、及導線架等各種基板進行構裝。
依照本發明，可提供在可靠性之面向已獲改善之半導體裝置，且能提供可靠性及生產性良好之半導體裝置之製造方法。
以下使用圖面來說明本發明之實施形態。再者，在所有的圖面中，對於相同之構成要素係賦與相同的符號，以適度的省略其說明。
圖1係本實施形態之半導體裝置8之一例之截面圖。 如圖1所示，本實施形態之半導體裝置8具備有：半導體晶片5；設置於半導體晶片5之電路形成面（下面）之焊接凸塊2；覆蓋於半導體晶片5中與電路形成面成為反向側之面（天井面）及電路形成面之側面，連同半導體晶片5之電路形成面之封裝材40；且係使焊接凸塊2的一部分外露。如所示，本實施形態之半導體裝置8中，半導體晶片5的電路形成面、與電路形成面成為反向側之面、以及其側面，被封裝材40所覆蓋。由於具備該種構成，在製造半導體裝置8之際，即使藉由筒夾來上提半導體晶片5，仍能防止該半導體晶片5的破損。因之，藉由本實施形態之製造流程而取得之半導體裝置8，相較於習知之半導體裝置，具有較佳的可靠性。 依照本實施形態之半導體裝置8，係使焊接凸塊2的一部分外露。由於具備此種構造，在將該半導體裝置8構裝至基板時，可避免使封裝材40與基板有接觸，可達成兩者間分離之構造。其結果，相較於基材與封裝材有接合之習知的半導體裝置，可提供小型化之半導體裝置8。又，半導體裝置8無需透過中介層而可直接構裝於母板。再者，由於半導體裝置8可在避免使封裝材40與基板有接觸之情況下，達成兩者間彼此分離之構造，因此，不會發生在習知半導體裝置中於基板與封裝材之界面之密合不良問題。因此，相較於習知的半導體裝置，半導體裝置8在可靠性方面亦更佳。另外，半導體裝置8除了能覆蓋半導體晶片5之電路形成面，亦能使反向側之面及側面同樣被半導體封裝用樹脂組成物40之硬化體所覆蓋保護，因此，相較於習知之半導體裝置，在抗碎裂性方面亦更佳。
又，本實施形態之半導體裝置8，係使焊接凸塊2的一部分外露，因此，具有良好的操作性，可用於各種流程。具體而言，本實施形態之半導體裝置8，可構裝於母板、中介層、及導線架等各種基板。
本實施形態之半導體裝置8中，覆蓋於半導體晶片5之電路形成面之封裝材40的厚度，在焊接凸塊2之平均高度為R時，較佳係（1/4）R以上（3/4）R以下，更佳則為（3/8）R以上（5/8）R以下。具體而言，覆蓋於半導體晶片5之電路形成面之封裝材40的厚度，較佳為10μm以上200μm以下，更佳為20μm以上180μm以下。藉此，在製造半導體裝置8時，所製得之半導體裝置8，可預防因筒夾上提半導體晶片5時所加諸於該半導體晶片5之衝擊而造成該半導體晶片5之破損情形，且具有良好的電氣連接性及可靠性。
此處，在圖1之半導體裝置8中，除了半導體晶片5之電路形成面，反向側之面及側面亦被封裝材40所覆蓋，且使焊接凸塊2的一部分外露。圖1之半導體裝置8，在構裝於基板時，能在避免使封裝材40與基板有接觸之情況下，達成兩者彼此分離之構造。
接著說明半導體裝置8之製造方法。 本實施形態之半導體裝置8之製造方法，其包含以下各步驟：在半導體晶圓1係已將第1黏接構件20貼附於與焊接凸塊2所被設置之電路形成面成為反向側之面之狀態下，沿著半導體晶圓1之切割區域，對於半導體晶圓1之電路形成面形成複數個有既定寬度之切口100之步驟；在已將第1黏接構件20貼附於形成有切口100之半導體晶圓1之狀態下，將第2黏接構件30貼附於半導體晶圓1之電路形成面之步驟；在已將第2黏接構件30貼附於半導體晶圓1之電路形成面之狀態下，將第1黏接構件20予以剝離之步驟；在貼附著第2黏接構件30之狀態下，將半導體晶圓1予以分片化，而具備有第2黏接構件30、與貼附於第2黏接構件30之黏接面之複數個半導體晶片5，且使複數個半導體晶片以彼此具有既定間隔之方式而配置，並將設置於複數個該半導體晶片5之電路形成面之焊接凸塊的一部分，貼附於該第2黏接構件之黏接面，以得到使電路形成面外露之構造體7之步驟；使流動狀態之半導體封裝用樹脂組成物40接觸於複數個半導體晶片5，以將半導體封裝用樹脂組成物40充填於複數個該半導體晶片間之間隙，且使半導體晶片5之電路形成面、與電路形成面成為反向側之面、及側面，被半導體封裝用樹脂組成物40所覆蓋封裝之步驟；以及，使半導體封裝用樹脂組成物40硬化之步驟。藉此方式，係在半導體晶片5之電路形成面、反向側之面、及側面，皆由半導體封裝用樹脂組成物之硬化體40所覆蓋保護之狀態下，得到可由筒夾進行上提之半導體裝置8。藉此，可防止藉筒夾等握持裝置進行上提時直接由握持裝置接觸於半導體晶片5，亦能經由半導體封裝用樹脂組成物之硬化體40，來緩和筒夾等握持裝置於接觸時對半導體晶片5所加諸的衝擊。因之，依照本實施形態之製造方法，可防止半導體晶片5因為筒夾等握持裝置進行上提時所加諸的衝擊，而造成半導體晶片5破損。因之，相較於習知的製造流程，可得到可靠性良好之半導體裝置8。 又，在本實施形態之半導體裝置8之製造方法中，第2黏接構件30之較佳構成方式，係在表面具有熱剝離性黏接層210。再者，第2黏接構件30係在表面具有上述之熱剝離性黏接層210之情形時，構造體7之較佳者，係將焊接凸塊2的一部分埋設於熱剝離性黏接層210。
依照本實施形態之製造方法，樹脂之封裝，並非配置於分片化後之基板，而是能對複數個半導體晶片5整體性的進行，因此，可提昇半導體裝置8的生產性。再者，半導體晶圓1係在矽基板上形成單層或多層之配線層。在以下說明之半導體晶圓1中，係將配線層形成側之面，稱為電路形成面。
此處之第1黏接構件20與第2黏接構件30，皆可為黏接膠帶單體，亦可為在支持基材上形成有黏接層之積層片。以下所舉之第2黏接構件30之示例，係在支持基材200上形成有熱剝離性黏接層210者，以下參照圖2～圖4，以說明本實施形態之製造方法。 再者，有關在本實施形態之製造方法之各步驟中所使用的保護膜10、第1黏接構件20（亦稱切片黏合膜20）、第2黏接構件30（亦稱轉印構件30）、及離型膜50，其詳細且容待後述。
首先如圖2（a）所示，準備有在電路形成面安裝著複數個焊接凸塊2之半導體晶圓1。
接著，如圖2（b）所示，為了要保護所準備之半導體晶圓1之電路形成面，對於該電路形成面貼上保護膜10，以藉由該保護膜10來覆蓋該電路形成面。藉此方式，在後述之對於半導體晶圓1之電路形成面的反向側之面進行研磨時，能防止因受到施加於電路形成面之衝擊，而造成搭載於該電路形成面之電力部品等的破損。
繼而，如圖2（c）所示，對已貼有保護膜10之半導體晶圓1之電路形成面的反向側之面進行研磨。具體而言，係將呈保護膜10之貼附狀態之半導體晶圓1固定於研磨裝置上，然後對於與電路形成面成為反向側之面進行研磨，以使該半導體晶圓1的厚度成為既定之厚度。
又，在本實施形態之製造方法中，係如上述般的在貼有保護膜10之狀態下，對於半導體晶圓1中與電路形成面成為反向側之面進行研磨，因此，能有效防止在研磨時因為所發生之應力，而造成搭載於半導體晶圓1之電路形成面之電力部品等受到破損。
繼而，如圖2（d）所示，對於研磨後而得之半導體晶圓1之電路形成面之反向側的面，在電路形成面貼附著保護膜10之狀態下，進行切片黏合膜20之貼附。接著如圖2（e）所示，從半導體晶圓1將保護膜10予以剝離。此時，較佳係先降低該保護膜10與半導體晶圓1之間之密合性，才從半導體晶圓1剝離保護膜10。具體而言，可對於保護膜10與半導體晶圓1之接著部位進行例如紫外線照射或熱處理，藉以劣化形成該接著部位之保護膜10的黏接層，以降低密合性。
繼而，以圖2（f）所示，在圖2（e）所示之電路形成面之反向側之面貼附著切片黏合膜20之狀態下，沿著半導體晶圓1之切割區域，對於半導體晶圓1之電路形成面形成複數個具有既定寬度之切口100。亦即，在保持著將切片黏合膜20貼附於與電路形成面成為反向側之面之狀態下，從半導體晶圓1之電路形成面，對該半導體晶圓1進行半切割（half cut）。切口100之形成，可使用切割刀、雷射等。切口100的寬度並無特別限定，但以30μm以上300μm以下為佳，50μm以上200μm以下則更佳。又，切口100之較佳形成方式，係對半導體晶圓1之電路形成面以等間隔方式形成。該切口100的寬度設定，一般係考慮到在形成該切口100後之半導體晶圓1的強度或電路配置等之條件。因此，切口100之寬度可在半導體裝置8之設計階段經過考慮上述之條件後，適當的設定於上述數值範圍內。 又，切口100的深度，可按照半導體晶圓1之尺寸或是所製得之半導體封包體的厚度，而適當的調整，但基於作業性或半導體裝置8之小型化的考量，例如，可設成30μm以上300μm以下。
此處之切口100，係指在將切片黏合膜20貼附於與電路形成面成為反向側之面之狀態下，沿著半導體晶圓1之切割區域，例如以插入切割刀並且不將半導體晶圓1完全切斷即停止上述切割刀動作之方式，而據以形成。亦即，切口100所意指者，係在半導體晶圓1之厚度方向，從半導體晶圓1之電路形成面對該半導體晶圓1進行半切割後，所形成的溝。再者，將上述半導體晶圓1進行半切割所意指者，係不將該半導體晶圓1完全切斷，而對半導體晶圓1之厚度切削5成至7成左右使其留有部分連接之意。
繼而，如圖3（a）所示，在貼附著切片黏合膜20之狀態下，對於半導體晶圓1之所有電路形成面均貼附轉印構件30。此時，轉印構件30係以僅覆蓋於焊接凸塊2之表面一部分之方式而貼附，以避免使該轉印構件30中之熱剝離性黏接層210的表面與半導體晶圓1之電路形成面有接觸。具體而言，在將轉印構件30貼附於半導體晶圓1時，上述半導體晶圓1之電路形成面，與上述轉印構件30中之熱剝離性黏接層210之表面之間的距離，較佳係控制成10μm以上200μm以下，更佳係控制成20μm以上180μm以下。又，有關上述將轉印構件30貼附於半導體晶圓1之步驟，從設置於半導體晶圓1之電路形成面之焊接凸塊2的埋設狀態看來，在該焊接凸塊2之平均高度為R時，從焊接凸塊2與電路形成面相連接位置之反向側之前端部算起，若有（1/4）R以上（3/4）R以下之區域被埋設於轉印構件30之熱剝離性黏接層210中，則為較佳，若是被埋設於轉印構件30之熱剝離性黏接層210中為（3/8）R以上（5/8）R以下之區域，則為更佳。本實施形態之製造方法中，係以控制轉印構件30之貼附程度之方式，而在使用半導體封裝用樹脂組成物40以進行封裝之步驟中（如後述），調節被樹脂所封裝之區域。
接著，如圖3（b）所示，從半導體晶圓1將切片黏合膜20剝離。再者，較佳係在降低該切片黏合膜20與半導體晶圓1之間之密合性後，才從該半導體晶圓1剝離切片黏合膜20。具體而言，可舉例如下方法：對於切片黏合膜20與半導體晶圓1之接著部位進行例如紫外線照射或熱處理，以劣化用以形成該接著部位之切片黏合膜20的黏接層，以降低密合性。
之後，如圖3（c）所示，對於呈轉印構件30之貼附狀態之半導體晶圓1進行分片化，以製得呈轉印構件30之貼附狀態之複數個半導體晶片5。藉此，可沿著形成上述切口100之區域，將半導體晶圓1予以分片化。此時之半導體晶圓1之分片化進行，亦可從半導體晶圓1中與電路形成面成為反向側之面，沿著半導體晶圓1之切割區域，對於該半導體晶圓1中與電路形成面成為反向側之面進行研磨以達成分片化，亦可使用切割刀或雷射等以達成分片化。其中，基於作業性的考量，半導體晶圓1之分片化之較佳進行方式，係從半導體晶圓1中與電路形成面成為反向側之面，沿著半導體晶圓1之切割區域，對於該半導體晶圓1中與電路形成面成為反向側之面進行研磨之方式。再者，在半導體晶圓1之分片化時，較佳係不將轉印構件30切斷，而是將其保持著切附於所得到之複數個半導體晶片5之狀態。
接著，如圖3（d）所示，準備離型膜50，並使該離型膜50塗布著因為溶融而呈流動狀態之半導體封裝用樹脂組成物40。又，如圖3（e）所示，將流動狀態之半導體封裝用樹脂組成物40，壓接於複數個半導體晶片5中與電路形成面成為反向側之面，用以將半導體封裝用樹脂組成物40充填於相鄰之半導體晶片5間的間隙，且藉由半導體封裝用樹脂組成物40來覆蓋封裝半導體晶片5之電路形成面、其反向側之面、及側面，而施以封裝。亦即，係以流動狀態之半導體封裝用樹脂組成物40埋入在相鄰之半導體晶片5間所形成之間隙，且以外露焊接凸塊2之一部分的方式，由半導體封裝用樹脂組成物40來封裝半導體晶片5之電路形成面、其反向側之面、以及側面。藉此方式，在以筒夾上提所製作之半導體晶片5之際，能藉由半導體封裝用樹脂組成物之硬化物40，來保護被該筒夾所吸附的部位。藉此，能在半導體晶片5之電路形成面、連同其反向側之面及側面受到半導體封裝用樹脂組成物40之硬化體所覆蓋保護之狀態下，藉由筒夾等握持裝置予以上提所獲得之半導體晶片5。因之，依照本實施形態之製造方法，可防止半導體晶片5因為筒夾等握持裝置在上提時所加諸的衝擊，而造成該半導體晶片5的破損。
此處，呈流動狀態之半導體封裝用樹脂組成物40，可為溶融狀態之熱硬化性樹脂組成物，亦可為液狀之樹脂組成物，亦可為使成形為膜狀之樹脂組成物呈現軟化狀態者。
以下之示例，係以使用固態之顆粒狀樹脂組成物來作為半導體封裝用樹脂組成物40，用以詳述半導體晶片5之封裝步驟。 使用半導體封裝用樹脂組成物40以封裝半導體晶片5之方法，並無特別限定，可使用轉注成形法、壓縮成形法、射出成形法等，但以難以造成已固定之半導體晶片5發生位置偏離之壓縮成形法為較佳方式。又，在進行壓縮成形以封裝半導體晶片5之情形時，可使用粉粒狀之樹脂組成物以進行樹脂封裝。再者，有關半導體封裝用樹脂組成物40之詳細，容待後述。
具體而言，在壓縮成形模具之上型與下型之間，設置著已收容有顆粒狀樹脂組成物之樹脂材料供應容器。接著，將已貼附轉印構件30之半導體晶片5，藉由夾持、吸附之類的固定手段，而固定於壓縮成型模具之上型與下型的一方。在以下所舉之說明例，係將半導體晶片5固定於壓縮成型模具的上型，而將與電路形成面成為反向側之面，面向於樹脂材料供應容器。
繼而，在減壓下，邊縮小模具之上型與下型之間隔，邊藉由構成樹脂材料供應容器之底面之推拉門（shutter）等樹脂材料供應機構，將量秤後之顆粒狀的樹脂組成物供應至下型所具備之下型空腔內。在該模具空腔內，在事前必須靜置離型膜50。藉此，顆粒狀之樹脂組成物在下型空腔內被加熱成既定溫度，其結果，可在離型膜50上製備有溶融狀態之半導體封裝用樹脂組成物40。之後，使模具之上型與下型結合，將溶融狀態之半導體封裝用樹脂組成物40抵接至固定於上型之半導體晶片5。藉此方式，可藉由溶融狀態之半導體封裝用樹脂組成物40，埋入在相鄰之半導體晶片5間所形成的間隙，且，能使半導體晶片5之電路形成面、其反向側之面、及側面，被半導體封裝用樹脂組成物40所覆蓋。之後，邊保持使模具之上型與下型結合之狀態，邊使半導體封裝用樹脂組成物40硬化。 此處，在進行壓縮成形時，較佳係在模具內邊進行減壓邊進行樹脂封裝，更佳係在真空條件下進行。藉此方式，可在未餘留有未充填部分的情況下，良好的將半導體封裝用樹脂組成物40充填至在相鄰的半導體晶片5間所形成之間隙。
壓縮成形之成形溫度，並無特別限定，較佳係50～200℃，80～180℃則更佳。又，成形壓力並無特別限定，0.5～12Mpa為較佳，1～10Mpa則更佳。再者，成形時間以30秒～15分為較佳，1～10分則更佳。藉著將成形溫度、壓力、時間設定於上述範圍，既可防止發生溶融狀態之半導體封裝用樹脂組成物40有未能完全充填之情形，亦能防止半導體晶片5的位置偏離。
接著，如圖4（a）所示，將離型膜50予以剝離。
接著，如圖4（b）所示，在將轉印構件30貼附於半導體晶片5之狀態下，對於半導體封裝用樹脂組成物40（其被配置於該半導體晶片5中與電路形成面成為反向側之面的面方向）的硬化體，貼上切片黏合膜20。
繼而，如圖4（c）所示，將轉印構件30予以剝離。此時，形成於轉印構件30之表面之熱剝離性黏接層210，較佳係由包含主劑與發泡劑之材料所形成。藉此，藉由將轉印構件30中用以形成熱剝離性黏接層210之材料加熱至發泡溫度，可更為容易的從半導體晶片5剝離該轉印構件30。具體而言，藉上述材料以形成熱剝離性黏接層210之情形時，亦即，使形成熱剝離性黏接層210之黏接劑具有發泡性之情形時，藉由將該黏接劑加熱至發泡之溫度，可實質的去除該黏接劑之接著力。因此，使用具有熱剝離性黏接層210之轉印構件30之情形，藉由加熱處理，可易於從半導體晶片5剝離轉印構件30。又，上述之主劑為丙烯酸系黏接劑、橡膠系黏接劑、苯乙烯、共軛二烯嵌段共聚物，較佳可舉例為丙烯酸系黏接劑等，上述之發泡劑，可使用無機系、有機系等之各種發泡劑。
接著，如圖4（d）所示，例如在將切片黏合膜20貼附於半導體晶片5之狀態下，將充填至間隙之半導體封裝用樹脂組成物40之硬化體予以切斷，以對於被半導體封裝用樹脂組成物40所封裝之複數個半導體晶片5進行分片化。此時，切片黏合膜20亦可連同半導體封裝用樹脂組成物40之硬化體一起切斷，亦可在不切斷的情況下，將其保持成貼附於複數個半導體晶片5之狀態，然而，基於提昇半導體裝置8之生產性之觀點，在進行半導體晶片5之分片化時，較佳係在不切斷切片黏合膜20的情況下，保持成貼附於半導體晶片5之狀態。再者，上述之半導體晶片5之分片化，可使用切割刀、雷射等。
接著，如圖4（e）所示，從半導體裝置8將切片黏合膜20剝離。藉此方式，可製得本實施形態之半導體裝置8。再者，較佳係在降低該切片黏合膜20與半導體裝置8之間之密合性後，才從該半導體晶片5剝離切片黏合膜20。具體而言，可舉例如下方法：對於切片黏合膜20與半導體晶片5之接著部位進行例如紫外線照射或熱處理，以劣化用以形成該接著部位之切片黏合膜20的黏接層，以降低密合性。
又，所得到之半導體裝置8，亦可按照必要性而構裝至基板。再者，在將製得之半導體裝置構裝至基板時，可使用覆晶黏晶機或晶片貼合機等周知的裝置。
依照本實施形態之製造方法，除了半導體晶片5之電路形成面，反向側之面及側面亦受半導體封裝用樹脂組成物之硬化體40所覆蓋保護，可得到能在該狀態下藉由筒夾等握持裝置予以上提之半導體晶片5。藉此，可防止筒夾等握持裝置直接接觸於半導體晶片5，且能藉由半導體封裝用樹脂組成物之硬化體40，來緩和藉筒夾等握持裝置予以上提時對半導體晶片5所加諸之衝擊。因此，依照本實施形態之製造方法，可防止因為受筒夾等握持裝置上提時所加諸之衝擊，而造成半導體晶片5的破損。亦即，依照本實施形態之製造方法，在藉由筒夾等握持裝置予以吸附上提時，可緩和對於半導體晶片5所加諸的衝擊。因此，依照本實施形態之製造方法，相較於習知的製造方法，可製得可靠性佳的半導體裝置。又，依照本實施形態之製造方法，在分片化後無需配置於基板，而可對於所取得之複數個半導體晶片5整體性的施以樹脂封裝。因此，相較於習知的製造方法，能大寬度提昇生產效率。又，在將本實施形態之製造方法所製得之半導體裝置8構裝至基板時，由於封裝材40與基板成為分離之構造，而亦可抑制封裝材40與基板間所產生之密合不良，而能進一步提昇可靠性。
本實施形態之保護膜10，在研磨半導體晶圓1中與電路形成面成為反向側之面時，係基於保護該半導體晶圓1之電路形成面之目的而使用，然而，亦可具有在本實施形態中對半導體晶圓1進行分片化時所使用之切片黏合膜20的功能，以及具有在本實施形態中使半導體晶片5中與電路形成面之反向側之面及側面受到覆蓋封裝時，所使用之轉印構件30的功能。因此，以生產效率之觀點而言，以僅僅使用保護膜10來代替切片黏合膜20與轉印構件30之方式為較佳， 但依照本實施形態之製造方法，若在各製程係使用相異之黏接構件（保護膜10、切片黏接膜20、及轉印構件30），則亦具有可供個別維持各該黏接材件所具強度等優點。亦即，依照本實施形態之製造方法，可高精度的製得可靠性良好之半導體裝置。
以下，將說明各實施形態之半導體封裝用樹脂組成物40、切片黏合膜20、轉印構件30、保護膜10、及離型膜50之構成。
〈半導體封裝用樹脂組成物40〉 以下，以顆粒狀之樹脂組成物作為半導體封裝用樹脂組成物40，以下雖詳述其態樣，但其並不侷限於此。
本實施形態之顆粒狀之樹脂組成物，其構成材料，較佳為含有環氧樹脂者。環氧樹脂可列舉在1個分子內含有2個以上環氧基之單體、低聚物、聚合物整體，其分子量及分子構造並無特別限定。具體而言可列舉聯苯型環氧樹脂、雙酚A型環氧樹脂、雙酚F型環氧樹脂、二苯乙烯型環氧樹脂、對苯二酚型環氧樹脂等結晶性環氧樹脂；甲酚酚醛（cresol novolac）型環氧樹脂、苯酚酚醛（phenol novolac）型環氧樹脂、萘酚酚醛型環氧樹脂等酚醛型環氧樹脂；含伸苯基骨架之苯酚芳烷基型環氧樹脂、含亞聯苯基骨架之苯酚芳烷基型環氧樹脂、含伸苯基骨架之萘酚芳烷基型（naphthol aralkyl）環氧樹脂等苯酚芳烷型（phenol aralkyl）環氧樹脂；三苯酚甲烷（triphenol methane）型環氧樹脂、芳烷改性三苯酚甲烷型環氧樹脂等3官能型環氧樹脂；二環戊二烯（dicyclopentadiene）改性苯酚型環氧樹脂、萜烯改性苯酚型環氧樹脂等改性苯酚型環氧樹脂；含三（triazine）核之環氧樹脂等之含雜環的環氧樹脂等，可使用其中之1種或2種以上的組合。
又，可取得顆粒狀之樹脂組成物之方法，並無特別限定，可舉例如下方法：由具有複數個小孔之圓筒狀外周部與圓盤狀之底面而構成轉子，對於轉子之內側，供應經過溶融混練之樹脂組成物，藉由轉子旋轉時之離心力而使該樹脂組成物通過小孔之方法（以下亦稱「離心製粉法」。）；將各原料成分以混合機予以預做混合後，藉由輪片、捏合機（Kneader)或押出機等之混練機予以加熱混練後，對於經過冷卻、粉碎步驟之粉碎物，使用篩子以去除粗粒與微粉之方法（以下，亦稱「粉碎篩分法」。）；將各原料成分以混合機預做混合後，使用在螺桿前端部配置有複數個小孔之設有模孔（die）之押出機，邊進行加熱混練，且對於被配置於模孔之小孔所擠出之帶狀溶融樹脂，以大致平行於模孔面呈滑動旋轉之切刀予以切斷之方法（以下亦稱為熱切法。）等。其中任一種方法，皆可藉由混練條件、離心條件、篩分條件、及切斷條件等之選擇，而得到所要之粒度分布或顆粒分布。特別適用之製法係離心製粉法，藉此而獲得之顆粒狀之樹脂組成物，能穩定的保有所要之粒度分布或顆粒密度，因此，在搬送路徑上之搬送性或避免粘著方面，表現尤佳。又，在離心製粉法中，可使粒子表面具有某種程度的平滑，亦不會有粒子彼此間的牽引、或是與搬送路面有磨擦阻力偏大的情形，可防止在朝向搬送路徑之供給口有發生阻塞，在防止於搬送路徑上之滯留，表現亦佳。又，在離心製粉法中，係從溶融之狀態使用離心力以形成，因而在粒子內含有某種程度之空隙，能使顆粒密度低於某種程度，有利於壓縮成形時之搬送性。
另一方面，若使用粉碎篩分法，雖然必須考慮因篩分而產生之大量粉塵，以及粗粒之處理方法，但篩分裝置等係在半導體封裝用樹脂組成物40之既存製造線已有使用者，故而，可以原原本本的使用既有之製造線，此點為較適合之處。又，若採用粉碎篩分法，有較多可供獨立控制本發明之粒度分布之因子，例如在粉碎前將溶融樹脂予以薄片化時之薄片厚度的選擇、粉碎時之粉碎條件、濾片之選擇、篩分時所選用的篩子等，因此，有較多的選項可供調整成所要的粒度分布，此點為較適合之處。又，若採用熱切法，例如，以在押出機的前端附加熱切機構的方式，亦可原原本本的使用既有的製造線，此點亦為較佳之處。
半導體封裝用樹脂組成物40亦可為錠狀之樹脂組成物。上述之錠狀之樹脂組成物之取得方法，可列舉將各原料成分以混合機等而混合，進而以滾輪、捏合機或押出機等之混練機進行加熱溶融與混練，將冷卻之後之粉碎物打錠成錠狀而取得。
上述之薄片狀之樹脂組成物之取得方法，可列舉將各原料成分或是在事前即混合有各成分之樹脂組成物溶解至有機溶劑等，或是調製分散之透明塗料，然後在膜上進行塗布、乾燥以形成薄片狀。塗布之方法並無特定限定，可列舉為使用缺角輪塗佈機（comma coater）或狹縫塗佈機（die coater）之類的塗佈機以進行塗布之方法、或使用模板印刷或凹版印刷之類的印刷方法等。或者，亦可將樹脂組成物直接由捏合機等予以混練，藉以調製混練物，將經此方式而取得之混練物擠壓而出，使形成為薄片狀。
〈切片黏合膜20（第1黏接構件20）〉 本實施形態之切片黏合膜20，在對半導體晶圓1實施分片化時，能在不被切斷之情況下，保持成貼附於所獲得之半導體晶片5之狀態。該種切片黏合膜20，只要可供接著於半導體晶圓1，則並無特別限定，例如，由支持膜與黏接劑層所構成者亦可。
支持膜之構成材料例如宜含有從聚乙烯、聚丙烯、乙烯•丙烯共聚物、聚烯烴、聚丁烯、聚丁二烯、聚甲基戊烯、聚氯乙烯、聚偏二氯乙烯、氯乙烯共聚物、聚對苯二甲酸乙二酯、聚對苯二甲酸丁二酯、聚萘二甲酸乙二醇酯、聚氨酯、乙烯•醋酸乙烯酯共聚物、離子聚合物、乙烯•（甲基）丙烯酸共聚物、乙烯•（甲基）丙烯酸酯共聚物、聚苯乙烯、乙烯基聚異戊二烯（vinyl polyisoprene）、聚碳酸酯、聚苯硫、聚醚醚酮、丙烯腈•丁二烯•苯乙烯共聚物、聚醯亞胺、聚醚醯亞胺、聚醯胺、及氟樹脂構成之群當中選出之1種以上之樹脂者。
又，為了使支持膜的表面與黏接劑層之密合性提高，可施以化學性或物理性之表面處理。再者，在不損及發明效果之範圍內，支持膜中亦可含有各種添加劑（充填劑、可塑劑、氧化防止劑、難燃劑、帶電防止劑）。
又，切割膠帶之黏接劑層所使用者，可由包含丙烯酸系黏接劑、橡膠系黏接劑、乙烯基烷基醚系黏接劑、矽系黏接劑、聚酯系黏接劑等之第一樹脂組成物所構成，其中以丙烯酸系黏接劑為較佳。
〈轉印構件30（黏接構件30）〉 接著，本實施形態之轉印構件30，較佳係積層著基材層200與熱剝離性黏接層210者。
熱剝離性黏接層210之較佳者，係由包含主劑與發泡劑之材料所形成。該主劑係丙烯酸系黏接劑、橡膠系黏接劑、苯乙烯•共軛二烯嵌段共聚物，較佳可舉例為丙烯酸系黏接劑等，上述之發泡劑，可使用無機系、有機系等之各種發泡劑。
又，基材層200可列舉聚乙烯、聚丙烯等之聚烯烴、乙烯-醋酸乙烯酯共聚物、聚酯、聚醯亞胺、聚對苯二甲酸乙二酯、聚氯乙烯、聚醯胺、聚氨酯等所製作之耐熱性或耐藥品性良好的膜。基材層的厚度並無特別限定，通常以30～500μm為佳。
〈保護膜10〉 接著，保護膜10係在對半導體晶圓1中與電路形成面成為反向側之面進行研磨時，用以保護電路形成面者。該保護膜10只要是可接著於半導體晶圓1者即可，例如，其構成可為積層有背面研磨膠帶與熱剝離性黏接層210者。又，保護膜10亦可作為對半導體晶圓1分片化時的保護構件之用，亦有使該保護膜10在面內方向擴張之情形，亦有因為硬化半導體封裝用樹脂組成物40而有加熱情形。因此，保護膜10之較佳者，係兼具有某種程度之擴張性、能承受對半導體封裝用樹脂組成物40加熱以使硬化之耐熱性、以及避免使固定於保護膜10上之半導體晶片5發生脫離之黏接性。
保護膜10係由背面研磨膠帶與熱剝離性黏接層210所構成。再者，在背面研磨膠帶與熱剝離性黏接層210之間，亦可設有離型膜50。藉此，能使背面研磨膠帶與熱剝離性黏接層210之間的剝離趨於容易。
使用之背面研磨膠帶（back grind tape）可列舉聚乙烯、聚丙烯等之聚烯烴、乙烯-醋酸乙烯酯共聚物、聚酯、聚醯亞胺、聚對苯二甲酸乙二酯、聚氯乙烯、聚醯胺、聚氨酯等所製作之耐熱性或耐藥品性良好的膜。背面研磨膠帶的厚度，通常以30～500μm為佳。
〈離型膜50〉 接著，本實施形態之離型膜50，只要其構成係具有良好離型性者即可，例如，包含聚酯樹脂材料之離型層為較佳。
本實施形態之離型膜50，具有包含聚酯樹脂材料之離型層（第1離型層）。
本實施形態之離型膜50中的離型層係指，至少係在將該離型膜50配置於對象物之上時，用以形成與對象物之接觸面（以下亦稱「離型面」）之樹脂層；聚酯樹脂係指，多價羧酸（二羧酸）與多元醇（二元醇）之聚縮物，為具有複數個羧基（－COOH）之化合物。
又，本實施形態中之聚酯樹脂材料的具體示例為，聚對苯二甲酸乙二酯樹脂、聚對苯二甲酸丁二酯樹脂、聚對苯二甲酸丙二酯樹脂、聚對苯二甲酸己二酯樹脂等之聚對苯二甲酸亞烷基酯樹脂（polyalkylene terephthalate）。其中以使用聚對苯二甲酸丁二酯樹脂為較佳。
本實施形態之離型膜50，可形成為單層構造，亦可形成為多層構造。
以上，雖已陳述本發明之實施形態，但其等為本發明之示例，亦可採用上述以外之各種構成。 又，在上述實施形態中，在封裝半導體晶片5時所舉之說明例，係使用顆粒狀之半導體封裝用樹脂組成物40以進行壓縮成形之情形時，但亦可將液狀之半導體封裝用樹脂組成物40，藉由旋塗法、印刷法、調劑法（dispense）而塗布至半導體晶片5中與電路形成面成為反向側之面後，然後使其乾燥；亦可利用毛細管現象，使液狀之半導體封裝用樹脂組成物40流入相鄰的半導體晶片5間的間隙。
又，在上述實施形態中，在封裝半導體晶片5時所舉之說明例，係使用顆粒狀之半導體封裝用樹脂組成物40以進行壓縮成形時，但亦可使用被加工成片狀之半導體封裝用樹脂組成物40，藉以下之方法進行壓縮成形。
將貼附著轉印構件30之半導體晶片5，藉由夾持、吸附之類的固定手段而固定於壓縮成形模具之上型與下型的一方。在以下所舉之說明例，係將半導體晶片5固定於壓縮成型模具的上型，而將與電路形成面成為反向側之面，面向於樹脂材料供應容器。
接著，將片狀之半導體封裝用樹脂組成物40配置於模具之下型空腔內，以使其位置與固定於模具之上型之半導體晶片5相對應。繼而，在減壓下，縮小模具之上型與下型的間隔，以使片狀之半導體封裝用樹脂組成物40在下型空腔內被加熱成既定溫度，而成溶融狀態。之後，使模具之上型與下型結合，以將溶融狀態之半導體封裝用樹脂組成物40抵接至固定於上型之半導體晶片5。藉此方式，可將溶融狀態之半導體封裝用樹脂組成物40埋填至在相鄰之半導體晶片5間所形成之間隙，且，可使半導體晶片5之電路形成面、其反向側之面、以及側面，被溶融狀態之半導體封裝用樹脂組成物40所覆蓋。之後，邊保持模具之上型與下型之結合狀態，邊使半導體封裝用樹脂組成物40之硬化作業達既定時間。藉此方式，能在未留下未充填部分的情況下，將半導體封裝用樹脂組成物40良好的充填至形成於相鄰之半導體晶片5間之間隙。
又，被加工成片狀之半導體封裝用樹脂組成物40，能以例如以下之方式進行貼合。 首先，將已被製備成滾輪形狀之片狀的半導體封裝用樹脂組成物40，安裝在真空加壓式貼合機之捲出裝置，而接連至捲取裝置。接著，將已形成第1金屬圖案50之底層基板10搬送至隔膜（彈性膜）式貼合部。接著，在減壓下開始加壓後，使片狀之半導體封裝用樹脂組成物40被加熱成既定溫度，成為溶融狀態，之後，將溶融狀態之半導體封裝用樹脂組成物40透過隔膜進行加壓，以使抵接於半導體晶片5，而能將溶融狀態之半導體封裝用樹脂組成物40，埋入相鄰之半導體晶片5間所形成之間隙，且，可使半導體晶片5之電路形成面、天井面、及側面，被溶融狀態之半導體封裝用樹脂組成物40所覆蓋。之後，使得用以形成有機樹脂膜之樹脂組成物，硬化達既定時間。藉此方式，能在未留下未充填部分的情況下，將半導體封裝用樹脂組成物40良好的充填至形成於相鄰之半導體晶片5間之間隙。 再者，對於半導體封裝用樹脂組成物40有要求更高精度之平坦性時，亦可在隔膜式貼合機所進行之加壓後，藉由已被調整為高精度之平坦化加壓裝置來追加加壓步驟，以使成型。
又，在封裝半導體晶片5時，亦可使用已被加工成錠狀之半導體封裝用樹脂組成物40，藉以下之方法來進行轉注成形。
首先，備有已設置半導體晶片5之成形模具。此處所準備之成形模具，其中設置有：熔罐（pod），用以置入錠狀之半導體封裝用樹脂組成物40；柱塞，其具有輔助撞鎚以供插入熔罐而進行施壓以溶融半導體封裝用樹脂組成物40；及澆口，用以將溶融之半導體封裝用樹脂組成物40送入成形空間內。
接著，在成型模具已關閉之狀態下，將錠狀之半導體封裝用樹脂組成物40送入熔罐內。此處，被送入熔罐內之半導體封裝用樹脂組成物40的形態，可為先被預加熱器等所加熱以成半溶融狀態者。繼而，為了使已送入熔罐內之半導體封裝用樹脂組成物40溶融，將具備輔助撞鎚之柱塞插入熔罐，以對半導體封裝用樹脂組成物40施加壓力。之後，將溶融之半導體封裝用樹脂組成物40透過澆口而導入成形空間內。接著，使得被充填至成形空間內之半導體封裝用樹脂組成物40，經過加熱加壓而硬化。在半導體封裝用樹脂組成物40已硬化後，打開成型模具，藉此而形成之半導體晶片5，已由溶融狀態之半導體封裝用樹脂組成物40埋入形成於相鄰之半導體晶片5間之間隙，且，半導體晶片5之電路形成面、其反向側之面、及側面，被半導體封裝用樹脂組成物40所覆蓋。
此申請案，係以2015年8月12日提出之日本申請案特願2015-159389號為基礎而主張優先權，在此援引其揭示之全部內容。
1‧‧‧半導體晶圓
2‧‧‧焊接凸塊
5‧‧‧半導體晶片
7‧‧‧構造體
8‧‧‧半導體裝置
10‧‧‧保護膜
20‧‧‧第1黏接構件（切片黏合膜）
30‧‧‧第2黏接構件（轉印構件）
40‧‧‧封裝材
50‧‧‧離型膜
100‧‧‧切口
200‧‧‧基材層
210‧‧‧熱剝離性黏接層
上述之目的及其他之目的、特徵、及特點，可由下述之較佳實施形態及附圖而進一步明瞭。
［圖1］係本實施形態之半導體裝置之一例之截面圖。 ［圖2］（a）～（f）係用以說明本實施形態之半導體裝置之製造方法之一示例之圖。 ［圖3］（a）～（e）係用以說明本實施形態之半導體裝置之製造方法之一示例之圖。 ［圖4］（a）～（f）係用以說明本實施形態之半導體裝置之製造方法之一示例之圖。
2‧‧‧焊接凸塊
5‧‧‧半導體晶片
7‧‧‧構造體
20‧‧‧第1黏接構件(切片黏合膜)
30‧‧‧第2黏接構件(轉印構件)
40‧‧‧封裝材
50‧‧‧離型膜
200‧‧‧支持基材
210‧‧‧熱剝離性黏接層

Claims (7)

  1. 一種半導體裝置之製造方法，包含以下步驟： 在半導體晶圓中，於設有焊接凸塊之電路形成面的反向側之面貼附著第1黏接構件之狀態下，沿著該半導體晶圓之切割區域，對於該半導體晶圓之電路形成面形成複數個具有既定寬度之切口之步驟； 在將該第1黏接構件貼附於已形成該切口之該半導體晶圓的狀態下，將第2黏接構件貼附於該半導體晶圓之電路形成面之步驟； 在將該第2黏接構件貼附於該半導體晶圓之電路形成面的狀態下，將該第1黏接構件予以剝離之步驟； 在貼附著該第2黏接構件之狀態下，對該半導體晶圓進行分片化，藉以得到下述構造體之步驟，該構造體：具備該第2黏接構件、及貼附於該第2黏接構件之黏接面之複數個半導體晶片，且將複數個該半導體晶片以彼此隔開既定間隔之方式而配置，並將設於複數個該半導體晶片的電路形成面之焊接凸塊的一部分，貼附於該第2黏接構件之黏接面，而使該電路形成面外露； 使流動狀態之半導體封裝用樹脂組成物接觸於複數個該半導體晶片，將該半導體封裝用樹脂組成物充填於複數個該半導體晶片間之間隙，且將該半導體晶片中之電路形成面、及該電路形成面的反向側之面、與側面，藉由該半導體封裝用樹脂組成物予以覆蓋封裝之步驟；及 使該半導體封裝用樹脂組成物硬化之步驟。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中，在該構造體之準備步驟，係在貼附著該第2黏接構件之狀態下，對於該半導體晶圓之電路形成面的反向側之面進行研磨，以使該半導體晶圓分片化。
  3. 如申請專利範圍第1項之半導體裝置之製造方法，其中，在形成該複數個切口之步驟中，該切口之寬度係30μm以上300μm以下。
  4. 如申請專利範圍第1項之半導體裝置之製造方法，其中，該第2黏接構件在表面具有熱剝離性黏接層。
  5. 如申請專利範圍第4項之半導體裝置之製造方法，其中該構造體，係將該焊接凸塊的一部分埋設於該熱剝離性黏接層。
  6. 如申請專利範圍第1至5項中任一項之半導體裝置之製造方法，其中更包含，將該半導體封裝用樹脂組成物之硬化體予以切斷，以對於被該半導體封裝用樹脂組成物所封裝之複數個半導體晶片實施分片化之步驟。
  7. 一種半導體裝置，包含： 半導體晶片；焊接凸塊，設於該半導體晶片之電路形成面；及封裝材，覆蓋於該半導體晶片中之與該電路形成面成為反向側之面、該電路形成面之側面、及該電路形成面； 該焊接凸塊的一部分外露。
TW105124544A 2015-08-12 2016-08-03 半導體裝置之製造方法及半導體裝置 TWI691004B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015159389A JP6617471B2 (ja) 2015-08-12 2015-08-12 半導体装置の製造方法
JP2015-159389 2015-08-12

Publications (2)

Publication Number Publication Date
TW201717292A true TW201717292A (zh) 2017-05-16
TWI691004B TWI691004B (zh) 2020-04-11

Family

ID=58049546

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105124544A TWI691004B (zh) 2015-08-12 2016-08-03 半導體裝置之製造方法及半導體裝置

Country Status (4)

Country Link
JP (1) JP6617471B2 (zh)
KR (1) KR102582536B1 (zh)
CN (1) CN106449436B (zh)
TW (1) TWI691004B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI670779B (zh) * 2018-11-16 2019-09-01 典琦科技股份有限公司 晶片封裝體的製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11202109557SA (en) * 2019-03-27 2021-10-28 Mitsui Chemicals Tohcello Inc Affixing device
CN110085522A (zh) * 2019-05-15 2019-08-02 强茂电子(无锡)有限公司 轴式二极管的制作方法
JP2023017595A (ja) * 2021-07-26 2023-02-07 株式会社レゾナック 離型フィルム及び半導体パッケージの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107046A (ja) 1995-10-11 1997-04-22 Hitachi Chem Co Ltd 半導体パッケ−ジ
JP3456462B2 (ja) * 2000-02-28 2003-10-14 日本電気株式会社 半導体装置及びその製造方法
JP2002016022A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体装置の製造方法
JP2002100709A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
JP3832353B2 (ja) * 2002-02-15 2006-10-11 松下電器産業株式会社 半導体装置の製造方法
JP4243075B2 (ja) * 2002-06-13 2009-03-25 パナソニック株式会社 半導体装置およびその製造方法
JP4515129B2 (ja) * 2004-03-26 2010-07-28 シャープ株式会社 半導体装置の製造方法
JP2007251098A (ja) * 2006-03-20 2007-09-27 Seiko Epson Corp 半導体チップの製造方法
KR101387706B1 (ko) * 2007-08-17 2014-04-23 삼성전자주식회사 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자
JP5534594B2 (ja) 2010-03-30 2014-07-02 リンテック株式会社 シート貼付方法およびウエハ加工方法
JP5728423B2 (ja) * 2012-03-08 2015-06-03 株式会社東芝 半導体装置の製造方法、半導体集積装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI670779B (zh) * 2018-11-16 2019-09-01 典琦科技股份有限公司 晶片封裝體的製造方法

Also Published As

Publication number Publication date
KR102582536B1 (ko) 2023-09-26
TWI691004B (zh) 2020-04-11
KR20170020277A (ko) 2017-02-22
JP6617471B2 (ja) 2019-12-11
JP2017038005A (ja) 2017-02-16
CN106449436A (zh) 2017-02-22
CN106449436B (zh) 2021-02-09

Similar Documents

Publication Publication Date Title
TWI657510B (zh) 半導體裝置之製造方法及半導體裝置
KR101968428B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP5961055B2 (ja) 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ
TWI460778B (zh) 半導體背面用切晶帶一體膜及半導體裝置之製造方法
TWI691004B (zh) 半導體裝置之製造方法及半導體裝置
TWI616476B (zh) Thermosetting resin sheet and method of manufacturing electronic component package
JP2009027054A (ja) 半導体装置の製造方法
JP6484061B2 (ja) 電子部品パッケージの製造方法
TW201618179A (zh) 半導體裝置製造用膜、半導體裝置製造用膜之製造方法及半導體裝置之製造方法
TW201727729A (zh) 保護帶及半導體裝置之製造方法
TW202136448A (zh) 保護膜形成用片、具保護膜之晶片的製造方法、以及積層物
TWI528498B (zh) 施加底部填充膜之預切割晶圓
TW201735196A (zh) 半導體裝置之製造方法
TWI698962B (zh) 半導體裝置之製造方法
TW202107670A (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
TWI830905B (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
TWI830906B (zh) 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法
TW202107671A (zh) 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法
TW202107669A (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法