CN106449436B - 半导体装置的制造方法和半导体装置 - Google Patents

半导体装置的制造方法和半导体装置 Download PDF

Info

Publication number
CN106449436B
CN106449436B CN201610663255.5A CN201610663255A CN106449436B CN 106449436 B CN106449436 B CN 106449436B CN 201610663255 A CN201610663255 A CN 201610663255A CN 106449436 B CN106449436 B CN 106449436B
Authority
CN
China
Prior art keywords
semiconductor
resin composition
circuit
semiconductor wafer
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610663255.5A
Other languages
English (en)
Other versions
CN106449436A (zh
Inventor
光田昌也
渡部格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of CN106449436A publication Critical patent/CN106449436A/zh
Application granted granted Critical
Publication of CN106449436B publication Critical patent/CN106449436B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

半导体装置的制造方法包括：在半导体晶片中与设有焊料凸点的电路形成面相反侧的面贴附有第一粘合部件的状态下，沿着半导体晶片的切割区域，在电路形成面形成多个规定宽度的刻痕的工序；在电路形成面贴附第二粘合部件的工序；剥离第一粘合部件的工序；将半导体晶片单片化得到结构体的工序，结构体具备第二粘合部件和多个半导体芯片，多个半导体芯片相互隔开规定间隔地配置且焊料凸点的一部分贴附在第二粘合部件的粘合面，电路形成面露出；使处于流动状态的半导体密封用树脂组合物与多个半导体芯片接触，向多个半导体芯片之间的间隙填充树脂组合物并利用树脂组合物覆盖电路形成面、其相反侧的面和侧面进行密封的工序；使树脂组合物固化的工序。

Description

半导体装置的制造方法和半导体装置
技术领域
本发明涉及半导体装置的制造方法和半导体装置。
背景技术
现有的代表性的半导体装置的制造工艺中，对半导体晶片的与电路形成面相反侧的面的硅基板进行薄层化后，将半导体晶片单片化，制作多个半导体芯片。得到的半导体芯片利用夹头拾取，分别进行树脂密封(专利文献1等)。
这样的代表性的半导体装置的制造工艺中，从提高成品率的观点来看，为了防止制造时的半导体芯片的破损，目前为止进行了各种研究。
例如，专利文献2公开了以下的技术，即，为了防止在将半导体晶片单片化时产生的半导体晶片的碎落(破裂)，在半导体晶片的背面贴附表面保护用粘合片后，将半导体晶片单片化。
现有技术文献
专利文献
专利文献1：日本特开平9-107046号公报
专利文献2：日本特开2011-210927号公报
发明内容
发明所要解决的课题
上述技术中，在防止将半导体晶片单片化时施加的冲击所引起的半导体晶片的碎落(破裂)的方面，能够期待某种程度的效果。另外，上述技术中，在防止半导体芯片的二次安装时施加的冲击所引起的半导体芯片的碎落(破裂)的方面，也能够期待某种程度的效果。但是，本发明人认识到，即使在使用上述那样的表面保护用粘合片的情况下，也不能完全防止半导体晶片的碎落。本发明人对碎落的原因进行了精心研究，结果发现，由于利用夹头等操作装置吸附拾取半导体芯片时施加的冲击，有时会使半导体芯片破损。
确认到半导体芯片由于利用上述的夹头等操作装置吸附拾取时施加的冲击而破损的问题，特别是在近年来的使用薄层化半导体晶片的工艺中更明显化。近年来，对搭载半导体装置的电子设备的小型化和轻量化等要求不断增高。为了满足这样的要求，在近年来的半导体装置的制造工艺中，在研磨半导体晶片的与电路形成面相反侧的面时，存在例如以成为100μm左右的厚度的方式将半导体晶片薄层化的倾向。在这样将半导体晶片薄层化的情况下，如上述，半导体芯片由于利用夹头等操作装置拾取时施加的冲击而破损的问题显著。
另外，现有的半导体装置的制造工艺中，分别密封各半导体芯片，因此在生产率方面也具有改善的余地。
鉴于以上，本发明的课题在于，提供一种在可靠性方面进行了改善的半导体装置，并且提供一种可靠性和生产率优异的半导体装置的制造方法。
用于解决课题的方案
根据本发明，提供一种半导体装置的制造方法，其包括：
在半导体晶片中与设有焊料凸点的电路形成面相反侧的面贴附有第一粘合部件的状态下，沿着上述半导体晶片的切割区域，在上述半导体晶片的电路形成面形成多个规定宽度的刻痕的工序；
在将上述第一粘合部件贴附于形成有上述刻痕的上述半导体晶片的状态下，在上述半导体晶片的电路形成面贴附第二粘合部件的工序；
在上述半导体晶片的电路形成面贴附有上述第二粘合部件的状态下，剥离上述第一粘合部件的工序；
在贴附有上述第二粘合部件的状态下，将上述半导体晶片单片化，由此得到结构体的工序，该结构体具备上述第二粘合部件和贴附于上述第二粘合部件的粘合面的多个半导体芯片，多个上述半导体芯片相互隔开规定间隔地配置，且设于多个上述半导体芯片的电路形成面的焊料凸点的一部分贴附在上述第二粘合部件的粘合面，上述电路形成面露出；
使处于流动状态的半导体密封用树脂组合物与多个上述半导体芯片接触，向多个上述半导体芯片之间的间隙填充上述半导体密封用树脂组合物，并且利用上述半导体密封用树脂组合物覆盖上述半导体芯片的电路形成面、与上述电路形成面相反侧的面和侧面进行密封的工序；和
使上述半导体密封用树脂组合物固化的工序。
根据本发明的制造方法，可以得到在利用半导体密封用树脂组合物的固化体覆盖半导体芯片的电路形成面、相反侧的面和侧面进行保护的状态下，能够利用夹头进行拾取的半导体装置。由此，可以防止在利用夹头等操作装置吸附拾取时操作装置直接与半导体芯片接触，或者缓和在夹头等操作装置接触时对半导体芯片施加的冲击。因此，根据本发明的制造方法，能够预先防止半导体芯片破损，能够得到可靠性优异的半导体装置。另外，根据本发明的制造方法，可以将单片化后不配置于基板而得到的多个半导体芯片一起进行树脂密封，因此，可以提高生产效率。
根据本发明，还提供一种半导体装置，其具有：半导体芯片；焊料凸点，其设于上述半导体芯片的电路形成面；和密封材料，其覆盖上述半导体芯片的与上述电路形成面相反侧的面、上述电路形成面的侧面和上述电路形成面，
上述焊料凸点的一部分露出。
本发明的半导体装置在利用半导体密封用树脂组合物的固化体覆盖半导体芯片的电路形成面、与上述电路形成面相反侧的面和侧面进行保护的状态下，利用夹头拾取，因此，能够解决在现有的半导体装置中产生的、利用夹头等操作装置拾取半导体芯片时半导体芯片破损的问题。因此，与现有的半导体装置相比，能够成为在可靠性方面优异的半导体装置。此外，本发明的半导体装置为利用半导体密封用树脂组合物的固化体覆盖半导体芯片的电路形成面、相反侧的面和侧面进行保护的状态，因此与现有的半导体装置相比，在耐碎落性方面也优异。
本发明的半导体装置具有焊料凸点的一部分露出的结构。因此，在将该半导体装置搭载于基板时，能够实现密封材料和基板不接触而两者分开的结构。由此，能够解决在现有的半导体装置中产生的、基板和密封材料的界面的密合不良的问题。因此，与现有的半导体装置相比，能够成为在可靠性方面优异的半导体装置。另外，与现有的半导体装置相比，本发明的半导体装置也可以小型化。另外，本发明的半导体装置也可以不经由内插件而直接安装于母板。
另外，本发明的半导体装置中，由于焊料凸点的一部分露出，因此，操作性优异，能够用于各种工艺。具体而言，本发明的半导体装置能够安装于母板、内插件和引线框等各种基板。
发明效果
根据本发明，能够提供在可靠性方面进行了改善的半导体装置，并且能够提供可靠性和生产率优异的半导体装置的制造方法。
附图说明
上述目的及其它目的、特征及优点通过以下叙述的优选的实施方式及其所附带的以下附图变得更加明确。
图1是表示本实施方式的半导体装置的一例的剖视图。
图2是用于说明本实施方式的半导体装置的制造方法的一例的图。
图3是用于说明本实施方式的半导体装置的制造方法的一例的图。
图4是用于说明本实施方式的半导体装置的制造方法的一例的图。
具体实施方式
以下，使用附图对本发明的实施方式进行说明。此外，全部附图中，对相同的构成要素标注相同的符号并适当省略说明。
图1是表示本实施方式的半导体装置8的一例的剖视图。
如图1所示，本实施方式的半导体装置8具有：半导体芯片5；设于半导体芯片5的电路形成面(下面)的焊料凸点2；覆盖半导体芯片5的与电路形成面相反侧的面(顶面)、电路形成面的侧面以及半导体芯片5的电路形成面的密封材料40，焊料凸点2的一部分露出。这样，本实施方式的半导体装置8中，半导体芯片5的电路形成面、与电路形成面相反的面和侧面被密封材料40覆盖。通过具备这种结构，在制造半导体装置8时，即使利用夹头拾取半导体芯片5，也可以预先防止该半导体芯片5破损。因此，与现有的半导体装置相比，通过本实施方式的制造工艺得到的半导体装置8的可靠性优异。
根据本实施方式的半导体装置8，焊料凸点2的一部分露出。通过具备这种结构，在将该半导体装置8安装于基板时，能够实现密封材料40和基板不接触而两者分开的结构。其结果，与基板和密封材料接合的现有的半导体装置相比，能够提供小型化的半导体装置8。另外，半导体装置8也可以不经由内插件而直接安装于母板。进而，半导体装置8能够实现密封材料40和基板不接触而两者分开的结构，因此，不会产生现有的半导体装置中产生的基板和密封材料的界面的密合不良的问题。因此，与现有的半导体装置相比，能够实现在可靠性方面也优异的半导体装置8。此外，半导体装置8具备利用半导体密封用树脂组合物40的固化体覆盖半导体芯片5的电路形成面、相反侧的面和侧面进行保护的状态的结构，因此，与现有的半导体装置相比，在耐碎落性方面也优异。
另外，本实施方式的半导体装置8中，焊料凸点2的一部分露出，因此，操作性优异，可以用于各种工艺。具体而言，本实施方式的半导体装置8可以安装于母板、内插件和引线框等各种基板。
本实施方式的半导体装置8中，就覆盖半导体芯片5的电路形成面的密封材料40的厚度而言，将焊料凸点2的平均高度设为R时，优选为(1/4)R以上(3/4)R以下，进一步优选为(3/8)R以上(5/8)R以下。具体而言，覆盖半导体芯片5的电路形成面的密封材料40的厚度优选为10μm以上200μm以下，进一步优选为20μm以上180μm以下。通过这样，在制造半导体装置8时，可以得到能够预先防止半导体芯片5由于利用夹头拾取该半导体芯片5时对该半导体芯片5施加的冲击而破损，并且在电连接性和可靠性方面优异的半导体装置8。
在此，图1的半导体装置8利用密封材料40覆盖半导体芯片5的电路形成面、相反侧的面和侧面，并且焊料凸点2的一部分露出。图1的半导体装置8能够实现在安装于基板时密封材料40和基板不接触而两者分开的结构。
接着，对半导体装置8的制造方法进行说明。
本实施方式的半导体装置8的制造方法包括：在半导体晶片1中与设有焊料凸点2的电路形成面相反侧的面贴附有第一粘合部件20的状态下，沿着半导体晶片1的切割区域，在半导体晶片1的电路形成面形成多个规定宽度的刻痕100的工序；在将第一粘合部件20贴附于形成有刻痕100的半导体晶片1的状态下，在半导体晶片1的电路形成面贴附第二粘合部件30的工序；在半导体晶片1的电路形成面贴附有第二粘合部件30的状态下，剥离第一粘合部件20的工序；在贴附有第二粘合部件30的状态下，将半导体晶片1单片化，由此得到结构体7的工序，该结构体7具备第二粘合部件30和贴附于第二粘合部件30的粘合面的多个半导体芯片5，多个半导体芯片相互隔开规定间隔地配置，且设于多个上述半导体芯片5的电路形成面的焊料凸点的一部分贴附在上述第二粘合部件的粘合面，电路形成面露出；使处于流动状态的半导体密封用树脂组合物40与多个半导体芯片5接触，向多个上述半导体芯片之间的间隙填充半导体密封用树脂组合物40，并且利用半导体密封用树脂组合物40覆盖半导体芯片5的电路形成面、与电路形成面相反侧的面和侧面进行密封的工序；使半导体密封用树脂组合物40固化的工序。通过这样，可以得到在利用半导体密封用树脂组合物的固化体40覆盖半导体芯片5的电路形成面、相反侧的面和侧面进行保护的状态下，能够利用夹头进行拾取的半导体装置8。由此，可以防止在利用夹头等操作装置进行拾取时操作装置直接接触半导体芯片5，或者利用半导体密封用树脂组合物的固化体40缓和夹头等操作装置接触时对半导体芯片5施加的冲击。因此，根据本实施方式的制造方法，能够预先防止半导体芯片5由于利用夹头等操作装置拾取半导体芯片5时施加的冲击而破损。因此，与现有的制造工艺相比，能够得到可靠性优异的半导体装置8。
另外，在本实施方式的半导体装置8的制造方法中，优选第二粘合部件30在表面具有热剥离性粘合层210。进一步而言，第二粘合部件30是在表面具有上述的热剥离性粘合层210的部件的情况下，结构体7优选是焊料凸点2的一部分埋设于热剥离性粘合层210中的结构体。
另外，根据本实施方式的制造方法，可以将单片化后不配置于基板而得到的多个半导体芯片5一起进行树脂密封，因此，能够提高半导体装置8的生产率。需要说明的是，半导体晶片1是在硅基板上形成有单层或多层的配线层而成的部件。以下，将半导体晶片1中形成有配线层的一侧的面称为电路形成面进行说明。
在此，第一粘合部件20和第二粘合部件30均可以是粘合带单体，也可以是在支撑基材上形成有粘合层的叠层片。以下，举例说明第二粘合部件30为在支撑基材200上形成有热剥离性粘合层210的部件的情况，参照图2～4说明本实施方式的制造方法。
需要说明的是，本实施方式的制造方法的各工序中使用的保护膜10、第一粘合部件20(也称为切割膜20。)、第二粘合部件30(也称为转印部件30。)以及脱模膜50的详情如后所述。
首先，如图2的(a)所示，准备在电路形成面上安装有多个焊料凸点2的半导体晶片1。
接着，如图2的(b)所示，为了保护准备的半导体晶片1的电路形成面，对该电路形成面贴附保护膜10，利用保护膜10覆盖该电路形成面。通过这样，在后述的研磨半导体晶片1的与电路形成面相反侧的面时，能够防止搭载于该电路形成面的电子零件等由于对电路形成面施加的冲击而破损。
接着，如图2的(c)所示，研磨贴附有保护膜10的半导体晶片1的与电路形成面相反侧的面。具体而言，将贴附有保护膜10的状态的半导体晶片1固定在研磨装置上，研磨与电路形成面相反侧的面，使该半导体晶片1的厚度成为规定的厚度。
另外，本实施方式的制造方法中，如上述，在贴附有保护膜10的状态下研磨半导体晶片1的与电路形成面相反侧的面，因此，能够有效地防止搭载于半导体晶片1的电路形成面的电子零件等由于在研磨时产生的应力而破损。
接着，如图2的(d)所示，在研磨而得到的半导体晶片1的与电路形成面相反侧的面上，以将保护膜10贴附于电路形成面的状态贴附切割膜20。接着，如图2的(e)所示，从半导体晶片1剥离保护膜10。此时，优选保护膜10在降低该保护膜10和半导体晶片1之间的密合性后从半导体晶片1剥离。具体而言，可以举出如下方法，即，通过对保护膜10和半导体晶片1的粘接部位进行例如紫外线照射、热处理，使形成该粘接部位的保护膜10的粘合层劣化，由此，降低密合性。
接着，如图2的(f)所示，在图2的(e)所示的与电路形成面相反侧的面上贴附有切割膜20的状态下，沿着半导体晶片1的切割区域，在半导体晶片1的电路形成面形成多个规定宽度的刻痕100。即，在将切割膜20贴附于与电路形成面相反侧的面的状态下，从半导体晶片1的电路形成面将该半导体晶片1半切断。刻痕100的形成可以使用切割刀片、激光等。刻痕100的宽度没有特别限定，但优选设为30μm以上300μm以下，进一步优选为50μm以上200μm以下。而且，优选刻痕100相对于半导体晶片1的电路形成面形成为等间隔。该刻痕100的宽度通常考虑形成该刻痕100后的半导体晶片1的强度、电路配置等条件而设定。因此，刻痕100的宽度只要在半导体装置8的设计阶段，以鉴于上述的条件成为上述数值范围内的方式适宜设定即可。
另外，刻痕100的深度只要根据半导体晶片1的尺寸、制作的半导体壳体的厚度适宜调整即可，但从可操作性和半导体装置8的小型化的观点来看，例如设为30μm以上300μm以下即可。
在此，刻痕100是指，在将切割膜20贴附于与电路形成面相反侧的面的状态下，沿着半导体晶片1的切割区域，插入例如切割刀片，以不将半导体晶片1完全切断的方式停止上述切割刀片的动作而形成的刻痕。即，刻痕100是指，在半导体晶片1的厚度方向上，从半导体晶片1的电路形成面将该半导体晶片1半切断而形成的槽。需要说明的是，将上述的半导体晶片1半切断是指，以不将该半导体晶片1完全切断分离而产生切割剩余的方式，切削半导体晶片1的厚度的50％至70％左右。
接着，如图3的(a)所示，在贴附有切割膜20的状态下，以遍及半导体晶片1的整个电路形成面的方式贴附转印部件30。此时，转印部件30以该转印部件30中的热剥离性粘合层210的表面不与半导体晶片1中的电路形成面接触的方式，且仅覆盖焊料凸点2表面的一部分的方式贴附。具体而言，在向半导体晶片1贴附转印部件30时，上述半导体晶片1的电路形成面和上述转印部件30中的热剥离性粘合层210的表面之间的距离优选控制为10μm以上200μm以下，进一步优选控制为20μm以上180μm以下。另外，关于上述的向半导体晶片1贴附转印部件30的工序，在从设于半导体晶片1的电路形成面的焊料凸点2的埋设状态的观点来看的情况下，将该焊料凸点2的平均高度设为R时，优选将焊料凸点2的距与电路形成面接触的部位相反侧的前端部为(1/4)R以上(3/4)R以下的区域埋设于转印部件30中的热剥离性粘合层210中，进一步优选将(3/8)R以上(5/8)R以下的区域埋设于转印部件30中的热剥离性粘合层210中。本实施方式的制造方法中，通过控制转印部件30的贴附程度，可以在后述的使用半导体密封用树脂组合物40密封的工序中调节被树脂密封的区域。
接着，如图3的(b)所示，将切割膜20从半导体晶片1剥离。需要说明的是，优选切割膜20在降低该切割膜20和半导体晶片1之间的密合性后从该半导体晶片1剥离。具体而言，可以举出如下方法，即，通过对切割膜20和半导体晶片1的粘接部位进行例如紫外线照射、热处理，使形成该粘接部位的切割膜20的粘合层劣化，由此，降低密合性。
接着，如图3的(c)所示，在贴附有转印部件30的状态下将半导体晶片1单片化，制作贴附有转印部件30的状态的多个半导体芯片5。通过这样，可以沿着形成有上述刻痕100的区域，将半导体晶片1单片化。此时，半导体晶片1也可以从半导体晶片1的与电路形成面相反侧的面侧，沿着半导体晶片1的切割区域，将该半导体晶片1的与电路形成面相反侧的面磨削进行单片化，也可以使用切割刀片、激光等进行单片化。但是，从可操作性的观点来看，半导体晶片1的单片化优选通过从半导体晶片1的与电路形成面相反侧的面侧，沿着半导体晶片1的切割区域，磨削该半导体晶片1的与电路形成面相反侧的面的方法进行实施。需要说明的是，在将半导体晶片1单片化时，优选转印部件30不被切断，以能够保持贴附有得到的多个半导体芯片5的状态。
接着，如图3的(d)所示，准备涂布有通过熔融处于流动状态的半导体密封用树脂组合物40的脱模膜50。然后，如图3的(e)所示，将处于流动状态的半导体密封用树脂组合物40压接于多个半导体芯片5的与电路形成面相反侧的面，向邻接的半导体芯片5间的间隙填充半导体密封用树脂组合物40，并且利用半导体密封用树脂组合物40覆盖半导体芯片5的电路形成面、其相反侧的面和侧面进行密封。即，利用流动状态的半导体密封用树脂组合物40填埋形成于邻接的半导体芯片5间的间隙，并且以焊料凸点2的一部分露出的方式，利用半导体密封用树脂组合物40覆盖半导体芯片5的电路形成面、其相反侧的面和侧面进行密封。通过这样，在利用夹头拾取制作的半导体芯片5时，可以通过半导体密封用树脂组合物的固化体40保护由该夹头吸附的部位。由此，可以在利用半导体密封用树脂组合物40的固化体覆盖半导体芯片5的电路形成面、其相反侧的面和侧面进行保护的状态下，利用夹头等操作装置拾取得到的半导体芯片5。因此，根据本实施方式的制造方法，能够预先防止该半导体芯片5由于利用夹头等操作装置拾取半导体芯片5时施加的冲击而破损的可能性。
在此，处于流动状态的半导体密封用树脂组合物40可以是处于熔融状态的热固化性树脂组合物，也可以是液状的树脂组合物，也可以是成形为膜状的树脂组合物处于软化的状态的组合物。
以下，对于密封半导体芯片5的工序，举例详细说明使用固形的颗粒状树脂组合物作为半导体密封用树脂组合物40的情况。
使用半导体密封用树脂组合物40密封半导体芯片5的方法没有特别限定，可以举出传递模塑法、压缩成形法、注射成形法等，但优选为不易产生固定的半导体芯片5的位置偏移的压缩成形法。另外，在进行压缩成形密封半导体芯片5的情况下，也可以使用粉粒状的树脂组合物进行树脂密封。另外，对半导体密封用树脂组合物40的详情进行后述。
具体而言，在压缩成形模具的上模和下模之间设置收容有颗粒状树脂组合物的树脂材料供给容器。接着，将贴附有转印部件30的半导体芯片5，利用夹住、吸附那样的固定方法固定于压缩成型模具的上模和下模的一方。以下，举例说明将半导体芯片5以与电路形成面相反侧的面与树脂材料供给容器面对面的方式固定于压缩成型模具的上模的情况。
接着，一边在减压下缩小模具的上模和下模的间隔，一边利用构成树脂材料供给容器的底面的闸门等树脂材料供给机构，将称重的颗粒状树脂组合物供给至下模具备的下模腔室内。需要预先将脱模膜50静置于该模具腔室内。由此，颗粒状树脂组合物在下模腔室内被加热成规定温度，其结果，可以在脱模膜50上准备熔融状态的半导体密封用树脂组合物40。接着，通过使模具的上模和下模结合，使熔融状态的半导体密封用树脂组合物40与固定于上模的半导体芯片5抵接。通过这样，可以利用熔融状态的半导体密封用树脂组合物40填埋形成于邻接的半导体芯片5间的间隙，并且可以利用半导体密封用树脂组合物40覆盖半导体芯片5的电路形成面、其相反侧的面和侧面。然后，一边保持使模具的上模和下模结合的状态，一边使半导体密封用树脂组合物40固化。
在此，在进行压缩成形的情况下，优选一边对模具内进行减压，一边进行树脂密封，进一步优选在真空条件下。通过这样，可以使半导体密封用树脂组合物40不会残留未填充部分地良好地填充于邻接的半导体芯片5间所形成的间隙。
压缩成形的成形温度没有特别限定，但优选为50～200℃，特别优选为80～180℃。另外，成形压力没有特别限定，但优选为0.5～12MPa，特别优选为1～10MPa。成形时间进一步优选为30秒～15分钟，特别优选为1～10分钟。通过将成形温度、压力、时间设为上述范围，可以防止产生未填充熔融状态的半导体密封用树脂组合物40的部分和半导体芯片5位置偏离的这样的两种情况。
接着，如图4的(a)所示，剥离脱模膜50。
接着，如图4的(b)所示，在将转印部件30贴附于半导体芯片5的状态下，对位于该半导体芯片5的与电路形成面相反侧的面方向所配置的半导体密封用树脂组合物40的固化体，贴附切割膜20。
接着，如图4的(c)所示，剥离转印部件30。此时，形成于转印部件30表面的热剥离性粘合层210优选由含有主剂和发泡剂的材料形成。通过这样，通过加热到形成转印部件30中的热剥离性粘合层210的材料发泡的温度，可以将该转印部件30从半导体芯片5容易地剥离。具体而言，在由上述材料形成热剥离性粘合层210的情况下，即，在将形成热剥离性粘合层210的粘合剂设为发泡性粘合剂的情况下，通过加热到该粘合剂发泡的温度，实际上消除该粘合剂的粘接力。因此，在使用具有热剥离性粘合层210的转印部件30的情况下，通过进行加热处理，可以将转印部件30从半导体芯片5容易地剥离。另外，作为上述主剂，可以举出：丙烯酸系粘合剂、橡胶系粘合剂、苯乙烯-共轭二烯嵌段共聚物，优选为丙烯酸系粘合剂等，作为上述发泡剂，可以使用无机系、有机系等各种发泡剂。
接着，如图4的(d)所示，例如在将切割膜20贴附于半导体芯片5的状态下，将填充于间隙的半导体密封用树脂组合物40的固化体切断，单片化成由半导体密封用树脂组合物40密封的多个半导体芯片5。此时，切割膜20也可以与半导体密封用树脂组合物40的固化体一起被切断，也可以不切断而保持遍及贴附至多个半导体芯片5的状态，从提高半导体装置8的生产率的观点来看，在将半导体芯片5单片化时，优选不将切割膜20切断，成为能够保持遍及贴附至半导体芯片5的状态。需要说明的是，上述的半导体芯片5的单片化中可以使用切割刀片、激光等。
接着，如图4的(e)所示，将切割膜20从半导体装置8剥离。据此，可以制作本实施方式的半导体装置8。需要说明的是，优选切割膜20在降低该切割膜20和半导体装置8之间的密合性后从该半导体芯片5剥离。具体而言，可以举出如下方法，即，通过对切割膜20和半导体芯片5的粘接部位进行例如紫外线照射、热处理，使形成该粘接部位的切割膜20的粘合层劣化，由此，降低密合性。
另外，得到的半导体装置8也可以根据需要安装于基板上。需要说明的是，在将制作的半导体装置安装于基板时，可以使用倒装芯片接合机和小片接合机等公知的装置。
根据本实施方式的制造方法，可以得到能够在利用半导体密封用树脂组合物的固化体40覆盖半导体芯片5的电路形成面、相反侧的面和侧面进行保护的状态下，利用夹头等操作装置进行拾取的半导体芯片5。由此，可以防止夹头等操作装置直接与半导体芯片5接触，并且可以利用半导体密封用树脂组合物的固化体40缓和在利用夹头等操作装置拾取时对半导体芯片5施加的冲击。因此，根据本实施方式的制造方法，能够预先防止半导体芯片5由于利用夹头等操作装置拾取时施加的冲击而破损的可能性。即，根据本实施方式的制造方法，可以缓和在利用夹头等操作装置吸附拾取时对半导体芯片5施加的冲击的影响。因此，根据本实施方式的制造方法，与现有的制造方法相比，可以制造可靠性优异的半导体装置。另外，根据本实施方式的制造方法，可以将单片化后不配置于基板而得到的多个半导体芯片5一起进行树脂密封。因此，与现有的制造方法相比，可以显著地提高生产效率。另外，在将通过本实施方式的制造方法得到的半导体装置8安装于基板的情况下，由于是密封材料40和基板分开的结构，因此，也可以抑制在密封材料40和基板之间产生的密合不良，能够更进一步提高可靠性。
本实施方式中，保护膜10为了在研磨半导体晶片1的与电路形成面相反侧的面时保护该半导体晶片1的电路形成面而使用，但也可以具有本实施方式中将半导体晶片1单片化时使用的切割膜20的功能、以及本实施方式中覆盖半导体芯片5的与电路形成面相反侧的面和侧面进行密封时使用的转印部件30的功能。因此，从生产效率的观点来看，仅使用保护膜10代替切割膜20或转印部件30的方法优异，根据本实施方式的制造方法，各制造工序中分别使用不同的粘合部件(保护膜10、切割膜20和转印部件30)还具有为了维持该粘合部件的强度等而可以分开使用等优点。即，根据本实施方式的制造方法，可以高精度地制作可靠性优异的半导体装置。
接着，对各实施方式的半导体密封用树脂组合物40、切割膜20、转印部件30、保护膜10和脱模膜50的构成进行说明。
＜半导体密封用树脂组合物40＞
以下，对半导体密封用树脂组合物40为颗粒状树脂组合物的方式进行详细地说明，但不限定于此。
就本实施方式的颗粒状树脂组合物而言，作为其构成材料，优选含有环氧树脂。作为环氧树脂，例如为在1分子内具有2个以上的环氧基的单体、低聚物、聚合物全部，对其分子量和分子结构没有特别限定。具体而言，可以举出：联苯型环氧树脂、双酚A型环氧树脂、双酚F型环氧树脂、芪型环氧树脂、氢醌型环氧树脂等结晶性环氧树脂；甲酚酚醛清漆型环氧树脂、苯酚酚醛清漆型环氧树脂、萘酚酚醛清漆型环氧树脂等酚醛清漆型环氧树脂；含亚苯基骨架的苯酚芳烷基型环氧树脂、含亚联苯基骨架的苯酚芳烷基型环氧树脂、含亚苯基骨架的萘酚芳烷基型环氧树脂等酚芳烷基型环氧树脂；三苯酚甲烷型环氧树脂、烷基改性三苯酚甲烷型环氧树脂等3官能型环氧树脂；二环戊二烯改性苯酚型环氧树脂、萜烯改性苯酚型环氧树脂等改性苯酚型环氧树脂；含三嗪核的环氧树脂等含杂环的环氧树脂等，这些物质中，可以使用1种，或者组合使用2种以上。
另外，作为得到颗粒状树脂组合物的方法，没有特别限定，例如可以举出：向由具有多个小孔的圆筒状外周部和圆盘状的底面构成的转子的内侧供给熔融混炼的树脂组合物，将该树脂组合物通过使转子旋转而得到的离心力，通过小孔而得到的方法(以下，也称为“离心制粉法”。)；将各原料成分利用混合机预混合后，利用辊、捏合机或挤出机等混炼机进行加热混炼后，经由冷却、粉碎工序制成粉碎物，将该粉碎物使用筛子进行粗粒和微粉的除去而得到的方法(以下，也称为“粉碎筛分法”。)；将各原料成分利用混合机预混合后，使用设置有在螺杆前端部配置多个小孔的模头的挤出机，进行加热混炼，并且将从配置于模头的小孔股线状挤出的熔融树脂利用与模头面大致平行地滑动旋转的切刀进行切断而得到的方法(以下，也称为“热切割法”。)等。无论是任何方法，通过选择混炼条件、离心条件、筛分条件、切断条件等，均可以得到期望的粒度分布和颗粒密度。作为特别优选的制法，为离心制粉法，由此得到的颗粒状树脂组合物可以稳定地体现期望的粒度分布和颗粒密度，因此在搬运路径上的搬运性和粘固防止的方面优选。另外，离心制粉法中，能够使颗粒表面平滑成某种程度，因此，不会使颗粒彼此吸引，也不会使与搬运路径面的摩擦阻力变大，在防止向搬运路径的供给口的桥接(堵塞)、防止在搬运路径上的滞留的方面均优选。另外，离心制粉法中，由熔融的状态使用离心力形成，因此，成为在颗粒内以某种程度包含空隙的状态，能够以某种程度降低颗粒密度，因此，利于压缩成形中的搬运性。
另一方面，粉碎筛分法需要研究通过筛分产生的大量的微粉和粗粒的处理方法，但是筛分装置等在半导体密封用树脂组合物40的现有生产线上被使用，因此，在可以直接使用现有的生产线的方面优选。另外，粉碎筛分法中，在粉碎前将熔融树脂片化时的片厚的选择、粉碎时的粉碎条件、丝网的选择、筛分时的筛子的选择等、用于体现本发明的粒度分布的可独立控制的因素较多，因此，在用于调整成期望的粒度分布的方法的选择项较多的方面优选。另外，热切割法也在例如以在挤出机的前端附加热切割机构的程度可以直接利用现有的生产线的方面优选。
半导体密封用树脂组合物40也可以是片剂状树脂组合物。作为得到上述的片剂状树脂组合物的方法，例如通过如下方法得到，即，将各原料成分利用混合器等混合机进行混合，进一步利用辊、捏合机或挤出机等混炼机进行加热熔融混炼，在冷却后粉碎，将得到的粉碎物压片成型为片剂状。
作为得到上述的片状树脂组合物的方法，例如制备将各原料成分或预先混合有各成分的树脂组合物溶解或分散于有机溶剂等的清漆，在膜上涂布/干燥，形成片状。涂布的方法没有特别限定，可以举出使用逗点涂布机、模涂布机这样的涂布机进行涂布的方法、通过模绘版印刷、凹版印刷这样的印刷的方法等。或者，也可以将树脂组合物直接利用捏合机等混炼，由此制备混炼物，将这样得到的混炼物挤出而形成片状。
＜切割膜20(第一粘合部件20)＞
本实施方式的切割膜20在将半导体晶片1单片化时不被切断，能够保持贴附于得到的半导体芯片5的状态。该切割膜20只要对半导体晶片1进行粘接，就没有特别限定，例如也可以由支撑膜和粘合剂层构成。
支撑膜的构成材料优选含有例如选自聚乙烯、聚丙烯、乙烯-丙烯共聚物、聚烯烃、聚丁烯、聚丁二烯、聚甲基戊烯、聚氯乙烯、聚偏氯乙烯、氯乙烯共聚物、聚对苯二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯、聚萘二甲酸乙二醇酯、聚氨酯、乙烯-醋酸乙烯酯共聚物、离聚物、乙烯-(甲基)丙烯酸共聚物、乙烯-(甲基)丙烯酸酯共聚物、聚苯乙烯、乙烯基聚异戊二烯、聚碳酸酯、聚苯硫醚、聚醚醚酮、丙烯腈-丁二烯-苯乙烯共聚物、聚酰亚胺、聚醚酰亚胺、聚酰胺、氟树脂中的1种以上的树脂。
另外，为了提高支撑膜的表面与粘合剂层的密合性，可以实施化学性的或物理性的表面处理。需要说明的是，支撑膜中也可以在不损坏发明效果的范围内含有各种添加剂(填充剂、增塑剂、抗氧化剂、阻燃剂、防静电剂)。
另外，作为切割带的粘合剂层，可以使用由含有丙烯酸系粘合剂、橡胶系粘合剂、乙烯基烷基醚系粘合剂、有机硅系粘合剂、聚酯系粘合剂等的第一树脂组合物构成的层，其中，优选为丙烯酸系粘合剂。
＜转印部件30(粘合部件30)＞
接着，本实施方式的转印部件30优选为将基材层200和热剥离性粘合层210叠层而成的结构。
热剥离性粘合层210优选由含有主剂和发泡剂的材料形成。作为该主剂，可以举出丙烯酸系粘合剂、橡胶系粘合剂、苯乙烯-共轭二烯嵌段共聚物，优选为丙烯酸系粘合剂等，作为上述发泡剂，可以使用无机系、有机系等各种发泡剂。
另外，作为基材层200，只要是例如由聚乙烯、聚丙烯等聚烯烃、乙烯醋酸乙烯酯共聚物、聚酯、聚酰亚胺、聚对苯二甲酸乙二醇酯、聚氯乙烯、聚酰胺、聚氨酯等制作的耐热性和耐化学药品性优异的膜就可以使用。基材层的厚度没有特别限定，但优选通常为30～500μm。
＜保护膜10＞
接着，保护膜10在研磨半导体晶片1的与电路形成面相反侧的面时保护电路形成面。该保护膜10只要对半导体晶片1进行粘接即可，例如只要是将背部研磨带和热剥离性粘合层210叠层而成的结构即可。另外，保护膜10也有时用作将半导体晶片1单片化时的保护部件，也有时使该保护膜10沿面内方向扩张，也有时为了使半导体密封用树脂组合物40固化而施加热。因此，保护膜10优选为兼备某程度的扩张性、可承受为了使半导体密封用树脂组合物40固化而施加的热的程度的耐热性和在保护膜10上固定的半导体芯片5不会脱离的程度的粘合性的结构。
保护膜10由背部研磨带和热剥离性粘合层210构成。需要说明的是，也可以在背部研磨带和热剥离性粘合层210之间设置脱模膜50。由此，背部研磨带和热剥离性粘合层210之间的剥离变得容易。
作为背部研磨带，例如只要是由聚乙烯、聚丙烯等聚烯烃、乙烯醋酸乙烯酯共聚物、聚酯、聚酰亚胺、聚对苯二甲酸乙二醇酯、聚氯乙烯、聚酰胺、聚氨酯等制作的耐热性和耐化学药品性优异的膜就可以使用。优选背部研磨带的厚度通常为30～500μm。
＜脱模膜50＞
接着，本实施方式的脱模膜50只要是具有优异的脱模性的结构即可，例如，优选为具有含有聚酯树脂材料的脱模层的结构。
本实施方式的脱模膜50是具有含有聚酯树脂材料的脱模层(第一脱模层)的脱模膜50。
本实施方式的脱模膜50中，脱模层是在至少将该脱模膜50配置于对象物上时，形成与对象物接触的面(以下，也表示为“脱模面”。)的树脂层，聚酯树脂是多元羧酸(二羧酸)和多元醇(二醇)的缩聚物，是具有多个羧基(-COOH)的化合物。
另外，本实施方式中，作为聚酯树脂材料的具体例，可以举出：聚对苯二甲酸乙二醇酯树脂、聚对苯二甲酸丁二醇酯树脂、聚对苯二甲酸三亚甲基二醇酯树脂、聚对苯二甲酸六亚甲基二醇酯树脂等聚对苯二甲酸亚烷基二醇酯树脂。其中，优选使用聚对苯二甲酸丁二醇酯树脂。
本实施方式的脱模膜50也可以形成单层结构，也可以形成多层结构。
以上，对本发明的实施方式进行了叙述，但这些实施方式为本发明的示例，也可以采用上述以外的各种结构。
另外，上述实施方式中，举例说明了在密封半导体芯片5时，使用颗粒状的半导体密封用树脂组合物40进行压缩成形的情况，但也可以对半导体芯片5的与电路形成面相反侧的面，通过旋涂法、印刷法、分配法涂布液状的半导体密封用树脂组合物40后进行干燥，也可以使液状的半导体密封用树脂组合物40利用毛细管现象流入邻接的半导体芯片5间的间隙。
另外，上述实施方式中，举例说明了在密封半导体芯片5时，使用颗粒状的半导体密封用树脂组合物40进行压缩成形的情况，但也可以使用加工成片状的半导体密封用树脂组合物40并通过以下的方法进行压缩成形。
将贴附有转印部件30的半导体芯片5通过夹住、吸附那样的固定方法固定于压缩成形模具的上模和下模的一方。以下，举例说明将半导体芯片5以与电路形成面相反侧的面与树脂材料供给容器面对面的方式固定于压缩成型模具的上模的情况。
接着，以成为与固定于模具的上模的半导体芯片5对应的位置的方式，在模具的下模腔室内配置片状的半导体密封用树脂组合物40。接着，在减压下，缩小模具的上模和下模的间隔，由此，片状的半导体密封用树脂组合物40在下模腔室内被加热成规定温度，成为熔融状态。然后，通过使模具的上模和下模结合，使熔融状态的半导体密封用树脂组合物40与固定于上模的半导体芯片5抵接。通过这样，可以利用熔融状态的半导体密封用树脂组合物40填埋形成于邻接的半导体芯片5间的间隙，并且可以利用熔融状态的半导体密封用树脂组合物40覆盖半导体芯片5的电路形成面、其相反侧的面和侧面。然后，一边保持使模具的上模和下模结合的状态，一边利用规定时间使半导体密封用树脂组合物40固化。通过这样，可以使半导体密封用树脂组合物40不会残留未填充部分地良好地填充于在邻接的半导体芯片5间所形成的间隙。
另外，加工成片状的半导体密封用树脂组合物40也可以通过例如以下的方法进行层压。
首先，将以辊形状准备的片状的半导体密封用树脂组合物40安装于真空加压式层压机的卷出装置，而连接到卷取装置。接着，将形成有第一金属图案50的基底基板10搬运至隔膜(弹性膜)式层压机部。接着，在减压下开始冲压时，片状的半导体密封用树脂组合物40被加热成规定温度，成为熔融状态，然后，通过将熔融状态的半导体密封用树脂组合物40经由隔膜进行冲压，与半导体芯片5抵接，由此，可以利用熔融状态的半导体密封用树脂组合物40填埋形成于邻接的半导体芯片5间的间隙，并且可以利用熔融状态的半导体密封用树脂组合物40覆盖半导体芯片5的电路形成面、顶面和侧面。然后，利用规定时间使有机树脂膜形成用树脂组合物固化。通过这样，可以使半导体密封用树脂组合物40不会残留未填充部分地良好地填充于在邻接的半导体芯片5间所形成的间隙。
需要说明的是，在对半导体密封用树脂组合物40要求更高精度的平坦性的情况下，也可以在利用隔膜式层压机冲压后，利用调整成高精度的平坦冲压装置追加冲压工序进行成形。
另外，在密封半导体芯片5时，也可以利用加工成片剂状的半导体密封用树脂组合物40通过以下的方法进行传递模塑。
首先，准备设置有半导体芯片5的成形模具。在此准备的成形模具设有：装入片剂状的半导体密封用树脂组合物40的罐；之后为了施加压力使半导体密封用树脂组合物40熔融而具备插入罐的辅助压头的柱塞；将熔融的半导体密封用树脂组合物40送入成形空间内的浇口。
接着，在关闭成形模具的状态下，向罐内装入片剂状的半导体密封用树脂组合物40。在此，就装入罐内的半导体密封用树脂组合物40的形式而言，也可以通过预先利用预热装置等进行预热而成为半熔融的状态。接着，为了使装入罐内的半导体密封用树脂组合物40熔融，对于半导体密封用树脂组合物40，将具备辅助压头的柱塞插入罐而施加压力。然后，将熔融的半导体密封用树脂组合物40经由浇口导入成形空间内。接着，填充于成形空间内的半导体密封用树脂组合物40通过被加热加压而固化。半导体密封用树脂组合物40固化后，打开成形模具，由此，可以利用熔融状态的半导体密封用树脂组合物40填埋形成于邻接的半导体芯片5间的间隙，并且可以形成利用半导体密封用树脂组合物40覆盖半导体芯片5的电路形成面、其相反侧的面和侧面的半导体芯片5。
该申请基于2015年8月12日提出的日本申请特愿2015-159389号主张优先权，并将其公开的全部内容在此引用。

Claims (5)

1.一种半导体装置的制造方法，其特征在于，包括：
在半导体晶片中与设有焊料凸点的电路形成面相反侧的面贴附有第一粘合部件的状态下，沿着所述半导体晶片的切割区域，在所述半导体晶片的电路形成面形成多个规定宽度的刻痕的工序；
在将所述第一粘合部件贴附于形成有所述刻痕的所述半导体晶片的状态下，在所述半导体晶片的电路形成面贴附第二粘合部件的工序；
在所述半导体晶片的电路形成面贴附有所述第二粘合部件的状态下，剥离所述第一粘合部件的工序；
在贴附有所述第二粘合部件的状态下，沿着所述半导体晶片的切割区域，从所述半导体晶片的与电路形成面相反侧的面侧，磨削所述半导体晶片的与电路形成面相反侧的面，将所述半导体晶片单片化，由此得到结构体的工序，该结构体具备所述第二粘合部件和贴附于所述第二粘合部件的粘合面的多个半导体芯片，多个所述半导体芯片相互隔开规定间隔地配置，且设于多个所述半导体芯片的电路形成面的焊料凸点的一部分贴附在所述第二粘合部件的粘合面，所述电路形成面露出；
使处于流动状态的半导体密封用树脂组合物与多个所述半导体芯片接触，向多个所述半导体芯片之间的间隙填充所述半导体密封用树脂组合物，并且利用所述半导体密封用树脂组合物覆盖所述半导体芯片的电路形成面、与所述电路形成面相反侧的面和侧面进行密封的工序；和
使所述半导体密封用树脂组合物固化的工序。
2.如权利要求1所述的半导体装置的制造方法，其特征在于：
在形成多个所述刻痕的工序中，所述刻痕的宽度为30μm以上300μm以下。
3.如权利要求1或2所述的半导体装置的制造方法，其特征在于：
所述第二粘合部件在表面上具有热剥离性粘合层。
4.如权利要求3所述的半导体装置的制造方法，其特征在于：
所述结构体是所述焊料凸点的一部分埋设于所述热剥离性粘合层中的结构体。
5.如权利要求1或2所述的半导体装置的制造方法，其特征在于：
还包括将所述半导体密封用树脂组合物的固化体切断，单片化成由所述半导体密封用树脂组合物密封的多个半导体芯片的工序。
CN201610663255.5A 2015-08-12 2016-08-12 半导体装置的制造方法和半导体装置 Active CN106449436B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-159389 2015-08-12
JP2015159389A JP6617471B2 (ja) 2015-08-12 2015-08-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN106449436A CN106449436A (zh) 2017-02-22
CN106449436B true CN106449436B (zh) 2021-02-09

Family

ID=58049546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610663255.5A Active CN106449436B (zh) 2015-08-12 2016-08-12 半导体装置的制造方法和半导体装置

Country Status (4)

Country Link
JP (1) JP6617471B2 (zh)
KR (1) KR102582536B1 (zh)
CN (1) CN106449436B (zh)
TW (1) TWI691004B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI670779B (zh) * 2018-11-16 2019-09-01 典琦科技股份有限公司 晶片封裝體的製造方法
EP3951839A4 (en) * 2019-03-27 2023-04-12 Mitsui Chemicals Tohcello, Inc. PROTECTIVE FILM, METHOD OF FIXING THEREOF AND METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE
CN110085522A (zh) * 2019-05-15 2019-08-02 强茂电子(无锡)有限公司 轴式二极管的制作方法
JP7370215B2 (ja) * 2019-10-25 2023-10-27 三菱電機株式会社 半導体装置の製造方法
JP2023017595A (ja) * 2021-07-26 2023-02-07 株式会社レゾナック 離型フィルム及び半導体パッケージの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243344A (ja) * 2002-02-15 2003-08-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20130234308A1 (en) * 2012-03-08 2013-09-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device, semiconductor integrated device and method of manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107046A (ja) 1995-10-11 1997-04-22 Hitachi Chem Co Ltd 半導体パッケ−ジ
JP3456462B2 (ja) * 2000-02-28 2003-10-14 日本電気株式会社 半導体装置及びその製造方法
JP2002016022A (ja) 2000-06-29 2002-01-18 Toshiba Corp 半導体装置の製造方法
JP2002100709A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置及びその製造方法
JP4243075B2 (ja) * 2002-06-13 2009-03-25 パナソニック株式会社 半導体装置およびその製造方法
JP4515129B2 (ja) * 2004-03-26 2010-07-28 シャープ株式会社 半導体装置の製造方法
JP2007251098A (ja) 2006-03-20 2007-09-27 Seiko Epson Corp 半導体チップの製造方法
KR101387706B1 (ko) * 2007-08-17 2014-04-23 삼성전자주식회사 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자
JP5534594B2 (ja) 2010-03-30 2014-07-02 リンテック株式会社 シート貼付方法およびウエハ加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243344A (ja) * 2002-02-15 2003-08-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US20130234308A1 (en) * 2012-03-08 2013-09-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device, semiconductor integrated device and method of manufacturing the same

Also Published As

Publication number Publication date
JP2017038005A (ja) 2017-02-16
KR20170020277A (ko) 2017-02-22
CN106449436A (zh) 2017-02-22
KR102582536B1 (ko) 2023-09-26
TWI691004B (zh) 2020-04-11
TW201717292A (zh) 2017-05-16
JP6617471B2 (ja) 2019-12-11

Similar Documents

Publication Publication Date Title
TWI657510B (zh) 半導體裝置之製造方法及半導體裝置
CN106449436B (zh) 半导体装置的制造方法和半导体装置
KR101968428B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP5961055B2 (ja) 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ
US20020155638A1 (en) Method for fabricating semiconductor device
TW201541577A (zh) 電子零件封裝之製造方法
TW201428032A (zh) 熱硬化性樹脂薄片及電子零件封裝之製造方法
TW201513195A (zh) 半導體封裝件之製造方法
TW201727729A (zh) 保護帶及半導體裝置之製造方法
TW201513196A (zh) 半導體封裝件之製造方法
TW201523719A (zh) 半導體封裝件之製造方法
CN107614641B (zh) 半导体加工用带
JP6634729B2 (ja) 半導体装置の製造方法
TW202107670A (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
JP2015126129A (ja) 電子部品パッケージの製造方法
TWI830905B (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
WO2022149277A1 (ja) 接着剤組成物、フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
TW201523815A (zh) 密封樹脂片及電子零件封裝之製造方法
JP2015126131A (ja) 電子部品パッケージの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant