TWI698962B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI698962B
TWI698962B TW105124537A TW105124537A TWI698962B TW I698962 B TWI698962 B TW I698962B TW 105124537 A TW105124537 A TW 105124537A TW 105124537 A TW105124537 A TW 105124537A TW I698962 B TWI698962 B TW I698962B
Authority
TW
Taiwan
Prior art keywords
semiconductor
resin composition
resin
semiconductor device
manufacturing
Prior art date
Application number
TW105124537A
Other languages
English (en)
Other versions
TW201717332A (zh
Inventor
光田昌也
渡部格
森弘就
Original Assignee
日商住友電木股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商住友電木股份有限公司 filed Critical 日商住友電木股份有限公司
Publication of TW201717332A publication Critical patent/TW201717332A/zh
Application granted granted Critical
Publication of TWI698962B publication Critical patent/TWI698962B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

本發明具備半導體晶片(5)、設置於半導體晶片(5)之電路形成面之焊料凸塊(2)、以及覆蓋半導體晶片(5)中與電路形成面成為反向側之面、電路形成面之側面、以及電路形成面之封裝材(40)，係使焊料凸塊(2)的一部分外露。

Description

半導體裝置之製造方法
本發明，係有關半導體裝置及半導體裝置之製造方法。
習知之代表性的半導體裝置之製造流程中，係將與半導體晶圓之電路形成面成為反向側之面之矽基板予以薄層化後，將半導體晶圓予以分片化，以製得複數個半導體晶片。所得到之半導體晶片係藉由筒夾(collect)而被上提，以個別的進行樹脂封裝(專利文獻1等)。
在此種代表性之半導體裝置之製造流程中，基於提昇良率之觀點，在製造時為了防止半導體晶片的破損，已進行各種檢討。
例如，在專利文獻2中，為了防止在對半導體晶圓進行分片化時發生半導體晶圓之破裂(碎裂)，而提出一種技術，係對半導體晶圓之內面貼附表面保護用之黏著片後，方進行半導體晶圓之分片化。
〔技術文獻〕
專利文獻1：日本特開平9-107046號公報
專利文獻2：日本特開2011-210927號公報
上述技術中，著眼於防止對半導體晶圓進行分片化時因為所施加衝擊造成半導體晶圓破裂(碎裂)之觀點，可期待有某種程度的效果。又，上述技術中，著眼於防止對半導體晶片進行二次封裝時因為所施加衝擊造成半導體晶片破裂(碎裂)之觀點，亦可期待能有某種程度的效果。然而，本案發明者已經發現到，即使是使用了上述之表面保護用之黏著片，仍未能完全防止半導體晶圓之碎裂。本案發明者經過銳意檢討碎裂發生原因而發現到，有時會因為筒夾等握持裝置對於半導體晶片的吸附及上提時所加諸的衝擊，而造成半導體晶片之破損。
承上述，因筒夾等握持裝置進行吸附及上提時所加諸之衝擊而使半導體晶片破損之問題，在近年來使用薄層化之半導體晶圓之流程中尤為顯著。在近年，對於搭載半導體裝置之電力機器，小型化及輕量化等之要求漸高。為了滿足該要求，在近年之半導體裝置之製造流程中，在研磨半導體裝置中與電路形成面成反向之面時，例如，有將半導體晶圓薄化至100μm左右之厚度之傾向。在該 種半導體晶圓之薄層化之情形時，如上述，受筒夾等握持裝置在上提時所加諸之衝擊而造成半導體晶片破損之問題，更為顯著。
又，在以往之半導體裝置之製造流程中，係對各半導體晶片予以個別的封裝，因此，在生產性之面向，亦有改善的餘地。
承上述，本發明能提供在可靠性之面向已獲改善之半導體裝置，且，亦能提供可靠性及生產性良好之半導體裝置之製造方法。
依據本發明，提供一種半導體裝置，其具備：半導體晶片、設置在該半導體晶片之電路形成面之焊料凸塊、以及覆於該半導體晶片中與該電路形成面成為反向側之面、該電路形成面之側面、及該電路形成面之封裝材；係使該焊料凸塊之一部分外露。
本發明之半導體裝置，係以半導體封裝用樹脂組成物之硬化體來覆蓋半導體晶片中與電路形成面成為反向側之面及其側面、以及電路形成面，係在此狀態下藉筒夾來進行上提動作，因此，可防止在習知之半導體裝置中因筒夾所產生之半導體晶片破損。因之，本發明之半導體裝置相較於習知的半導體裝置，具有較佳的可靠性。另外，本發明之半導體裝置，係由半導體封裝用樹脂組成物之硬化體，來覆蓋半導體晶片之電路形成面、反向側之面、及其側面，因此，相較於習知的半導體裝置，具有較佳的碎裂耐性。
本發明之半導體裝置，具有使焊料凸塊的一部分外露之構造。因之，在將該半導體裝置搭載於基板時，可在不使封裝材與基材接觸之情況下，實現兩者間彼此分離之構造。藉此，可解決在習知之半導體裝置中發生之基板與封裝面之界面的密合不良問題。因之，相較於習知的半導體裝置，具有更佳的可靠性。又，本發明之半導體裝置，相較於習知的半導體裝置，亦有小型化的可能。再者，本發明之半導體裝置，無需透過中介層，可直接對於母板進行構裝。
又，本發明之半導體裝置，係使焊料凸塊的一部分外露，因此，操作性較佳，可使用於各種流程。具體而言，本發明之半導體裝置，可對於母板、中介層、及導線架等各種基板進行構裝。
再者，依照本發明，係提供一種半導體裝置之製造方法，其包含以下步驟：構造體之準備步驟，使該構造體具備黏著構件，及貼附於黏著構件之黏著面之複數個半導體晶片；複數個該半導體晶片係以彼此間保有既定間隔之方式而配置，且，將設置於複數個該半導體晶片之電路形成面之焊料凸塊的一部分，貼附至該黏著構件的黏著面，使該電路形成面外露；半導體封裝用樹脂組成物之覆蓋步驟，係使流動狀態之半導體封裝用樹脂組成物接觸於複數個該半導體晶片，以將該半導體封裝用樹脂組成物充填於複數個該半導體晶片間之間隙，且使該半導體晶片之該電路形成面、與該電路形成面成為反向側之面、及其側面，被該半導體封裝用樹脂組成物所覆蓋；及，使該半導體封裝用樹脂組成物硬化之步驟。
依照本發明之製造方法，係藉半導體封裝用樹脂組成物之硬化體來覆蓋該半導體晶片中與電路形成面成為反向側之面及其側面，與半導體晶片之電路形成面，而可得到在此保護狀態下藉筒夾予以上提之半導體裝置。藉此，在藉由筒夾等握持裝置來吸附及上提所得到之半導體裝置時，由於握持裝置與半導體晶片並未直接接觸，因而可緩和握持裝置在接觸時對半導體晶片所加諸的衝擊。因之，依照本發明之製造方法，可防止半導體晶片的破損，可得到可靠性良好之半導體裝置。又，依照本發明之製造方法，可一體性的對於所取得之複數個半導體晶片進行樹脂封裝，而能提昇生產效率。
依照本發明，可提供在可靠性之面向已獲改善之半導體裝置，且能提供可靠性及生產性良好之半導體裝置之製造方法。
1:半導體晶圓
2:焊料凸塊
5:半導體晶片
7:構造體
8:半導體裝置
10:黏著構件(保護膜)
20:切片黏合膜
30:黏著構件(轉印構件)
40:封裝材
50:離型膜
100:環狀之框體
110:擴張台中央部
120:擴張台周邊部
130:加熱部
140:擴張台
200:支持基材
210:紫外線硬化層
250:支持基材
260:紫外線硬化層
上述之目的及其他之目的、特徵、及特點，可由下述之較佳實施形態及附圖而進一步明瞭。
〔圖1〕係本實施形態之半導體裝置之一例之截面圖。
〔圖2〕(a)~(e)係用以說明本實施形態之半導體裝置之一製造方法示例之圖。
〔圖3〕(a)~(f)係用以說明本實施形態之半導體裝置之一製造方法示例之圖。
〔圖4〕(a)~(c)係用以說明本實施形態之半導體裝置之一製造方法示例之圖。
〔圖5〕(a)~(b)係本實施形態之製造方法中，在擴張被貼附於切片黏合膜之複數個半導體晶片間之間隔時，所能使用之裝置之構成例。
〔圖6〕(a)~(b)係本實施形態之製造方法中，在擴張被貼附於切片黏合膜之複數個半導體晶片間之間隔時，所能使用之裝置之構成例。
〔圖7〕(a)~(d)係用以說明本實施形態之半導體裝置之一製造方法示例之圖。
以下使用圖面來說明本發明之實施形態。再者，在所有的圖面中，對於相同之構成要素係賦與相同的符號，以適度的省略其說明。
〈第1實施形態〉
圖1係本實施形態之半導體裝置8之一例之截面圖。
如圖1所示，本實施形態之半導體裝置8具備有：半導體晶片5；設置於半導體晶片5之電路形成面(下面)之焊料凸塊2；覆蓋於半導體晶片5中與電路形成面成為反向側之面(天井面)及電路形成面之側面，與半導體晶片5之電路形成面之封裝材40；且使焊料凸塊2的一部分外露。如所示，本實施形態之半導體裝置8中，半導體晶片5的電路形成面、與電路形成面成為反向側之面、以及其側面，被封裝材40所覆蓋。由於具備該種構成，在製造半導體裝置8之際，即使藉 由筒夾來上提半導體晶片5，仍能防止該半導體晶片5的破損。因之，藉由本實施形態之製造流程而取得之半導體裝置8，相較於習知之半導體裝置，具有較佳的可靠性。
依照本實施形態之半導體裝置8，係使焊料凸塊2的一部分外露。由於具備此種構造，在將該半導體裝置8構裝至基板時，可避免使封裝材40與基板有接觸，可達成兩者間分離之構造。其結果，相較於基材與封裝材有接合之習知的半導體裝置，可提供小型化之半導體裝置8。又，半導體裝置8無需透過中介層而可直接構裝於母板。再者，由於半導體裝置8可在避免使封裝材40與基板有接觸之情況下，達成兩者間彼此分離之構造，因此，不會發生在習知半導體裝置中於基板與封裝材之界面之密合不良問題。因此，相較於習知的半導體裝置，半導體裝置8在可靠性方面亦更佳。另外，半導體裝置8除了能覆蓋半導體晶片5之電路形成面，亦能使反向側之面及側面同樣被半導體封裝用樹脂組成物40之硬化體所覆蓋保護，因此，相較於習知之半導體裝置，在抗碎裂性方面亦更佳。
又，本實施形態之半導體裝置8，係使焊料凸塊2的一部分外露，因此，具有良好的操作性，可用於各種流程。具體而言，本實施形態之半導體裝置8，可構裝於母板、中介層、及導線架等各種基板。
本實施形態之半導體裝置8中，覆蓋於半導體晶片5之電路形成面之封裝材40的厚度，在焊料凸塊2之平均高度為R時，較佳係(1/4)R以上(3/4)R以下，更佳則為(3/8)R以上(5/8)R以下。具體而言，覆蓋於半導體晶片5之電路形成面之封裝材40的厚度，較佳為10μm以上200μm以下，更佳為20μm以上180 μm以下。藉此，在製造半導體裝置8時，所製得之半導體裝置8，可預防因筒夾上提半導體晶片5時所加諸於該半導體晶片5之衝擊而造成該半導體晶片5之破損情形，且具有良好的電氣連接性及可靠性。
此處，在圖1之半導體裝置8中，除了半導體晶片5之電路形成面，反向側之面及側面亦被封裝材40所覆蓋，且使焊料凸塊2的一部分外露。圖1之半導體裝置8，在構裝於基板時，能在避免使封裝材40與基板有接觸之情況下，達成兩者彼此分離之構造。
接者說明半導體裝置8之製造方法。
本實施形態之半導體裝置8之製造方法，包含有構造體7之準備步驟，其係使該構造體7具備黏著構件10或30、以及在黏著構件10或30之黏著面以既定之間隔而貼附之複數個半導體晶片5；此處之半導體晶片5在電路形成面具備焊料凸塊2，該步驟係將半導體晶片5以使上述電路形成面外露之方式，而將焊料凸塊2的一部分貼附於黏著構件10或30的黏著面；且，具備以下步驟：將流動狀態之半導體封裝用樹脂組成物40接觸於複數個半導體晶片5，以將半導體封裝用樹脂組成物40充填至相鄰之半導體晶片5間之間隙，且藉由半導體封裝用樹脂組成物40來覆蓋半導體晶片5之電路形成面、與上述電路形成面成為反向側之面及其側面之步驟；以及，使半導體封裝用樹脂組成物40硬化之步驟。藉此方式，係在半導體晶片5之電路形成面、與反向側之面及側面皆由半導體封裝用樹脂組成物之硬化體40所覆蓋保護之狀態下，得到可由筒夾進行上提之半導體裝置8。藉此，可防止藉筒夾等握持裝置進行上提時直接由握持裝置接觸於半導體晶片5， 亦能經由半導體封裝用樹脂組成物之硬化體40，來緩和筒夾等握持裝置於接觸時對半導體晶片5所加諸的衝擊。因之，依照本實施形態之製造方法，可防止半導體晶片5因為筒夾等握持裝置進行上提時所加諸的衝擊，而使得半導體晶片5破損。因之，相較於習知的製造流程，可得到可靠性良好之半導體裝置8。
又，在本實施形態之半導體裝置8之製造方法中，黏著構件10或30之較佳構成方式，係使黏著構件在表面具有由紫外線硬化樹脂所形成之紫外線硬化層210。再者，黏著構件10或30係在表面具有上述紫外線硬化層210之情形時，構造體7之較佳者，係將焊料凸塊2的一部分埋設於紫外線硬化層210。
依照本實施形態之製造方法，樹脂之封裝，並非配置於分片化後之基板，而是能對複數個半導體晶片5整體性的進行，因此，可提昇半導體裝置8的生產性。再者，半導體晶圓1係在矽基板上形成單層或多層之配線層。在以下說明之半導體晶圓1中，係將配線層形成側之面，稱為電路形成面。
此處之黏著構件10或30，可為黏著膠帶單體，亦可為在支持基材上形成有黏著層之積層薄片。在以下對於黏著構件30(以下亦稱為轉印構件30)所舉之說明例，係在支持基材200上形成有由紫外線硬化樹脂所形成之紫外線硬化層210之情形時，以下參照圖2~圖4，以說明本實施形態之製造方法。再者，在本實施形態之製造方法之各步驟中所使用之切片黏合膜(dicing film)20、轉印構件30、黏著構件10(以下亦稱為保護膜10)、及離型膜50，其詳細之說明，容待後述。
在圖2~圖4所示之本實施形態之製造方法，所包含之步驟有：在將切片黏合膜20貼附於半導體晶圓1中與電路形成面成為相反側之面之狀態下，將半導體晶圓1予以分片化，以取得狀態為貼附著切片黏合膜20之複數個半導體晶片5之步驟；將切片黏合膜20中貼附著複數個半導體晶片5之區域在膜的面內方向擴張，以使相鄰之半導體晶片5間之間隔擴張之步驟；貼附轉印構件30以使半導體晶片之焊料凸塊2與轉印構件30中之紫外線硬化層210的表面接觸之步驟；在複數個半導體晶片5被貼附於轉印構件30之狀態下，從半導體晶片5將切片黏合膜20予以剝離之步驟；將流動狀態之半導體封裝用樹脂組成物40壓接於複數個半導體晶片5中與電路形成面成為反向側之面，以將半導體封裝用樹脂組成物40充填於相鄰之半導體晶片5間之間隙，並且藉半導體封裝用樹脂組成物40來覆蓋半導體晶片5之電路形成面、反向側之面及側面之封裝步驟；以及使半導體封裝用樹脂組成物40硬化之步驟。然而，上述之使相鄰之半導體晶片5間之間隔擴張之步驟，如之後的第3實施形態所述般，不必然有實施之必要。
具體而言，首先如圖2(a)所示，準備有在電路形成面安裝著複數個焊料凸塊2之半導體晶圓1。
接著，如圖2(b)所示，為了要保護所準備之半導體晶圓1之電路形成面，對於該電路形成面貼附保護膜10，以藉由該保護膜10來覆蓋該電路形成面。藉此方式，在後述之對於半導體晶圓1之電路形成面的反向側之面進行研磨時，能防止因受到施加於電路形成面之衝擊，而造成搭載於該電路形成面之電力部品等的破損。
繼而，如圖2(c)所示，對已貼有保護膜10之半導體晶圓1之電路形成面的反向側之面進行研磨。具體而言，係將呈保護膜10之貼附狀態之半導體晶圓1固定於研磨裝置上，然後對於與電路形成面成為反向側之面進行研磨，以使該半導體晶圓1的厚度成為既定之厚度。
又，在本實施形態之製造方法中，係如上述般的在貼有保護膜10之狀態下，對於半導體晶圓1中與電路形成面成為反向側之面進行研磨，因此，能有效防止在研磨時因為所發生之應力，而造成搭載半導體晶圓1之電路形成面之電力部品等受到破損。
繼而，如圖2(d)所示，對於研磨後而得之半導體晶圓1之電路形成面之反向側的面，在電路形成面貼附著保護膜10之狀態下，進行切片黏合膜20之貼附。接著如圖2(e)所示，從半導體晶圓1將保護膜10予以剝離。此時，較佳係先降低該保護膜10與半導體晶圓1之間之密合性，才從半導體晶圓1剝離保護膜10。具體而言，可對於保護膜10與半導體晶圓1之接著部位進行例如紫外線照射或熱處理，藉以劣化形成該接著部位之保護膜10的黏著層，以降低密合性。
使用切割刀或雷射等方式，對於圖2(e)所示，在電路形成面之反向側之面貼附有切片黏合膜20之狀態下的半導體晶圓1，進行分片化作業，因而製得如圖3(a)所示，貼有切片黏合膜20之狀態之複數個半導體晶片5。再者，在上述之半導體晶圓1之分片化中，可使用切割刀、雷射等。又，在對半導體晶圓1進 行分片化時，所必要者，係在不切斷切片黏合膜20之情況下，將其保持成貼附於所得到之複數個半導體晶片5之狀態。
之後，如圖3(b)所示，使切片黏合膜20在半導體晶片5之面內方向擴張，以使相鄰之半導體晶片5間的間隔擴張成既定之尺寸。此時，相鄰之半導體晶片5間的間隔，以等間隔為較佳。具體而言，在矩形狀之半導體晶片5中相鄰之半導體晶片5間的間隔，在以平行於半導體晶片5之一邊之方向作為第1方向，以正交於上述第1方向之方向作為第2方向時，亦可僅在第1方向擴張成為等間隔，亦可僅在第2方向擴張成為等間隔，但以第1方向及第2方向該兩方向俱擴張成等間隔為較佳。因之，在使相鄰之半導體晶片5間之間隔擴張之際，較佳方式，係使上述相鄰之半導體晶片5間的間隔在切片黏合膜20的面內方向成為等向性的擴張。此處，本實施形態之製造方法，如上述，係在半導體晶片5中於電路形成面的面內方向使切片黏合膜20擴張。因此，切片黏合膜20以延伸性良好之構成方式為較佳。又，在使相鄰之半導體晶片5間之間隔擴大成既定尺寸時，只要以周知之切片裝置而擴張切片黏合膜20即可。再者，有關切片黏合膜20之構成，容待後述。
此處，在使相鄰之半導體晶片5間之間隔擴大之際，例如，亦可使用以下的裝置。
圖5及圖6，係在使相鄰之半導體晶片5間之間隔擴張之際，可使用之裝置之構成例。圖5所示，係使相鄰之半導體晶片5間之間隔擴張之前的狀態，(a)係 側視截面圖；(b)係俯視圖。圖6係使相鄰之半導體晶片5間之間隔擴張之後的狀態，(a)係側視截面圖，(b)係俯視圖。
圖5及圖6之裝置，具備：環狀之框體100，用以對於被貼附於複數個半導體晶片5(係指經分片化後而取得者)之切片黏合膜20的周圍進行夾持；擴張台140，其被配置於框體100內側之切片黏合膜20的下方，係藉由朝向上方之動作而使切片黏合膜20擴張；以及加熱部130，其係設置於擴張台140，能對該擴張台140進行加熱；擴張台140被分割成中央部110及周邊部120；加熱台130被設置之面，與擴張台140之中央部110所接觸於切片黏合膜的面，為相異之面。
又，在擴張台140上，在呈現切片黏合膜20之貼附狀態之複數個半導體晶片5之配置區域，以溫度均一方式為較佳。藉此方式，在該切片黏合膜20之面內方向，可將切片黏合膜20之擴張性控制成均一。
又，在圖5及圖6之裝置，係由加熱部130對於擴張台140進行加熱，藉此而能提昇切片黏合膜20的擴張性。
如所示，圖5及圖6之裝置，係邊對於擴張台140的中央部110與周邊部120進行加熱，邊使擴張台140朝上方動作。藉此，可在使切片黏合膜20之面內方向均勻的提昇擴張性之情況下，使擴張台140朝上方動作。因之，如圖6所示，可均勻的擴張切片黏合膜20，使相鄰的半導體晶片5間的間隔成為等間隔。
繼而，如圖3(c)所示，在貼附著切片黏合膜20之狀態下，對於複數個半導體晶片5之所有電路形成面均貼附轉印構件30。此時，轉印構件30係以僅覆蓋於焊料凸塊2之表面一部分之方式而貼附，以避免使該轉印構件30中之紫外線硬化層210的表面與半導體晶片5之電路形成面有接觸。具體而言，在將轉印構件30貼附於半導體晶片5時，上述半導體晶片5之電路形成面，與上述轉印構件30中之紫外線硬化層210之表面之間的距離，較佳係控制成10μm以上200μm以下，更佳係控制成20μm以上180μm以下。又，有關上述將轉印構件30貼附於半導體晶片5之步驟，從設置於半導體晶片5之電路形成面之焊料凸塊2的埋設狀態看來，在該焊料凸塊2之平均高度為R時，從焊料凸塊2與電路形成面相連接位置之反向側之前端部算起，若有(1/4)R以上(3/4)R以下之區域被埋設於轉印構件30之紫外線硬化層210中，則為較佳，若是被埋設於轉印構件30之紫外線硬化層210中為(3/8)R以上(5/8)R以下之區域，則為更佳。本實施形態之製造方法中，係以控制轉印構件30之貼附程度之方式，而在使用半導體封裝用樹脂組成物40以進行封裝之步驟中(如後述)，調節被樹脂所封裝之區域。
接著，如圖3(d)所示，從半導體晶片5將切片黏合膜20剝離。如所示，係在貼附著切片黏合膜20之狀態下而貼附轉印構件30，之後將該切片黏合膜20予以剝離，藉此，可在不變動各半導體晶片5間之間隔之情況下，將轉印構件30貼附於半導體晶片5。再者，較佳係在降低該切片黏合膜20與半導體晶片5之間之密合性後，才從該半導體晶片5剝離切片黏合膜20。具體而言，可舉例如下方法：對於切片黏合膜20與半導體晶片5之接著部位進行例如紫外線照射或熱處理，以劣化用以形成該接著部位之切片黏合膜20的黏著層，以降低密合性。
又，儘管轉印構件30並無特別限定，其較佳方式可列舉具有足夠程度之耐熱性以供承受在硬化半導體封裝用樹脂組成物40(如後述)時所加之熱度；且亦具有足夠黏著性，能避免固定於該轉印構件30上之半導體晶片5的脫離。轉印構件30可為黏著性膠帶單體，亦可為將黏著性膠帶貼附於由金屬或塑膠等所形成之板狀構件而賦與剛性者。再者，在本實施形態中所使用者，係將包含紫外線硬化層210之黏著性膠帶，貼附於由42合金所構成之金屬的板狀構件。
接著，如圖3(e)所示，準備離型膜50，該離型膜50，係塗布著因為溶融而呈流動狀態之半導體封裝用樹脂組成物40。又，如圖3(f)所示，將流動狀態之半導體封裝用樹脂組成物40，壓接於複數個半導體晶片5中與電路形成面成為反向側之面，用以將半導體封裝用樹脂組成物40充填於相鄰之半導體晶片5間的間隙，且藉由半導體封裝用樹脂組成物40來覆蓋封裝半導體晶片5之電路形成面、及其反向側之面與側面，以封裝之。亦即，係以流動狀態之半導體封裝用樹脂組成物40埋入在相鄰之半導體晶片5間所形成之間隙，且以外露焊料凸塊2之一部分的方式，由半導體封裝用樹脂組成物40來封住半導體晶片5之電路形成面、與電路形成面成為反向側之面、以及電路形成面之側面。藉此方式，在以筒夾上提所製作之半導體晶片5之際，能藉由半導體封裝用樹脂組成物之硬化物40，來保護被該筒夾所吸附的部位。藉此，所獲得之半導體晶片5，能在半導體晶片5之電路形成面、連同與其該反向側之面及側面，受到半導體封裝用樹脂組成物40之硬化體所覆蓋保護之狀態下，藉由筒夾等握持裝置予以上提。因之， 依照本實施形態之製造方法，可防止半導體晶片5因為筒夾等握持裝置在上提時所加諸的衝擊，而造成該半導體晶片5的破損。
此處，呈流動狀態之半導體封裝用樹脂組成物40，可為溶融狀態之熱硬化性樹脂組成物，亦可為液狀之樹脂組成物，亦可為使成形為膜狀之樹脂組成物呈現軟化狀態者。
以下之示例，係以使用固態之顆粒狀樹脂組成物來作為半導體封裝用樹脂組成物40，用以詳述半導體晶片5之封裝步驟。
使用半導體封裝用樹脂組成物40以封裝半導體晶片5之方法，並無特別限定，可使用轉注成形法、壓縮成形法、射出成形法等，但以難以造成已固定之半導體晶片5發生位置偏離之壓縮成形法為較佳方式。又，在進行壓縮成形以封裝半導體晶片5之情形時，可使用粉粒狀之樹脂組成物以進行樹脂封裝。再者，有關半導體封裝用樹脂組成物40之詳細，容待後述。
具體而言，在壓縮成形模具之上型與下型之間，設置著已收容有顆粒狀樹脂組成物之樹脂材料供應容器。接著，將已貼附轉印構件30之半導體晶片5，藉由夾持、吸附之類的固定手段，而固定於壓縮成型模具之上型與下型的一方。在以下所舉之說明例，係將半導體晶片5固定於壓縮成型模具的上型，而將與電路形成面成為反向側之面，面向於樹脂材料供應容器。
繼而，在減壓下，邊縮小模具之上型與下型之間隔，邊藉由構成樹脂材料供應容器之底面之推拉門(shutter)等樹脂材料供應機構，將量秤後之顆粒狀的樹脂組成物供應至下型所具備之下型空腔內。在該模具空腔內，在事前必須靜置離型膜50。藉此，顆粒狀之樹脂組成物在下型空腔內被加熱成既定溫度，其結果，可在離型膜50上製備有溶融狀態之半導體封裝用樹脂組成物40。之後，使模具之上型與下型結合，將溶融狀態之半導體封裝用樹脂組成物40抵接至固定於上型之半導體晶片5。藉此方式，可藉由溶融狀態之半導體封裝用樹脂組成物40，埋入在相鄰之半導體晶片5間所形成的間隙，且，能使半導體晶片5之電路形成面、與電路形成面成為反向側之面、及電路形成面之側面，被半導體封裝用樹脂組成物40所覆蓋。之後，邊保持使模具之上型與下型結合之狀態，邊使半導體封裝用樹脂組成物40硬化。
此處，在進行壓縮成形時，較佳係在模具內邊進行減壓邊進行樹脂封裝，更佳係在真空條件下進行。藉此方式，可在未餘留有未充填部分的情況下，良好的將半導體封裝用樹脂組成物40充填至在相鄰的半導體晶片5間所形成之間隙。
壓縮成形之成形溫度，並無特別限定，較佳係50~200℃，80~180℃則更佳。又，成形壓力並無特別限定，0.5~12Mpa為較佳，1~10Mpa則更佳。再者，成形時間以30秒~15分為較佳，1~10分則更佳。藉著將成形溫度、壓力、時間設定於上述範圍，既可防止溶融狀態之半導體封裝用樹脂組成物40有發生未充填的部分，亦能防止半導體晶片5的位置偏離。
接著，如圖4(a)所示，將離型膜50予以剝離。
繼而，如圖4(b)所示，例如，在轉印構件30已貼附於半導體晶片5之狀態下，將充填於間隙之半導體封裝用樹脂組成物40的硬化體予以切斷，以將半導體封裝用樹脂組成物40所封住之複數個半導體晶片5予以分片化。此時之轉印構件30，亦可隨同半導體封裝用樹脂組成物40之硬化體而被切斷，亦可在不切斷的情況下，保持著跨於複數個半導體晶片5之貼附狀態，從提昇半導體裝置8之生產性的觀點看來，在進行半導體晶片5之分片化時，較佳係以不切斷轉印構件30之方式，保持成橫跨於半導體晶片5之貼附狀態。再者，在上述之半導體晶片5的分片化中，可使用切割刀、雷射等方式。
之後，如圖4(c)所示，從半導體裝置8剝離轉印構件30。藉此方式，可製得本實施形態之半導體裝置8。再者，較佳係在降低該轉印構件30與半導體裝置8之間的密合性後，才從該半導體晶片5剝離轉印構件30。具體而言可舉例以下方法：對於轉印構件30與半導體晶片5之接著部位進行例如紫外線照射或是熱處理，以劣化用以形成該接著部位之轉印構件30之黏著層，以降低密合性。
又，所得到之半導體裝置8，亦可按照必要性而構裝至基板。再者，在將製得之半導體裝置構裝至基板時，可使用覆晶黏晶機或晶片貼合機等周知的裝置。
依照本實施形態之製造方法，除了半導體晶片5之電路形成面，反向側之面及側面亦受半導體封裝用樹脂組成物之硬化體40所覆蓋保護，在該狀態下，可 得到能由筒夾等握持裝置予以上提之半導體晶片5。藉此，可防止筒夾等握持裝置直接接觸於半導體晶片5，且能藉由半導體封裝用樹脂組成物之硬化體40，來緩和藉筒夾等握持裝置予以上提時對半導體晶片5所加諸之衝擊。因此，依照本實施形態之製造方法，可防止因為受筒夾等握持裝置上提時所加諸之衝擊，而造成半導體晶片5的破損。亦即，依照本實施形態之製造方法，在藉由筒夾等握持裝置予以吸附上提時，可緩和對於半導體晶片5所加諸的衝擊。因此，依照本實施形態之製造方法，相較於習知的製造方法，可製得可靠性佳的半導體裝置。又，依照本實施形態之製造方法，在分片化後無需配置於基板，而可對於所取得之複數個半導體晶片5整體性的施以樹脂封裝。因此，相較於習知的製造方法，能大幅度提昇生產效率。又，在將本實施形態之製造方法所製得之半導體裝置8構裝至基板時，由於封裝材40與基板成為分離之構造，而亦可抑制封裝材40與基板間所產生之密合不良，而能進一步提昇可靠性。
本實施形態之保護膜10，在研磨半導體晶圓1中與電路形成面成為反向側之面時，係基於保護該半導體晶圓1之電路形成面之目的而使用，然而，如第3實施形態於之後所述般，亦可具有在對半導體晶圓1進行分片化時所使用之切片黏合膜20的功能，以及具有在本實施形態中使半導體晶片5中與電路形成面之反向側之面及側面受到覆蓋封裝時，所使用之轉印構件30的功能。因此，以生產效率之觀點而言，後述之第3實施形態之製造方法為較佳，但依照本實施形態之製造方法，在各製程係使用相異之黏著構件10及30，因而，亦具有可供個別維持該黏著材件10及30所具強度等優點。亦即，依照本實施形態之製造方法，可高精度的製得可靠性良好之半導體裝置。
〈第2實施形態〉
圖7係本實施形態之半導體裝置之製造方法之一說明示例之圖。
本實施形態之製造方法，如圖7所示，係準備構造體7，且使該構造體7具備：保護膜10，其係形成於支持基材250上，並在表面具有紫外線硬化樹脂所形成之紫外線硬化層260；及複數個半導體晶片5，其係被貼附於該保護膜10之紫外線硬化層260的表面；此實施形態與第1實施形態之相異點在於，係在維持著將保護膜10貼附於複數個半導體晶片5之狀態下，對半導體晶片5進行封裝。具體而言，係將貼有保護膜10之狀態之半導體裝置1予以分片化，製得圖7(a)所示之貼附著保護膜10之狀態之複數個半導體晶片5。再者，在將半導體晶圓1予以分片化時，必須在不切斷保護膜10之狀態下，使得所獲得之半導體晶片5係保持著被貼附之狀態。之後，如圖7(b)所示，使保護膜10在半導體晶片5之面內方向擴張，以擴張相鄰之半導體晶片5間的間隔。繼而，如圖7(c)及(d)所示，將流動狀態之半導體封裝用樹脂組成物40接觸於複數個半導體晶片5中與電路形成面成為反向側之面，以將半導體封裝用樹脂組成物40充填於相鄰之半導體晶片5間的間隙，且藉由半導體封裝用樹脂組成物40，對於半導體晶片5之電路形成面，連同與其成為反向側之面及側面，施以覆蓋封裝。藉此，可得到與第1實施形態具備相同構成之半導體裝置8。又，依照本實施形態，亦可得到與第1實施形態相同的效果。另外，依照本實施形態之製造方法，可簡化半導體裝置8之製程，相較於習知之製造方法，能更進一步的大幅提昇生產效率。
〈第3實施形態〉
本實施形態之製造方法，與第1實施形態之相異點在於，在上述第1實施形態中，如使用圖3(a)及(b)所說明者，係將切片黏合膜20中貼附著複數個半導體晶片5之區域，在膜之面內方向擴張，以使相鄰之半導體晶片5間的間隔擴張，該步驟，在此實施形態則並不存在。具體而言，本實施形態之製造方法，對於貼附在切片黏合膜20上之個別的半導體晶片5，係使用周知的半導體晶片檢測裝置來進行檢測，當複數個半導體晶片5之間隔呈不規則情形時，則使用雷射切割將該間隔修正成規則狀。亦即，本實施形態之製造方法，並未經過圖3(a)之構成，而是從圖3(b)出發之半導體裝置8的製作方式。此處，係將圖2(e)所示，於電路形成面之反向側之面貼附著切片黏合膜20之狀態之半導體晶圓1予以分片化，使相鄰之半導體晶片5間的間隙不經過圖3(a)之構成，即進入圖3(b)之狀態，為實現此點，只要調整安裝於半導體晶圓1上之焊料凸塊2的間隔即可。藉此，可得到與第1實施形態具備相同構成之半導體裝置8。
以下，將說明各實施形態之半導體封裝用樹脂組成物40、切片黏合膜20、轉印構件30、保護膜10、及離型膜50之構成。
〈半導體封裝用樹脂組成物40〉
以下，以顆粒狀之樹脂組成物作為半導體封裝用樹脂組成物40，以下雖詳述其態樣，但其並不侷限於此。
本實施形態之顆粒狀之樹脂組成物，其構成材料，較佳為含有環氧樹脂者。環氧樹脂可列舉列舉在1個分子內含有2個以上環氧基之單體、低聚物、聚合物 整體，其分子量及分子構造並無特別限定。具體而言可列舉聯苯型環氧樹脂、雙酚A型環氧樹脂、雙酚F型環氧樹脂、二苯乙烯型環氧樹脂、對苯二酚型環氧樹脂等結晶性環氧樹脂；甲酚酚醛(cresol novolac)型環氧樹脂、苯酚酚醛(phenol novolac)型環氧樹脂、萘酚酚醛型環氧樹脂等酚醛型環氧樹脂；含伸苯基骨架之苯酚芳烷基型環氧樹脂、含亞聯苯基骨架之苯酚芳烷基型環氧樹脂、含伸苯基骨架之萘酚芳烷基型(naphthol aralkyl)環氧樹脂等苯酚芳烷型(phenol aralkyl)環氧樹脂；三苯酚甲烷(triphenol methane)型環氧樹脂、改性芳烷改性三苯酚甲烷型環氧樹脂等3官能型環氧樹脂；二環戊二烯(dicyclopentadiene)改性苯酚型環氧樹脂、萜烯改性苯酚型環氧樹脂等改性苯酚型環氧樹脂；含三
Figure 105124537-A0305-02-0024-1
(triazine)核之環氧樹脂等之含雜環的環氧樹脂等，可使用其中之1種或2種以上的組合。
又，可取得顆粒狀之樹脂組成物之方法，並無特別限定，可舉例如下方法：由具有複數個小孔之圓筒狀外周部與圓盤狀之底面而構成轉子，對於轉子之內側，供應經過溶融混練之樹脂組成物，藉由轉子旋轉時之離心力而使該樹脂組成物通過小孔之方法(以下亦稱「離心製粉法」)；將各原料成分以混合機予以預做混合後，藉由輪片、捏合機(Kneader)或押出機等之混練機予以加熱混練後，對於經過冷卻、粉碎步驟之粉碎物，使用篩子以去除粗粒與微粉之方法(以下，亦稱「粉碎篩分法」)；將各原料成分以混合機預做混合後，使用在螺桿前端部配置有複數個小孔之設有模孔(die)之押出機，邊進行加熱混練，且對於被配置於模孔之小孔所擠出之帶狀溶融樹脂，以大致平行於模孔面呈滑動旋轉之切刀予以切斷之方法(以下亦稱為熱切法)等。其中任一種方法，皆可藉由混練條件、離心條件、篩分條件、及切斷條件等之選擇，而得到所要之 粒度分布或顆粒分布。特別適用之製法係離心製粉法，藉此而獲得之顆粒狀之樹脂組成物，能穩定的保有所要之粒度分布或顆粒密度，因此，在搬送路徑上之搬送性或避免粘著方面，表現尤佳。又，在離心製粉法中，可使粒子表面具有某種程度的平滑，亦不會有粒子彼此間的牽引、或是與搬送路面有磨擦阻力偏大的情形，可防止在朝向搬送路徑之供給口有發生阻塞，在防止於搬送路徑上之滯留，表現亦佳。又，在離心製粉法中，係從溶融之狀態使用離心力以形成，因而在粒子內含有某種程度之空隙，能使顆粒密度低於某種程度，有利於壓縮成形時之搬送性。
另一方面，若使用粉碎篩分法，雖然必須考慮因篩分而產生之大量粉塵，以及粗粒之處理方法，但篩分裝置等係在半導體封裝用樹脂組成物40之既存製造線已有使用者，故而，可以原原本本的使用既有之製造線，此點為較適合之處。又，若採用粉碎篩分法，有較多可供獨立控制本發明之粒度分布之因子，例如在粉碎前將溶融樹脂予以薄片化時之薄片厚度的選擇、粉碎時之粉碎條件、濾片之選擇、篩分時所選用的篩子等，因此，有較多的選項可供調整成所要的粒度分布，此點為較適合之處。又，若採用熱切法，例如，以在押出機的前端附加熱切機構的方式，亦可原原本本的使用既有的製造線，此點亦為較佳之處。
上述之錠狀之樹脂組成物之取得方法可列舉將各原料成分以混合機等而混合，進而以滾輪、捏合機或押出機等之混練機進行加熱溶融與混練，將冷卻之後之粉碎物打錠成錠狀而取得。
上述之薄片狀之樹脂組成物之取得方法可列舉將各原料成分或是在事前即混合有各成分之樹脂組成物溶解至有機溶劑等，或是調製分散之透明塗料，然後在膜上進行塗布、乾燥以形成薄片狀。塗布之方法並無特定限定，可舉例為使用缺角輪塗佈機(comma coater)或狹縫塗佈機(die coater)之類的塗佈機以進行塗布之方法、或使用模板印刷或凹版印刷之類的印刷方法等。或者，亦可將樹脂組成物直接由捏合機等予以混練，藉以調製混練物，將經此方式而取得之混練物擠壓而出，使形成為薄片狀。
〈切片黏合膜20〉
本實施形態之切片黏合膜20，在對半導體晶圓1實施分片化時，能在不被切斷之情況下，保持成貼附於所獲得之半導體晶片5之狀態。該種切片黏合膜20，只要可供接著於半導體晶圓1，則並無特別限定，例如，由支持膜與黏著劑層所構成者亦可。
支持膜之構成材料例如宜含有從聚乙烯、聚丙烯、乙烯‧丙烯共聚物、聚烯烴、聚丁烯、聚丁二烯、聚甲基戊烯、聚氯乙烯、聚偏二氯乙烯、氯乙烯共聚物、聚對苯二甲酸乙二酯、聚對苯二甲酸丁二酯、聚萘二甲酸乙二醇酯、聚氨酯、乙烯‧醋酸乙烯酯共聚物、離子聚合物、乙烯‧(甲基)丙烯酸共聚物、乙烯‧(甲基)丙烯酸酯共聚物、聚苯乙烯、乙烯基聚異戊二烯(vinyl polyisoprene)、聚碳酸酯、聚苯硫、聚醚醚酮、丙烯腈‧丁二烯‧苯乙烯共聚 物、聚醯亞胺、聚醚醯亞胺、聚醯胺、及氟樹脂構成之群當中選出之1種以上之樹脂者。
又，為了使支持膜的表面與黏著劑層之密合性提高，可施以化學性或物理性之表面處理。再者，在不損及發明效果之範圍內，支持膜中亦可含有各種添加劑(充填劑、可塑劑、氧化防止劑、難燃劑、帶電防止劑)。
又，切割膠帶之黏著劑層所使用者，可由包含丙烯酸系黏著劑、橡膠系黏著劑、乙烯基烷基醚系黏著劑、矽系黏著劑、聚酯系黏著劑等之第一樹脂組成物所構成，其中以丙烯酸系黏著劑為較佳。
〈轉印構件30(黏著構件30)〉
接著，本實施形態之轉印構件30，如以上所述，較佳係具有耐熱性可供承受硬化半導體封裝用樹脂組成物40時之加熱，以及具有黏著性以避免固定於該轉印構件30上之半導體晶片5的脫離。具體而言，本實施形態之轉印構件30之較佳構成方式，係積層著支持基材200與紫外線硬化層210者。
紫外線硬化層210係由包含熱塑性樹脂與紫外線硬化性樹脂之樹脂組成物所構成。此處之紫外線硬化性樹脂係指，紫外線硬化性單體或紫外線硬化性低聚物等與紫外線的光能量反應後能從液體經化學變化成為固體之合成樹脂。
上述熱塑性樹脂之具體例可列舉聚醯亞胺樹脂、聚醚醯亞胺樹脂等聚醯亞胺系樹脂、聚醯胺樹脂、聚醯胺醯亞胺樹脂等之聚醯胺系樹脂、及丙烯酸系樹脂等。其中，基於與焊料凸塊2之初期密合性的考量，以丙烯酸系樹脂為較佳。再者，初期密合性係指，半導體晶片5與轉印構件30接著時於初期階段之密合性。亦即，初期密合性係指，對轉印構件30進行硬化處理前之密合性。
丙烯酸系樹脂之具體例可列舉丙烯酸、甲基丙烯酸、丙烯酸甲酯、丙烯酸乙酯等丙烯酸酯、甲基丙烯酸甲酯、甲基丙烯酸乙酯等甲基丙烯酸酯、丙烯腈、丙烯醯胺等之聚合物及與其他單體之共聚物等。其中，以具有環氧基、氫氧基、羧基、腈基等之化合物之丙烯酸系丙烯酸系樹脂(特別是丙烯酸共聚物)為較佳。藉此，可進一度提高對於被接著體之密合性。
紫外線硬化性樹脂之具體例可列舉以丙烯酸系化合物為主成分之紫外線硬化性樹脂、以胺基甲酸乙酯丙烯酸酯低聚物(urethane acrylate oligomer)或聚酯胺基甲酸乙酯丙烯酸酯低聚物(polyester urethane acrylate oligomer)為主成分之紫外線硬化性樹脂、以從環氧系樹脂、乙烯苯酚系樹脂之群當中選出之至少1種作為主成分之紫外線硬化性樹脂等。其中，基於提昇初期密合性之觀點，以丙烯酸系化合物作為主成分之紫外線硬化性樹脂較佳。該丙烯酸系化合物之具體可列舉丙烯酸酯或是甲基丙烯酸酯之單體等。具體而言，丙烯酸系化合物之具體示例為，二丙烯酸乙二醇、二甲基丙烯酸乙二醇、二丙烯酸1,6-己二醇、二甲基丙烯酸1,6己二醇、二丙烯酸丙三醇、二甲基丙烯酸丙三醇、二丙烯酸1,10-癸二醇、二甲基丙烯酸1,10-癸二醇等之2官能丙烯酸酯、三丙烯酸三羥甲基丙烷、 三甲基丙烯酸三羥甲基丙烷、三丙烯酸新戊四醇、三甲基丙烯酸新戊四醇、六丙烯酸二新戊四醇、六甲基丙烯酸二新戊四醇等之多官能丙烯酸酯等。其中，以丙烯酸酯為較佳，特別是酯部位之碳數為1~15之丙烯酸酯或甲基丙烯酸烷基酯為較佳。
紫外線硬化性樹脂之含有量，相對於熱塑性樹脂100之重量部，以20重量部以上55重量部以下為佳，30重量部以上40重量部以下則更佳。紫外線硬化性樹脂之含有量若是在上述之下限值以上，則能保持良好的接著性。另一方面，若紫外線硬化性樹脂之含有量為上述之上限值以下，則能維持良好的作業性。
所使用之紫外線硬化性樹脂，若是併用了在分子內具有羥基(hydroxy group)等氫氧基之紫外線硬化性樹脂之丙烯酸醇或甲基丙烯酸醇之情形時，則能進一步提昇與被接著體之密合性或黏接著劑特性。
在包含熱塑性樹脂與紫外線硬化性樹脂之樹脂組成物中，以包含光聚合開始劑為佳。藉此，能以紫外線之照射來硬化轉印構件30的表面，因而可提昇轉印構件30之剝離特性。
光聚合開始劑之具體示例為，二苯基酮、苯乙酮、安息香、安息香異丁醚、安息香苯甲酸甲酯、安息香苯甲酸、安息香甲醚、苄基苯基硫醚、二苯基乙二酮(benzil)、二(二苯基乙二酮)(dibenzil)、聯乙醯等。
在包含熱塑性樹脂與紫外線硬化性樹脂之樹脂組成物中，基於提昇轉印構件30之耐熱性之考量，較佳係進一步包含熱硬化性樹脂。該熱硬化性樹脂之具體示例為，苯酚酚醛樹脂(phenol novolak)、甲酚酚醛樹脂(cresol novolac)、雙酚A酚醛樹脂等之酚醛型苯酚樹脂；可溶性酚醛樹脂等之苯酚樹脂；雙酚A環氧樹脂、雙酚F環氧樹脂等之雙酚型環氧樹脂；酚醛環氧樹脂、甲酚酚醛環氧樹脂等之酚醛型環氧樹脂；聯苯型環氧樹脂、二苯乙烯型環氧樹脂、三苯酚甲烷型環氧樹脂、烷基改性三苯酚甲烷型環氧樹脂、含三
Figure 105124537-A0305-02-0030-2
核之環氧樹脂、二環戊二烯改性苯酚型環氧樹脂等環氧樹脂；脲(尿素)樹脂、三聚氰胺樹脂等具有三
Figure 105124537-A0305-02-0030-3
環之樹脂；不飽和聚酯樹脂、雙馬來醯亞胺樹脂、聚氨酯樹脂、鄰苯二甲酸二烯丙基酯、聚矽氧樹脂、含有苯并噁
Figure 105124537-A0305-02-0030-4
(benzoxzine)環之樹脂；以及氰酸酯樹脂等。可單獨使用1種，亦可併用2種以上。其中以環氧樹脂為較佳。
該環氧樹脂以結晶性環氧樹脂為佳。該種結晶性環氧樹脂可列舉在主鏈具有聯苯骨架、雙酚骨架、二苯乙烯骨架等之剛直構造，而有相對較低之分子量者。以結晶性環氧樹脂為佳之理由在於，在常溫時雖為結晶化之固體，但在融點以上之溫度區域則急速溶解而變化成低黏度之液狀。藉此，可進一度提昇初期密著性。
上述之樹脂組成物，基於提昇耐熱性的考量，以進一步包含充填劑為較佳。藉此，可進一步提昇耐熱性。
充填劑之具體示例為，銀、氧化鈦、氧化矽、雲母等之無機充填劑、矽膠、聚醯亞胺等之微粒子之有機充填劑。其中以氧化矽填充物等之無機充填劑為較佳。
又，支持基材200可列舉聚乙烯、聚丙烯等之聚烯烴、乙烯-醋酸乙烯酯共聚物、聚酯、聚醯亞胺、聚對苯二甲酸乙二酯、聚氯乙烯、聚醯胺、聚氨酯等所製作之耐熱性或耐藥品性良好的膜。基材層的厚度並無特別限定，通常以30~500μm為佳。
〈保護膜10(黏著構件10)〉
接著，保護膜10係在對半導體晶圓1中與電路形成面成為反向側之面進行研磨時，用以保護電路形成面者。該保護膜10只要是可接著於半導體晶圓1者即可，例如，其構成可為積層有支持基材250(底面膠帶)與紫外線硬化層260者。又，如圖7所示，保護膜10亦可作為對半導體晶圓1分片化時的保護構件之用，亦有使該保護膜10在面內方向擴張之情形，亦有因為硬化半導體封裝用樹脂組成物40而有加熱情形。因此，保護膜10之較佳者，係兼具有某種程度之擴張性、能承受對半導體封裝用樹脂組成物40加熱以使硬化之耐熱性、以及避免使固定於保護膜10上之半導體晶片5發生脫離之黏著性。
保護膜10，係由底面膠帶與紫外線硬化層260所構成。再者，在底面膠帶與紫外線硬化層260之間，亦可設有離型膜50。藉此，能使底面膠帶與紫外線硬化 層260之間的剝離趨於容易。此處之紫外線硬化層260，能以相同於上述形成於轉印構件30之紫外線硬化層210之材料來形成。
使用之底面膠帶背面研削膠帶(back grind tape)可列舉聚乙烯、聚丙烯等之聚烯烴、乙烯-醋酸乙烯酯共聚物、聚酯、聚醯亞胺、聚對苯二甲酸乙二酯、聚氯乙烯、聚醯胺、聚氨酯等所製作之耐熱性或耐藥品性良好的膜。底面膠帶的厚度，通常以30~500μm為佳。
(離型膜50)
接著，本實施形態之離型膜50，只要其構成係具有良好離型性者即可，例如，包含聚酯樹脂材料之離型層為較佳。
本實施形態之離型膜50，具有包含聚酯樹脂材料之離型層(第1離型層)。
本實施形態之離型膜50中的離型層係指，至少係在將該離型膜50配置於對象物之上時，用以形成與對象物之接觸面(以下亦稱「離型面」)之樹脂層；聚酯樹脂係指，多價羧酸(二羧酸)與多元醇(二元醇)之聚縮物，為具有複數個羧基(-COOH)之化合物。
又，本實施形態中之聚酯樹脂材料的具體示例為，聚對苯二甲酸乙二酯樹脂、聚對苯二甲酸丁二酯樹脂、聚對苯二甲酸丙二酯樹脂、聚對苯二甲酸己二 酯樹脂等之聚對苯二甲酸亞烷基酯樹脂(polyalkylene terephthalate)。其中以使用聚對苯二甲酸丁二酯樹脂為較佳。
本實施形態之離型膜50，可形成為單層構造，亦可形成為多層構造。
以上，雖已陳述本發明之實施形態，但其等為本發明之示例，亦可採用上述以外之各種構成。
又，在上述實施形態中，在封裝半導體晶片5時所舉之說明例，係使用顆粒狀之半導體封裝用樹脂組成物40以進行壓縮成形之情形時，但亦可將液狀之半導體封裝用樹脂組成物40，藉由旋塗法、印刷法、調劑法(dispense)而塗布至半導體晶片5中與電路形成面成為反向側之面後，然後使其乾燥；亦可利用毛細管現象，使液狀之半導體封裝用樹脂組成物40流入相鄰的半導體晶片5間的間隙。
又，在上述實施形態中，在封裝半導體晶片5時所舉之說明例，係使用顆粒狀之半導體封裝用樹脂組成物40以進行壓縮成形時，但亦可使用被加工成片狀之半導體封裝用樹脂組成物40，藉以下之方法進行壓縮成形。
將貼附著轉印構件30之半導體晶片5，藉由夾持、吸附之類的固定手段而固定於壓縮成形模具之上型與下型的一方。在以下所舉之說明例，係將半導體晶片5固定於壓縮成型模具的上型，而將與電路形成面成為反向側之面，面向於樹脂材料供應容器。
接著，將片狀之半導體封裝用樹脂組成物40配置於模具之下型空腔內，以使其位置與固定於模具之上型之半導體晶片5相對應。繼而，在減壓下，縮小模具之上型與下型的間隔，以使片狀之半導體封裝用樹脂組成物40在下型空腔內被加熱成既定溫度，而成溶融狀態。之後，使模具之上型與下型結合，以將溶融狀態之半導體封裝用樹脂組成物40抵接至固定於上型之半導體晶片5。藉此方式，可將溶融狀態之半導體封裝用樹脂組成物40埋填至在相鄰之半導體晶片5間所形成之間隙，且，可使半導體晶片5之電路形成面、與電路形成面成為反向側之面、及電路形成面之側面，被溶融狀態之半導體封裝用樹脂組成物40所覆蓋。之後，邊保持模具之上型與下型之結合狀態，邊使半導體封裝用樹脂組成物40之硬化作業達既定時間。藉此方式，能在未留下未充填部分的情況下，將半導體封裝用樹脂組成物40良好的充填至形成於相鄰之半導體晶片5間之間隙。
又，被加工成片狀之半導體封裝用樹脂組成物40，能以例如以下之方式進行貼合。
首先，將已被製備成滾輪形狀之片狀的半導體封裝用樹脂組成物40，安裝在真空加壓式貼合機之捲出裝置，而接連至捲取裝置。接著，將已形成第1金屬圖案50之底層基板10搬送至隔膜(彈性膜)式貼合部。接著，在減壓下開始加壓後，使片狀之半導體封裝用樹脂組成物40被加熱成既定溫度，成為溶融狀態，之後，將溶融狀態之半導體封裝用樹脂組成物40透過隔膜進行加壓，以使抵接於半導體晶片5，而能將溶融狀態之半導體封裝用樹脂組成物40，埋入相鄰之半導體晶片5間所形成之間隙，且，可使半導體晶片5之電路形成面、與電路形成 面成為反向側之面、及電路形成面之側面，被溶融狀態之半導體封裝用樹脂組成物40所覆蓋。之後，使得有機樹脂膜形成用之樹脂組成物硬化達既定時間。藉此方式，能在未留下未充填部分的情況下，將半導體封裝用樹脂組成物40良好的充填至形成於相鄰之半導體晶片5間之間隙。
再者，對於半導體封裝用樹脂組成物40有要求更高精度之平坦性時，亦可在隔膜式貼合機所進行之加壓後，藉由已被調整為高精度之平坦化加壓裝置來追加加壓步驟，以使成型。
又，在封裝半導體晶片5時，亦可使用已被加工成錠狀之半導體封裝用樹脂組成物40，藉以下之方法來進行轉注成形。
首先，備有已設置半導體晶片5之成形模具。此處所準備之成形模具，其中設置有：熔罐(pod)，用以置入錠狀之半導體封裝用樹脂組成物40；柱塞，其具有輔助撞鎚以供插入熔罐而進行施壓以溶融半導體封裝用樹脂組成物40；及澆口，用以將溶融之半導體封裝用樹脂組成物40送入成形空間內。
接著，在成型模具已關閉之狀態下，將錠狀之半導體封裝用樹脂組成物40送入熔罐內。此處，被送入熔罐內之半導體封裝用樹脂組成物40的形態，可為先被預加熱器等所加熱以成半溶融狀態者。繼而，為了使已送入熔罐內之半導體封裝用樹脂組成物40溶融，將具備輔助撞鎚之柱塞插入熔罐，以對半導體封裝用樹脂組成物40施加壓力。之後，將溶融之半導體封裝用樹脂組成物40透過澆口而導入成形空間內。接著，使得被充填至成形空間內之半導體封裝用樹脂 組成物40，經過加熱加壓而硬化。在半導體封裝用樹脂組成物40已硬化後，打開成型模具，藉此而形成之半導體晶片5，已由溶融狀態之半導體封裝用樹脂組成物40埋入形成於相鄰之半導體晶片5間之間隙，且，半導體晶片5之電路形成面、與電路形成面成為反向側之面、及電路形成面之側面，被半導體封裝用樹脂組成物40所覆蓋。
此申請案，係以2015年8月12日提出之日本申請案特願2015-159388號為基礎而主張優先權，在此援引其揭示之全部內容。
2:焊料凸塊
5:半導體晶片
7:構造體
20:切片黏合膜
30:黏著構件(轉印構件)
40:封裝材
50:離型膜
200:支持基材
210:紫外線硬化層

Claims (4)

  1. 一種半導體裝置之製造方法，其用以製造半導體裝置，該半導體裝置具備：半導體晶片；設置在該半導體晶片之電路形成面之焊料凸塊；及覆蓋該半導體晶片中與該電路形成面成為反向側之面、該電路形成面之側面、及該半導體晶片之該電路形成面之封裝材；該焊料凸塊的一部份外露；若令該焊料凸塊之平均高度視為R，則覆蓋該半導體晶片之該電路形成面之該封裝材的厚度係為(1/4)R以上(3/4)R以下；該半導體裝置之製造方法，包含以下步驟：構造體之準備步驟，使該構造體具備黏著構件、及貼附於該黏著構件之黏著面之複數個半導體晶片；複數個該半導體晶片係以彼此保有既定間隔之方式配置，且將設置在該半導體晶片之電路形成面之該焊料凸塊的一部分，埋設於該黏著構件，並將該焊料凸塊貼附至該黏著構件之黏著面，而使該電路形成面外露；半導體封裝用樹脂組成物之覆蓋步驟，係使流動狀態之半導體封裝用樹脂組成物接觸於複數個該半導體晶片，以將該半導體封裝用樹脂組成物充填於複數個該半導體晶片間的間隙，且以該半導體封裝用樹脂組成物覆蓋該半導體晶片之該電路形成面、及與該電路形成面成為反向側之面和側面；及使該半導體封裝用樹脂組成物硬化之步驟。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中，在該黏著構件之表面具有由紫外線硬化樹脂所形成之紫外線硬化層。
  3. 如申請專利範圍第1或2項之半導體裝置之製造方法，其中更包含：將該半導體封裝用樹脂組成物之硬化體予以切斷，以對於由該半導體封裝用樹脂組成物所封裝之複數個半導體晶片進行分片化之步驟。
  4. 如申請專利範圍第1或2項之半導體裝置之製造方法，其中，覆蓋該半導體晶片之該電路形成面之該封裝材的厚度係為10μm以上且200μm以下。
TW105124537A 2015-08-12 2016-08-03 半導體裝置之製造方法 TWI698962B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015159388A JP6634729B2 (ja) 2015-08-12 2015-08-12 半導体装置の製造方法
JP2015-159388 2015-08-12

Publications (2)

Publication Number Publication Date
TW201717332A TW201717332A (zh) 2017-05-16
TWI698962B true TWI698962B (zh) 2020-07-11

Family

ID=58049302

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105124537A TWI698962B (zh) 2015-08-12 2016-08-03 半導體裝置之製造方法

Country Status (4)

Country Link
JP (1) JP6634729B2 (zh)
KR (1) KR20170020253A (zh)
CN (1) CN106449529A (zh)
TW (1) TWI698962B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937768B2 (en) 2017-03-13 2021-03-02 Seoul Semiconductor Co., Ltd. Method of manufacturing display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010018229A1 (en) * 2000-02-28 2001-08-30 Nbc Corporation Semiconductor device and method for fabricating same
US20120288999A1 (en) * 2010-01-22 2012-11-15 Sanyo Electric Co., Ltd. Method for manufacturing semiconductor modules
US20130234308A1 (en) * 2012-03-08 2013-09-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device, semiconductor integrated device and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107046A (ja) 1995-10-11 1997-04-22 Hitachi Chem Co Ltd 半導体パッケ−ジ
JP4243075B2 (ja) * 2002-06-13 2009-03-25 パナソニック株式会社 半導体装置およびその製造方法
KR101387706B1 (ko) * 2007-08-17 2014-04-23 삼성전자주식회사 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자
JP5534594B2 (ja) 2010-03-30 2014-07-02 リンテック株式会社 シート貼付方法およびウエハ加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010018229A1 (en) * 2000-02-28 2001-08-30 Nbc Corporation Semiconductor device and method for fabricating same
US20120288999A1 (en) * 2010-01-22 2012-11-15 Sanyo Electric Co., Ltd. Method for manufacturing semiconductor modules
US20130234308A1 (en) * 2012-03-08 2013-09-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device, semiconductor integrated device and method of manufacturing the same

Also Published As

Publication number Publication date
JP6634729B2 (ja) 2020-01-22
KR20170020253A (ko) 2017-02-22
JP2017038004A (ja) 2017-02-16
CN106449529A (zh) 2017-02-22
TW201717332A (zh) 2017-05-16

Similar Documents

Publication Publication Date Title
JP6459872B2 (ja) 半導体装置の製造方法
KR101968428B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
TWI691004B (zh) 半導體裝置之製造方法及半導體裝置
TWI534236B (zh) 用於半導體背面之切晶帶一體型薄膜
TWI460778B (zh) 半導體背面用切晶帶一體膜及半導體裝置之製造方法
TWI616476B (zh) Thermosetting resin sheet and method of manufacturing electronic component package
WO2021171898A1 (ja) 保護膜形成用シート、保護膜付きチップの製造方法、及び積層物
WO2015129689A1 (ja) 電子部品パッケージの製造方法
TWI698962B (zh) 半導體裝置之製造方法
JP5911284B2 (ja) 積層シート、及び、積層シートを用いた半導体装置の製造方法
TW201546917A (zh) 半導體裝置之製造方法
TWI439530B (zh) 熱固型晶片接合膜、切割晶片接合膜、以及半導體裝置的製造方法
JP3710457B2 (ja) ダイシングシート機能付きダイアタッチフィルム、それを用いた半導体装置の製造方法及び半導体装置
JP2006054437A (ja) ダイシングシート機能付きダイアタッチフィルム、それを用いた半導体装置の製造方法及び半導体装置
WO2023276731A1 (ja) 保護膜付きチップの製造方法
TWI830905B (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
WO2020218530A1 (ja) ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
JP2023005208A (ja) 保護膜付きチップの製造方法
JP2014150121A (ja) 半導体チップの製造方法
JP2010087538A (ja) ダイボンディング用フィルム状接着剤並びにそれを用いた半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees