JP2017038004A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2017038004A
JP2017038004A JP2015159388A JP2015159388A JP2017038004A JP 2017038004 A JP2017038004 A JP 2017038004A JP 2015159388 A JP2015159388 A JP 2015159388A JP 2015159388 A JP2015159388 A JP 2015159388A JP 2017038004 A JP2017038004 A JP 2017038004A
Authority
JP
Japan
Prior art keywords
semiconductor
resin composition
semiconductor chip
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015159388A
Other languages
English (en)
Other versions
JP6634729B2 (ja
Inventor
昌也 光田
Masaya Mitsuta
昌也 光田
格 渡部
Itaru Watabe
格 渡部
弘就 森
Hironari Mori
弘就 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2015159388A priority Critical patent/JP6634729B2/ja
Priority to TW105124537A priority patent/TWI698962B/zh
Priority to KR1020160101917A priority patent/KR20170020253A/ko
Priority to CN201610663079.5A priority patent/CN106449529A/zh
Publication of JP2017038004A publication Critical patent/JP2017038004A/ja
Application granted granted Critical
Publication of JP6634729B2 publication Critical patent/JP6634729B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

【課題】信頼性の点で改善された半導体装置を提供するとともに、信頼性および生産性に優れた半導体装置の製造方法を提供する。
【解決手段】半導体チップ５と、前記半導体チップ５の回路形成面に設けられた半田バンプ２と、前記半導体チップ５の前記回路形成面とは反対側の面および前記回路形成面の側面にくわえて、前記半導体チップ５の前記回路形成面を覆う封止材４０と、を備え、前記半田バンプ２の一部分が露出している。
【選択図】図３

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来の代表的な半導体装置の製造プロセスにおいては、半導体ウエハの回路形成面とは反対側の面を研磨して当該半導体ウエハのシリコン基板を薄層化した後、半導体ウエハを個片化して複数の半導体チップを作製し、得られた半導体チップをコレットによりピックアップし、各半導体チップを個別に樹脂封止することが行われていた（特許文献１等）。
こうした代表的な半導体装置の製造プロセスにおいては、歩留りを向上させる観点から、製造時に半導体チップが破損してしまうことを防止するため、これまでに種々の検討がなされている。
たとえば、特許文献２には、半導体ウエハを個片化する際に生じる半導体ウエハのチッピング（割れ）を防止するため、半導体ウエハの裏面に対して表面保護用粘着シートを貼り付けた後、半導体ウエハを個片化して複数の半導体チップを作製する技術が開示されている。
特開平９−１０７０４６号公報 特開２０１１−２１０９２７号公報
上記従来技術は、半導体ウエハを個片化する際に加わる衝撃により半導体ウエハのチッピング（割れ）を防止するという点では、ある程度の効果が期待できる。また、上記従来技術は、二次実装時に加わる衝撃により半導体チップのチッピング（割れ）を防止するという点においても、ある程度の効果が期待できる。しかし、本発明者らは、半導体ウエハを個片化する際や二次実装時に生じるチッピング（割れ）を防止する対策を施したとしてもなお、歩留りが十分に向上しないことを知見した。そこで、本発明者らは、従来の製造プロセスにおいて歩留りが十分に向上しない要因について鋭意検討した結果、たとえば、半導体チップをコレット等のハンドリング装置によりピックアップする際に加わる衝撃により、半導体チップが破損してしまう可能性があることを見出した。
上述したコレット等のハンドリング装置によりピックアップする際に加わる衝撃により半導体チップが破損してしまうという問題は、特に、近年における半導体ウエハを薄層化したプロセスにおいてより顕在化する傾向にあることが確認された。近年では、半導体装置を搭載する電子機器に対して、小型化および軽量化等の要求が高まっている。こうした要求を満たすべく、近年の半導体装置の製造プロセスにおいては、半導体ウエハの回路形成面とは反対側の面を研磨する際に、たとえば、１００μｍ程度の厚みとなるように半導体ウエハを薄層化する傾向にある。このように半導体ウエハを薄層化した場合には、上述したように、コレット等のハンドリング装置によりピックアップする際に加わる衝撃により半導体チップが破損してしまうという問題が顕著になる。
また、従来の半導体装置の製造プロセスにおいては、各半導体チップを個別に封止していたため、生産性の点においても改善の余地を有していた。
以上を踏まえ、本発明は、信頼性の点で改善された半導体装置を提供するとともに、信頼性および生産性に優れた半導体装置の製造方法を提供することを課題とする。
本発明によれば、半導体チップと、前記半導体チップの回路形成面に設けられた半田バンプと、前記半導体チップの前記回路形成面とは反対側の面および前記回路形成面の側面にくわえて、前記半導体チップの前記回路形成面を覆う封止材と、
を備え、
前記半田バンプの一部分が露出している、半導体装置が提供される。
本発明の半導体装置は、半導体チップの回路形成面とは反対側の面およびその側面にくわえて、当該半導体チップの回路形成面までをも半導体封止用樹脂組成物の硬化体で覆い保護した状態で、コレットによりピックアップされるものであるため、従来の半導体装置において生じていた、半導体チップをコレット等のハンドリング装置によりピックアップする際に、半導体チップが破損してしまうという問題を解決することができる。そのため、従来の半導体装置と比べて、信頼性という点において優れたものとすることができる。くわえて、本発明の半導体装置は、半導体チップの回路形成面とともに、反対側の面および側面が半導体封止用樹脂組成物の硬化体で覆い保護された状態であるが故、従来の半導体装置と比べて、チッピング耐性という点においても優れている。
本発明の半導体装置は、封止材と基板とが接触することなく両者が離間した構造を実現できるものであるため、従来の半導体装置において生じていた樹脂基板と封止材との界面における密着不良の問題を解決することができる。そのため、従来の半導体装置と比べて、信頼性という点において優れたものとすることができる。また、本発明の半導体装置は、従来の半導体装置と比べて小型化することも可能である。さらに、本発明の半導体装置は、インターポーザを介することなくマザーボードに対して直接実装することも可能である。
また、本発明の半導体装置は、半田バンプの全体または一部分が露出したものであるため、ハンドリング性に優れたものであり、種々のプロセスに使用することが可能である。具体的には、本発明の半導体装置は、マザーボード、インターポーザおよびリードフレーム等の種々の基板に対して実装することが可能である。
さらに、本発明によれば、粘着部材と、前記粘着部材の粘着面に貼り付けられた複数の半導体チップとを備え、複数の前記半導体チップは互いに所定の間隙をおいて配置され、かつ前記粘着部材の粘着面に対して複数の前記半導体チップの回路形成面に設けられている半田バンプの一部が貼り付けられており、前記回路形成面が露出している構造体を準備する工程と、
流動状態にある半導体封止用樹脂組成物を複数の前記半導体チップに接触させて、前記間隙に前記半導体封止用樹脂組成物を充填するとともに、前記半導体チップの前記回路形成面と、前記回路形成面とは反対側の面および側面を前記半導体封止用樹脂組成物により覆い封止する工程と、
前記半導体封止用樹脂組成物を硬化させる工程と、
を含む、半導体装置の製造方法が提供される。
本発明の製造方法によれば、半導体チップの回路形成面とは反対側の面およびその側面にくわえて、当該半導体チップの回路形成面までをも半導体封止用樹脂組成物の硬化体で覆い保護した状態で、コレットでピックアップすることができる半導体装置を得ることができる。これにより、コレット等のハンドリング装置で吸着してピックアップする際に、半導体チップに対して、直接ハンドリング装置が接触することを防止したり、コレット等のハンドリング装置が接触した時に半導体チップに対して加わる衝撃による影響を緩和することが可能となる。このため、本発明の製造方法によれば、半導体チップが破損してしまうことを未然に防ぐことができ、信頼性に優れた半導体装置を得ることができる。また、本発明の製造方法によれば、個片化した後に基板に配置することなく得られた複数の半導体チップを一括して樹脂封止することが可能となるため、生産効率を向上させることが可能である。
本発明によれば、信頼性の点で改善された半導体装置を提供するとともに、信頼性および生産性に優れた半導体装置の製造方法を提供することができる。
本実施形態に係る半導体装置の一例を示す断面図である。 本実施形態に係る半導体装置の製造方法の一例を説明するための図である。 本実施形態に係る半導体装置の製造方法の一例を説明するための図である。 本実施形態に係る半導体装置の製造方法の一例を説明するための図である。 本実施形態に係る製造方法において、隣接する半導体チップ間の間隙を拡大させる際に使用できる装置の構成例である。 本実施形態に係る製造方法において、隣接する半導体チップ間の間隙を拡大させる際に使用できる装置の構成例である。 本実施形態に係る半導体装置の製造方法の一例を説明するための図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
＜第１の実施形態＞
図１は、本実施形態に係る半導体装置８の一例を示す断面図である。
図１に示すように、本実施形態に係る半導体装置８は、半導体チップ５と、半導体チップ５の回路形成面（下面）に設けられた半田バンプ２と、半導体チップ５の回路形成面とは反対側の面（天面）および回路形成面の側面にくわえて、半導体チップ５の回路形成面を覆う封止材４０と、を備え、半田バンプ２の一部分が露出している。このように、本実施形態に係る半導体装置８は、半導体チップ５の回路形成面とは反対側の面および側面にくわえて、半導体チップ５の回路形成面が封止材４０により覆われている半導体チップ５を備えている。こうすることで、半導体装置８を製造する際に、半導体チップ５をコレットによりピックアップしたとしても、当該半導体チップ５が破損してしまうことを未然に防ぐことができる。このため、本実施形態に係る製造プロセスにより得られた半導体装置８は、従来の半導体装置と比べて、信頼性に優れている。
本実施形態に係る半導体装置８によれば、当該半導体装置８を基板に実装した際に、封止材に基板が接合した従来の半導体装置の構造とは異なる、封止材４０と基板とが接触することのない、両者が離間した構造を実現できる。この結果、従来の半導体装置と比べて小型化された半導体装置８を提供することができる。また、半導体装置８は、封止材に基板が接合した従来の半導体装置の構造とは異なる構造であるが故、インターポーザを介することなくマザーボードに対して直接実装することも可能である。さらに、半導体装置８は、封止材４０と基板とが接触することなく両者が離間した構造を実現できるものであるため、従来の半導体装置において生じていた基板と封止材との界面における密着不良の問題を解決することができる。このため、従来の半導体装置と比べて、信頼性という点においても優れた半導体装置８を実現することができる。くわえて、半導体装置８は、半導体チップ５の回路形成面にくわえて、反対側の面および側面を半導体封止用樹脂組成物の硬化体４０で覆い保護された状態の構成を備えたものであるが故、従来の半導体装置と比べて、チッピング耐性という点においても優れている。
また、本実施形態に係る半導体装置８は、半田バンプ２の一部分が露出したものであるため、ハンドリング性に優れたものであり、種々のプロセスに使用することが可能である。具体的には、本実施形態に係る半導体装置８は、マザーボード、インターポーザおよびリードフレーム等の種々の基板に対して実装することが可能である。
本実施形態に係る半導体装置８において、半導体チップ５の回路形成面を覆う封止材４０の厚みは、半田バンプ２の平均高さをＲとした時、好ましくは、１／４Ｒ以上３／４Ｒ以下であり、さらに好ましくは、３／８Ｒ以上５／８Ｒ以下である。具体的には、半導体チップ５の回路形成面を覆う封止材４０の厚みは、好ましくは、１０μｍ以上２００μｍ以下であり、さらに好ましくは、２０μｍ以上１８０μｍ以下である。こうすることで、半導体装置８を製造する際に、半導体チップ５をコレットによりピックアップした際に当該半導体チップ５に加わる衝撃により当該半導体チップ５が破損してしまうことを未然に防ぐことができるとともに、電気的接続性および信頼性という観点において優れた半導体装置８を得ることができる。
ここで、図１の半導体装置８は、半導体チップ５の回路形成面にくわえて、反対側の面および側面が封止材４０により覆われているとともに、半田バンプ２の一部分が露出したものである。図１の半導体装置８は、基板に実装した際に、封止材４０と基板とが接触することのなく両者が離間した構造を実現できるものである。
次に、半導体装置８の製造方法について説明する。
本実施形態に係る半導体装置８の製造方法は、粘着部材１０または３０と、粘着部材１０または３０の粘着面に貼り付けられた複数の半導体チップ５とを備え、複数の半導体チップ５は互いに所定の間隙をおいて配置され、粘着部材１０または３０の粘着面に対して複数の半導体チップ５の回路形成面に設けられている半田バンプ２の一部が貼り付けられており、上記回路形成面が露出している構造体７を準備する工程と、流動状態にある半導体封止用樹脂組成物４０を複数の半導体チップ５に接触させて、隣接する半導体チップ５間の間隙に半導体封止用樹脂組成物４０を充填するとともに、半導体チップ５の回路形成面と、上記回路形成面とは反対側の面および側面を半導体封止用樹脂組成物４０により覆い封止する工程と、半導体封止用樹脂組成物４０を硬化させる工程とを含むものである。こうすることで、半導体チップ５の回路形成面とともに、反対側の面および側面を半導体封止用樹脂組成物の硬化体４０で覆い保護した状態で、コレットによりピックアップすることができる半導体装置８を得ることができる。これにより、コレット等のハンドリング装置によりピックアップする際に半導体チップ５に対して直接ハンドリング装置が接触することを防止したり、コレット等のハンドリング装置が接触した時に半導体チップ５に対して加わる衝撃を半導体封止用樹脂組成物の硬化体４０で緩和することができる。このため、本実施形態に係る製造方法によれば、半導体チップ５をコレット等のハンドリング装置によりピックアップする際に加わる衝撃により、半導体チップ５が破損してしまうことを未然に防ぐことができる。それ故、従来の製造プロセスと比べて、信頼性に優れた半導体装置８を得ることができる。
また、本実施形態に係る半導体装置８の製造方法において、粘着部材１０または３０は、粘着部材が紫外線硬化樹脂により形成された紫外線硬化層２１０を表面に有する部材であることが好ましい。さらに、粘着部材１０または３０が、上述した紫外線硬化層２１０を表面に有する部材である場合、構造体７は、半田バンプ２の一部が紫外線硬化層２１０に埋設されたものであることが好ましい。
また、本実施形態に係る製造方法によれば、個片化した後に基板に配置することなく得られた複数の半導体チップ５を一括して樹脂封止することが可能となるため、半導体装置８の生産性を向上させることができる。なお、半導体ウエハ１は、シリコン基板上に単層または多層の配線層が形成されたものである。以下、半導体ウエハ１において、配線層が形成された側の面を回路形成面と称して説明する。
ここで、粘着部材１０または３０は、粘着テープ単体であってもよいし、支持基材上に粘着層を形成した物であってもよい。以下、粘着部材３０（以下、転写部材３０とも示す。）が支持基材２００上に紫外線硬化樹脂により形成された紫外線硬化層２１０を形成したものである場合を例に挙げて、本実施形態に係る製造方法について、図２〜４を参照して説明する。なお、本実施形態に係る製造方法の各工程において使用するダイシングフィルム２０、転写部材３０、粘着部材１０（以下、保護フィルム１０とも示す。）および離型フィルム５０の詳細については、後述する。
図２〜４に示す本実施形態に係る製造方法は、半導体ウエハ１の回路形成面とは反対側の面にダイシングフィルム２０を貼り付けた状態で半導体ウエハ１を個片化し、ダイシングフィルム２０に貼り付けられた状態の複数の半導体チップ５を得る工程と、ダイシングフィルム２０における複数の半導体チップ５が貼り付けられた領域を、フィルム面内方向に拡張させて、隣接する半導体チップ５間の間隔を拡大させる工程と、半導体チップの半田バンプ２と転写部材３０における紫外線硬化層２１０の表面とが接触するように転写部材３０を貼り付ける工程と、複数の半導体チップ５が転写部材３０に貼りつけられた状態で、ダイシングフィルム２０を半導体チップ５から剥離する工程と、流動状態にある半導体封止用樹脂組成物４０を複数の半導体チップ５の回路形成面とは反対側の面に圧接させて、隣接する半導体チップ５間の間隙に半導体封止用樹脂組成物４０を充填するとともに、半導体チップ５の回路形成面とともに、反対側の面および側面を半導体封止用樹脂組成物４０により覆い封止する工程と、半導体封止用樹脂組成物４０を硬化させる工程とを含むものである。ただし、上述した隣接する半導体チップ５間の間隙を拡大させる工程については、第３の実施形態に後述するように、必ずしも実施する必要はない。
具体的には、まず、図２（ａ）に示すように、回路形成面に複数の半田バンプ２が取り付けられた半導体ウエハ１を準備する。
次に、図２（ｂ）に示すように、準備した半導体ウエハ１の回路形成面を保護するために、当該回路形成面に対して保護フィルム１０を貼り付けて、当該回路形成面を保護フィルム１０により覆う。こうすることで、後述する半導体ウエハ１の回路形成面とは反対側の面を研磨する際に、回路形成面に加わる衝撃により当該回路形成面に搭載された電子部品等が破損してしまうことを防ぐことができる。
次に、図２（ｃ）に示すように、保護フィルム１０を貼り付けた半導体ウエハ１の回路形成面とは反対側の面を研磨する。具体的には、保護フィルム１０を貼り付けた状態の半導体ウエハ１を研磨装置上に固定し、当該半導体ウエハ１の厚みが所定の厚みとなるように、回路形成面とは反対側の面を研磨する。
また、本実施形態に係る製造方法においては、上述したように保護フィルム１０を貼り付けた状態で半導体ウエハ１の回路形成面とは反対側の面を研磨するため、研磨時に発生する応力により半導体ウエハ１の回路形成面に搭載された電子部品等が破損してしまうことを効果的に防止することができる。
次に、図２（ｄ）に示すように、研磨して得られた半導体ウエハ１の回路形成面とは反対側の面に、保護フィルム１０を回路形成面に貼り付けた状態のままダイシングフィルム２０を貼り付ける。次いで、図２（ｅ）に示すように、半導体ウエハ１から保護フィルム１０を剥離する。このとき、保護フィルム１０は、当該保護フィルム１０と半導体ウエハ１との間の密着性を低減させてから半導体ウエハ１から剥離することが好ましい。具体的には、保護フィルム１０と半導体ウエハ１との接着部位に対して、たとえば、紫外線照射や熱処理を行うことにより、当該接着部位を形成している保護フィルム１０の粘着層を劣化させることで密着性を低減させる方法が挙げられる。
図２（ｅ）に示した回路形成面とは反対側の面にダイシングフィルム２０を貼り付けた状態の半導体ウエハ１をダイシングブレード、レーザ等を用いて個片化することにより、図３（ａ）に示すダイシングフィルム２０が貼り付いた状態の複数の半導体チップ５を作製する。なお、上述した半導体ウエハ１の個片化には、ダイシングブレード、レーザ等を使用することができる。また、半導体ウエハ１を個片化する際には、ダイシングフィルム２０は切断されることなく、得られた複数の半導体チップ５が貼りついた状態を保持できるようにする必要がある。
次に、図３（ｂ）に示すように、ダイシングフィルム２０を半導体チップ５の面内方向に拡張させて、隣接する半導体チップ５間の間隙を所定の間隙に拡大させる。このとき、隣接する半導体チップ５間の間隙は、等間隔であることが好ましい。具体的には、矩形状の半導体チップ５において隣接する半導体チップ５間の間隙は、半導体チップ５の一辺に平行な方向を第１方向とし、上記第１方向と直交する方向を第２方向としたとき、第１方向にのみ等間隔に拡張されてもよいし、第２方向にのみ等間隔に拡張されてもよいが、第１方向と第２方向の両方向に等間隔に拡張されることが好ましい。このため、隣接する半導体チップ５間の間隙を拡大させる際には、上記隣接する半導体チップ５間の間隙を、ダイシングフィルム２０面内方向に等方的に拡張させることが好ましい。ここで、本実施形態に係る製造方法は、上述したように、半導体チップ５における回路形成面の面内方向にダイシングフィルム２０を拡張させるものである。このため、ダイシングフィルム２０は、延伸性に優れた構成であることが好ましい。また、隣接する半導体チップ５間の間隙を所定の間隙に拡大させる際には、公知のダイシング装置を用いてダイシングフィルム２０を拡張すればよい。なお、ダイシングフィルム２０の構成については、後述する。
ここで、隣接する半導体チップ５間の間隙を拡大させる際には、たとえば、以下の装置を使用することも可能である。
図５および６は、隣接する半導体チップ５間の間隙を拡大させる際に使用できる装置の構成例である。図５は、隣接する半導体チップ５間の間隙を拡大させる前の状態を示す図であり、（ａ）は側面断面図、（ｂ）は平面図である。図６は、隣接する半導体チップ５間の間隙を拡大させた後の状態を示す図であり、（ａ）は側面断面図、（ｂ）は平面図である。
図５および６の装置は、個片化されて得られた複数の半導体チップ５に貼り付けられたダイシングフィルム２０の周囲をクランプするリング状の枠体１００と、枠体１００内側のダイシングフィルム２０の下方に配置され、上方に動かすことによってダイシングフィルム２０を拡張させる拡張台１４０と、拡張台１４０に設けられ、かつ当該拡張台１４０を加熱する加熱部１３０とを備え、拡張台１４０は、その中央部１１０とその周辺部１２０とに分割されてなり、加熱部１３０が拡張台１４０の中央部１１０のダイシングフィルム２０の接触面とは異なる面に設けられている。
また、拡張台１４０上におけるダイシングフィルム２０を貼り付けた状態の複数の半導体チップ５を配置する領域においては、温度が均一であることが好ましい。こうすることで、ダイシングフィルム２０の拡張性を当該ダイシングフィルム２０の面内方向において均一に制御することができる。
また、図５および６の装置は、加熱部１３０で拡張台１４０を加熱することにより、ダイシングフィルム２０の拡張性を向上させることができる。
このように、図５および６の装置は、拡張台１４０の中央部１１０と周辺部１２０を加熱しながら拡張台１４０を上方に動かすことができるものである。これにより、ダイシングフィルム２０の面内方向における拡張性を均一に向上させた上で、拡張台１４０を上方に動かすことが可能となる。このため、図６に示すように、隣接する半導体チップ５間の間隙が等間隔となるように、均一にダイシングフィルム２０を拡張させることができる。
次に、図３（ｃ）に示すように、ダイシングフィルム２０を貼り付けた状態で、複数の半導体チップ５の回路形成面すべてに対してまたがるように転写部材３０を貼り付ける。このとき、転写部材３０は、当該転写部材３０における紫外線硬化層２１０の表面が半導体チップ５における回路形成面と接触しないように、半田バンプ２の表面の一部分のみを覆うように貼り付ける。具体的には、半導体チップ５に転写部材３０を貼り付けた際に、上記半導体チップ５の回路形成面と、上記転写部材３０における紫外線硬化層２１０の表面との間の距離が、好ましくは１０μｍ以上２００μｍ以下となるように制御することがよく、さらに好ましくは、２０μｍ以上１８０μｍ以下となるように制御することがよい。また、上述した半導体チップ５に転写部材３０を貼り付ける工程について、半導体チップ５の回路形成面に設けられた半田バンプ２の埋設状態という観点から見た場合、当該半田バンプ２の平均高さをＲとしたとき、半田バンプ２の回路形成面と接している箇所とは反対側の先端部から１／４Ｒ以上３／４Ｒ以下の領域が転写部材３０における紫外線硬化層２１０中に埋設されていることが好ましく、３／８Ｒ以上５／８Ｒ以下の領域が転写部材３０における紫外線硬化層２１０中に埋設されているとさらに好ましい。本実施形態に係る製造方法においては、転写部材３０の貼り付けの程度を制御することによって、後述する半導体封止用樹脂組成物４０を用いて封止する工程において樹脂封止される領域を調節することができる。
次いで、図３（ｄ）に示すように、ダイシングフィルム２０を半導体チップ５から剥離する。このように、ダイシングフィルム２０を貼り付けた状態で転写部材３０を貼り付け、その後、当該ダイシングフィルム２０を剥離することにより、各半導体チップ５間に形成した隙間の間隔を変動させることなく、転写部材３０を半導体チップ５に貼り付けることができる。なお、ダイシングフィルム２０は、当該ダイシングフィルム２０と半導体チップ５との間の密着性を低減させた後に、当該半導体チップ５から剥離することが好ましい。具体的には、ダイシングフィルム２０と半導体チップ５との接着部位に対して、たとえば、紫外線照射や熱処理を行うことにより、当該接着部位を形成しているダイシングフィルム２０の粘着層を劣化させることで密着性を低減させる方法が挙げられる。
また、転写部材３０は、特に限定されるものではないが、たとえば、後述する半導体封止用樹脂組成物４０を硬化させるために加える熱に耐えうる程度の耐熱性と、当該転写部材３０上に固定する半導体チップ５が脱離しない程度の粘着性とを兼ね備えた構成であることが好ましい。転写部材３０は、粘着性テープ単体でもよいし、粘着性テープを金属やプラスチック等により形成された板状部材に対して貼り付けて剛性を付与したものであってもよい。なお、本実施形態においては、４２アロイからなる金属の板状部材に紫外線硬化層２１０を含む粘着性テープを貼り付けたものを使用した。
次いで、図３（ｅ）に示すように、離型フィルム５０上に溶融したことにより、流動状態にある半導体封止用樹脂組成物４０を準備する。そして、図３（ｆ）に示すように、溶融したことにより、流動状態にある半導体封止用樹脂組成物４０を、複数の半導体チップ５の回路形成面とは反対側の面に圧接し、隣接する半導体チップ５間の間隙に半導体封止用樹脂組成物４０を充填するとともに、半導体封止用樹脂組成物４０により半導体チップ５の回路形成面とともに、その反対側の面および側面を覆い封止する。すなわち、流動状態の半導体封止用樹脂組成物４０で隣接する半導体チップ５間に形成された間隙を埋めるとともに、半田バンプ２の一部分が露出するように、半導体チップ５の回路形成面、回路形成面とは反対側の面および回路形成面の側面を半導体封止用樹脂組成物４０で封止する。こうすることで、作製した半導体チップ５をコレットでピックアップする際に、当該コレットにより吸着させる部位を半導体体封止用樹脂組成物の硬化体４０により保護することができる。これにより、半導体チップ５の回路形成面とともに、その反対側の面および側面を半導体封止用樹脂組成物４０の硬化体で覆い保護した状態で、得られた半導体チップ５をコレット等のハンドリング装置でピックアップすることができるようになる。このため、本実施形態に係る製造方法によれば、半導体チップ５をコレット等のハンドリング装置によりピックアップする際に加わる衝撃により、当該半導体チップ５が破損してしまう可能性を未然に防ぐことができる。
ここで、流動状態にある半導体封止用樹脂組成物４０とは、溶融状態にある熱硬化性樹脂組成物であってもよいし、液状の樹脂組成物であってもよく、フィルム状に成形された樹脂組成物が軟化した状態にあるものであってもよい。
以下、半導体チップ５を封止する工程について、半導体封止用樹脂組成物４０として固形の顆粒状樹脂組成物を用いる場合を例に挙げて詳説する。
半導体封止用樹脂組成物４０を用いて半導体チップ５を封止する方法は、特に限定されるわけではなく、トランスファー成形法、圧縮成形法、インジェクション成形法等が挙げられるが、固定された半導体チップ５の位置ずれが発生し難い圧縮成形法が好ましい。また、圧縮成形して半導体チップ５を封止する場合には、粉粒状の樹脂組成物を用いて樹脂封止してもよい。なお、半導体封止用樹脂組成物４０の詳細については、後述する。
具体的には、圧縮成形金型の上型と下型の間に、顆粒状の樹脂組成物が収容された樹脂材料供給容器を設置する。次いで、転写部材３０を貼り付けた半導体チップ５を、クランプ、吸着のような固定手段により圧縮成型金型の上型と下型の一方に固定する。以下では、半導体チップ５を、回路形成面とは反対側の面が樹脂材料供給容器に対面するように圧縮成型金型の上型に固定した場合を例に挙げて説明する。
次に、減圧下、金型の上型と下型の間隔を狭めながら、樹脂材料供給容器の底面を構成するシャッター等の樹脂材料供給機構により、秤量された顆粒状の樹脂組成物を下型が備える下型キャビティ内へ供給する。この金型キャビティ内には、事前に離型フィルム５０を静置しておく必要がある。これにより、顆粒状の樹脂組成物は、下型キャビティ内で所定温度に加熱され、その結果、離型フィルム５０上に溶融状態の半導体封止用樹脂組成物４０を準備することができる。次いで、金型の上型と下型を結合させることにより、溶融状態の半導体封止用樹脂組成物４０を上型に固定された半導体チップ５に対して押し当てる。こうすることで、隣接する半導体チップ５間に形成された間隙を溶融状態の半導体封止用樹脂組成物４０で埋めることができるとともに、半導体チップ５の回路形成面、回路形成面とは反対側の面および回路形成面の側面を半導体封止用樹脂組成物４０で覆うことができる。その後、金型の上型と下型を結合させた状態を保持しながら、半導体封止用樹脂組成物４０を硬化させる。
ここで、圧縮成形を行う場合には、金型内を減圧下にしながら樹脂封止を行うことが好ましく、真空条件下であるとさらに好ましい。こうすることで、隣接する半導体チップ５間に形成された間隙に対して半導体封止用樹脂組成物４０を、未充填部分を残すことなく良好に充填することができる。
圧縮成形における成形温度は、特に限定されるわけではないが、５０〜２００℃が好ましく、８０〜１８０℃が特に好ましい。また、成形圧力は、特に限定されるわけではないが、０．５〜１２ＭＰａであることが好ましく、１〜１０ＭＰａが特に好ましい。さらに、成形時間は３０秒〜１５分であることが好ましく、１〜１０分が特に好ましい。成形温度、圧力、時間を上記範囲とすることで、溶融状態の半導体封止用樹脂組成物４０が充填されない部分が発生することと半導体チップ５が位置ずれしてしまうことの両方を防止することができる。
次に、図４（ａ）に示すように、離型フィルム５０を剥離する。
次いで、図４（ｂ）に示すように、例えば、転写部材３０を半導体チップ５に貼り付けた状態で、間隙以下に充填された半導体封止用樹脂組成物４０の硬化体を切断し、半導体封止用樹脂組成物４０により封止された複数の半導体チップ５に個片化する。このとき、転写部材３０は、半導体封止用樹脂組成物４０の硬化体とともに切断されてもよいし、切断されることなく複数の半導体チップ５にまたがって貼りついた状態を保持していてもよいが、半導体装置８の生産性を向上させる観点から、半導体チップ５を個片化する際には、転写部材３０が切断されることなく半導体チップ５にまたがって貼りついた状態を保持できるようにすることが好ましい。なお、上述した半導体チップ５の個片化には、ダイシングブレード、レーザ等を使用することができる。
次に、図４（ｃ）に示すように、転写部材３０を半導体装置８から剥離する。こうすることによって、本実施形態に係る半導体装置８を作製することが可能である。なお、転写部材３０は、当該転写部材３０と半導体装置８との間の密着性を低減させた後に、当該半導体チップ５から剥離することが好ましい。具体的には、転写部材３０と半導体チップ５との接着部位に対して、たとえば、紫外線照射や熱処理を行うことにより、当該接着部位を形成している転写部材３０の粘着層を劣化させることで密着性を低減させる方法が挙げられる。
また、得られた半導体装置８は、必要に応じて、基板に実装することも可能である。なお、作製した半導体装置を基板に実装する際には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることが可能である。
本実施形態に係る製造方法によれば、半導体チップ５の回路形成面とともに、反対側の面および側面を半導体封止用樹脂組成物の硬化体４０で覆い保護した状態で、コレット等のハンドリング装置によりピックアップすることができる半導体チップ５を得ることができる。これにより、コレット等のハンドリング装置が直接半導体チップ５に接触することを防ぐことができるとともに、コレット等のハンドリング装置でピックアップした際に半導体チップ５に対して加わる衝撃を半導体封止用樹脂組成物の硬化体４０で緩和することができる。そのため、本実施形態に係る製造方法によれば、コレット等のハンドリング装置によりピックアップする際に加わる衝撃により、半導体チップ５が破損してしまう可能性を未然に防ぐことができる。すなわち、本実施形態に係る製造方法によれば、コレット等のハンドリング装置で吸着してピックアップする際に半導体チップ５に対して加わる衝撃による影響を緩和することが可能である。よって、本実施形態に係る製造方法によれば、従来の製造方法と比べて、信頼性に優れた半導体装置を製造することができる。また、本実施形態に係る製造方法によれば、個片化した後に基板に配置することなく得られた複数の半導体チップ５を一括して樹脂封止することが可能となる。このため、従来の製造方法と比べて、生産効率を飛躍的に向上させることが可能となる。また、本実施形態に係る製造方法により得られた半導体装置８を基板に実装した場合には、封止材４０と基板とが離間した構造であるため、封止材４０と基板との間に生じる密着不良を抑制することも可能であり、信頼性をより一層向上させることができる。
本実施形態において保護フィルム１０は、半導体ウエハ１の回路形成面とは反対側の面を研磨する際に、当該半導体ウエハ１の回路形成面を保護する目的で使用しているが、第３の実施形態にて後述するように、半導体ウエハ１を個片化する際に使用したダイシングフィルム２０の機能、および本実施形態において半導体チップ５の回路形成面とは反対側の面および側面を覆い封止する際に使用した転写部材３０の機能をも有していてもよい。このため、生産効率という観点においては、後述する第３の実施形態に係る製造方法の方が優れているが、本実施形態に係る製造方法によれば、各製造工程において異なる粘着部材１０および３０を使用するため、当該粘着部材１０および３０の強度を維持する等のために使い分けることができる等の長所もある。すなわち、本実施形態に係る製造方法によれば、信頼性に優れた半導体装置を精度よく作製することが可能である。
＜第２の実施形態＞
図７は、本実施形態に係る半導体装置の製造方法の一例を説明するための図である。
本実施形態に係る製造方法は、図７に示すように、支持基材２５０上に形成され、かつ紫外線硬化樹脂により形成された紫外線硬化層２６０を表面に有する保護フィルム１０と、当該保護フィルム１０の紫外線硬化層２６０の表面に貼り付けられた状態の複数の半導体チップ５と、を備えた構造体７を準備し、保護フィルム１０が複数の半導体チップ５に貼り付けられた状態を維持したまま、半導体チップ５を封止している点で第１の実施形態と異なる。具体的には、保護フィルム１０を貼り付けた状態の半導体ウエハ１を個片化して、図７（ａ）に示す保護フィルム１０が貼り付いた状態の複数の半導体チップ５を作製する。なお、半導体ウエハ１を個片化する際には、保護フィルム１０は切断されることなく、得られた複数の半導体チップ５が貼りついた状態を保持できるようにする必要がある。次に、図７（ｂ）に示すように、保護フィルム１０を半導体チップ５の面内方向に拡張させて、隣接する半導体チップ５間の間隙を所定の間隙に拡大させる。次いで、図７（ｃ）および（ｄ）に示すように、流動状態にある半導体封止用樹脂組成物４０を、複数の半導体チップ５の回路形成面とは反対側の面に接触させて、隣接する半導体チップ５間の間隙に半導体封止用樹脂組成物４０を充填するとともに、半導体封止用樹脂組成物４０により半導体チップ５の回路形成面とともに、その反対側の面および側面を覆い封止する。こうすることで、第１の実施形態と同様の構成を備えた半導体装置８を得ることができる。また、本実施形態によっても、第１の実施形態と同様の効果を得ることができる。くわえて、本実施形態の製造方法によれば、半導体装置８の製造工程を簡略化することができるため、従来の製造方法と比べて、生産効率をより一層飛躍的に向上させることが可能となる。
＜第３の実施形態＞
本実施形態に係る製造方法は、上記第１の実施形態において図３（ａ）および（ｂ）を用いて説明した、ダイシングフィルム２０における複数の半導体チップ５が貼り付けられた領域を、フィルム面内方向に拡張させて、隣接する半導体チップ５間の間隙を拡大させる工程を有さない点で第１の実施形態と異なる。具体的には、本実施形態に係る製造方法は、ダイシングフィルム２０上に貼り付けられた個々の半導体チップ５を、公知の半導体チップ検出装置を用いて検出し、複数の半導体チップ５の間隔が不規則である場合には、レーザーダイシングを行って当該間隔が規則的になるよう修正するものである。すなわち、本実施形態に係る製造方法は、図３（ａ）の構成を経ることなく、図３（ｂ）を出発して半導体装置８を作製する手法である。ここで、図２（ｅ）に示した回路形成面とは反対側の面にダイシングフィルム２０を貼り付けた状態の半導体ウエハ１を個片化することにより、隣接する半導体チップ５間の間隙が図３（ａ）の構成を経ることなく、図３（ｂ）の状態となるようにするためには、半導体ウエハ１上に取り付ける半田バンプ２の間隔を調整すればよい。こうすることで、第１の実施形態と同様の構成を備えた半導体装置８を得ることができる。
次に、各実施形態に係る半導体封止用樹脂組成物４０、ダイシングフィルム２０、転写部材３０、保護フィルム１０および離型フィルム５０の構成について説明する。
＜半導体封止用樹脂組成物４０＞
以下、半導体封止用樹脂組成物４０が、顆粒状の樹脂組成物である態様について詳細に説明するが、これに限定されるものではない。
本実施形態に係る顆粒状の樹脂組成物は、その構成材料として、エポキシ樹脂を含有するものであることが好ましい。エポキシ樹脂としては、例えば、１分子内にエポキシ基を２個以上有するモノマー、オリゴマー、ポリマー全般であり、その分子量および分子構造を特に限定するものではない。具体的には、ビフェニル型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、スチルベン型エポキシ樹脂、ハイドロキノン型エポキシ樹脂等の結晶性エポキシ樹脂；クレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ナフトールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂；フェニレン骨格含有フェノールアラルキル型エポキシ樹脂、ビフェニレン骨格含有フェノールアラルキル型エポキシ樹脂、フェニレン骨格含有ナフトールアラルキル型エポキシ樹脂等のフェノールアラルキル型エポキシ樹脂；トリフェノールメタン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂等の３官能型エポキシ樹脂；ジシクロペンタジエン変性フェノール型エポキシ樹脂、テルペン変性フェノール型エポキシ樹脂等の変性フェノール型エポキシ樹脂；トリアジン核含有エポキシ樹脂等の複素環含有エポキシ樹脂等が挙げられ、これらのうち１種または２種以上を組み合わせて用いることができる。
また、顆粒状の樹脂組成物を得る方法としては、特に限定されるものではないが、例えば、複数の小孔を有する円筒状外周部と円盤状の底面から構成される回転子の内側に、溶融混練された樹脂組成物を供給し、その樹脂組成物を、回転子を回転させて得られる遠心力によって小孔を通過させて得る方法（以下、「遠心製粉法」とも言う。）；各原料成分をミキサーで予備混合後、ロール、ニーダー又は押出機等の混練機により加熱混練後、冷却、粉砕工程を経て粉砕物としたものを、篩を用いて粗粒と微紛の除去を行って得る方法（以下、「粉砕篩分法」とも言う。）；各原料成分をミキサーで予備混合後、スクリュー先端部に小径を複数配置したダイを設置した押出機を用いて、加熱混練を行うとともに、ダイに配置された小孔からストランド状に押し出されてくる溶融樹脂をダイ面に略平行に摺動回転するカッターで切断して得る方法（以下、「ホットカット法」とも言う。）等が挙げられる。いずれの方法でも混練条件、遠心条件、篩分条件、切断条件等を選ぶことにより、所望の粒度分布や顆粒密度を得ることができる。特に好ましい製法としては、遠心製粉法であり、これにより得られる顆粒状の樹脂組成物は、所望の粒度分布や顆粒密度を安定して発現させることができるため、搬送路上での搬送性や固着防止の点で好ましい。また、遠心製粉法では、粒子表面をある程度滑らかにすることができるため、粒子同士が引っかかったり、搬送路面との摩擦抵抗が大きくなったりすることもなく、搬送路への供給口でのブリッジ（詰まり）の防止、搬送路上での滞留の防止の点でも好ましい。また、遠心製粉法では、溶融した状態から遠心力を用いて形成させるため、粒子内に空隙がある程度含まれた状態となり、顆粒密度をある程度低くできるため、圧縮成形における搬送性に関して有利である。
一方、粉砕篩分法は、篩分により発生する多量の微粉及び粗粒の処理方法を検討する必要はあるものの、篩分装置等は半導体封止用樹脂組成物４０の既存製造ラインで使用されているものであるため、従来の製造ラインをそのまま使用できる点で好ましい。また、粉砕篩分法は、粉砕前に溶融樹脂をシート化する際のシート厚の選択、粉砕時の粉砕条件やスクリーンの選択、篩分時の篩の選択等、本発明の粒度分布を発現させるための独立して制御可能な因子が多いため、所望の粒度分布に調整するための手段の選択肢が多い点で好ましい。また、ホットカット法も、例えば、押出機の先端にホットカット機構を付加する程度で、従来の製造ラインをそのまま利用できる点で好ましい。
上述したタブレット状の樹脂組成物を得る方法としては、たとえば各原料成分を、ミキサー等の混合機で混合し、さらにロール、ニーダーまたは押出機等の混練機で加熱溶融混練し、冷却した後に粉砕したものをタブレット状に打錠成型して得られる。
上述したシート状の樹脂組成物を得る方法としては、例えば各原料成分または事前に各成分を混合した樹脂組成物を有機溶剤等に溶解又は分散したワニスを調整し、フィルム上に塗布・乾燥してシート状に形成する。塗布の方法は特に限定されず、コンマコーターやダイコーターのような塗工機を用いた塗工による方法、ステンシル印刷やグラビア印刷のような印刷による方法などが挙げられる。あるいは、樹脂組成物を直接ニーダー等で混練することにより混練物を調製し、このようにして得られた混練物を押し出してシート状に形成してもよい。
＜ダイシングフィルム２０＞
本実施形態に係るダイシングフィルム２０は、半導体ウエハ１を個片化する際に、切断されることなく得られた半導体チップ５に貼りついた状態を保持できるものである。このダイシングフィルム２０は、半導体ウエハ１に対して接着するものであれば、特に限定されないが、たとえば、支持フィルムと粘着剤層で構成されているものでもよい。
支持フィルムの構成材料は、例えば、ポリエチレン、ポリプロピレン、エチレン・プロピレン共重合体、ポリオレフィン、ポリブテン、ポリブタジエン、ポリメチルペンテン、ポリ塩化ビニル、ポリ塩化ビニリデン、塩化ビニル共重合体、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート、ポリウレタン、エチレン・酢酸ビニル共重合体、アイオノマー、エチレン・（メタ）アクリル酸共重合体、エチレン・（メタ）アクリル酸エステル共重合体、ポリスチレン、ビニルポリイソプレン、ポリカーボネート、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、アクリロニトリル・ブタジエン・スチレン共重合体、ポリイミド、ポリエーテルイミド、ポリアミド、フッ素樹脂からなる群より選択される１種以上の樹脂を含有するものであることが好ましい。
また、支持フィルムの表面は粘着剤層との密着性を高めるため、化学的または物理的表面処理を施すことができる。なお、支持フィルムには、発明の効果を損なわない範囲で、各種添加剤（充填材、可塑剤、酸化防止剤、難燃剤、帯電防止剤）が含まれていてもよい。
また、ダイシングテープの粘着剤層としては、アクリル系粘着剤、ゴム系粘着剤、ビニルアルキルエーテル系粘着剤、シリコーン系粘着剤、ポリエステル系粘着剤等を含む第一樹脂組成物で構成されているものを用いることができ、これらの中でもアクリル系粘着剤が好ましい。
＜転写部材３０（粘着部材３０）＞
次に、本実施形態に係る転写部材３０は、上述したように、半導体封止用樹脂組成物４０を硬化させるために加える熱に耐えうる程度の耐熱性と、当該転写部材３０上に固定する半導体チップ５が脱離しない程度の粘着性とを兼ね備えた構成であることが好ましい。具体的には、本実施形態に係る転写部材３０は、支持基材２００と紫外線硬化層２１０とが積層されてなる構成であることが好ましい。
紫外線硬化層２１０は、熱可塑性樹脂と、紫外線硬化性樹脂とを含む樹脂組成物で構成されるものである。ここで、紫外線硬化性樹脂とは、紫外線硬化性モノマーや紫外線硬化性オリゴマーなどが紫外線の光エネルギーに反応して液体から固体に化学的に変化する合成樹脂のことを指す。
上記熱可塑性樹脂の具体例としては、ポリイミド樹脂、ポリエーテルイミド樹脂等のポリイミド系樹脂、ポリアミド樹脂、ポリアミドイミド樹脂等のポリアミド系樹脂、アクリル系樹脂等が挙げられる。中でも、半田バンプ２との初期密着性を向上させる観点から、アクリル系樹脂が好ましい。なお、初期密着性とは、半導体チップ５と転写部材３０とを接着した際の初期段階における密着性を指す。すなわち、初期密着性とは、転写部材３０を硬化処理する前の密着性を意味する。
アクリル系樹脂の具体例としては、アクリル酸、メタクリル酸、アクリル酸メチル、アクリル酸エチル等のアクリル酸エステル、メタクリル酸メチル、メタクリル酸エチル等のメタクリル酸エステル、アクリロニトリル、アクリルアミド等の重合体および他の単量体との共重合体等が挙げられる。中でも、エポキシ基、水酸基、カルボキシル基、ニトリル基等を持つ化合物を有するアクリル系樹脂（特に、アクリル酸共重合体）が好ましい。これにより、被着体への密着性をより向上することができる。
紫外線硬化性樹脂の具体例としては、アクリル系化合物を主成分とする紫外線硬化性樹脂、ウレタンアクリレートオリゴマーまたはポリエステルウレタンアクリレートオリゴマーを主成分とする紫外線硬化性樹脂、エポキシ系樹脂、ビニルフェノール系樹脂の群から選ばれる少なくとも１種を主成分とする紫外線硬化性樹脂等が挙げられる。これらの中でも、初期密着性を向上させる観点から、アクリル系化合物を主成分とする紫外線硬化性樹脂が好ましい。かかるアクリル系化合物の具体例としては、アクリル酸エステルもしくはメタクリル酸エステルのモノマー等が挙げられる。具体的には、アクリル系化合物の具体例としては、ジアクリル酸エチレングリコール、ジメタクリ酸エチレングリコール、ジアクリル酸１，６−ヘキサンジオール、ジメタクリル酸１，６−ヘキサンジオール、ジアクリル酸グリセリン、ジメタクリル酸グリセリン、ジアクリル酸１，１０−デカンジオール、ジメタクリル酸１，１０−デカンジオール等の２官能アクリレート、トリアクリル酸トリメチロールプロパン、トリメタクリル酸トリメチロールプロパン、トリアクリ酸ペンタエリスリトール、トリメタクリ酸ペンタエリスリトール、ヘキサアクリル酸ジペンタエリスリトール、ヘキサメタクリル酸ジペンタエリスリトール等の多官能アクリレートなどが挙げられる。これらの中でもアクリル酸エステルが好ましく、特にエステル部位の炭素数が１〜１５のアクリル酸エステルまたはメタクリル酸アルキルエステルが好ましい。
紫外線硬化性樹脂の含有量は、熱可塑性樹脂１００重量部に対して、２０重量部以上５５重量部以下が好ましく、３０重量部以上４０重量部以下であるとさらに好ましい。紫外線硬化性樹脂の含有量が上記下限値以上であると接着性を良好に保持することが可能である。一方、紫外線硬化性樹脂の含有量が上記上限値以下であると、良好な作業性を維持することができる。
紫外線硬化性樹脂として、分子内にヒドロキシ基などの水酸基を有する紫外線硬化性樹脂のアクリル酸エステルまたはメタクリル酸エステルを併用した場合、被着体との密着性や粘接着剤特性をより一層向上させることができる。
熱可塑性樹脂と、紫外線硬化性樹脂とを含む樹脂組成物には、光重合開始剤が含まれていることが好ましい。こうすることで、紫外線を照射することで転写部材３０の表面を硬化させることができるため、転写部材３０の剥離特性を向上させることができる。
光重合開始剤の具体例としては、ベンゾフェノン、アセトフェノン、ベンゾイン、ベンゾインイソブチルエーテル、ベンゾイン安息香酸メチル、ベンゾイン安息香酸、ベンゾインメチルエーテル、ベンジルフィニルサルファイド、ベンジル、ジベンジル、ジアセチルなどが挙げられる。
熱可塑性樹脂と、紫外線硬化性樹脂とを含む樹脂組成物には、転写部材３０の耐熱性を向上させる観点から、熱硬化性樹脂をさらに含むことが好ましい。かかる熱硬化性樹脂の具体例としては、フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡノボラック樹脂等のノボラック型フェノール樹脂、レゾールフェノール樹脂等のフェノール樹脂、ビスフェノールＡエポキシ樹脂、ビスフェノールＦエポキシ樹脂等のビスフェノール型エポキシ樹脂、ノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂、トリアジン核含有エポキシ樹脂、ジシクロペンタジエン変性フェノール型エポキシ樹脂等のエポキシ樹脂、ユリア（尿素）樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネートエステル樹脂等が挙げられる。これらは、１種を単独で使用してもよく、２種以上を併用してもよい。中でも、エポキシ樹脂が好ましい。
かかるエポキシ樹脂としては、結晶性エポキシ樹脂が好ましい。このような結晶性エポキシ樹脂としては、ビフェニル骨格、ビスフェノール骨格、スチルベン骨格等の剛直な構造を主鎖に有し、比較的低分子量であるものが挙げられる。結晶性エポキシ樹脂が好ましい理由は、常温では結晶化している固体であるが、融点以上の温度域では急速に融解して低粘度の液状に変化するからである。それによって、初期密着性をより向上することができる。
上述した樹脂組成物は、耐熱性を向上させる観点から、さらに充填材を含むことが好ましい。これにより、耐熱性をより向上することができる。
充填材の具体例としては、銀、酸化チタン、シリカ、マイカ等の無機充填材、シリコンゴム、ポリイミド等の微粒子の有機充填材が挙げられる。これらの中でもシリカフィラー等の無機充填材が好ましい。
また、支持基材２００としては、例えばポリエチレン、ポリプロピレン等のポリオレフィン、エチレン酢酸ビニル共重合体、ポリエステル、ポリイミド、ポリエチレンテレフタレート、ポリ塩化ビニル、ポリアミド、ポリウレタン等により作製された耐熱性や耐薬品性の優れたフィルムであれば使用できる。基材層の厚さは、特に限定されないが、通常３０〜５００μｍが好ましい。
＜保護フィルム１０（粘着部材１０）＞
次に、保護フィルム１０は、半導体ウエハ１の回路形成面とは反対側の面を研磨する際に、回路形成面を保護するものである。この保護フィルム１０は、半導体ウエハ１に対して接着するものであればよく、たとえば、支持基材２００（バックグラインドテープ）と、紫外線硬化層２６０とが積層されてなる構成であればよい。また、図７に示すように、保護フィルム１０は、半導体ウエハ１を個片化する際の保護部材として使用することもあるし、当該保護フィルム１０を面内方向に拡張させることもあるし、半導体封止用樹脂組成物４０を硬化させるために熱を加えることもある。このため、保護フィルム１０は、ある程度の拡張性と、半導体封止用樹脂組成物４０を硬化させるために加える熱に耐えうる程度の耐熱性と、保護フィルム１０上に固定する半導体チップ５が脱離しない程度の粘着性とを兼ね備えた構成であることが好ましい。
保護フィルム１０は、バックグラインドテープと、紫外線硬化層２６０とで構成されている。なお、バックグラインドテープと紫外線硬化層２６０との間には、離型フィルム５０が設けられていてもよい。これにより、バックグラインドテープと紫外線硬化層２６０との間の剥離が容易となる。ここで、紫外線硬化層２６０としては、上述した転写部材３０に形成する紫外線硬化層２１０と同様の材料により形成することが可能である。
バックグラインドテープとしては、例えばポリエチレン、ポリプロピレン等のポリオレフィン、エチレン酢酸ビニル共重合体、ポリエステル、ポリイミド、ポリエチレンテレフタレート、ポリ塩化ビニル、ポリアミド、ポリウレタン等により作製された耐熱性や耐薬品性の優れたフィルムであれば使用できる。バックグラインドテープの厚さは、通常３０〜５００μｍであることが好ましい。
＜離型フィルム５０＞
次に、本実施形態に係る離型フィルム５０は、優れた離型性を有する構成であればよく、たとえば、ポリエステル樹脂材料を含む離型層を有するものであると好ましい。
本実施形態に係る離型フィルム５０は、ポリエステル樹脂材料を含む離型層（第１離型層）を有する離型フィルム５０である。
本実施形態に係る離型フィルム５０において、離型層とは、少なくとも当該離型フィルム５０を対象物上に配置した際に、対象物に接する面（以下、「離型面」とも示す。）を形成する樹脂層であり、ポリエステル樹脂とは、多価カルボン酸（ジカルボン酸）とポリアルコール（ジオール）との重縮合体であって、カルボキシル基（−ＣＯＯＨ）を複数有する化合物である。
また、本実施形態においてポリエステル樹脂材料の具体例としては、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリトリメチレンテレフタレート樹脂、ポリヘキサメチレンテレフタレート樹脂等のポリアルキレンテレフタレート樹脂が挙げられる。これらの中でもポリブチレンテレフタレート樹脂を用いることが好ましい。
本実施形態に係る離型フィルム５０は、単層構造を形成したものであっても、多層構造を形成したものであってもよい。
以上、本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
また、上記実施形態では、半導体チップ５を封止する際に、顆粒状の半導体封止用樹脂組成物４０を用いて圧縮成形する場合を例に挙げて説明したが、半導体チップ５の回路形成面とは反対側の面に対して液状の半導体封止用樹脂組成物４０を、スピンコート法、印刷法、ディスペンス法により塗布した後、乾燥させてもよいし、液状の半導体封止用樹脂組成物４０を隣接する半導体チップ５間の間隙に毛細管現象を利用して流れ込ませてもよい。
また、上記実施形態では、半導体チップ５を封止する際に、顆粒状の半導体封止用樹脂組成物４０を用いて圧縮成形する場合を例に挙げて説明したが、シート状に加工された半導体封止用樹脂組成物４０を用いて以下の方法により圧縮成形してもよい。
転写部材３０を貼り付けた半導体チップ５を、クランプ、吸着のような固定手段により圧縮成形金型の上型と下型の一方に固定する。以下では、半導体チップ５を、回路形成面とは反対側の面が樹脂材料供給容器に対面するように圧縮成型金型の上型に固定した場合を例に挙げて説明する。
次に、金型の上型に固定した半導体チップ５に対応する位置となるように、金型の下型キャビティ内にシート状の半導体封止用樹脂組成物４０を配置する。次いで、減圧下、金型の上型と下型の間隔を狭めることにより、シート状の半導体封止用樹脂組成物４０は、下型キャビティ内で所定温度に加熱され、溶融状態となる。その後、金型の上型と下型を結合させることにより、溶融状態の半導体封止用樹脂組成物４０を上型に固定された半導体チップ５に対して押し当てる。こうすることで、隣接する半導体チップ５間に形成された間隙を溶融状態の半導体封止用樹脂組成物４０で埋めることができるとともに、半導体チップ５の回路形成面、回路形成面とは反対側の面および回路形成面の側面を溶融状態の半導体封止用樹脂組成物４０で覆うことができる。その後、金型の上型と下型を結合させた状態を保持しながら、所定時間をかけて半導体封止用樹脂組成物４０を硬化させる。こうすることで、隣接する半導体チップ５間に形成された間隙に対して半導体封止用樹脂組成物４０を、未充填部分を残すことなく良好に充填することができる。
また、シート状に加工された半導体封止用樹脂組成物４０は例えば以下の方法によりラミネーションすることもできる。
まず、ロール形状で準備したシート状の半導体封止用樹脂組成物４０を、真空加圧式ラミネーターの巻き出し装置に取り付け、巻き取り装置まで接続する。次に、第１金属パターン５０を形成した下地基板１０をダイアフラム（弾性膜）式ラミネーター部まで搬送する。次いで、減圧下、プレスを開始するとシート状の半導体封止用樹脂組成物４０は、所定温度に加熱され、溶融状態となり、その後、溶融状態の半導体封止用樹脂組成物４０を、ダイアフラムを介してプレスすることにより半導体チップ５に対して押し当てることで、隣接する半導体チップ５間に形成された間隙を溶融状態の半導体封止用樹脂組成物４０で埋めることができるとともに、半導体チップ５の回路形成面、回路形成面とは反対側の面および回路形成面の側面を溶融状態の半導体封止用樹脂組成物４０で覆うことができる。その後、所定時間をかけて有機樹脂膜形成用樹脂組成物を硬化させる。こうすることで、隣接する半導体チップ５間に形成された間隙に対して半導体封止用樹脂組成物４０を、未充填部分を残すことなく良好に充填することができる。
なお、半導体封止用樹脂組成物４０に対し、より高精度な平坦性が要求される場合は、ダイアフラム式ラミネーターでのプレスの後に、高精度に調整された平坦プレス装置によるプレス工程を追加して成型することもできる。
また、半導体チップ５を封止する際に、タブレット状に加工された半導体封止用樹脂組成物４０を用いて以下の方法によりトランスファー成形してもよい。
まず、半導体チップ５を設置した成形金型を準備する。ここで準備する成形金型は、タブレット状の半導体封止用樹脂組成物４０を仕込むポットと、その後、圧力をかけて半導体封止用樹脂組成物４０を溶融させるためにポットに挿入する補助ラムを備えたプランジャーと、溶融させた半導体封止用樹脂組成物４０を成形空間内に送り込むスプルーとが設けられているものである。
次いで、成形金型を閉じた状態で、ポット内にタブレット状の半導体封止用樹脂組成物４０を仕込む。ここで、ポット内に仕込む半導体封止用樹脂組成物４０の形態は、予め、プレヒーター等によって予熱することにより半溶融の状態にされていてもよい。次に、ポット内に仕込んだ半導体封止用樹脂組成物４０を溶融させるために、半導体封止用樹脂組成物４０に対して、補助ラムを備えたプランジャーをポットに挿入して圧力をかける。その後、溶融した半導体封止用樹脂組成物４０を、スプルーを介して成形空間内に導入する。次に、成形空間内に充填された半導体封止用樹脂組成物４０は、加熱加圧されることにより硬化する。半導体封止用樹脂組成物４０が硬化した後、成形金型を開くことにより、隣接する半導体チップ５間に形成された間隙を溶融状態の半導体封止用樹脂組成物４０で埋めることができるとともに、半導体チップ５の回路形成面、回路形成面とは反対側の面および回路形成面の側面を半導体封止用樹脂組成物４０で覆った半導体チップ５を形成することができる。
１ 半導体ウエハ
２ 半田バンプ
５ 半導体チップ
７ 構造体
８ 半導体装置
１０ 保護フィルム（粘着部材）
２０ ダイシングフィルム
３０ 転写部材（粘着部材）
４０ 半導体封止用樹脂組成物（封止材、硬化体）
５０ 離型フィルム
１００ 枠体
１１０ 中央部
１２０ 周辺部
１３０ 加熱部
１４０ 拡張台
２００ 支持基材
２１０ 紫外線硬化層
２５０ 支持基材
２６０ 紫外線硬化層

Claims (7)

  1. 半導体チップと、前記半導体チップの回路形成面に設けられた半田バンプと、前記半導体チップの前記回路形成面とは反対側の面および前記回路形成面の側面にくわえて、前記半導体チップの前記回路形成面を覆う封止材と、
    を備え、
    前記半田バンプの一部分が露出している、半導体装置。
  2. 前記半導体チップの前記回路形成面を覆う前記封止材の厚みが、前記半田バンプの平均高さをＲとした時、１／４Ｒ以上３／４Ｒ以下である、請求項１に記載の半導体装置。
  3. 前記半導体チップの前記回路形成面を覆う前記封止材の厚みが、１０μｍ以上２００μｍ以下である、請求項１または２に記載の半導体装置。
  4. 粘着部材と、前記粘着部材の粘着面に貼り付けられた複数の半導体チップとを備え、複数の前記半導体チップは互いに所定の間隙をおいて配置され、かつ前記粘着部材の粘着面に対して複数の前記半導体チップの回路形成面に設けられている半田バンプの一部が貼り付けられており、前記回路形成面が露出している構造体を準備する工程と、
    流動状態にある半導体封止用樹脂組成物を複数の前記半導体チップに接触させて、前記間隙に前記半導体封止用樹脂組成物を充填するとともに、前記半導体チップの前記回路形成面と、前記回路形成面とは反対側の面および側面を前記半導体封止用樹脂組成物により覆い封止する工程と、
    前記半導体封止用樹脂組成物を硬化させる工程と、
    を含む、半導体装置の製造方法。
  5. 前記粘着部材が紫外線硬化樹脂により形成された紫外線硬化層を表面に有する部材である、請求項４に記載の半導体装置の製造方法。
  6. 前記構造体が、前記半田バンプの一部が前記紫外線硬化層に埋設されたものである、請求項５に記載の半導体装置の製造方法。
  7. 前記間隙に充填された半導体封止用樹脂組成物の硬化体を切断し、前記半導体封止用樹脂組成物により封止された複数の半導体チップに個片化する工程、
    をさらに含む、請求項４乃至６のいずれか一項に記載の半導体装置の製造方法。
JP2015159388A 2015-08-12 2015-08-12 半導体装置の製造方法 Active JP6634729B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015159388A JP6634729B2 (ja) 2015-08-12 2015-08-12 半導体装置の製造方法
TW105124537A TWI698962B (zh) 2015-08-12 2016-08-03 半導體裝置之製造方法
KR1020160101917A KR20170020253A (ko) 2015-08-12 2016-08-10 반도체 장치 및 반도체 장치의 제조 방법
CN201610663079.5A CN106449529A (zh) 2015-08-12 2016-08-12 半导体装置及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015159388A JP6634729B2 (ja) 2015-08-12 2015-08-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017038004A true JP2017038004A (ja) 2017-02-16
JP6634729B2 JP6634729B2 (ja) 2020-01-22

Family

ID=58049302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015159388A Active JP6634729B2 (ja) 2015-08-12 2015-08-12 半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP6634729B2 (ja)
KR (1) KR20170020253A (ja)
CN (1) CN106449529A (ja)
TW (1) TWI698962B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190120182A (ko) * 2017-03-13 2019-10-23 서울반도체 주식회사 디스플레이 장치 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244281A (ja) * 2000-02-28 2001-09-07 Nec Corp 半導体装置及びその製造方法
JP2011151231A (ja) * 2010-01-22 2011-08-04 Sanyo Electric Co Ltd 半導体モジュールの製造方法
JP2013214540A (ja) * 2012-03-08 2013-10-17 Toshiba Corp 半導体装置の製造方法、半導体集積装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107046A (ja) 1995-10-11 1997-04-22 Hitachi Chem Co Ltd 半導体パッケ−ジ
JP4243075B2 (ja) * 2002-06-13 2009-03-25 パナソニック株式会社 半導体装置およびその製造方法
KR101387706B1 (ko) * 2007-08-17 2014-04-23 삼성전자주식회사 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자
JP5534594B2 (ja) 2010-03-30 2014-07-02 リンテック株式会社 シート貼付方法およびウエハ加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244281A (ja) * 2000-02-28 2001-09-07 Nec Corp 半導体装置及びその製造方法
JP2011151231A (ja) * 2010-01-22 2011-08-04 Sanyo Electric Co Ltd 半導体モジュールの製造方法
JP2013214540A (ja) * 2012-03-08 2013-10-17 Toshiba Corp 半導体装置の製造方法、半導体集積装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190120182A (ko) * 2017-03-13 2019-10-23 서울반도체 주식회사 디스플레이 장치 제조 방법
KR102514503B1 (ko) * 2017-03-13 2023-03-27 서울반도체 주식회사 디스플레이 장치 제조 방법

Also Published As

Publication number Publication date
TWI698962B (zh) 2020-07-11
KR20170020253A (ko) 2017-02-22
JP6634729B2 (ja) 2020-01-22
CN106449529A (zh) 2017-02-22
TW201717332A (zh) 2017-05-16

Similar Documents

Publication Publication Date Title
JP6459872B2 (ja) 半導体装置の製造方法
KR101968428B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP6617471B2 (ja) 半導体装置の製造方法
US6620649B2 (en) Method for selectively providing adhesive on a semiconductor device
WO2021171898A1 (ja) 保護膜形成用シート、保護膜付きチップの製造方法、及び積層物
JP6634729B2 (ja) 半導体装置の製造方法
JP7494843B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
TW202107667A (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
JP2018016705A (ja) 電子デバイス用テープ
JP7494842B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
WO2020218530A1 (ja) ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
TW202420557A (zh) 具有支石墓結構的半導體裝置的製造方法
JP2023005208A (ja) 保護膜付きチップの製造方法
TW202107665A (zh) 具有支石墓結構的半導體裝置的製造方法、支撐片的製造方法、以及支撐片形成用積層膜
TW202044423A (zh) 具有支石墓結構的半導體裝置及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191202

R150 Certificate of patent or registration of utility model

Ref document number: 6634729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150