TW202107667A - 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法 - Google Patents
具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法 Download PDFInfo
- Publication number
- TW202107667A TW202107667A TW109113792A TW109113792A TW202107667A TW 202107667 A TW202107667 A TW 202107667A TW 109113792 A TW109113792 A TW 109113792A TW 109113792 A TW109113792 A TW 109113792A TW 202107667 A TW202107667 A TW 202107667A
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- sheet
- film
- forming
- support sheet
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
本揭示的支持片形成用積層膜依次具備基材膜、感壓接著層、及支持片形成用膜,且支持片形成用膜具有至少包含金屬層的多層結構。所述支持片形成用積層膜適用於具有支石墓結構的半導體裝置的製造製程,所述支石墓結構包括:基板;第一晶片,配置於基板上;多個支持片,配置於基板上且為第一晶片的周圍;以及第二晶片,由多個支持片支持且配置成覆蓋第一晶片。
Description
本揭示是有關於一種具有支石墓結構的半導體裝置,所述支石墓結構包括:基板;第一晶片,配置在基板上;多個支持片,配置於基板上且為第一晶片周圍;以及第二晶片,由多個支持片支持並且配置成覆蓋第一晶片。另外,本揭示是有關於一種具有支石墓結構的半導體裝置的製造方法以及支持片形成用積層膜及其製造方法。再者,支石墓(dolmen)是石墓的一種,具備多個支柱石及載置在其上的板狀的岩石。在具有支石墓結構的半導體裝置中,支持片相當於「支柱石」,第二晶片相當於「板狀的岩石」。
近年來,在半導體裝置的領域,要求高積體、小型化以及高速化。作為半導體裝置的一形態,在配置於基板上的控制器晶片上積層半導體晶片的結構受到關注。例如專利文獻1揭示了一種半導體晶粒組件,該半導體晶粒組件包括控制器晶粒、以及在控制器晶粒上由支持構件支持的記憶體晶粒。專利文獻1的圖1A所示的半導體組件100可謂是具有支石墓結構。即,半導體組件100包括封裝基板102、配置在封裝基板102表面上的控制器晶粒103、配置在控制器晶粒103上方的記憶體晶粒106a、記憶體晶粒106b、以及支持記憶體晶粒106a的支持構件130a、支持構件130b。
[現有技術文獻]
[專利文獻]
[專利文獻1]日本專利特表2017-515306號公報
[發明所欲解決之課題]
專利文獻1揭示了作為支持構件(支持片),能夠使用矽等半導體材料,更具體而言,能夠使用切割半導體晶圓而得到的半導體材料的斷片(參照專利文獻1的[0012]、[0014]及圖2)。為了使用半導體晶圓製造支石墓結構用的支持片,與普通的半導體晶片的製造同樣,例如需要以下的各步驟。
(1)在半導體晶圓上貼附背面研磨帶(back grind tape)的步驟;
(2)背面研磨半導體晶圓的步驟;
(3)對切割環與配置在其中的背面研磨後的半導體晶圓貼附具有黏著層及接著劑層的膜(切割-黏晶一體型膜)的步驟;
(4)自半導體晶圓剝離背面研磨帶的步驟;
(5)將半導體晶圓單片化的步驟;
(6)自黏著層拾取包含半導體晶片與接著劑片的積層體的支持片的步驟;
(7)將多個支持片壓接在基板的規定位置的步驟。
本揭示提供一種半導體裝置的製造方法,在具有支石墓結構的半導體裝置的製造製程中,能夠簡化製作支持片的步驟,並且能夠實現支持片的優異的拾取性。另外,本揭示提供一種具有支石墓結構的半導體裝置、以及支持片形成用積層膜及其製造方法。
[解決課題之手段]
本揭示的一個方面是有關於一種具有支石墓結構的半導體裝置的製造方法。所述製造方法包括以下的步驟。
(A)準備依次具備基材膜、感壓接著層、及支持片形成用膜的積層膜的步驟;
(B)藉由將支持片形成用膜單片化,而在感壓接著層的表面上形成多個支持片的步驟;
(C)自感壓接著層拾取支持片的步驟;
(D)在基板上配置第一晶片的步驟;
(E)在基板上且為第一晶片的周圍或應配置第一晶片的區域的周圍,配置多個支持片的步驟;
(F)準備帶接著劑片的晶片的步驟,所述帶接著劑片的晶片具備第二晶片、及設置在第二晶片的一個面上的接著劑片;
(G)藉由在多個支持片的表面上配置帶接著劑片的晶片來構築支石墓結構的步驟。
所述支持片形成用膜具有至少包含金屬層的多層結構。根據本發明者等人的研究,在併用含有金屬層的支持片形成用膜及紫外線硬化型的黏著層的情況下,將支持片形成用膜單片化而得到的支持片的拾取性有變得不充分的傾向。即,本發明者等人推測:例如,在利用刀片將包含金屬層的支持片形成用膜單片化的情況下,由於金屬的延展性,金屬片(金屬層被單片化而成者)的邊緣容易成為進入黏著層的狀態。然後,當黏著層藉由紫外線照射而硬化時,金屬片的邊緣被固定在硬化了的黏著層上,藉此存在支持片的拾取性變得不充分的傾向。藉由採用感壓接著層(感壓型的黏著層)代替紫外線硬化型的黏著層,即使在支持片形成用膜含有金屬層的情況下,亦能夠實現支持片的優異的拾取性。
(D)步驟及(E)步驟可先實施任一項。在先實施(D)步驟的情況下,在(E)步驟中,只要在基板上且為第一晶片的周圍配置多個支持片即可。另一方面,在先實施(E)步驟的情況下,在(E)步驟中,在基板上且為應配置第一晶片的區域的周圍配置多個支持片,然後,在(D)步驟中,在該區域配置第一晶片即可。
在本揭示的所述製造方法中,使用將支持片形成用膜單片化而獲得的支持片。藉此,與使用切割半導體晶圓而得到的半導體材料的斷片作為支持片的先前的製造方法相比,能夠簡化製作支持片的步驟。即,先前需要上述(1)~(7)的步驟,與此相對,支持片形成用膜不包含半導體晶圓,故能夠省略與半導體晶圓的背面研磨相關的(1)、(2)及(4)的步驟。另外,由於不使用較樹脂材料昂貴的半導體晶圓,故亦能夠削減成本。
(A)步驟中準備的積層膜具有感壓接著層,故在(B)步驟與(C)步驟之間,可不實施對感壓接著層照射紫外線的步驟。
在支持片形成用膜包含熱硬化性樹脂層的情況下,加熱支持片形成用膜或支持片使熱硬化性樹脂層或接著劑片硬化的步驟在適當的時機實施即可,例如在(G)步驟之前實施即可。在以與多個支持片的表面接觸的方式配置帶接著劑片的晶片的階段,熱硬化性樹脂層已經硬化,藉此能夠抑制支持片隨著帶接著劑片的晶片的配置而變形。再者,由於熱硬化性樹脂層相對於其他構件(例如基板)具有接著性,因此可不在支持片上另外設置接著劑層等。
本揭示的一個方面是有關於一種具有支石墓結構的半導體裝置。即,所述半導體裝置具有支石墓結構,所述支石墓結構包括:基板;第一晶片,配置於基板上;多個支持片,配置於基板上且為第一晶片的周圍;以及第二晶片,由多個支持片支持且配置成覆蓋第一晶片,且支持片具有至少包括金屬片的多層結構。
本揭示的所述半導體裝置可更包括接著劑片,所述接著劑片設置在第二晶片的一個面上並且被第二晶片與多個支持片夾持。此種情況下,所述第一晶片可與接著劑片分離,亦可與接著劑片接觸。該接著劑片例如以至少覆蓋第二晶片中的與第一晶片相對的區域的方式設置。該接著劑片可自第二晶片的所述區域連續地延伸至第二晶片的周緣側,並且被第二晶片與多個支持片夾持。即,一個該接著劑片可覆蓋第二晶片的上述區域且將第二晶片與多個支持片接著。
本揭示的一個方面是有關於一種支持片形成用積層膜。所述積層膜依次具備基材膜、感壓接著層、及支持片形成用膜,且支持片形成用膜具有至少含有金屬層的多層結構。作為金屬層的具體例,可列舉銅層及鋁層。感壓接著層無需藉由紫外線照射而硬化,因此可不包含含有具有光反應性的碳-碳雙鍵的樹脂。再者,感壓接著層亦可包含含有具有光反應性的碳-碳雙鍵的樹脂。例如,感壓接著層可藉由對包含具有碳-碳雙鍵的樹脂的黏著層的規定區域照射紫外線而使黏著層的該區域的黏著性降低,亦可殘留含有具有光反應性的碳-碳雙鍵的樹脂。
所述支持片形成用膜的厚度例如為5 μm~180 μm。藉由使支持片形成用膜的厚度在該範圍內,能夠構築相對於第一晶片(例如,控制器晶片)而為適當高度的支石墓結構。支持片形成用膜可包含熱硬化性樹脂層。熱硬化性樹脂層例如含有環氧樹脂,較佳為含有彈性體。藉由構成支持片的熱硬化性樹脂層含有彈性體,能夠緩和半導體裝置內的應力。
本揭示的一個方面是有關於一種支持片形成用積層膜的製造方法。所述製造方法包括:準備黏著膜的步驟,所述黏著膜具有基材膜、及形成在所述基材膜的一個面上的感壓接著層;以及在感壓接著層的表面上積層支持片形成用膜的步驟,且支持片形成用膜具有至少包含金屬層的多層結構。
具有熱硬化性樹脂層及金屬層的支持片形成用積層膜例如可如以下般製造。即,該支持片形成用積層膜的製造方法包括:準備依次具備基材膜、感壓接著層、熱硬化性樹脂層的積層膜的步驟;以及在熱硬化性樹脂層的表面形成金屬層的步驟。
[發明的效果]
根據本揭示,提供一種半導體裝置的製造方法,在具有支石墓結構的半導體裝置的製造製程中,能夠簡化製作支持片的步驟、並且能夠實現支持片的優異的拾取性。另外,根據本揭示,提供一種具有支石墓結構的半導體裝置、以及支持片形成用積層膜及其製造方法。
以下,參照圖式對本揭示的實施方式進行詳細說明。其中,本發明不限定於以下的實施方式。再者,本說明書中,所謂「(甲基)丙烯酸」是指丙烯酸或甲基丙烯酸,所謂「(甲基)丙烯酸酯」是指丙烯酸酯或與其對應的甲基丙烯酸酯。所謂「A或B」,只要包含A與B的任一者即可,亦可兩者均包含。
於本說明書中,用語「層」於以平面圖的形式進行觀察時,除了於整個面形成的形狀的結構以外,亦包含部分地形成的形狀的結構。另外,於本說明書中,「步驟」這一用語不僅是指獨立的步驟,即便在無法與其他步驟明確地加以區分的情況下,只要達成該步驟的預期的作用,則亦包含於本用語中。另外,使用「~」所表示的數值範圍表示包含「~」的前後所記載的數值分別作為最小值及最大值的範圍。
於本說明書中,關於組成物中的各成分的含量,於在組成物中存在多種相當於各成分的物質的情況下,只要無特別說明,則是指組成物中存在的所述多種物質的合計量。另外,例示材料只要無特別說明,則可單獨使用,亦可組合使用兩種以上。另外,本說明書中階段性地記載的數值範圍中,某階段的數值範圍的上限值或下限值亦可替換為其他階段的數值範圍的上限值或下限值。另外,本說明書中所記載的數值範圍中,該數值範圍的上限值或下限值可替換為實施例中所示的值。
<第一實施方式>
(半導體裝置)
圖1是示意性地表示本實施方式的半導體裝置的剖面圖。該圖所示的半導體裝置100包括:基板10、配置在基板10的表面上的晶片T1(第一晶片)、配置於基板10的表面上且為晶片T1的周圍的多個支持片Dc、配置於晶片T1的上方的晶片T2(第二晶片)、由晶片T2與多個支持片Dc夾持的接著劑片Tc、積層在晶片T2上的晶片T3、晶片T4、將基板10的表面上的電極(未圖示)與晶片T1~晶片T4分別電連接的多個導線w;以及填充在晶片T1與晶片T2之間的間隙等中的密封材50。
在本實施方式中,藉由多個支持片Dc、晶片T2、以及位於支持片Dc與晶片T2之間的接著劑片Tc而在基板10上構成支石墓結構。晶片T1與接著劑片Tc分離。藉由適當設定支持片Dc的厚度,能夠確保用於連接晶片T1的上表面與基板10的導線w的空間。藉由使晶片T1與接著劑片Tc分離,能夠防止與晶片T1連接的導線w的上部接觸晶片T2所導致的導線w的短路。另外,由於無需將導線埋入與晶片T2接觸的接著劑片Tc,故具有能夠減薄接著劑片Tc的優點。
如圖1所示,晶片T1與晶片T2之間的接著劑片Tc覆蓋晶片T2中的與晶片T1相對的區域R,並且自區域R連續地延伸至晶片T2的周緣側。即,一個接著劑片Tc覆蓋晶片T2的區域R,並夾設在晶片T2與多個支持片之間而將該些接著。再者,圖1中示出了接著劑片Tc設置成覆蓋晶片T2的一個面(下表面)的整體的形態。然而,由於接著劑片Tc在半導體裝置100的製造過程中可能收縮,因此只要實質上覆蓋晶片T2的一個面(下表面)的整體即可,例如,於晶片T2的周緣的一部分亦可存在未被接著劑片Tc覆蓋的部位。圖1中的晶片T2的下表面相當於晶片的背面。近年來晶片的背面多形成有凹凸。藉由晶片T2背面的實質上的整體被接著劑片Tc覆蓋,能夠抑制晶片T2產生裂縫或破裂。
基板10可以是有機基板,亦可以是引線框架等金屬基板。基板10中,自抑制半導體裝置100的翹曲的觀點來看,基板10的厚度例如為90 μm~300 μm,亦可為90 μm~210 μm。
晶片T1例如是控制器晶片,藉由接著劑片T1c接著於基板10且藉由導線w與基板10電連接。俯視下的晶片T1的形狀例如為矩形(正方形或長方形)。晶片T1的一邊的長度例如為5 mm以下,亦可為2 mm~5 mm或1 mm~5 mm。晶片T1的厚度例如為10 μm~150 μm,亦可為20 μm~100 μm。
晶片T2例如是記憶體晶片,並經由接著劑片Tc而接著在支持片Dc上。俯視時,晶片T2具有大於晶片T1的尺寸。俯視下的晶片T2的形狀例如為矩形(正方形或長方形)。晶片T2的一邊的長度例如為20 mm以下,亦可為4 mm~20 mm或4 mm~12 mm。晶片T2的厚度例如是10 μm~170 μm,亦可為20 μm~120 μm。再者,晶片T3、晶片T4亦例如是記憶體晶片,經由接著劑片Tc接著在晶片T2上。晶片T3、晶片T4的一邊的長度只要與晶片T2相同即可,晶片T3、晶片T4的厚度亦與晶片T2相同即可。
支持片Dc發揮在晶片T1的周圍形成空間的間隔物的作用。支持片Dc由兩個接著劑片5c及被該些夾持的金屬片6p構成。接著劑片5c包含熱硬化性樹脂組成物(接著劑片5p)的硬化物。金屬片6p包含金屬材料(例如,銅或鋁)。再者,如圖2的(a)所示,可在晶片T1的兩側的隔開的位置配置兩個支持片Dc(形狀:長方形),亦可如圖2的(b)所示,在與晶片T1的角部對應的位置分別配置一個支持片Dc(形狀:正方形,共計4個)。俯視下的支持片Dc的一邊的長度例如為20 mm以下,亦可為1 mm~20 mm或1 mm~12 mm。支持片Dc的厚度(高度)例如為10 μm~180 μm,亦可為20 μm~120 μm。
兩個接著劑片5c、5c的厚度的合計相對於支持片Dc的厚度的比率較佳為0.1~0.9,更佳為0.2~0.8,進而佳為0.35~0.7,進而更佳為0.35~0.6。藉由該比率在上述範圍內,可在支持片Da的製造過程中實現拾取性(參照圖5的(d))。即,藉由使比率在0.1以上,能夠更高精度地抑制由於金屬片6p的邊緣進入感壓接著層2而引起的支持片Da的拾取性降低。另一方面,當比率為0.9以下時,金屬片6p具有足夠的厚度,因此金屬片6p起到如彈簧板般的作用,能夠實現更優異的拾取性。根據該些觀點,金屬片6p的厚度例如是10 μm~80 μm,亦可為20 μm~60 μm。接著劑片5c(一層)的厚度例如為5 μm~120 μm,亦可為10 μm~60 μm。
(支持片的製造方法)
對支持片的製造方法的一例進行說明。再者,圖1所示的支持片Dc是其所含的接著劑片(熱硬化性樹脂組成物)硬化後的支持片。另一方面,支持片Da是其所含的接著劑片(熱硬化性樹脂組成物)完全硬化之前的狀態的支持片(例如,參照圖5的(b))。
首先,準備圖3的(a)及圖3的(b)所示的支持片形成用積層膜20(以下,視情況稱為「積層膜20」)。積層膜20具備基材膜1、感壓接著層2、及支持片形成用膜D。基材膜1例如為聚對苯二甲酸乙二酯膜(PET(polyethylene terephthalate)膜)。感壓接著層2藉由沖孔等形成為圓形(參照圖3的(a))。支持片形成用膜D藉由沖孔等形成為圓形,具有較感壓接著層2小的直徑(參照圖3的(a))。支持片形成用膜D由兩個熱硬化性樹脂層5、及被該些夾持的金屬層6構成。
熱硬化性樹脂層5的厚度例如為5 μm~180 μm,亦可為10 μm~170 μm或15 μm~160 μm。兩個熱硬化性樹脂層5的厚度可相同,亦可不同。金屬層6例如是銅層或鋁層。熱硬化性樹脂層5包含熱硬化性樹脂組成物。熱硬化性樹脂組成物經過半硬化(B階段)狀態,藉由之後的硬化處理能夠成為完全硬化物(C階段)狀態。熱硬化性樹脂組成物含有環氧樹脂、硬化劑、彈性體(例如丙烯酸樹脂),並根據需要進一步含有無機填料及硬化促進劑等。兩個熱硬化性樹脂層5的組成可相同,亦可不同。對於構成熱硬化性樹脂層5的熱硬化性樹脂組成物的詳細情況將在後面敘述。
金屬層6的厚度例如為5 μm~100 μm,亦可為10 μm~90 μm或20 μm~80 μm。藉由使金屬層6的厚度在上述範圍內,在拾取支持片Da的步驟中(參照圖5的(d)),金屬片6p發揮如彈簧板般的作用,能夠實現優異的拾取性。另外,積層膜20包含金屬層6,從而藉由樹脂材料與金屬材料的光學對比度,在拾取步驟中能夠實現支持片Da的優異的視認性。
兩個熱硬化性樹脂層5、5的厚度的合計相對於支持片形成用膜D的厚度的比率較佳為0.1~0.9,更佳為0.2~0.8,進而佳為0.35~0.7,進而更佳為0.35~0.6。藉由該比率在上述範圍內,在支持片Da的製造過程中能夠實現拾取性(參照圖5的(d))。即,藉由使比率在0.1以上,能夠更高精度地抑制由於金屬片6p的邊緣進入感壓接著層2而引起的支持片Da的拾取性降低。另一方面,當比率為0.9以下時,金屬片6p具有足夠的厚度,因此金屬片6p起到如彈簧板般的作用,能夠實現更優異的拾取性。自該些觀點出發,金屬層6的厚度例如為10 μm~80 μm,亦可為20 μm~60 μm。熱硬化性樹脂層5(一層)的厚度例如為5 μm~120 μm,亦可為10 μm~60 μm。
積層膜20例如可藉由將第一積層膜與第二積層膜貼合來製造,所述第一積層膜具有基材膜1且在基材膜1的表面上具有感壓接著層2,所述第二積層膜具有覆蓋膜3且在覆蓋膜3的表面上具有支持片形成用膜D(參照圖4)。第一積層膜可經過如下步驟而獲得:在基材膜1的表面上藉由塗佈而形成感壓接著層的步驟、以及藉由沖孔等將感壓接著層加工成規定形狀(例如圓形)的步驟。第二積層膜可經過如下步驟而獲得:在覆蓋膜3(例如PET膜或聚乙烯膜)的表面上藉由塗佈而形成熱硬化性樹脂層5的步驟、在熱硬化性樹脂層5的表面形成金屬層6的步驟、在金屬層6的表面上藉由塗佈而形成熱硬化性樹脂層5的步驟、及藉由沖孔將經過該些步驟而形成的支持片形成用膜加工成規定的形狀(例如、圓形)的步驟。當使用積層膜20時,覆蓋膜3在適當的時機被剝離。
如圖5的(a)所示,將切割環DR貼附於積層膜20。即,將切割環DR貼附於積層膜20的感壓接著層2,成為在切割環DR的內側配置有支持片形成用膜D的狀態。藉由切割將支持片形成用膜D單片化(參照圖5的(b))。藉此,可自支持片形成用膜D獲得多個支持片Da。支持片Da由兩個接著劑片5p、及被兩個接著劑片5p夾持的金屬片6p構成。其後,如圖5的(c)所示,藉由擴展基材膜1,使支持片Da相互分離。如圖5的(d)所示,藉由用上推夾具42上推支持片Da,自感壓接著層2剝離支持片Da,並且用抽吸夾頭44進行抽吸來拾取支持片Da。再者,亦可藉由對切割前的支持片形成用膜D或拾取前的支持片Da進行加熱,使熱硬化性樹脂的硬化反應進行。在拾取時藉由支持片Da適度地硬化而能夠實現優異的拾取性。較佳為將用於單片化的切口形成至支持片形成用膜D的外緣。支持片形成用膜D的直徑例如可為300 mm~310 mm或300 mm~305 mm。支持片形成用膜D的俯視下的形狀不限於圖3的(a)所示的圓形,亦可為矩形(正方形或長方形)。
(半導體裝置的製造方法)
對半導體裝置100的製造方法進行說明。本實施方式的製造方法包括以下的(A)~(H)的步驟。
(A)準備積層膜20的步驟(參照圖4);
(B)藉由將支持片形成用膜D單片化,在感壓接著層2的表面上形成多個支持片Da的步驟(參照圖5的(b));
(C)自感壓接著層2拾取支持片Da的步驟(參照圖5的(d));
(D)在基板10上配置第一晶片T1的步驟;
(E)在基板10上且為第一晶片T1的周圍配置多個支持片Da的步驟(參照圖6);
(F)準備帶接著劑片的晶片T2a的步驟,所述帶接著劑片的晶片T2a具備第二晶片T2、及設置在第二晶片T2的一個面上的接著劑片Ta(參照圖7);
(G)藉由在多個支持片Dc的表面上配置帶接著劑片的晶片T2a來構築支石墓結構的步驟(參照圖8);
(H)用密封材50密封晶片T1與晶片T2之間的間隙等的步驟(參照圖1)。
(A)步驟~(C)步驟是製作多個支持片Da的製程,已經說明完畢。(D)步驟~(H)步驟是使用多個支持片Da在基板10上構築支石墓結構的製程。以下,參照圖6~圖8對(D)步驟~(H)步驟進行說明。
[(D)步驟]
(D)步驟是在基板10上配置第一晶片T1的步驟。例如,首先,經由接著劑層T1c將晶片T1配置在基板10上的規定位置。然後,晶片T1藉由導線w與基板10電連接。(D)步驟可為在(E)步驟之前進行的步驟,亦可在(A)步驟之前、(A)步驟與(B)步驟之間、(B)步驟與(C)步驟之間、或者(C)步驟與(E)步驟之間。
[(E)步驟]
(E)步驟是在基板10上且為第一晶片T1的周圍配置多個支持片Da的步驟。經過所述步驟製作圖6所示的結構體30。結構體30包括基板10、配置在基板10的表面上的晶片T1、及多個支持片Da。支持片Da的配置藉由壓接處理進行即可。壓接處理例如較佳為在80℃~180℃、0.01 MPa~0.50 Mpa的條件下實施0.5秒~3.0秒。再者,關於支持片Da,其包含的接著劑片5p可在(E)步驟的時刻完全硬化而成為支持片Dc,亦可不在該時刻完全硬化。支持片Da中包含的接著劑片5p亦可在(G)步驟開始前的時刻完全硬化而成為接著劑片5c。
[(F)步驟]
(F)步驟是準備圖7所示的帶接著劑片的晶片T2a的步驟。帶接著劑片的晶片T2a包括晶片T2、及設置在晶片T2的一個表面的接著劑片Ta。帶接著劑片的晶片T2a例如能夠使用半導體晶圓及切割-黏晶一體型膜,經過切割步驟及拾取步驟而獲得。
[(G)步驟]
(G)步驟是以接著劑片Ta與多個支持片Dc的上表面接觸的方式,在晶片T1的上方配置帶接著劑片的晶片T2a的步驟。具體而言,經由接著劑片Ta將晶片T2壓接於支持片Dc的上表面。該壓接處理例如較佳為在80℃~180℃、0.01 MPa~0.50 MPa的條件下實施0.5秒~3.0秒。繼而,藉由加熱使接著劑片Ta硬化。該硬化處理例如較佳為在60℃~175℃、0.01 MPa~1.0 MPa的條件下實施5分鐘以上。藉此,接著劑片Ta硬化而成為接著劑片Tc。經過該步驟,在基板10上構築支石墓結構(參照圖8)。藉由使晶片T1與帶接著劑片的晶片T2a分離,能夠防止因導線w的上部與晶片T2接觸而引起的導線w的短路。另外,由於無需在與晶片T2接觸的接著劑片Ta中埋入導線,故具有能夠使接著劑片Ta變薄的優點。
在(G)步驟後、(H)步驟前,經由接著劑片在晶片T2上配置晶片T3,進而,經由接著劑片在晶片T3上配置晶片T4。接著劑片只要是與上述接著劑片Ta同樣的熱硬化性樹脂組成物即可,藉由加熱硬化而成為接著劑片Tc(參照圖1)。另一方面,藉由導線w分別將晶片T2、晶片T3、晶片T4與基板10電連接。再者,積層在晶片T1上方的晶片的數量不限於本實施方式中的三個,適當設定即可。
[(H)步驟]
(H)步驟是用密封材50將晶片T1與晶片T2之間的間隙等密封的步驟。經過該步驟,完成圖1所示的半導體裝置100。
(熱硬化性樹脂組成物)
如上所述,構成熱硬化性樹脂層5的熱硬化性樹脂組成物含有環氧樹脂、硬化劑及彈性體,根據需要更含有無機填料及硬化促進劑等。根據本發明者等人的研究,較佳為支持片Da及硬化後的支持片Dc具有以下特性。
·特性1:在基板10的規定位置熱壓接支持片Da時不易產生位置偏移(120℃下的接著劑片5p的熔融黏度例如為4300 Pa·s~50000 Pa·s或5000 Pa·s~40000 Pa·s);
·特性2:在半導體裝置100內接著劑片5c發揮應力緩和性(熱硬化性樹脂組成物含有彈性體(橡膠成分));
·特性3:與帶接著劑片的晶片的接著劑片Tc的接著強度充分高(接著劑片5c相對於接著劑片Tc的晶粒剪切(dieshear)強度例如為2.0 Mpa~7.0 Mpa或3.0 Mpa~6.0 Mpa);
·特性4:伴隨硬化的收縮率充分小;
·特性5:在拾取步驟中基於照相機的支持片Da的視認性良好(熱硬化性樹脂組成物例如含有著色劑);
·特性6:接著劑片5c具有充分的機械強度。
[環氧樹脂]
環氧樹脂若為進行硬化而具有接著作用者,則並無特別限定。可使用:雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚S型環氧樹脂等二官能環氧樹脂;苯酚酚醛清漆型環氧樹脂、甲酚酚醛清漆型環氧樹脂等酚醛清漆型環氧樹脂等。另外,可應用多官能環氧樹脂、縮水甘油胺型環氧樹脂、含雜環的環氧樹脂或脂環式環氧樹脂等普遍已知的樹脂。該些可單獨使用一種,亦可併用兩種以上。
[硬化劑]
作為硬化劑,例如可列舉酚樹脂、酯化合物、芳香族胺、脂肪族胺及酸酐。其中,自實現高的晶粒剪切強度的觀點而言,較佳為酚樹脂。作為酚樹脂的市售品,例如可列舉:迪愛生(DIC)(股)製造的LF-4871(商品名,BPA酚醛清漆型酚樹脂)、愛沃特(AIR WATER)(股)製造的HE-100C-30(商品名,苯基芳烷基型酚樹脂)、迪愛生(DIC)(股)製造的菲諾萊特(Phenolite)KA及TD系列、三井化學(股)製造的美萊克(Milex)XLC-系列及XL系列(例如美萊克(Milex)XLC-LL)、愛沃特(AIR WATER)(股)製造的HE系列(例如HE100C-30)、明和化成(股)製造的MEHC-7800系列(例如MEHC-7800-4S)、JEF化學(JFE Chemical)(股)製造的JDPP系列。該些可單獨使用一種,亦可併用兩種以上。
關於環氧樹脂與酚樹脂的調配量,自實現高的晶粒剪切強度的觀點而言,環氧當量與羥基當量的當量比分別較佳為0.6~1.5,更佳為0.7~1.4,進而佳為0.8~1.3。藉由使調配比在上述範圍內,容易將硬化性及流動性雙方達到充分高的水準。
[彈性體]
作為彈性體,例如可列舉:丙烯酸樹脂、聚酯樹脂、聚醯胺樹脂、聚醯亞胺樹脂、矽酮樹脂、聚丁二烯、丙烯腈、環氧改質聚丁二烯、順丁烯二酸酐改質聚丁二烯、酚改質聚丁二烯及羧基改質丙烯腈。
自實現高的晶粒剪切強度的觀點而言,作為彈性體較佳為丙烯酸系樹脂,進而,更佳為將丙烯酸縮水甘油酯或甲基丙烯酸縮水甘油酯等具有環氧基或縮水甘油基作為交聯性官能基的官能性單體聚合而得到的含環氧基的(甲基)丙烯酸共聚物等丙烯酸系樹脂。在丙烯酸系樹脂中,較佳為含環氧基的(甲基)丙烯酸酯共聚物以及含環氧基的丙烯酸橡膠,更佳為含環氧基的丙烯酸橡膠。含環氧基的丙烯酸橡膠是以丙烯酸酯為主要成分,主要包含丙烯酸丁酯與丙烯腈等共聚物、丙烯酸乙酯與丙烯腈等共聚物的,具有環氧基的橡膠。再者,丙烯酸系樹脂不僅可具有環氧基,亦可具有醇性或酚性羥基、羧基等交聯性官能基。
作為丙烯酸樹脂的市售品,可列舉:長瀨化成(Nagase ChemteX)(股)製造的SG-70L、SG-708-6、WS-023 EK30、SG-280 EK23、SG-P3溶劑變更品(商品名,丙烯酸橡膠,重量平均分子量:80萬,Tg:12℃,溶劑為環己酮)等。
自實現高的晶粒剪切強度的觀點而言,丙烯酸樹脂的玻璃轉移溫度(Tg)較佳為-50℃~50℃,更佳為-30℃~30℃。自實現高的晶粒剪切強度的觀點而言,丙烯酸樹脂的重量平均分子量(Mw)較佳為10萬~300萬,更佳為50萬~200萬。此處,Mw是指藉由凝膠滲透層析法(Gel Permeation Chromatography,GPC)測定,使用基於標準聚苯乙烯的標準曲線進行換算而得到的值。再者,藉由使用分子量分佈窄的丙烯酸樹脂,具有能夠形成高彈性的接著劑片的傾向。
自實現高的晶粒剪切強度的觀點而言,相對於環氧樹脂及環氧樹脂硬化劑的合計100質量份,熱硬化性樹脂組成物中所含的丙烯酸樹脂的量較佳為10質量份~200質量份,更佳為20質量份~100質量份。
[無機填料]
作為無機填料,例如可列舉:氫氧化鋁、氫氧化鎂、碳酸鈣、碳酸鎂、矽酸鈣、矽酸鎂、氧化鈣、氧化鎂、氧化鋁、氮化鋁、硼酸鋁晶須、氮化硼及結晶性二氧化矽、非晶性二氧化矽。該些可單獨使用一種,亦可併用兩種以上。
就實現高的晶粒剪切強度的觀點而言,無機填料的平均粒徑較佳為0.005 μm~1.0 μm,更佳為0.05 μm~0.5 μm。就實現高的晶粒剪切強度的觀點而言,無機填料的表面較佳為經化學修飾。適合作為對表面進行化學修飾的材料者可列舉矽烷偶合劑。作為矽烷偶合劑的官能基的種類,例如可列舉乙烯基、丙烯醯基、環氧基、巰基、胺基、二胺基、烷氧基、乙氧基。
就實現高的晶粒剪切強度的觀點而言,相對於熱硬化性樹脂組成物的樹脂成分100質量份,無機填料的含量較佳為20質量份~200質量份,更佳為30質量份~100質量份。
[硬化促進劑]
作為硬化促進劑,例如可列舉:咪唑類及其衍生物、有機磷系化合物、二級胺類、三級胺類、及四級銨鹽。就實現高的晶粒剪切強度的觀點而言,較佳為咪唑系的化合物。作為咪唑類,可列舉2-甲基咪唑、1-苄基-2-甲基咪唑、1-氰基乙基-2-苯基咪唑、1-氰基乙基-2-甲基咪唑等。該些可單獨使用一種,亦可併用兩種以上。
就實現高的晶粒剪切強度的觀點而言,相對於環氧樹脂及環氧樹脂硬化劑的合計100質量份,熱硬化性樹脂組成物的硬化促進劑的含量較佳為0.04質量份~3質量份,更佳為0.04質量份~0.2質量份。
<第二實施方式>
圖9是示意性地表示第二實施方式的半導體裝置的剖面圖。第一實施方式所涉及的半導體裝置100是晶片T1與接著劑片Tc分離的形態,相對於此,本實施方式所涉及的半導體裝置200中,晶片T1與接著劑片Tc接觸。即,接著劑片Tc與晶片T1的上表面及支持片Dc的上表面接觸。例如,藉由適當設定支持片形成用膜D的厚度,能夠使晶片T1的上表面的位置與支持片Dc的上表面的位置一致。
在半導體裝置200中,晶片T1相對於基板10並非打線接合連接,而是經倒裝晶片(flip chip)連接。再者,只要設為導線w嵌入接著劑片Ta的構成,則即使是將晶片T1打線接合到基板10的形態,晶片T1亦可為與接著劑片Tc接觸的狀態。接著劑片Ta與晶片T2一起構成帶接著劑片的晶片T2a(參照圖8)。
如圖9所示,晶片T1與晶片T2之間的接著劑片Tc覆蓋晶片T2中的與晶片T1相對的區域R,並且自區域R連續地延伸至晶片T2的周緣側。所述一個接著劑片Tc覆蓋晶片T2的區域R,並夾設在晶片T2與多個支持片之間而將該些接著。圖9中的晶片T2的下表面相當於背面。如上所述,近年來晶片的背面多形成有凹凸。藉由晶片T2背面的實質上的整體被接著劑片Tc覆蓋,即使晶片T1的上表面接觸接著劑片Tc,亦能夠抑制晶片T2產生裂縫或破裂。
以上,詳細地說明了本揭示的實施方式,但本發明並不限定於上述實施方式。
在所述實施方式中,如圖3的(b)所示,例示了具備三層結構的支持片形成用膜D的支持片形成用積層膜20,但支持片形成用積層膜可為兩層亦可為四層以上。圖10所示的支持片形成用積層膜20A具有包括熱硬化性樹脂層5及金屬層6的雙層膜D2(支持片形成用膜)。即,在支持片形成用積層膜20A中,在感壓接著層2與最外面的金屬層6之間配置有熱硬化性樹脂層5。
熱硬化性樹脂層5的厚度相對於雙層膜D2的厚度的比率較佳為0.1~0.9,更佳為0.2~0.8,進而佳為0.35~0.7,進而更佳為0.35~0.6。藉由該比率在上述範圍內,在支持片的製造過程中能夠實現拾取性(參照圖5的(d))。即,藉由使比率為0.1以上,能夠更高精度地抑制由於金屬片6p的邊緣進入感壓接著層2而引起的支持片的拾取性降低。另一方面,當比率為0.8以下時,金屬片6p具有充分的厚度,因此金屬片6p起到如彈簧板般的作用,能夠實現更優異的拾取性。自該些觀點出發,金屬層6的厚度例如為10 μm~80 μm,亦可為20 μm~60 μm。熱硬化性樹脂層5的厚度例如為5 μm~120 μm,亦可為10 μm~60 μm。
支持片形成用積層膜20A例如可經過以下步驟來製造。
·準備依次具備基材膜1、感壓接著層2、及熱硬化性樹脂層5的積層膜的步驟;
·在所述積層膜的表面貼合金屬層6的步驟;
或者,
·將熱硬化性樹脂層5與金屬層6貼合來準備積層膜的步驟;
·以依次具備基材膜1、感壓接著層2、及所述積層膜的方式進行貼合的步驟。
實施例
以下,藉由實施例對本揭示進行說明,但本發明並不限定於該些實施例。
(清漆的製備)
使用以下的材料製備了用於形成支持片形成用膜的熱硬化性樹脂層的清漆。
·環氧樹脂:YDCN-700-10:(商品名,新日鐵住金化學(股)製造,鄰甲酚酚醛清漆型環氧樹脂,25℃下為固體)13.2質量份
·酚樹脂(硬化劑):HE-100C-30:(商品名、愛沃特(AIR WATER)(股)製造、苯基芳烷基型酚樹脂)11.0質量份
·無機填料:艾羅西爾(Aerosil)R972:(商品名、日本艾羅西爾(Aerosil)(股)製造、二氧化矽、平均粒徑0.016 μm)7.8質量份
·彈性體:SG-P3溶劑變更品(商品名、長瀨化成(Nagase ChemteX)(股)製造、丙烯酸橡膠、重量平均分子量:80萬、Tg:12℃、溶劑為環己酮)66.4質量份
·偶合劑1:A-189:(商品名,GE東芝(Toshiba)(股)製造,γ-巰基丙基三甲氧基矽烷)0.4質量份
·偶合劑1:A-1160:(商品名、GE東芝(Toshiba)(股)製造,γ-脲基丙基三乙氧基矽烷)1.15質量份
·硬化促進劑:固唑(Curezol)2PZ-CN:(商品名、四國化成工業(股)製造,1-氰基乙基-2-苯基咪唑)0.03質量份
·溶媒:環己烷
<實施例1>
如上所述,使用環己酮作為溶媒,將清漆的固體成分比例調整為40質量%。用100目的過濾器過濾清漆的同時進行真空脫泡。作為塗佈清漆的膜,準備實施有脫模處理的聚對苯二甲酸乙二酯(PET)膜(厚度38 μm)。將真空脫泡後的清漆塗佈於PET膜的實施了脫模處理的面上。對塗佈的清漆以90℃5分鐘、繼而140℃5分鐘的兩階段進行加熱乾燥。如此,在PET膜的表面上形成B階段狀態(半硬化狀態)的熱硬化性樹脂層。藉由在70℃的加熱板上將銅箔(厚度:18 μm)貼附至熱硬化性樹脂層的表面上,從而在PET膜的表面上製作與圖10所示的雙層膜D2相同構成的支持片形成用膜。
按照以下順序準備了具有感壓接著層的積層膜(切割帶)。對於黏著劑而言,可藉由溶液聚合法獲得丙烯酸共聚物,所述丙烯酸共聚物使用丙烯酸2-乙基己酯及甲基丙烯酸甲酯作為主要單體,使用丙烯酸羥基乙酯及丙烯酸作為官能基單體。該合成的丙烯酸共聚物的重量平均分子量為40萬,玻璃轉移溫度為-38℃。製備相對於該丙烯酸共聚物100質量份而調配有10質量份多官能異氰酸酯交聯劑(三菱化學(股)製造,商品名麥騰(Mytech) NY730A-T)的黏著劑溶液,且在表面脫模處理聚對苯二甲酸乙二酯(厚度25 μm)上以乾燥時的黏著劑厚度為10 μm的方式進行塗佈乾燥。進而,在黏著劑面上層壓包含聚丙烯/乙酸乙烯酯/聚丙烯的100 μm的聚烯烴基材。將該黏著膜在室溫下放置2周,充分進行老化,藉此獲得切割帶。
以支持片形成用膜的具有熱硬化性樹脂層的面與感壓接著層相向的方式,在70℃的加熱板上使用橡膠輥將支持片形成用膜(熱硬化性樹脂層與銅箔的雙層膜)貼合在所述切割帶的感壓接著層上。藉此,得到支持片形成用膜與切割帶的積層體。熱硬化性樹脂層的厚度為25 μm。
<實施例2>
除了使用鋁箔(厚度25 μm)代替銅箔(厚度:18 μm)以外,與實施例1同樣地獲得支持片形成用膜與切割帶的積層體。
對實施例的支持片形成用膜進行以下的評價。
(1)剝離強度
將包含實施例的支持片形成用膜的積層體分別切成寬25 mm、長100 mm的長度,來製作試驗片。測定感壓接著層與支持片形成用膜的界面的剝離強度(剝離角度:180°、剝離速度:300 mm/分鐘)。對各實施例進行3次測定,其平均值如下所示。
·實施例1…0.4 N/25 mm
·實施例2…0.4 N/25 mm
(2)拾取性
準備實施例的支持片形成用膜(形狀:直徑320 mm的圓形)與所述切割帶(形狀:直徑335 mm的圓形)的積層體。在70℃的條件下在該積層體的切割帶上層壓切割環。使用切割機在高度55 μm的條件下將支持片形成用膜單片化。藉此,得到了尺寸為10 mm×10 mm的支持片。在該支持片上貼附雙面膠帶(尺寸:8 mm×8 mm)的一面,在雙面膠帶的另一面貼附夾具。用推力拉力計(push pull gauge)(依夢達(IMADA)公司製造)拉伸該夾具,測量剝離時的拉伸力。對各實施例進行5次測定,其平均值如下所示。
·實施例1…4.4 N/25 mm
·實施例2…4.6 N/25 mm
[產業上之可利用性]
根據本揭示,提供一種在具有支石墓結構的半導體裝置的製造製程中,能夠簡化製作支持片的步驟,並且能夠實現支持片的優異的拾取性的半導體裝置的製造方法。另外,根據本揭示,提供一種具有支石墓結構的半導體裝置、以及支持片形成用積層膜及其製造方法。
1:基材膜
2:感壓接著層
3:覆蓋層
5:熱硬化性樹脂層
5c:接著劑片(硬化物)
5p:接著劑片
6:金屬層
6p:金屬片
10:基板
20、20A:支持片形成用積層膜/積層膜
30:結構體
42:上推夾具
44:抽吸夾頭
50:密封材
100、200:半導體裝置
D:支持片形成用膜
D2:雙層膜(支持片形成用膜)
Da、Dc:支持片
DR:切割環
R:區域
T1:第一晶片(晶片)
T2:第二晶片(晶片)
T3、T4:晶片
T1c:接著劑片/接著劑層
T2a:帶接著劑片的晶片
Ta、Tc:接著劑片
w:導線
圖1是示意性地表示本揭示的半導體裝置的第一實施方式的剖面圖。
圖2的(a)及圖2的(b)是示意性地表示第一晶片與多個支持片的位置關係的例子的平面圖。
圖3的(a)是示意性地表示支持片形成用積層膜的一實施方式的平面圖,圖3的(b)是圖3的(a)的b-b線處的剖面圖。
圖4是示意性地表示貼合感壓接著層與支持片形成用膜的步驟的剖面圖。
圖5的(a)~圖5的(d)是示意性地表示支持片的製作過程的剖面圖。
圖6是示意性地表示在基板上且為第一晶片周圍配置有多個支持片的狀態的剖面圖。
圖7是示意地表示帶接著劑片的晶片一例的剖面圖。
圖8是示意性地表示形成在基板上的支石墓結構的剖面圖。
圖9是示意性地表示本揭示的半導體裝置的第二實施方式的剖面圖。
圖10是示意性地表示支持片形成用積層膜的另一實施方式的剖面圖。
5c:接著劑片(硬化物)
6p:金屬片
10:基板
50:密封材
100:半導體裝置
Dc:支持片
R:區域
T1:第一晶片(晶片)
T1c:接著劑片/接著劑層
T2:第二晶片(晶片)
T3、T4:晶片
Tc:接著劑片
w:導線
Claims (19)
- 一種半導體裝置的製造方法,其為製造具有支石墓結構的半導體裝置的方法,所述支石墓結構包括:基板;第一晶片,配置於所述基板上;多個支持片,配置於所述基板上且為所述第一晶片的周圍;以及第二晶片,由所述多個支持片支持且配置成覆蓋所述第一晶片,其中所述半導體裝置的製造方法包括以下步驟: (A)準備依次具備基材膜、感壓接著層、及支持片形成用膜的積層膜的步驟; (B)藉由將所述支持片形成用膜單片化,而在所述感壓接著層的表面上形成多個支持片的步驟; (C)自所述感壓接著層拾取所述支持片的步驟; (D)在基板上配置第一晶片的步驟; (E)在所述基板上且為所述第一晶片的周圍或應配置所述第一晶片的區域的周圍,配置多個所述支持片的步驟; (F)準備帶接著劑片的晶片的步驟,所述帶接著劑片的晶片具備第二晶片、及設置在所述第二晶片的一個面上的接著劑片;以及 (G)藉由在多個所述支持片的表面上配置所述帶接著劑片的晶片來構築支石墓結構的步驟, 所述支持片形成用膜具有至少包含金屬層的多層結構。
- 如請求項1所述的半導體裝置的製造方法,其在(B)步驟與(C)步驟之間,不包括對所述感壓接著層照射紫外線的步驟。
- 如請求項1或請求項2所述的半導體裝置的製造方法,其中所述支持片形成用膜包含熱硬化性樹脂層,且 所述半導體裝置的製造方法在(G)步驟之前,包括對所述支持片形成用膜或所述支持片進行加熱的步驟。
- 一種半導體裝置,具有支石墓結構,且所述支石墓結構包括: 基板; 第一晶片,配置於所述基板上; 多個支持片,配置於所述基板上且為所述第一晶片的周圍;以及 第二晶片,由所述多個支持片支持且配置成覆蓋所述第一晶片,且 所述支持片具有至少包含金屬片的多層結構。
- 如請求項4所述的半導體裝置,其中,所述支持片為所述金屬片與設置在所述金屬片的一個面上的接著劑片的雙層結構。
- 如請求項4所述的半導體裝置,其中,所述支持片為所述金屬片與夾持所述金屬片的一對接著劑片的三層結構,且 所述接著劑片的厚度的合計相對於所述支持片的厚度的比率為0.1~0.9。
- 如請求項4至請求項6中任一項所述的半導體裝置,其更包括接著劑片,所述接著劑片以至少覆蓋所述第二晶片中的與所述第一晶片相對的區域的方式設置,且 所述第一晶片與所述接著劑片分離。
- 如請求項7所述的半導體裝置,其中,所述接著劑片自所述第二晶片的所述區域連續地延伸至所述第二晶片的周緣側,並且被所述第二晶片與所述多個支持片夾持。
- 如請求項4至請求項6中任一項所述的半導體裝置,其更包括接著劑片,所述接著劑片以至少覆蓋所述第二晶片中的與所述第一晶片相對的區域的方式設置,且 所述第一晶片與所述接著劑片接觸。
- 如請求項9所述的半導體裝置,其中,所述接著劑片自所述第二晶片的所述區域連續地延伸至所述第二晶片的周緣側,並且被所述第二晶片與所述多個支持片夾持。
- 一種支持片形成用積層膜,用於具有支石墓結構的半導體裝置的製造製程,所述支石墓結構包括:基板;第一晶片,配置於所述基板上;多個支持片,配置於所述基板上且為所述第一晶片的周圍;以及第二晶片,由所述多個支持片支持且配置成覆蓋所述第一晶片,且所述支持片形成用積層膜依次包括: 基材膜、 感壓接著層、以及 支持片形成用膜,且 所述支持片形成用膜具有至少包含金屬層的多層結構。
- 如請求項11所述的支持片形成用積層膜,其中所述金屬層為銅層或鋁層。
- 如請求項11或請求項12所述的支持片形成用積層膜,其中所述支持片形成用膜的厚度為5 μm~180 μm。
- 如請求項11至請求項13中任一項所述的支持片形成用積層膜,其中所述感壓接著層不包含含有具有光反應性的碳-碳雙鍵的樹脂。
- 如請求項11至請求項14中任一項所述的支持片形成用積層膜,其中所述支持片形成用膜包含熱硬化性樹脂層。
- 如請求項15所述的支持片形成用積層膜,其中所述熱硬化性樹脂層含有環氧樹脂。
- 如請求項15或請求項16所述的支持片形成用積層膜,其中所述熱硬化性樹脂層含有彈性體。
- 一種支持片形成用積層膜的製造方法,其為具有支石墓結構的半導體裝置的製造製程中所使用的支持片形成用積層膜的製造方法,所述支石墓結構包括:基板;第一晶片,配置於所述基板上;多個支持片,配置於所述基板上且為所述第一晶片的周圍;以及第二晶片,由所述多個支持片支持且配置成覆蓋所述第一晶片,且所述支持片形成用積層膜的製造方法包括: 準備黏著膜的步驟,所述黏著膜具有基材膜、及形成在所述基材膜的一個面上的感壓接著層;以及 在所述感壓接著層的表面上積層支持片形成用膜的步驟,且 所述支持片形成用膜具有至少包含金屬層的多層結構。
- 一種支持片形成用積層膜的製造方法,其為具有支石墓結構的半導體裝置的製造製程中所使用的支持片形成用積層膜的製造方法,所述支石墓結構包括:基板;第一晶片,配置於所述基板上;多個支持片,配置於所述基板上且為所述第一晶片的周圍;以及第二晶片,由所述多個支持片支持且配置成覆蓋所述第一晶片,且所述支持片形成用積層膜的製造方法包括: 準備積層膜的步驟,所述積層膜依次具備基材膜、感壓接著層、及熱硬化性樹脂層;以及 在所述熱硬化性樹脂層的表面形成金屬層的步驟。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
WOPCT/JP2019/017701 | 2019-04-25 | ||
PCT/JP2019/017701 WO2020217401A1 (ja) | 2019-04-25 | 2019-04-25 | ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202107667A true TW202107667A (zh) | 2021-02-16 |
Family
ID=72940652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109113792A TW202107667A (zh) | 2019-04-25 | 2020-04-24 | 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20220149008A1 (zh) |
JP (1) | JPWO2020218523A1 (zh) |
KR (1) | KR20220002256A (zh) |
CN (1) | CN113632226A (zh) |
SG (1) | SG11202110159UA (zh) |
TW (1) | TW202107667A (zh) |
WO (2) | WO2020217401A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW202213552A (zh) * | 2020-07-03 | 2022-04-01 | 日商昭和電工材料股份有限公司 | 半導體裝置及其製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002222889A (ja) * | 2001-01-24 | 2002-08-09 | Nec Kyushu Ltd | 半導体装置及びその製造方法 |
KR20030018204A (ko) * | 2001-08-27 | 2003-03-06 | 삼성전자주식회사 | 스페이서를 갖는 멀티 칩 패키지 |
US6930378B1 (en) * | 2003-11-10 | 2005-08-16 | Amkor Technology, Inc. | Stacked semiconductor die assembly having at least one support |
JP4188337B2 (ja) * | 2004-05-20 | 2008-11-26 | 株式会社東芝 | 積層型電子部品の製造方法 |
TWI292617B (en) * | 2006-02-03 | 2008-01-11 | Siliconware Precision Industries Co Ltd | Stacked semiconductor structure and fabrication method thereof |
JP4954569B2 (ja) * | 2006-02-16 | 2012-06-20 | 日東電工株式会社 | 半導体装置の製造方法 |
US20080029885A1 (en) * | 2006-08-07 | 2008-02-07 | Sandisk Il Ltd. | Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques |
KR20110083969A (ko) * | 2010-01-15 | 2011-07-21 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
KR101774938B1 (ko) * | 2011-08-31 | 2017-09-06 | 삼성전자 주식회사 | 지지대를 갖는 반도체 패키지 및 그 형성 방법 |
JP5840479B2 (ja) * | 2011-12-20 | 2016-01-06 | 株式会社東芝 | 半導体装置およびその製造方法 |
KR101906269B1 (ko) * | 2012-04-17 | 2018-10-10 | 삼성전자 주식회사 | 반도체 패키지 및 그 제조 방법 |
JP2015176906A (ja) * | 2014-03-13 | 2015-10-05 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
US9418974B2 (en) * | 2014-04-29 | 2016-08-16 | Micron Technology, Inc. | Stacked semiconductor die assemblies with support members and associated systems and methods |
JP6603479B2 (ja) * | 2015-05-18 | 2019-11-06 | 日東電工株式会社 | 接着フィルム、ダイシングテープ一体型接着フィルム、複層フィルム、半導体装置の製造方法および半導体装置 |
-
2019
- 2019-04-25 WO PCT/JP2019/017701 patent/WO2020217401A1/ja active Application Filing
-
2020
- 2020-04-24 JP JP2021516268A patent/JPWO2020218523A1/ja active Pending
- 2020-04-24 TW TW109113792A patent/TW202107667A/zh unknown
- 2020-04-24 KR KR1020217028899A patent/KR20220002256A/ko not_active Application Discontinuation
- 2020-04-24 CN CN202080020989.6A patent/CN113632226A/zh active Pending
- 2020-04-24 SG SG11202110159UA patent/SG11202110159UA/en unknown
- 2020-04-24 WO PCT/JP2020/017728 patent/WO2020218523A1/ja active Application Filing
- 2020-04-24 US US17/439,402 patent/US20220149008A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
SG11202110159UA (en) | 2021-11-29 |
WO2020217401A1 (ja) | 2020-10-29 |
JPWO2020218523A1 (zh) | 2020-10-29 |
WO2020218523A1 (ja) | 2020-10-29 |
US20220149008A1 (en) | 2022-05-12 |
CN113632226A (zh) | 2021-11-09 |
KR20220002256A (ko) | 2022-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI814944B (zh) | 半導體裝置及其製造方法 | |
JP7247733B2 (ja) | ドルメン構造を有する半導体装置の製造方法 | |
TW202107667A (zh) | 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法 | |
TW202107670A (zh) | 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法 | |
US11935870B2 (en) | Method for manufacturing semiconductor device having dolmen structure, method for manufacturing support piece, and laminated film | |
JP7452545B2 (ja) | 支持片の製造方法、半導体装置の製造方法、及び支持片形成用積層フィルム | |
TWI830905B (zh) | 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法 | |
WO2020218524A1 (ja) | ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法 | |
TWI830901B (zh) | 半導體裝置的製造方法 | |
TWI833985B (zh) | 支撐片的製造方法、半導體裝置的製造方法及支撐片形成用積層膜 | |
JP7351335B2 (ja) | ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム | |
WO2020218530A1 (ja) | ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法 | |
TW202107668A (zh) | 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法 | |
TW202044423A (zh) | 具有支石墓結構的半導體裝置及其製造方法 | |
TWI830906B (zh) | 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法 | |
TW202107665A (zh) | 具有支石墓結構的半導體裝置的製造方法、支撐片的製造方法、以及支撐片形成用積層膜 | |
TW202213552A (zh) | 半導體裝置及其製造方法 | |
JP2022153830A (ja) | 支持部材の製造方法、及び、半導体装置の製造方法 | |
TW202339954A (zh) | 單片化體形成用積層膜及其製造方法、以及半導體裝置之製造方法 |