TW202107665A - 具有支石墓結構的半導體裝置的製造方法、支撐片的製造方法、以及支撐片形成用積層膜 - Google Patents
具有支石墓結構的半導體裝置的製造方法、支撐片的製造方法、以及支撐片形成用積層膜 Download PDFInfo
- Publication number
- TW202107665A TW202107665A TW109113047A TW109113047A TW202107665A TW 202107665 A TW202107665 A TW 202107665A TW 109113047 A TW109113047 A TW 109113047A TW 109113047 A TW109113047 A TW 109113047A TW 202107665 A TW202107665 A TW 202107665A
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- film
- support sheet
- forming
- substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
本發明揭示了一種支撐片的製造方法,其為在具有支石墓結構的半導體裝置的製造製程中所使用的支撐片的製造方法,所述半導體裝置包括:基板;第一晶片,配置於基板上;多個支撐片,配置於基板上且第一晶片的周圍;以及第二晶片,由多個支撐片支撐且配置成覆蓋第一晶片,且所述支撐片的製造方法包括:(A)準備依次具備基材膜、黏著層、及支撐片形成用膜的積層膜的步驟;(B)藉由將支撐片形成用膜單片化,而在黏著層的表面上形成多個支撐片的步驟;以及(C)自黏著層拾取支撐片的步驟,支撐片形成用膜在120℃下的剪切黏度為4000 Pa·s以上。
Description
本揭示是有關於一種具有支石墓結構的半導體裝置的製造方法,所述具有支石墓結構的半導體裝置包括:基板;第一晶片,配置在基板上;多個支撐片,配置於基板上且第一晶片周圍;以及第二晶片,由多個支撐片支撐並且配置成覆蓋第一晶片。另外,本揭示是有關於一種支撐片的製造方法以及支撐片形成用積層膜。再者,支石墓(dolmen)是石墓的一種,具備多個支柱石及載置在其上的板狀的岩石。在具有支石墓結構的半導體裝置中,支撐片相當於「支柱石」,第二晶片相當於「板狀的岩石」。
近年來,在半導體裝置的領域,要求高積體、小型化以及高速化。作為半導體裝置的一形態,在配置於基板上的控制器晶片上積層半導體晶片的結構受到關注。例如專利文獻1揭示了一種半導體晶粒組件,該半導體晶粒組件包括控制器晶粒、以及在控制器晶粒上由支撐構件支撐的記憶體晶粒。專利文獻1的圖1A所示的半導體組件100可謂是具有支石墓結構。即,半導體組件100包括封裝基板102、配置在封裝基板102表面上的控制器晶粒103、配置在控制器晶粒103上方的記憶體晶粒106a、記憶體晶粒106b、以及支撐記憶體晶粒106a的支撐構件130a、支撐構件130b。
[現有技術文獻]
[專利文獻1]日本專利特表2017-515306號公報
專利文獻1揭示了作為支撐構件(支撐片),能夠使用矽等半導體材料,更具體而言,能夠使用切割半導體晶圓而得到的半導體材料的斷片(參照專利文獻1的[0012]、[0014]及圖2)。為了使用半導體晶片製造支石墓結構用的支撐片,與普通的半導體晶片的製造同樣,例如需要以下的各步驟。
(1)在半導體晶圓上貼附背面研磨帶(back grind tape)的步驟;
(2)背面研磨半導體晶圓的步驟;
(3)對切割環與配置在其中的背面研磨後的半導體晶圓貼附具有黏著層及接著劑層的膜(切割-黏晶一體型膜)的步驟;
(4)自半導體晶圓剝離背面研磨帶的步驟;
(5)將半導體晶圓單片化的步驟;
(6)自黏著層拾取包含半導體晶片與接著劑片的積層體的支撐片的步驟。
本揭示提供一種半導體裝置的製造方法,在具有支石墓結構的半導體裝置的製造製程中,能夠簡化製作支撐片的步驟,進而能夠穩定地支撐經積層的半導體晶片。另外,本揭示提供一種支撐片的製造方法及支撐片形成用積層膜。
本揭示的一個方面是有關於一種具有支石墓結構的半導體裝置的製造方法,所述具有支石墓結構的半導體裝置包括:基板;第一晶片,配置於基板上;多個支撐片,配置於基板上且第一晶片的周圍;以及第二晶片,由多個支撐片支撐且配置成覆蓋第一晶片。半導體裝置的製造方法包括以下的步驟。
(A)準備依次具備基材膜、黏著層、及支撐片形成用膜的積層膜的步驟;
(B)藉由將支撐片形成用膜單片化,而在黏著層的表面上形成多個支撐片的步驟;
(C)自黏著層拾取支撐片的步驟;
(D)在基板上配置第一晶片的步驟;
(E)在基板上且第一晶片的周圍配置多個支撐片的步驟;
(F)準備帶接著劑片的晶片的步驟,所述帶接著劑片的晶片具備第二晶片、及設置在第二晶片的一個面上的接著劑片;
(G)藉由在多個支撐片的表面上配置帶接著劑片的晶片來構築支石墓結構的步驟。
根據本揭示的一個方面的半導體裝置的製造方法,可將支撐片形成用膜單片化來獲得支撐片。藉此,與使用切割半導體晶圓而得到的半導體材料的斷片作為支撐片的先前的製造方法相比,能夠簡化製作支撐片的步驟。即,先前需要上述(1)~(6)的步驟,與此相對,支撐片形成用膜不包含半導體晶圓,故能夠省略與半導體晶圓的背面研磨相關的(1)、(2)及(4)的步驟。另外,由於不使用較樹脂材料昂貴的半導體晶圓,故亦能夠削減成本。
另外,支撐片形成用膜在120℃下的剪切黏度為4000 Pa·s以上。當支撐片形成用膜在120℃下的剪切黏度為4000 Pa·s以上時,支撐片形成用膜的流動變形的程度變低,結果,能夠穩定地支撐經積層的半導體晶片。支撐片形成用膜可含有熱硬化性樹脂層。
(A)步驟中準備的積層膜的黏著層可為壓敏型亦可為紫外線硬化型。即,黏著層可藉由紫外線照射而硬化,亦可不藉由紫外線照射而硬化,換言之,可含有具有光反應性的具有碳-碳雙鍵的樹脂,亦可不含有。再者,壓敏型的黏著層亦可含有具有光反應性的具有碳-碳雙鍵的樹脂。例如,黏著層可藉由對其規定區域照射紫外線而降低該區域的黏著性,例如,可殘存具有光反應性的具有碳-碳雙鍵的樹脂。黏著層為紫外線硬化型的情況下,可藉由在(B)步驟與(C)步驟之間,實施對黏著層照射紫外線的步驟,降低黏著層的黏著性。
在支撐片形成用膜包含熱硬化性樹脂層的情況下,加熱支撐片形成用膜或支撐片使熱硬化性樹脂層或接著劑片硬化的步驟在適當的時機實施即可,例如在(G)步驟之前實施即可。在以與多個支撐片的表面接觸的方式配置帶接著劑片的晶片的階段,熱硬化性樹脂層已經硬化,藉此能夠抑制支撐片隨著帶接著劑片的晶片的配置而變形。再者,由於熱硬化性樹脂層相對於其他構件(例如基板)具有接著性,因此可不在支撐片上另外設置接著劑層等。
所述支撐片形成用膜的厚度例如可為5 μm~180 μm或20 μm~120 μm。藉由使支撐片形成用膜的厚度在該範圍內,能夠構築相對於第一晶片(例如,控制器晶片)而為適當高度的支石墓結構。支撐片形成用膜可包含熱硬化性樹脂層。熱硬化性樹脂層例如含有環氧樹脂,較佳為含有彈性體。藉由構成支撐片的熱硬化性樹脂層含有彈性體,能夠緩和半導體裝置內的應力。
本揭示的一個方面是有關於一種在具有支石墓結構的半導體裝置的製造製程中所使用的支撐片的製造方法。支撐片的製造方法包括以下的步驟。
(A)準備依次具備基材膜、黏著層、及支撐片形成用膜的積層膜的步驟;
(B)藉由將支撐片形成用膜單片化,而在黏著層的表面上形成多個支撐片的步驟;
(C)自黏著層拾取支撐片的步驟。
再者,支撐片形成用膜在120℃下的剪切黏度為4000 Pa·s以上。
本揭示的一個方面是有關於一種支撐片形成用積層膜,其用於具有支石墓結構的半導體裝置的製造製程中,所述具有支石墓結構的半導體裝置包括:基板;第一晶片,配置於基板上;多個支撐片,配置於基板上且第一晶片的周圍;以及第二晶片,由多個支撐片支撐且配置成覆蓋第一晶片,其中所述支撐片形成用積層膜依次具備基材膜、黏著層、及支撐片形成用膜,且支撐片形成用膜在120℃下的剪切黏度為4000 Pa·s以上。支撐片形成用膜可含有熱硬化性樹脂層。
根據本揭示,提供一種在具有支石墓結構的半導體裝置的製造製程中,能夠簡化製作支撐片的步驟、進而能夠穩定地支撐經積層的半導體晶片的半導體裝置的製造方法。另外,根據本揭示,提供一種支撐片的製造方法以及支撐片形成用積層膜。
以下,參照圖式對本揭示的實施方式進行詳細說明。其中,本發明不限定於以下的實施方式。再者,本說明書中,所謂「(甲基)丙烯酸」是指丙烯酸或甲基丙烯酸,所謂「(甲基)丙烯酸酯」是指丙烯酸酯或與其對應的甲基丙烯酸酯。所謂「A或B」,只要包含A與B的任一者即可,亦可兩者均包含。
於本說明書中,用語「層」於以平面圖的形式進行觀察時,除了於整個面形成的形狀的結構以外,亦包含部分地形成的形狀的結構。另外,於本說明書中,「步驟」這一用語不僅是指獨立的步驟,即便在無法與其他步驟明確地加以區分的情況下,只要達成該步驟的預期的作用,則亦包含於本用語中。另外,使用「~」所表示的數值範圍表示包含「~」的前後所記載的數值分別作為最小值及最大值的範圍。
於本說明書中,關於組成物中的各成分的含量,於在組成物中存在多種相當於各成分的物質的情況下,只要無特別說明,則是指組成物中存在的所述多種物質的合計量。另外,例示材料只要無特別說明,則可單獨使用,亦可組合使用兩種以上。另外,本說明書中階段性地記載的數值範圍中,某階段的數值範圍的上限值或下限值亦可替換為其他階段的數值範圍的上限值或下限值。另外,本說明書中所記載的數值範圍中,該數值範圍的上限值或下限值可替換為實施例中所示的值。
<第一實施方式>(半導體裝置)
圖1是示意性地表示半導體裝置的第一實施方式的剖面圖。圖1所示的半導體裝置100包括:基板10、配置在基板10的表面上的晶片T1(第一晶片)、配置於基板10的表面上且晶片T1的周圍的多個支撐片Dc、配置於晶片T1的上方的晶片T2(第二晶片)、由晶片T2與多個支撐片Dc夾持的接著劑片Tc、積層在晶片T2上的晶片T3、晶片T4、將基板10的表面上的電極(未圖示)與晶片T1~晶片T4分別電連接的多個導線w;以及填充在晶片T1與晶片T2之間的間隙等中的密封材50。
在本實施方式中,藉由多個支撐片Dc、晶片T2、以及位於支撐片Dc與晶片T2之間的接著劑片Tc而在基板10上構成支石墓結構。晶片T1與接著劑片Tc分離。藉由適當設定支撐片Dc的厚度,能夠確保用於連接晶片T1的上表面與基板10的導線w的空間。
基板10可以是有機基板,亦可以是引線框架等金屬基板。基板10中,自抑制半導體裝置100的翹曲的觀點來看,基板10的厚度例如為90 μm~300 μm,亦可為90 μm~210 μm。
晶片T1例如是控制器晶片,藉由接著劑片Tc與基板10接著並藉由導線w與基板10電連接。俯視下的晶片T1的形狀例如為矩形(正方形或長方形)。晶片T1的一邊的長度例如為5 mm以下,亦可為2 mm~5 mm或1 mm~5 mm。晶片T1的厚度例如為10 μm~150 μm,亦可為20 μm~100 μm。
晶片T2例如是記憶體晶片,並經由接著劑片Tc而接著在支撐片Dc上。俯視時,晶片T2具有大於晶片T1的尺寸。俯視下的晶片T2的形狀例如為矩形(正方形或長方形)。晶片T2的一邊的長度例如為20 mm以下,亦可為4 mm~20 mm或4 mm~12 mm。晶片T2的厚度例如是10 μm~170 μm,亦可為20 μm~120 μm。再者,晶片T3、晶片T4亦例如是記憶體晶片,經由接著劑片Tc接著在晶片T2上。晶片T3、晶片T4的一邊的長度只要與晶片T2相同即可,晶片T3、晶片T4的厚度亦與晶片T2相同即可。
支撐片Dc發揮在晶片T1的周圍形成空間的間隔物的作用。支撐片Dc含有支撐片形成用膜的硬化物(熱硬化性樹脂組成物的硬化物)。如後所述,支撐片形成用膜在120℃下的剪切黏度為4000 Pa·s以上。再者,如圖2的(a)所示,可在晶片T1的兩側的隔開的位置配置兩個支撐片Dc(形狀:長方形),亦可如圖2的(b)所示,在與晶片T1的角部對應的位置分別配置一個支撐片Dc(形狀:正方形,共計4個),還可如圖2的(c)所示般,在與晶片T1的邊對應的位置分別配置一個支撐片Dc(形狀:長方形、共計4個)。俯視下的支撐片Dc的一邊的長度例如為20 mm以下,亦可為1 mm~20 mm或1 mm~12 mm。支撐片Dc的厚度(高度)例如為10 μm~180 μm,亦可為20 μm~120 μm。
(支撐片的製造方法)
對支撐片的製造方法的一例進行說明。本實施方式的製造方法包括以下的(A)~(C)的步驟。
(A)準備依次具備基材膜1、黏著層2、及支撐片形成用膜D的支撐片形成用積層膜20(以下,有時稱為「積層膜20」)的步驟(參照圖3、圖4);
(B)藉由將支撐片形成用膜D單片化,在黏著層2的表面上形成多個支撐片Da的步驟(參照圖5的(b));
(C)自黏著層2拾取支撐片Da的步驟(參照圖5的(d))。
再者,圖1所示的支撐片Dc是其所含的接著劑片(熱硬化性樹組成物)硬化後的支撐片。另一方面,支撐片Da是其所含的接著劑片(熱硬化性樹組成物)完全硬化之前的狀態的支撐片(例如,參照圖5的(b))。
(A)~(C)的步驟是製造多個支撐片Da的製程。以下,一邊參照圖3~圖5,一邊對(A)~(C)的步驟進行說明。
[(A)步驟]
(A)步驟是準備積層膜20的步驟。積層膜20具備基材膜1、黏著層2、及支撐片形成用膜D。基材膜1例如為聚對苯二甲酸乙二酯膜(PET(polyethylene terephthalate)膜)。黏著層2藉由沖孔等形成為圓形(參照圖3的(a))。黏著層2可包含壓敏型黏著劑,亦可包含紫外線硬化型黏著劑。在黏著層2為包含紫外線硬化型黏著劑的情況下,黏著層2具有藉由照射紫外線而黏著性降低的性質。支撐片形成用膜D藉由沖孔等形成為圓形,具有較黏著層2小的直徑(參照圖3的(a))。支撐片形成用膜D亦可包括含有熱硬化性樹脂組成物的熱硬化性樹脂層5。
構成支撐片形成用膜D的熱硬化性樹脂層5的熱硬化性樹脂組成物經過半硬化(B階段)狀態,藉由之後的硬化處理能夠成為完全硬化物(C階段)狀態。就容易將剪切黏度調整至規定的範圍而言,熱硬化性樹脂組成物可含有環氧樹脂、硬化劑、彈性體(例如丙烯酸樹脂),並根據需要進一步含有無機填料及硬化促進劑等。對於構成支撐片形成用膜D的熱硬化性樹脂層5的熱硬化性樹脂組成物的詳細情況將在後面敘述。
支撐片形成用膜D的厚度例如可為5 μm~180 μm或20 μm~120 μm。藉由使支撐片形成用膜的厚度在該範圍內,能夠構築相對於第一晶片(例如,控制器晶片)而為適當高度的支石墓結構。
支撐片形成用膜D在120℃下的剪切黏度為4000 Pa·s以上。支撐片形成用膜D在120℃下的剪切黏度亦可為4500 Pa·s以上、5000 Pa·s以上、7000 Pa·s以上、10000 Pa·s以上、15000 Pa·s以上、18000 Pa·s以上、20000 Pa·s以上、或23000 Pa·s以上。當支撐片形成用膜D在120℃下的剪切黏度為4000 Pa·s以上時,支撐片形成用膜的流動變形的程度變低,結果,能夠提高半導體晶片的支撐穩定性。支撐片形成用膜D在120℃下的剪切黏度的上限沒有特別限制,可為100000 Pa·s以下、70000 Pa·s以下、或50000 Pa·s以下。支撐片形成用膜D在120℃下的剪切黏度例如可藉由適當調整後述的熱硬化性樹脂組成物的含有成分的種類、含量等來調整。
積層膜20例如可藉由將第一積層膜與第二積層膜貼合來製造,所述第一積層膜具有基材膜1且在基材膜1的表面上具有黏著層2,所述第二積層膜具有覆蓋膜3且在覆蓋膜3的表面上具有支撐片形成用膜D(參照圖4)。第一積層膜可經過如下步驟而獲得,即,在基材膜1的表面上藉由塗佈而形成黏著層的步驟、以及藉由沖孔等將黏著層加工成規定形狀(例如圓形)的步驟。第二積層膜可經過如下步驟而獲得,即,在覆蓋膜3(例如PET膜或聚乙烯膜)的表面上藉由塗佈而形成支撐片形成用膜的步驟、以及藉由沖孔等將支撐片形成用膜加工成規定的形狀(例如圓形)的步驟。當使用積層膜20時,覆蓋膜3在適當的時機被剝離。
[(B)步驟]
(B)步驟是藉由將支撐片形成用膜D單片化而在黏著層2的表面上形成多個支撐片Da的步驟。如圖5的(a)所示,將切割環DR貼附於積層膜20。即,將切割環DR貼附於積層膜20的黏著層2,成為在切割環DR的內側配置有支撐片形成用膜D的狀態。藉由切割將支撐片形成用膜D單片化(參照圖5的(b))。藉此,可自支撐片形成用膜D獲得多個支撐片Da。
[(C)]步驟
(C)步驟是自黏著層2拾取支撐片Da的步驟。如圖5的(c)所示,藉由擴展基材膜1,使支撐片Da相互分離。繼而,如圖5的(d)所示,藉由用上推夾具42上推支撐片Da,自黏著層2剝離支撐片Da,並且用抽吸夾頭44進行抽吸來拾取支撐片Da。
(半導體裝置的製造方法)
對半導體裝置100的製造方法進行說明。本實施方式的製造方法包括(A)~(C)的步驟,更包括以下的(D)~(H)的步驟。
(D)在基板10上配置第一晶片T1的步驟
(E)在基板10上且第一晶片T1的周圍配置多個藉由所述製造方法得到的支撐片Da(至少包含金屬片6p的支撐片Da)的步驟(參照圖6)
(F)準備帶接著劑片的晶片T2a的步驟,所述帶接著劑片的晶片T2a具備第二晶片T2、及設置在第二晶片T2的一個面上的接著劑片Ta(參照圖7)
(G)藉由在多個支撐片Dc的表面上配置帶接著劑片的晶片T2a來構築支石墓結構的步驟(參照圖8)
(H)用密封材50密封晶片T1與晶片T2之間的間隙等的步驟(參照圖1)
(D)步驟~(H)步驟是使用多個支撐片Da在基板10上構築支石墓結構的製程。以下,參照圖6~圖8對(D)步驟~(H)步驟進行說明。
[(D)]步驟
(D)步驟是在基板10上配置第一晶片T1的步驟。例如,首先,經由接著劑層T1c將晶片T1配置在基板10上的規定位置。然後,晶片T1藉由導線w與基板10電連接。
[(E)]步驟
(E)步驟是在基板10上且第一晶片T1的周圍配置多個支撐片Da的步驟。經過所述步驟製作圖6所示的結構體30。結構體30包括基板10、配置在基板10的表面上的晶片T1、及多個支撐片Da。支撐片Da的配置藉由壓接處理進行即可。壓接處理例如較佳為在80℃~180℃、0.01 MPa~0.50 Mpa的條件下實施0.5秒~3.0秒。再者,關於支撐片Da,其包含的接著劑片5p可在(E)步驟的時刻完全硬化而成為支撐片Dc,亦可不在該時刻完全硬化。較佳為:支撐片Da中包含的接著劑片5p在(G)步驟開始前的時刻完全硬化而成為接著劑片5c。
[(F)步驟]
(F)步驟是準備圖7所示的帶接著劑片的晶片T2a的步驟。帶接著劑片的晶片T2a包括晶片T2、及設置在晶片T2的一個表面的接著劑片Ta。帶接著劑片的晶片T2a例如能夠使用半導體晶圓及切割-黏晶一體型膜,經過切割步驟及拾取步驟而獲得。
[(G)步驟]
(G)步驟是以接著劑片Ta與多個支撐片Dc的上表面接觸的方式,在晶片T1的上方配置帶接著劑片的晶片T2a的步驟。具體而言,經由接著劑片Ta將晶片T2壓接於支撐片Dc的上表面。該壓接處理例如較佳為在80℃~180℃、0.01 MPa~0.50 MPa的條件下實施0.5秒~3.0秒。繼而,藉由加熱使接著劑片Ta硬化。該硬化處理例如較佳為在60℃~175℃、0.01 MPa~1.0 MPa的條件下實施5分鐘以上。藉此,接著劑片Ta硬化而成為接著劑片Tc。經過該步驟,在基板10上構築支石墓結構(參照圖8)。
在(G)步驟後、(H)步驟前,經由接著劑片在晶片T2上配置晶片T3,進而,經由接著劑片在晶片T3上配置晶片T4。接著劑片只要是與上述接著劑片Ta同樣的熱硬化性樹脂組成物即可,藉由加熱硬化而成為接著劑片Tc(參照圖1)。另一方面,藉由導線w分別將晶片T2、晶片T3、晶片T4與基板10電連接。再者,積層在晶片T1上方的晶片的數量不限於本實施方式中的三個,適當設定即可。
[(H)步驟]
(H)步驟是用密封材50將晶片T1與晶片T2之間的間隙等密封的步驟。經過該步驟,完成圖1所示的半導體裝置100。
(熱硬化性樹脂組成物)
如上所述,就容易將剪切黏度調整至規定的範圍而言,構成支撐片形成用膜D的熱硬化性樹脂層5的熱硬化性樹脂組成物含有環氧樹脂、硬化劑及彈性體,根據需要可更含有無機填料及硬化促進劑等。根據本發明者等人的研究,較佳為支撐片Da及硬化後的支撐片Dc更有以下特性。
·特性1:在基板10的規定位置熱壓接支撐片Da時不易產生位置偏移;
·特性2:在半導體裝置100內接著劑片5c發揮應力緩和性(熱硬化性樹脂組成物含有彈性體(橡膠成分));
·特性3:與帶接著劑片的晶片的接著劑片Tc的接著強度足夠高(接著劑片5c(即,包含熱硬化性樹脂層的膜的硬化物)相對於接著劑片Tc的晶粒剪切(dieshear)強度(剪切強度)例如為2.0 Mpa~7.0 Mpa或3.0 Mpa~6.0 Mpa);
·特性4:伴隨硬化的收縮率足夠小;
·特性5:在拾取步驟中基於照相機的支撐片Da的視認性良好(熱硬化性樹脂組成物例如含有著色劑);
·特性6:接著劑片5c具有足夠的機械強度。
[環氧樹脂]
環氧樹脂若為進行硬化而具有接著作用者,則並無特別限定。可使用:雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚S型環氧樹脂等二官能環氧樹脂;苯酚酚醛清漆型環氧樹脂、甲酚酚醛清漆型環氧樹脂等酚醛清漆型環氧樹脂等。另外,可應用多官能環氧樹脂、縮水甘油胺型環氧樹脂、含雜環的環氧樹脂、脂環式環氧樹脂等普遍已知的樹脂。該些可單獨使用一種,亦可併用兩種以上。
[硬化劑]
作為硬化劑,例如可列舉酚樹脂、酯化合物、芳香族胺、脂肪族胺、酸酐等。其中,自實現高的晶粒剪切強度(剪切強度)的觀點而言,較佳為酚樹脂。作為酚樹脂的市售品,例如可列舉:迪愛生(DIC)股份有限公司製造的LF-4871(商品名,BPA酚醛清漆型酚樹脂)、愛沃特(AIR WATER)股份有限公司製造的HE-100C-30(商品名,苯基芳烷基型酚樹脂)、迪愛生(DIC)股份有限公司製造的菲諾萊特(Phenolite)KA及TD系列、三井化學股份有限公司製造的美萊克(Milex)XLC-系列及XL系列(例如美萊克(Milex)XLC-LL)、愛沃特(AIR WATER)股份有限公司製造的HE系列(例如HE100C-30)、明和化成股份有限公司製造的MEHC-7800系列(例如MEHC-7800-4S)、JEF化學(JFE Chemical)股份有限公司製造的JDPP系列、群榮化學工業股份有限公司製造的PSM系列(例如,PSM-4326)等。該些可單獨使用一種,亦可併用兩種以上。
關於環氧樹脂與酚樹脂的調配量,自實現高的晶粒剪切強度(剪切強度)的觀點而言,環氧當量與羥基當量的當量比分別較佳為0.6~1.5,更佳為0.7~1.4,進而佳為0.8~1.3。藉由使調配比在上述範圍內,容易將硬化性及流動性雙方達到足夠高的水準。
[彈性體]
作為彈性體,例如可列舉:丙烯酸樹脂、聚酯樹脂、聚醯胺樹脂、聚醯亞胺樹脂、矽酮樹脂、聚丁二烯、丙烯腈、環氧改質聚丁二烯、順丁烯二酸酐改質聚丁二烯、酚改質聚丁二烯及羧基改質丙烯腈。
自膜的成形性的觀點而言,作為彈性體較佳為丙烯酸系樹脂,進而,更佳為將丙烯酸縮水甘油酯或甲基丙烯酸縮水甘油酯等具有環氧基或縮水甘油基作為交聯性官能基的官能性單體聚合而得到的含環氧基的(甲基)丙烯酸共聚物等丙烯酸系樹脂。在丙烯酸系樹脂中,較佳為含環氧基的(甲基)丙烯酸酯共聚物以及含環氧基的丙烯酸橡膠,更佳為含環氧基的丙烯酸橡膠。含環氧基的丙烯酸橡膠是以丙烯酸酯為主要成分,主要包含丙烯酸丁酯與丙烯腈等共聚物、丙烯酸乙酯與丙烯腈等共聚物的,具有環氧基的橡膠。再者,丙烯酸系樹脂不僅可具有環氧基,亦可具有醇性或酚性羥基、羧基等交聯性官能基。
作為丙烯酸樹脂的市售品,可列舉:長瀨化成(Nagase ChemteX)股份有限公司製造的SG-70L、SG-708-6、WS-023 EK30、SG-280 EK23、SG-P3溶劑變更品(商品名,丙烯酸橡膠,重量平均分子量:80萬,Tg:12℃,溶劑:環己酮)、SG-P3低分子量品(商品名,長瀨化成(Nagase ChemteX)股份有限公司製造、丙烯酸橡膠、重量平均分子量:30萬、Tg:12℃、溶劑:環己酮)等。
自膜的成形性的觀點而言,丙烯酸樹脂的玻璃轉移溫度(Tg)較佳為-50℃~50℃,更佳為-30℃~30℃。自膜的成形性的觀點而言,丙烯酸樹脂的重量平均分子量(Mw)較佳為10萬~300萬,更佳為50萬~200萬。此處,Mw是指藉由凝膠滲透層析法(Gel Permeation Chromatography,GPC)測定,使用基於標準聚苯乙烯的標準曲線進行換算而得到的值。再者,藉由使用分子量分佈窄的丙烯酸樹脂,具有能夠形成高彈性的接著劑片的傾向。
自實現高的晶粒剪切強度(剪切強度)的觀點而言,相對於環氧樹脂及環氧樹脂硬化劑的合計100質量份,熱硬化性樹脂組成物中所含的丙烯酸樹脂的量較佳為10質量份~200質量份,更佳為20質量份~100質量份。
自實現高的剪切黏度的觀點而言,相對於環氧樹脂及環氧樹脂硬化劑的合計100質量份,熱硬化性樹脂組成物中所含的丙烯酸樹脂的量較佳為50質量份以上。
[無機填料]
作為無機填料,例如可列舉:氫氧化鋁、氫氧化鎂、碳酸鈣、碳酸鎂、矽酸鈣、矽酸鎂、氧化鈣、氧化鎂、氧化鋁、氮化鋁、硼酸鋁晶須、氮化硼、結晶性二氧化矽、非晶性二氧化矽等。該些可單獨使用一種,亦可併用兩種以上。
就實現高的晶粒剪切強度(剪切強度)的觀點而言,無機填料的平均粒徑較佳為0.005 μm~1.0 μm,更佳為0.05 μm~0.5 μm。就實現高的晶粒剪切強度(剪切強度)的觀點而言,無機填料的表面較佳為經化學修飾。作為對表面進行化學修飾的材料,例如可列舉矽烷偶合劑等。作為矽烷偶合劑的官能基的種類,例如可列舉乙烯基、丙烯醯基、環氧基、巰基、胺基、二胺基、烷氧基、乙氧基等。
就實現高的晶粒剪切強度(剪切強度)的觀點而言,相對於熱硬化性樹脂組成物的樹脂成分100質量份,無機填料的含量較佳為20質量份~200質量份,更佳為30質量份~100質量份。
[硬化促進劑]
作為硬化促進劑,例如可列舉:咪唑類及其衍生物、有機磷系化合物、二級胺類、三級胺類、四級銨鹽等。就實現高的晶粒剪切強度(剪切強度)的觀點而言,較佳為咪唑系的化合物。作為咪唑類,例如可列舉2-甲基咪唑、1-苄基-2-甲基咪唑、1-氰基乙基-2-苯基咪唑、1-氰基乙基-2-甲基咪唑等。該些可單獨使用一種,亦可併用兩種以上。
就實現高的晶粒剪切強度(剪切強度)的觀點而言,相對於環氧樹脂及環氧樹脂硬化劑的合計100質量份,熱硬化性樹脂組成物的硬化促進劑的含量較佳為0.04質量份~3質量份,更佳為0.04質量份~0.2質量份。
<第二實施方式>
圖9是示意性地表示半導體裝置的第二實施方式的剖面圖。第一實施方式所涉及的半導體裝置100是晶片T1與接著劑片Tc分離的形態,相對於此,本實施方式所涉及的半導體裝置200中,晶片T1與接著劑片Tc接觸。即,接著劑片Tc與晶片T1的上表面及支撐片Dc的上表面接觸。例如,藉由適當設定支撐片形成用膜D的厚度,能夠使晶片T1的上表面的位置與支撐片Dc的上表面的位置一致。
在半導體裝置200中,晶片T1相對於基板10並非打線接合連接,而是經倒裝晶片(flip chip)連接。再者,只要設為嵌入與晶片T2一起構成帶接著劑片的晶片T2a的接著劑片Ta中的構成,則即使是將晶片T1打線接合到基板10的形態,晶片T1亦可處於與接著劑片Tc接觸的狀態。
實施例
以下,藉由實施例對本揭示進行說明,但本發明並不限定於該些實施例。
[支撐片形成用膜的製作]<清漆的製備>
以表1所示組成比(單位:質量份)使用表1所示的材料。
對環氧樹脂、酚樹脂以及無機填料,加入環己酮,攪拌混合。環己酮的含量在最終得到的清漆中調整為固體成分比例為40質量%。向其中加入彈性體,再加入偶合劑及硬化促進劑,攪拌至各成分均勻,製備清漆A~清漆E。
表1所示的各成分的詳情如以下所述。
·環氧樹脂:YDCN-700-10(商品名,新日鐵住金化學股份有限公司製造,鄰甲酚酚醛清漆型環氧樹脂,環氧當量:209 g/eq)
·EXA-830CRP(商品名、迪愛生(DIC)股份有限公司製造、雙酚F型環氧樹脂、環氧當量:159 g/eq)
·酚樹脂(硬化劑):HE-100C-30(商品名、愛沃特(AIR WATER)股份有限公司製造、苯酚芳烷基型酚樹脂,羥基當量:170 g/eq)
·酚樹脂(硬化劑):PSM-4326(商品名,群榮化學工業股份有限公司製造,苯酚酚醛清漆型酚樹脂,羥基當量:105 g/eq)
·無機填料:艾羅西爾(Aerosil)R972(商品名、日本艾羅西爾(Aerosil)股份有限公司製造、二氧化矽、平均粒徑0.016 μm)
·無機填料:SC2050-HLG(商品名、阿德瑪科技(Admatechs)股份有限公司製造、二氧化矽填料分散液、平均粒徑0.50 μm)
·彈性體:SG-P3溶劑變更品(商品名、長瀨化成(Nagase ChemteX)股份有限公司製造、丙烯酸橡膠、重量平均分子量:80萬、Tg:12℃、溶劑:環己酮)
·彈性體:SG-P3低分子量品(商品名、長瀨化成(Nagase ChemteX)股份有限公司製造、丙烯酸橡膠、重量平均分子量:30萬、Tg:12℃、溶劑:環己酮)
·偶合劑:A-189(商品名,GE東芝(Toshiba)股份有限公司製造,γ-巰基丙基三甲氧基矽烷)
·偶合劑:A-1160(商品名、GE東芝(Toshiba)股份有限公司製造,γ-脲基丙基三乙氧基矽烷)
·硬化促進劑:固唑(Curezol)2PZ-CN(商品名、四國化成工業股份有限公司製造,1-氰基乙基-2-苯基咪唑)
表1
材料 | 清漆A | 清漆B | 清漆C | 清漆D | 清漆E | |
環氧樹脂 | YDCN-700-10 | 13.5 | 11.4 | 5.4 | 16.2 | 15.2 |
酚樹脂 | HE-100C-30 | - | - | 16.2 | 14.2 | 14.2 |
PSM-4326 | 11.0 | 9.0 | 13.3 | 23.2 | 22.2 | |
無機填料 | R972 | 8.0 | 8.0 | - | - | 一 |
SC2050-HLG | - | - | 49.8 | 29.3 | 29.3 | |
彈性體 | SG-P3 溶劑變更品 | 66.0 | 70.0 | 14.9 | 8.4 | 18.7 |
SG-P3 低分子量品 | - | - | - | 8.4 | - | |
偶合劑 | A-189 | 0.4 | 0.4 | 0.1 | 0.1 | 0.1 |
A-1160 | 1.15 | 1.23 | 0.26 | 0.20 | 0.20 | |
硬化促進劑 | 2PZ-CN | 0.03 | 0.05 | 0.05 | 0.03 | 0.07 |
<支撐片形成用膜的製作>(實施例1)
利用100目的過濾器對清漆A進行過濾,並進行真空脫泡。作為基材膜,準備厚度38 μm的實施有脫模處理的聚對苯二甲酸乙二酯(PET)膜,將真空脫泡後的清漆A塗佈於PET膜上。對塗佈的清漆A以90℃5分鐘、繼而130℃5分鐘的兩階段進行加熱乾燥,獲得處於B階段狀態的實施例1的支撐片形成用膜。清漆A的塗佈量調整成厚度50 μm。
(實施例2)
將清漆A變更為清漆B,除此以外,以與實施例1相同的方式獲得實施例2的支撐片形成用膜。
(實施例3)
將清漆A變更為清漆C,除此以外,以與實施例1相同的方式獲得實施例3的支撐片形成用膜。
(比較例1)
將清漆A變更為清漆D,除此以外,以與實施例1相同的方式獲得比較例1的支撐片形成用膜。
(比較例2)
將清漆A變更為清漆E,除此以外,以與實施例1相同的方式獲得比較例2的支撐片形成用膜。
[支撐片形成用膜的評價]<剪切黏度的測定>
將實施例1~實施例3及比較例1、比較例2的支撐片形成用膜分別(厚度50 μm)切斷為規定的尺寸,準備四張膜片。在60℃的加熱板上使用橡膠輥層壓4張膜片,藉此製作了厚度200 μm的試樣。用ϕ9 mm的沖頭沖裁所獲得的試樣,使用剪切黏度計(日本TA儀器(TA Instruments)股份有限公司製造,商品名:ARES-G2),在以下條件下,測定各支撐片形成用膜在測定溫度120℃下的剪切黏度。將結果示於表1中。
·測定頻率:1 Hz
·升溫速度:5℃/min
·測定溫度:35℃~130℃
·軸向力(axial force):100 gf(0.98 N)
<支撐穩定性的評價>(帶支撐片的基板的製作)
將實施例1~實施例3及比較例1、比較例2的支撐片形成用膜(厚度50 μm)分別貼附於具有基材膜及黏著層的黏著膜(黏著層的厚度10 μm,日立化成股份有限公司製造),製作積層膜。使用全自動切割機DFD-6361(迪士高(DISCO)股份有限公司製造)將所獲得的積層膜單片化。使用切割刀片ZH05-SD4000-N1-xx-BB(均為迪士高(DISCO)股份有限公司製造)。切斷條件為刀片轉速4000 rpm、切斷速度50 mm/秒、尺寸6 mm×3 mm。接著,使用拾取用夾具拾取支撐片。
接著,將得到的兩個支撐片配置在阻焊基板(太陽控股(TAIYO HOLDINGS)股份有限公司、商品名:AUS-308)上,進行熱壓接,藉此得到實施例1~實施例3以及比較例1、比較例2的帶支撐片的基板。熱壓接條件為溫度120℃、時間1秒、壓力0.1 MPa。圖10的(a)是表示實施例中使用的帶支撐片的基板的一個示例的俯視圖,圖10的(b)是圖10的(a)的b-b線處的剖面圖。如圖10所示,帶支撐片的基板300包括:基板310、以與基板310的相向的兩邊相接的方式配置在基板310上的兩個支撐片Da。
(帶接著片的晶片的製作)
準備具備膜狀接著劑及黏著膜的切割-黏晶一體型接著膜(膜狀接著劑:厚度50 μm、黏著膜:厚度110 μm、日立化成股份有限公司製造)、以及厚度400 μm的矽晶圓。在載物台溫度70℃下在切割-黏晶一體型接著膜的膜狀接著劑上層壓矽晶圓,藉此製作了切割樣品。
使用全自動切割機DFD-6361(迪士高(DISCO)股份有限公司製造),切斷得到的切割樣品。對於切斷,以使用2片刀片的階梯切割方式進行,使用切割刀片ZH05-SD3500-N1-xx-DD及ZH05-SD4000-N1-xx-BB(均為迪士高(DISCO)股份有限公司製造)。切斷條件為刀片轉速4000 rpm、切斷速度50 mm/秒、晶片尺寸6 mm×12 mm。切斷是以矽晶圓殘留200 μm左右的方式進行第一階段的切斷,接著,以在黏著膜上形成20 μm左右的切口的方式進行第二階段的切斷。接著,使用拾取用夾具,拾取晶片,藉此獲得帶接著劑片的晶片。
(評價樣品的製作)
以帶支撐片的基板的基板與帶接著劑片的晶片的晶片重疊的方式,將帶接著劑片的晶片的接著劑片分別配置在實施例1~實施例3以及比較例1、比較例2的帶支撐片的基板的支撐片上,進行熱壓接。熱壓接條件為溫度120℃、時間1秒、壓力0.1 MPa。圖10的(c)是表示實施例中使用的積層體的一例的剖面圖。如圖10的(c)所示,積層體400包括:帶支撐片的基板300、包括接著劑片Ta及晶片T300的帶接著劑片的晶片T300a、以及配置於帶支撐片的基板300與帶接著劑片的晶片T300a之間的兩個支撐片Da。接著,將藉由熱壓接得到的積層體放入乾燥機中,在170℃下加熱硬化1小時,藉此得到實施例1~實施例3及比較例1、比較例2的評價樣品。
(藉由顯微鏡的剖面觀察)
用顯微鏡觀察製作的實施例1~實施例3及比較例1、比較例2的評價樣品的剖面,評價支撐片的高度的偏差。支撐片不變形或不收縮,基板與晶片維持平行狀態者評價為「A」,支撐片變形或收縮,基板與晶片變得不平行者評價為「B」。將結果示於表2中。
表2
項目 | 實施例1 | 實施例2 | 實施例3 | 比較例1 | 比較例2 | |
支撐片形成用膜 | 清漆的種類 | 清漆A | 清漆B | 清漆C | 清漆D | 清漆E |
剪切黏度(120℃、Pa·s) | 23000 | 27000 | 4500 | 400 | 1600 | |
藉由顯微鏡的剖面觀察 | A | A | A | B | B |
如表2所示,使用120℃下的剪切黏度為4000 Pa·s以上的支撐片形成用膜的實施例1~實施例3的評價樣品與使用120℃下的剪切黏度小於4000 Pa·s的支撐片形成用膜的比較例1、比較例2的評價樣品相比,支撐片的高度的偏差得到抑制。以上確認到:本發明的半導體裝置的製造方法可製造出能夠穩定支撐經積層的半導體晶片的半導體裝置。
[產業上之可利用性]
根據本揭示,提供一種在具有支石墓結構的半導體裝置的製造製程中,能夠簡化製作支撐片的步驟,進而能夠穩定地支撐經積層的半導體晶片的半導體裝置的製造方法。另外,根據本揭示,提供一種支撐片的製造方法以及支撐片形成用積層膜。
1:基材膜
2:黏著層
3:覆蓋層
5:熱硬化性樹脂層
10、310:基板
20:支撐片形成用積層膜/積層膜
30:結構體
42:上推夾具
44:抽吸夾頭
50:密封材
100、200:半導體裝置
300:帶支撐片的基板
400:積層體
D:支撐片形成用膜
Da:支撐片
Dc:支撐片(硬化物)
DR:切割環
T1:第一晶片
T2:第二晶片
T3、T4:晶片
T300:晶片
T1c:接著劑層
T2a、T300a:帶接著劑片的晶片
Ta:接著劑片
Tc:接著劑片(硬化物)
w:導線
圖1是示意性地表示半導體裝置的第一實施方式的剖面圖。
圖2的(a)、(b)及(c)是示意性地表示第一晶片與多個支撐片的位置關係的例子的平面圖。
圖3的(a)是示意性地表示支撐片形成用積層膜的一實施方式的平面圖,圖3的(b)是圖3的(a)的b-b線處的剖面圖。
圖4是示意性地表示貼合黏著層與支撐片形成用膜的步驟的剖面圖。
圖5的(a)、(b)、(c)、及(d)是示意性地表示支撐片的製作過程的剖面圖。
圖6是示意性地表示在基板上且第一晶片周圍配置有多個支撐片的狀態的剖面圖。
圖7是示意地表示帶接著劑片的晶片一例的剖面圖。
圖8是示意性地表示形成在基板上的支石墓結構的剖面圖。
圖9是示意性地表示半導體裝置的第二實施方式的剖面圖。
圖10的(a)是表示實施例中使用的帶支撐片的基板的一例的俯視圖,圖10的(b)是圖10的(a)的b-b線處的剖面圖,圖10的(c)是表示實施例中使用的積層體的一例的剖面圖。
10:基板
50:密封材
100:半導體裝置
Dc:支撐片(硬化物)
T1:第一晶片
T2:第二晶片
T3、T4:晶片
Tc:接著劑片(硬化物)
w:導線
Claims (6)
- 一種半導體裝置的製造方法,其為具有支石墓結構的半導體裝置的製造方法,所述半導體裝置包括:基板;第一晶片,配置於所述基板上;多個支撐片,配置於所述基板上且所述第一晶片的周圍;以及第二晶片,由所述多個支撐片支撐且配置成覆蓋所述第一晶片,其中所述具有支石墓結構的半導體裝置的製造方法包括: (A)準備依次具備基材膜、黏著層、及支撐片形成用膜的積層膜的步驟; (B)藉由將所述支撐片形成用膜單片化,而在所述黏著層的表面上形成多個支撐片的步驟; (C)自所述黏著層拾取所述支撐片的步驟; (D)在基板上配置第一晶片的步驟; (E)在所述基板上且所述第一晶片的周圍配置多個所述支撐片的步驟; (F)準備帶接著劑片的晶片的步驟,所述帶接著劑片的晶片具備第二晶片、及設置在所述第二晶片的一個面上的接著劑片;以及 (G)藉由在多個所述支撐片的表面上配置所述帶接著劑片的晶片來構築支石墓結構的步驟, 所述支撐片形成用膜在120℃下的剪切黏度為4000 Pa·s以上。
- 如請求項1所述的半導體裝置的製造方法,其中所述支撐片形成用膜包含熱硬化性樹脂層,且 所述半導體裝置的製造方法在(G)步驟之前,包括對所述支撐片形成用膜或所述支撐片進行加熱的步驟。
- 一種支撐片的製造方法,其為在具有支石墓結構的半導體裝置的製造製程中所使用的支撐片的製造方法,所述半導體裝置包括:基板;第一晶片,配置於所述基板上;多個支撐片,配置於所述基板上且所述第一晶片的周圍;以及第二晶片,由所述多個支撐片支撐且配置成覆蓋所述第一晶片,且所述支撐片的製造方法包括: (A)準備依次具備基材膜、黏著層、及支撐片形成用膜的積層膜的步驟; (B)藉由將所述支撐片形成用膜單片化,而在所述黏著層的表面上形成多個支撐片的步驟;以及 (C)自所述黏著層拾取所述支撐片的步驟, 所述支撐片形成用膜在120℃下的剪切黏度為4000 Pa·s以上。
- 如請求項3所述的支撐片的製造方法,其中所述支撐片形成用膜包含熱硬化性樹脂層。
- 一種支撐片形成用積層膜,用於具有支石墓結構的半導體裝置的製造製程,所述半導體裝置包括:基板;第一晶片,配置於所述基板上;多個支撐片,配置於所述基板上且所述第一晶片的周圍;以及第二晶片,由所述多個支撐片支撐且配置成覆蓋所述第一晶片,且所述支撐片形成用積層膜依次包括: 基材膜、 黏著層、以及 支撐片形成用膜,且 所述支撐片形成用膜在120℃下的剪切黏度為4000 Pa·s以上。
- 如請求項5所述的支撐片形成用積層膜,其中所述支撐片形成用膜包含熱硬化性樹脂層。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
WOPCT/JP2019/017715 | 2019-04-25 | ||
PCT/JP2019/017715 WO2020217405A1 (ja) | 2019-04-25 | 2019-04-25 | ドルメン構造を有する半導体装置の製造方法、支持片の製造方法、及び支持片形成用積層フィルム |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202107665A true TW202107665A (zh) | 2021-02-16 |
Family
ID=72941149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109113047A TW202107665A (zh) | 2019-04-25 | 2020-04-17 | 具有支石墓結構的半導體裝置的製造方法、支撐片的製造方法、以及支撐片形成用積層膜 |
Country Status (6)
Country | Link |
---|---|
JP (2) | JPWO2020217405A1 (zh) |
KR (1) | KR20210146908A (zh) |
CN (1) | CN113614916A (zh) |
SG (1) | SG11202110100WA (zh) |
TW (1) | TW202107665A (zh) |
WO (1) | WO2020217405A1 (zh) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002222889A (ja) * | 2001-01-24 | 2002-08-09 | Nec Kyushu Ltd | 半導体装置及びその製造方法 |
KR20030018204A (ko) * | 2001-08-27 | 2003-03-06 | 삼성전자주식회사 | 스페이서를 갖는 멀티 칩 패키지 |
US6930378B1 (en) * | 2003-11-10 | 2005-08-16 | Amkor Technology, Inc. | Stacked semiconductor die assembly having at least one support |
JP4188337B2 (ja) * | 2004-05-20 | 2008-11-26 | 株式会社東芝 | 積層型電子部品の製造方法 |
TWI292617B (en) * | 2006-02-03 | 2008-01-11 | Siliconware Precision Industries Co Ltd | Stacked semiconductor structure and fabrication method thereof |
US20080029885A1 (en) * | 2006-08-07 | 2008-02-07 | Sandisk Il Ltd. | Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques |
JP2012180442A (ja) * | 2011-03-01 | 2012-09-20 | Hitachi Chemical Co Ltd | 接着フィルム及びこの接着フィルムを有する半導体装置 |
JP5840479B2 (ja) * | 2011-12-20 | 2016-01-06 | 株式会社東芝 | 半導体装置およびその製造方法 |
KR101906269B1 (ko) * | 2012-04-17 | 2018-10-10 | 삼성전자 주식회사 | 반도체 패키지 및 그 제조 방법 |
JP2015176906A (ja) * | 2014-03-13 | 2015-10-05 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
US9418974B2 (en) * | 2014-04-29 | 2016-08-16 | Micron Technology, Inc. | Stacked semiconductor die assemblies with support members and associated systems and methods |
JP2017203139A (ja) * | 2016-05-13 | 2017-11-16 | 日立化成株式会社 | 電子部品支持部材 |
-
2019
- 2019-04-25 KR KR1020217029673A patent/KR20210146908A/ko not_active Application Discontinuation
- 2019-04-25 JP JP2021515424A patent/JPWO2020217405A1/ja active Pending
- 2019-04-25 WO PCT/JP2019/017715 patent/WO2020217405A1/ja active Application Filing
- 2019-04-25 CN CN201980094133.0A patent/CN113614916A/zh active Pending
- 2019-04-25 SG SG11202110100WA patent/SG11202110100WA/en unknown
-
2020
- 2020-04-17 TW TW109113047A patent/TW202107665A/zh unknown
-
2023
- 2023-06-13 JP JP2023096871A patent/JP2023112009A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CN113614916A (zh) | 2021-11-05 |
JPWO2020217405A1 (zh) | 2020-10-29 |
SG11202110100WA (en) | 2021-11-29 |
JP2023112009A (ja) | 2023-08-10 |
KR20210146908A (ko) | 2021-12-06 |
WO2020217405A1 (ja) | 2020-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2020100998A1 (ja) | 半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体 | |
JP7247733B2 (ja) | ドルメン構造を有する半導体装置の製造方法 | |
TW202107670A (zh) | 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法 | |
WO2020218523A1 (ja) | ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法 | |
US11935870B2 (en) | Method for manufacturing semiconductor device having dolmen structure, method for manufacturing support piece, and laminated film | |
TW202107665A (zh) | 具有支石墓結構的半導體裝置的製造方法、支撐片的製造方法、以及支撐片形成用積層膜 | |
TWI830901B (zh) | 半導體裝置的製造方法 | |
JP7294410B2 (ja) | ドルメン構造を有する半導体装置及びその製造方法 | |
TWI830905B (zh) | 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法 | |
TWI833985B (zh) | 支撐片的製造方法、半導體裝置的製造方法及支撐片形成用積層膜 | |
TWI830906B (zh) | 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法 | |
JP7351335B2 (ja) | ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム | |
TW202107669A (zh) | 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法 | |
TW202107671A (zh) | 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法 | |
TW202107668A (zh) | 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法 | |
TW202119549A (zh) | 支撐片的製造方法、半導體裝置的製造方法及支撐片形成用積層膜 | |
TW202339954A (zh) | 單片化體形成用積層膜及其製造方法、以及半導體裝置之製造方法 | |
TW202032674A (zh) | 半導體裝置的製造方法、膜狀接著劑、接著膜及切晶-黏晶一體型膜 |