CN113614916A - 具有支石墓结构的半导体装置的制造方法、支撑片的制造方法、以及支撑片形成用层叠膜 - Google Patents

具有支石墓结构的半导体装置的制造方法、支撑片的制造方法、以及支撑片形成用层叠膜 Download PDF

Info

Publication number
CN113614916A
CN113614916A CN201980094133.0A CN201980094133A CN113614916A CN 113614916 A CN113614916 A CN 113614916A CN 201980094133 A CN201980094133 A CN 201980094133A CN 113614916 A CN113614916 A CN 113614916A
Authority
CN
China
Prior art keywords
chip
support
film
support sheet
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980094133.0A
Other languages
English (en)
Inventor
桥本慎太郎
谷口纮平
矢羽田达也
尾崎義信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN113614916A publication Critical patent/CN113614916A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开了一种支撑片的制造方法，其为在具有支石墓结构的半导体装置的制造工艺中所使用的支撑片的制造方法，所述半导体装置包括：基板；第一芯片，配置于基板上；多个支撑片，配置于基板上且第一芯片的周围；以及第二芯片，由多个支撑片支撑且配置成覆盖第一芯片，所述支撑片的制造方法包括：(A)准备依次具备基材膜、压敏胶黏层、及支撑片形成用膜的层叠膜的工序；(B)通过将支撑片形成用膜单片化，在压敏胶黏层的表面上形成多个支撑片的工序；以及(C)从压敏胶黏层拾取支撑片的工序，支撑片形成用膜在120℃下的剪切黏度为4000Pa·s以上。

Description

具有支石墓结构的半导体装置的制造方法、支撑片的制造方 法、以及支撑片形成用层叠膜
技术领域
本公开涉及一种具有支石墓结构的半导体装置的制造方法，所述具有支石墓结构的半导体装置包括：基板；第一芯片，配置在基板上；多个支撑片，配置于基板上且第一芯片周围；以及第二芯片，由多个支撑片支撑并且配置成覆盖第一芯片。并且，本公开涉及一种支撑片的制造方法以及支撑片形成用层叠膜。另外，支石墓(dolmen)是石墓的一种，具备多个支柱石及载置在其上的板状的岩石。在具有支石墓结构的半导体装置中，支撑片相当于“支柱石”，第二芯片相当于“板状的岩石”。
背景技术
近年来，在半导体装置的领域，要求高集成、小型化以及高速化。作为半导体装置的一方式，在配置于基板上的控制器芯片上层叠半导体芯片的结构受到关注。例如专利文献1公开了一种半导体晶粒组件，该半导体晶粒组件包括控制器晶粒、以及在控制器晶粒上由支撑部件支撑的存储器晶粒。专利文献1的图1A所示的半导体组件100可谓是具有支石墓结构。即，半导体组件100包括封装基板102、配置在封装基板102表面上的控制器晶粒103、配置在控制器晶粒103上方的存储器晶粒106a、存储器晶粒106b、以及支撑存储器晶粒106a的支撑部件130a、支撑部件130b。
现有技术文献
专利文献
专利文献：1日本专利特表2017-515306号公报
发明内容
发明要解决的技术课题
专利文献1公开了作为支撑部件(支撑片)，能够使用硅等半导体材料，更具体而言，能够使用切割半导体晶圆而得到的半导体材料的断片(参考专利文献1的[0012]、[0014]及图2)。为了使用半导体芯片制造支石墓结构用的支撑片，与普通的半导体芯片的制造相同地，例如需要以下的各工序。
(1)在半导体晶圆上贴附背面研磨带(back grind tape)的工序；
(2)背面研磨半导体晶圆的工序；
(3)对切割环与配置在其中的背面研磨后的半导体晶圆贴附具有压敏胶黏层及黏合剂层的膜(切割晶粒接合(dicing/die-bonding)一体型膜)的工序；
(4)从半导体晶圆剥离背面研磨带的工序；
(5)将半导体晶圆单片化的工序；
(6)从压敏胶黏层拾取包含半导体芯片与黏合剂片的层叠体的支撑片的工序。
本公开提供一种半导体装置的制造方法，在具有支石墓结构的半导体装置的制造工艺中，能够简化制作支撑片的工序，进而能够稳定地支撑经层叠的半导体芯片。并且，本公开提供一种支撑片的制造方法及支撑片形成用层叠膜。
用于解决技术课题的手段
本公开的一个方面是涉及一种具有支石墓结构的半导体装置的制造方法，所述具有支石墓结构的半导体装置包括：基板；第一芯片，配置于基板上；多个支撑片，配置于基板上且第一芯片的周围；以及第二芯片，由多个支撑片支撑且配置成覆盖第一芯片。半导体装置的制造方法包括以下的工序。
(A)准备依次具备基材膜、压敏胶黏层、及支撑片形成用膜的层叠膜的工序；
(B)通过将支撑片形成用膜单片化，而在压敏胶黏层的表面上形成多个支撑片的工序；
(C)从压敏胶黏层拾取支撑片的工序；
(D)在基板上配置第一芯片的工序；
(E)在基板上且第一芯片的周围配置多个支撑片的工序；
(F)准备带黏合剂片的芯片的工序，所述带黏合剂片的芯片具备第二芯片、及设置在第二芯片的一个面上的黏合剂片；以及
(G)通过在多个支撑片的表面上配置带黏合剂片的芯片来构筑支石墓结构的工序。
根据本公开的一个方面的半导体装置的制造方法，可将支撑片形成用膜单片化来获得支撑片。由此，与使用切割半导体晶圆而得到的半导体材料的断片作为支撑片的以往的制造方法相比，能够简化制作支撑片的工序。即，以往需要上述(1)～(6)的工序，与此相对，支撑片形成用膜不包含半导体晶圆，故能够省略与半导体晶圆的背面研磨相关的(1)、(2)及(4)的工序。并且，由于不使用与树脂材料相比昂贵的半导体晶圆，因此也能够削减成本。
并且，支撑片形成用膜在120℃下的剪切黏度为4000Pa·s以上。当支撑片形成用膜在120℃下的剪切黏度为4000Pa·s以上时，支撑片形成用膜的流动变形的程度变低，结果，能够稳定地支撑经层叠的半导体芯片。支撑片形成用膜可含有热固性树脂层。
(A)工序中准备的层叠膜的压敏胶黏层可为压敏型也可为紫外线固化型。即，压敏胶黏层可通过紫外线照射而固化，也可不通过紫外线照射而固化，换言之，可含有具有光反应性的具有碳-碳双键的树脂，也可不含有。另外，压敏型的压敏胶黏层也可含有具有光反应性的具有碳-碳双键的树脂。例如，压敏胶黏层可通过对其规定区域照射紫外线而降低该区域的胶黏性，例如，可残存具有光反应性的具有碳-碳双键的树脂。压敏胶黏层为紫外线固化型的情况下，能够通过在(B)工序与(C)工序之间，实施对压敏胶黏层照射紫外线的工序，降低压敏胶黏层的胶黏性。
在支撑片形成用膜包含热固性树脂层的情况下，加热支撑片形成用膜或支撑片使热固性树脂层或黏合剂片固化的工序在适当的时机实施即可，例如在(G)工序之前实施即可。在以与多个支撑片的表面接触的方式配置带黏合剂片的芯片的阶段，热固性树脂层已经固化，由此能够抑制支撑片随着带黏合剂片的芯片的配置而变形。另外，由于热固性树脂层相对于其他部件(例如基板)具有黏合性，因此可不在支撑片上并且设置黏合剂层等。
所述支撑片形成用膜的厚度例如可为5μm～180μm或20μm～120μm。通过使支撑片形成用膜的厚度在该范围内，能够构筑相对于第一芯片(例如，控制器芯片)而为适当高度的支石墓结构。支撑片形成用膜可包含热固性树脂层。热固性树脂层例如含有环氧树脂，优选为含有弹性体。通过构成支撑片的热固性树脂层含有弹性体，能够缓和半导体装置内的应力。
本公开的一个方面是涉及一种支撑片的制造方法，其为具有支石墓结构的半导体装置的制造工艺中使用的支撑片的制造方法。支撑片的制造方法包括以下的工序。
(A)准备依次具备基材膜、压敏胶黏层、及支撑片形成用膜的层叠膜的工序；
(B)通过将支撑片形成用膜单片化，而在压敏胶黏层的表面上形成多个支撑片的工序；以及
(C)从压敏胶黏层拾取支撑片的工序。
另外，支撑片形成用膜在120℃下的剪切黏度为4000Pa·s以上。
本公开的一个方面涉及一种支撑片形成用层叠膜，其用于具有支石墓结构的半导体装置的制造工艺中，所述具有支石墓结构的半导体装置包括：基板；第一芯片，配置于基板上；多个支撑片，配置于基板上且第一芯片的周围；以及第二芯片，由多个支撑片支撑且配置成覆盖第一芯片，其中所述支撑片形成用层叠膜依次具备基材膜、压敏胶黏层、及支撑片形成用膜，且支撑片形成用膜在120℃下的剪切黏度为4000Pa·s以上。支撑片形成用膜可含有热固性树脂层。
发明效果
根据本公开，提供一种在具有支石墓结构的半导体装置的制造工艺中，能够简化制作支撑片的工序，进而能够稳定地支撑经层叠的半导体芯片的半导体装置的制造方法。并且，根据本公开，提供一种支撑片的制造方法以及支撑片形成用层叠膜。
附图说明
图1是示意性地表示半导体装置的第一实施方式的剖视图。
图2的(a)、(b)及(c)是示意性地表示第一芯片与多个支撑片的位置关系的例子的平面图。
图3的(a)是示意性地表示支撑片形成用层叠膜的一实施方式的平面图，图3的(b)是沿图3的(a)的b-b线剖切的剖视图。
图4是示意性地表示贴合压敏胶黏层与支撑片形成用膜的工序的剖视图。
图5的(a)、(b)、(c)、及(d)是示意性地表示支撑片的制作过程的剖视图。
图6是示意性地表示在基板上且第一芯片周围配置有多个支撑片的状态的剖视图。
图7是示意地表示带黏合剂片的芯片一例的剖视图。
图8是示意性地表示形成在基板上的支石墓结构的剖视图。
图9是示意性地表示半导体装置的第二实施方式的剖视图。
图10的(a)是表示实施例中使用的带支撑片的基板的一例的俯视图，图10的(b)是沿图10的(a)的b-b线剖切的剖视图，图10的(c)是表示实施例中使用的层叠体的一例的剖视图。
具体实施方式
以下，参考附图对本公开的实施方式进行详细说明。其中，本发明不限定于以下的实施方式。另外，本说明书中，所谓“(甲基)丙烯酸”是指丙烯酸或甲基丙烯酸，所谓“(甲基)丙烯酸酯”是指丙烯酸酯或与其对应的甲基丙烯酸酯。所谓“A或B”，只要包含A与B的任一方即可，也可均包含两者。
在本说明书中，用语“层”在以平面图的形式进行观察时，除了在整个面形成的形状的结构以外，也包含部分地形成的形状的结构。并且，在本说明书中，“工序”这一用语不仅是指独立的工序，即便在无法与其他工序明确地加以区分的情况下，只要达成该工序的预期的作用，则也包含于本用语中。并且，使用“～”所表示的数值范围表示包含“～”的前后所记载的数值分别作为最小值及最大值的范围。
在本说明书中，关于组合物中的各成分的含量，当在组合物中存在多种相当于各成分的物质的情况下，只要无特别说明，则是指组合物中存在的所述多种物质的合计量。并且，例示材料只要无特别说明，则可单独使用，也可组合使用两种以上。并且，本说明书中阶段性地记载的数值范围中，某阶段的数值范围的上限值或下限值也可替换为其他阶段的数值范围的上限值或下限值。并且，本说明书中所记载的数值范围中，该数值范围的上限值或下限值可替换为实施例中所示的值。
＜第一实施方式＞
(半导体装置)
图1是示意性地表示半导体装置的第一实施方式的剖视图。图1所示的半导体装置100包括：基板10、配置在基板10的表面上的芯片T1(第一芯片)、配置于基板10的表面上且芯片T1的周围的多个支撑片Dc、配置于芯片T1的上方的芯片T2(第二芯片)、由芯片T2与多个支撑片Dc夹持的黏合剂片Tc、层叠在芯片T2上的芯片T3、芯片T4、将基板10的表面上的电极(未图示)与芯片T1～芯片T4分别电连接的多个导线w；以及填充在芯片T1与芯片T2之间的间隙等中的密封材料50。
在本实施方式中，通过多个支撑片Dc、芯片T2、以及位于支撑片Dc与芯片T2之间的黏合剂片Tc而在基板10上构成支石墓结构。芯片T1与黏合剂片Tc分离。通过适当设定支撑片Dc的厚度，能够确保用于连接芯片T1的上表面与基板10的导线w的空间。
基板10可以是有机基板，也可以是引线框架等金属基板。基板10中，从抑制半导体装置100的翘曲的观点来看，基板10的厚度例如为90μm～300μm，也可为90μm～210μm。
芯片T1例如是控制器芯片，通过黏合剂片Tc与基板10黏合并通过导线w与基板10电连接。在俯视观察时的芯片T1的形状例如为矩形(正方形或长方形)。芯片T1的一边的长度例如为5mm以下，也可为2mm～5mm或1mm～5mm。芯片T1的厚度例如为10μm～150μm，也可为20μm～100μm。
芯片T2例如是存储器芯片，并经由黏合剂片Tc而黏合在支撑片Dc上。俯视时，芯片T2具有大于芯片T1的尺寸。在俯视观察时的芯片T2的形状例如为矩形(正方形或长方形)。芯片T2的一边的长度例如为20mm以下，也可为4mm～20mm或4mm～12mm。芯片T2的厚度例如是10μm～170μm，也可为20μm～120μm。另外，芯片T3、芯片T4也例如是存储器芯片，经由黏合剂片Tc黏合在芯片T2上。芯片T3、芯片T4的一边的长度只要与芯片T2相同即可，芯片T3、芯片T4的厚度也与芯片T2相同即可。
支撑片Dc发挥在芯片T1的周围形成空间的间隔物的作用。支撑片Dc含有支撑片形成用膜的固化物(热固性树脂组合物的固化物)。如后所述，支撑片形成用膜在120℃下的剪切黏度为4000Pa·s以上。另外，如图2的(a)所示，可在芯片T1的两侧的隔开的位置配置两个支撑片Dc(形状：长方形)，也可如图2的(b)所示，在与芯片T1的角部对应的位置分别配置一个支撑片Dc(形状：正方形，共计4个)，还可如图2的(c)所示般，在与芯片T1的边对应的位置分别配置一个支撑片Dc(形状：长方形、共计4个)。在俯视观察时的支撑片Dc的一边的长度例如为20mm以下，也可为1mm～20mm或1mm～12mm。支撑片Dc的厚度(高度)例如为10μm～180μm，也可为20μm～120μm。
(支撑片的制造方法)
对支撑片的制造方法的一例进行说明。本实施方式的制造方法包括以下的(A)～(C)的工序。
(A)准备依次具备基材膜1、压敏胶黏层2、及支撑片形成用膜D的支撑片形成用层叠膜20(以下，有时称为“层叠膜20”)的工序(参考图3、图4)；
(B)通过将支撑片形成用膜D单片化，在压敏胶黏层2的表面上形成多个支撑片Da的工序(参考图5的(b))；以及
(C)从压敏胶黏层2拾取支撑片Da的工序(参考图5的(d))。
另外，图1所示的支撑片Dc是其所含的黏合剂片(热固化性树脂组合物)固化后的支撑片。另一方面，支撑片Da是其所含的黏合剂片(热固化性树脂组合物)完全固化之前的状态的支撑片(例如，参考图5的(b))。
(A)～(C)的工序是制造多个支撑片Da的工艺。以下，一边参考图3～图5，一边对(A)～(C)的工序进行说明。
[(A)工序]
(A)工序是准备层叠膜20的工序。层叠膜20具备基材膜1、压敏胶黏层2、及支撑片形成用膜D。基材膜1例如为聚对苯二甲酸乙二酯膜(PET(polyethylene terephthalate)膜)。压敏胶黏层2通过冲孔等形成为圆形(参考图3的(a))。压敏胶黏层2可包含压敏型压敏胶黏剂，也可包含紫外线固化型压敏胶黏剂。在压敏胶黏层2为包含紫外线固化型压敏胶黏剂的情况下，压敏胶黏层2具有通过照射紫外线而胶黏性降低的性质。支撑片形成用膜D通过冲孔等形成为圆形，具有比压敏胶黏层2小的直径(参考图3的(a))。支撑片形成用膜D也可包括含有热固性树脂组合物的热固性树脂层5。
构成支撑片形成用膜D的热固性树脂层5的热固性树脂组合物经过半固化(B阶段)状态，通过之后的固化处理能够成为完全固化物(C阶段)状态。就容易将剪切黏度调整至规定的范围而言，热固性树脂组合物可含有环氧树脂、固化剂、弹性体(例如丙烯酸树脂)，并根据需要进一步含有无机填料及固化促进剂等。对于构成支撑片形成用膜D的热固性树脂层5的热固性树脂组合物的详细情况将在后面叙述。
支撑片形成用膜D的厚度例如可为5μm～180μm或20μm～120μm。通过使支撑片形成用膜的厚度在该范围内，能够构筑相对于第一芯片(例如，控制器芯片)而为适当高度的支石墓结构。
支撑片形成用膜D在120℃下的剪切黏度为4000Pa·s以上。支撑片形成用膜D在120℃下的剪切黏度也可为4500Pa·s以上、5000Pa·s以上、7000Pa·s以上、10000Pa·s以上、15000Pa·s以上、18000Pa·s以上、20000Pa·s以上、或23000Pa·s以上。当支撑片形成用膜D在120℃下的剪切黏度为4000Pa·s以上时，支撑片形成用膜的流动变形的程度变低，结果，能够提高半导体芯片的支撑稳定性。支撑片形成用膜D在120℃下的剪切黏度的上限没有特别限制，可为100000Pa·s以下、70000Pa·s以下、或50000Pa·s以下。支撑片形成用膜D在120℃下的剪切黏度例如可通过适当调整后述的热固性树脂组合物的含有成分的种类、含量等来调整。
层叠膜20例如可通过将第一层叠膜与第二层叠膜贴合来制造，所述第一层叠膜具有基材膜1且在基材膜1的表面上具有压敏胶黏层2，所述第二层叠膜具有覆盖膜3且在覆盖膜3的表面上具有支撑片形成用膜D(参考图4)。第一层叠膜可经过如下工序而获得，即，在基材膜1的表面上通过涂布而形成压敏胶黏层的工序、以及通过冲孔等将压敏胶黏层加工成规定形状(例如圆形)的工序。第二层叠膜可经过如下工序而获得，即，在覆盖膜3(例如PET膜或聚乙烯膜)的表面上通过涂布而形成支撑片形成用膜的工序、以及通过冲孔等将支撑片形成用膜加工成规定的形状(例如圆形)的工序。当使用层叠膜20时，覆盖膜3在适当的时机被剥离。
[(B)工序]
(B)工序是通过将支撑片形成用膜D单片化而在压敏胶黏层2的表面上形成多个支撑片Da的工序。如图5的(a)所示，将切割环DR贴附于层叠膜20。即，将切割环DR贴附于层叠膜20的压敏胶黏层2，成为在切割环DR的内侧配置有支撑片形成用膜D的状态。通过切割将支撑片形成用膜D单片化(参考图5的(b))。由此，可从支撑片形成用膜D获得多个支撑片Da。
[(C)工序]
(C)工序是从压敏胶黏层2拾取支撑片Da的工序。如图5的(c)所示，通过扩展基材膜1，使支撑片Da相互分离。接着，如图5的(d)所示，通过用上推夹具42上推支撑片Da，从压敏胶黏层2剥离支撑片Da，并且用抽吸夹头44进行抽吸来拾取支撑片Da。
(半导体装置的制造方法)
对半导体装置100的制造方法进行说明。本实施方式的制造方法包括(A)～(C)的工序，还包括以下的(D)～(H)的工序。
(D)在基板10上配置第一芯片T1的工序；
(E)在基板10上且第一芯片T1的周围配置多个通过所述制造方法得到的支撑片Da(至少包含金属片6p的支撑片Da)的工序(参考图6)；
(F)准备带黏合剂片的芯片T2a的工序，所述带黏合剂片的芯片T2a具备第二芯片T2、及设置在第二芯片T2的一个面上的黏合剂片Ta(参考图7)；
(G)通过在多个支撑片Dc的表面上配置带黏合剂片的芯片T2a来构筑支石墓结构的工序(参考图8)；
(H)用密封材料50密封芯片T1与芯片T2之间的间隙等的工序(参考图1)。
(D)工序～(H)工序是使用多个支撑片Da在基板10上构筑支石墓结构的工艺。以下，参考图6～图8对(D)工序～(H)工序进行说明。
[(D)工序]
(D)工序是在基板10上配置第一芯片T1的工序。例如，首先，经由黏合剂层T1c将芯片T1配置在基板10上的规定位置。然后，芯片T1通过导线w与基板10电连接。
[(E)工序]
(E)工序是在基板10上且第一芯片T1的周围配置多个支撑片Da的工序。经过所述工序制作图6所示的结构体30。结构体30包括基板10、配置在基板10的表面上的芯片T1、及多个支撑片Da。支撑片Da的配置通过压接处理进行即可。压接处理例如优选为在80℃～180℃、0.01MPa～0.50Mpa的条件下实施0.5秒～3.0秒。另外，关于支撑片Da，其包含的黏合剂片5p可在(E)工序的时刻完全固化而成为支撑片Dc，也可不在该时刻完全固化。优选为支撑片Da中包含的黏合剂片5p在(G)工序开始前的时刻完全固化而成为黏合剂片5c。
[(F)工序]
(F)工序是准备图7所示的带黏合剂片的芯片T2a的工序。带黏合剂片的芯片T2a包括芯片T2、及设置在芯片T2的一个表面的黏合剂片Ta。带黏合剂片的芯片T2a例如能够使用半导体晶圆及切割晶粒接合一体型膜，经过切割工序及拾取工序而获得。
[(G)工序]
(G)工序是以黏合剂片Ta与多个支撑片Dc的上表面接触的方式，在芯片T1的上方配置带黏合剂片的芯片T2a的工序。具体而言，经由黏合剂片Ta将芯片T2压接于支撑片Dc的上表面。该压接处理例如优选为在80℃～180℃、0.01MPa～0.50MPa的条件下实施0.5秒～3.0秒。继而，通过加热使黏合剂片Ta固化。该固化处理例如优选为在60℃～175℃、0.01MPa～1.0MPa的条件下实施5分钟以上。由此，黏合剂片Ta固化而成为黏合剂片Tc。经过该工序，在基板10上构筑支石墓结构(参考图8)。
在(G)工序后、(H)工序前，经由黏合剂片在芯片T2上配置芯片T3，进而，经由黏合剂片在芯片T3上配置芯片T4。黏合剂片只要是与上述黏合剂片Ta同样的热固性树脂组合物即可，通过加热固化而成为黏合剂片Tc(参考图1)。另一方面，通过导线w分别将芯片T2、芯片T3、芯片T4与基板10电连接。另外，层叠在芯片T1上方的芯片的数量不限于本实施方式中的三个，适当设定即可。
[(H)工序]
(H)工序是用密封材料50将芯片T1与芯片T2之间的间隙等密封的工序。经过该工序，完成图1所示的半导体装置100。
(热固性树脂组合物)
如上所述，就容易将剪切黏度调整至规定的范围而言，构成支撑片形成用膜D的热固性树脂层5的热固性树脂组合物含有环氧树脂、固化剂及弹性体，根据需要可更含有无机填料及固化促进剂等。根据本发明者等人的研究，优选为支撑片Da及固化后的支撑片Dc更有以下特性。
·特性1：在基板10的规定位置热压接支撑片Da时不易产生位置偏移；
·特性2：在半导体装置100内黏合剂片5c发挥应力缓和性(热固性树脂组合物含有弹性体(橡胶成分))；
·特性3：与带黏合剂片的芯片的黏合剂片Tc的黏合强度足够高(黏合剂片5c(即，包含热固性树脂层的膜的固化物)相对于黏合剂片Tc的晶粒剪切(dieshear)强度(剪切强度)例如为2.0Mpa～7.0Mpa或3.0Mpa～6.0Mpa)；
·特性4：伴随固化的收缩率足够小；
·特性5：在拾取工序中基于照相机的支撑片Da的可见性良好(热固性树脂组合物例如含有着色剂)；
·特性6：黏合剂片5c具有足够的机械强度。
[环氧树脂]
环氧树脂若为进行固化而具有黏合作用的物质，则并无特别限定。可使用：双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂等二官能环氧树脂；苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂等酚醛清漆型环氧树脂等。并且，可应用多官能环氧树脂、缩水甘油胺型环氧树脂、含杂环的环氧树脂、脂环式环氧树脂等普遍已知的树脂。这些可单独使用一种，也可同时使用两种以上。
[固化剂]
作为固化剂，例如可列举酚树脂、酯化合物、芳香族胺、脂肪族胺、酸酐等。其中，从实现高的晶粒剪切强度(剪切强度)的观点而言，优选为酚树脂。作为酚树脂的市售品，例如可列举：DIC Corporation制造的LF-4871(商品名，BPA酚醛清漆型酚树脂)、AIR WATERINC.制造的HE-100C-30(商品名，苯基芳烷基型酚树脂)、DIC Corporation制造的Phenolite KA及TD系列、Mitsui Chemicals,Inc.制造的Milex XLC-系列及XL系列(例如Milex XLC-LL)、AIR WATER INC.制造的HE系列(例如HE100C-30)、Meiwa PlasticIndustries,Ltd.制造的MEHC-7800系列(例如MEHC-7800-4S)、JEF Chemical Corporation制造的JDPP系列、Gun Ei Chemical Industry Co.,Ltd.制造的PSM系列(例如，PSM-4326)等。这些可单独使用一种，也可同时使用两种以上。
关于环氧树脂与酚树脂的调配量，从实现高的晶粒剪切强度(剪切强度)的观点而言，环氧当量与羟基当量的当量比分别优选为0.6～1.5，更优选为0.7～1.4，进一步优选为0.8～1.3。通过使调配比在上述范围内，容易将固化性及流动性双方达到足够高的水准。
[弹性体]
作为弹性体，例如可列举：丙烯酸树脂、聚酯树脂、聚酰胺树脂、聚酰亚胺树脂、硅酮树脂、聚丁二烯、丙烯腈、环氧改性聚丁二烯、马来酸酐改性聚丁二烯、酚改性聚丁二烯及羧基改性丙烯腈。
从膜的成形性的观点而言，作为弹性体优选为丙烯酸系树脂，进而，更优选为将丙烯酸缩水甘油酯或甲基丙烯酸缩水甘油酯等具有环氧基或缩水甘油基作为交联性官能团的官能性单体聚合而得到的含环氧基的(甲基)丙烯酸共聚物等丙烯酸系树脂。在丙烯酸系树脂中，优选为含环氧基的(甲基)丙烯酸酯共聚物以及含环氧基的丙烯酸橡胶，更优选为含环氧基的丙烯酸橡胶。含环氧基的丙烯酸橡胶是以丙烯酸酯为主要成分，主要包含丙烯酸丁酯与丙烯腈等共聚物、丙烯酸乙酯与丙烯腈等共聚物的，具有环氧基的橡胶。另外，丙烯酸系树脂不仅可具有环氧基，也可具有醇性或酚性羟基、羧基等交联性官能团。
作为丙烯酸树脂的市售品，可列举：Nagase ChemteX Corporation制造的SG-70L、SG-708-6、WS-023EK30、SG-280EK23、SG-P3溶剂变更品(商品名，丙烯酸橡胶，重均分子量：80万，Tg：12℃，溶剂：环己酮)、SG-P3低分子量品(商品名，Nagase ChemteX Corporation制造、丙烯酸橡胶、重均分子量：30万、Tg：12℃、溶剂：环己酮)等。
从膜的成形性的观点而言，丙烯酸树脂的玻璃化转变温度(Tg)优选为-50℃～50℃，更优选为-30℃～30℃。从膜的成形性的观点而言，丙烯酸树脂的重均分子量(Mw)优选为10万～300万，更优选为50万～200万。此处，Mw是指通过凝胶渗透色谱法(GelPermeation Chromatography，GPC)测定，使用基于标准聚苯乙烯的标准曲线进行换算而得到的值。另外，通过使用分子量分布窄的丙烯酸树脂，具有能够形成高弹性的黏合剂片的倾向。
从实现高的晶粒剪切强度(剪切强度)的观点而言，相对于环氧树脂及环氧树脂固化剂的合计100质量份，热固性树脂组合物中所含的丙烯酸树脂的量优选为10质量份～200质量份，更优选为20质量份～100质量份。
从实现高的剪切黏度的观点而言，相对于环氧树脂及环氧树脂固化剂的合计100质量份，热固性树脂组合物中所含的丙烯酸树脂的量优选为50质量份以上。
[无机填料]
作为无机填料，例如可列举：氢氧化铝、氢氧化镁、碳酸钙、碳酸镁、硅酸钙、硅酸镁、氧化钙、氧化镁、氧化铝、氮化铝、硼酸铝晶须、氮化硼、结晶性二氧化硅、非晶性二氧化硅等。这些可单独使用一种，也可同时使用两种以上。
就实现高的晶粒剪切强度(剪切强度)的观点而言，无机填料的平均粒径优选为0.005μm～1.0μm，更优选为0.05μm～0.5μm。就实现高的晶粒剪切强度(剪切强度)的观点而言，无机填料的表面优选为经化学修饰。作为对表面进行化学修饰的材料，例如可列举硅烷偶联剂等。作为硅烷偶联剂的官能团的种类，例如可列举乙烯基、丙烯酰基、环氧基、巯基、氨基、二氨基、烷氧基、乙氧基等。
就实现高的晶粒剪切强度(剪切强度)的观点而言，相对于热固性树脂组合物的树脂成分100质量份，无机填料的含量优选为20质量份～200质量份，更优选为30质量份～100质量份。
[固化促进剂]
作为固化促进剂，例如可列举：咪唑类及其衍生物、有机磷系化合物、仲胺类、叔胺类、季铵盐等。就实现高的晶粒剪切强度(剪切强度)的观点而言，优选为咪唑系的化合物。作为咪唑类，例如可列举2-甲基咪唑、1-苄基-2-甲基咪唑、1-氰基乙基-2-苯基咪唑、1-氰基乙基-2-甲基咪唑等。这些可单独使用一种，也可同时使用两种以上。
就实现高的晶粒剪切强度(剪切强度)的观点而言，相对于环氧树脂及环氧树脂固化剂的合计100质量份，热固性树脂组合物的固化促进剂的含量优选为0.04质量份～3质量份，更优选为0.04质量份～0.2质量份。
＜第二实施方式＞
图9是示意性地表示半导体装置的第二实施方式的剖视图。第一实施方式所涉及的半导体装置100是芯片T1与黏合剂片Tc分离的形态，相对于此，本实施方式所涉及的半导体装置200中，芯片T1与黏合剂片Tc接触。即，黏合剂片Tc与芯片T1的上表面及支撑片Dc的上表面接触。例如，通过适当设定支撑片形成用膜D的厚度，能够使芯片T1的上表面的位置与支撑片Dc的上表面的位置一致。
在半导体装置200中，芯片T1相对于基板10并非打线接合连接，而是经倒装芯片(flip chip)连接。另外，只要设为嵌入与芯片T2一起构成带黏合剂片的芯片T2a的黏合剂片Ta中的构成，则即使是将芯片T1打线接合到基板10的形态，芯片T1也可处于与黏合剂片Tc接触的状态。
实施例
以下，通过实施例对本公开进行说明，但本发明并不限定于这些实施例。
[支撑片形成用膜的制作]
＜清漆的制备＞
以表1所示组成比(单位：质量份)使用表1所示的材料。对环氧树脂、酚树脂以及无机填料，加入环己酮，搅拌混合。环己酮的含量在最终得到的清漆中调整为固体成分比例为40质量％。向其中加入弹性体，再加入偶合剂及固化促进剂，搅拌至各成分均匀，制备清漆A～清漆E。
表1所示的各成分的详情如以下所述。
·环氧树脂：YDCN-700-10(商品名，NIPPON STEEL&SUMIKIN CHEMICAL CO.,LTD.制造，邻甲酚酚醛清漆型环氧树脂，环氧当量：209g/eq)
·EXA-830CRP(商品名、DIC Corporation制造、双酚F型环氧树脂、环氧当量：159g/eq)
·酚树脂(固化剂)：HE-100C-30(商品名、AIR WATER INC.制造、苯酚芳烷基型酚树脂，羟基当量：170g/eq)
·酚树脂(固化剂)：PSM-4326(商品名，Gun Ei Chemical Industry Co.,Ltd.制造，苯酚酚醛清漆型酚树脂，羟基当量：105g/eq)
·无机填料：Aerosil R972(商品名、NIPPON AEROSIL CO.,LTD.制造、二氧化硅、平均粒径0.016μm)
·无机填料：SC2050-HLG(商品名、Admatechs Company Limited制造、二氧化硅填料分散液、平均粒径0.50μm)
·弹性体：SG-P3溶剂变更品(商品名、Nagase ChemteX Corporation制造、丙烯酸橡胶、重均分子量：80万、Tg：12℃、溶剂：环己酮)
·弹性体：SG-P3低分子量品(商品名、Nagase ChemteX Corporation制造、丙烯酸橡胶、重均分子量：30万、Tg：12℃、溶剂：环己酮)
·偶合剂：A-189(商品名，Momentive Performance Materials Inc.制造，γ-巯基丙基三甲氧基硅烷)
·偶合剂：A-1160(商品名、Momentive Performance Materials Inc.制造，γ-脲基丙基三乙氧基硅烷)
·固化促进剂：固唑(Curezol)2PZ-CN(商品名、SHIKOKU CHEMICALS CORPORATION制造，1-氰基乙基-2-苯基咪唑)
[表1]
Figure BDA0003262876700000151
＜支撑片形成用膜的制作＞
(实施例1)
利用100目的过滤器对清漆A进行过滤，并进行真空脱泡。作为基材膜，准备厚度38μm的实施有脱模处理的聚对苯二甲酸乙二酯(PET)膜，将真空脱泡后的清漆A涂布于PET膜上。对涂布的清漆A以90℃5分钟、继而130℃5分钟的两阶段进行加热干燥，获得处于B阶段状态的实施例1的支撑片形成用膜。清漆A的涂布量调整成厚度50μm。
(实施例2)
将清漆A变更为清漆B，除此以外，以与实施例1相同的方式获得实施例2的支撑片形成用膜。
(实施例3)
将清漆A变更为清漆C，除此以外，以与实施例1相同的方式获得实施例3的支撑片形成用膜。
(比较例1)
将清漆A变更为清漆D，除此以外，以与实施例1相同的方式获得比较例1的支撑片形成用膜。
(比较例2)
将清漆A变更为清漆E，除此以外，以与实施例1相同的方式获得比较例2的支撑片形成用膜。
[支撑片形成用膜的评价]
＜剪切黏度的测定＞
将实施例1～实施例3及比较例1、比较例2的支撑片形成用膜分别(厚度50μm)切断为规定的尺寸，准备了四张膜片。在60℃的加热板上使用橡胶辊层压4张膜片，由此制作了厚度200μm的试样。用
Figure BDA0003262876700000161
的冲头冲裁所获得的试样，使用剪切黏度计(TA InstrumentsJapan Inc.制造，商品名：ARES-G2)，在以下条件下，测定各支撑片形成用膜在测定温度120℃下的剪切黏度。将结果示于表1中。
·测定频率：1Hz
·升温速度：5℃/min
·测定温度：35℃～130℃
·轴向力(axial force)：100gf(0.98N)
＜支撑稳定性的评价＞
(带支撑片的基板的制作)
将实施例1～实施例3及比较例1、比较例2的支撑片形成用膜(厚度50μm)分别贴附于具有基材膜及压敏胶黏层的压敏胶黏剂膜(压敏胶黏层的厚度10μm，Showa DenkoMaterials co.,Ltd.制造)，制作层叠膜。使用全自动切割机DFD-6361(DISCO Inc.制造)将所获得的层叠膜单片化。使用了切割刀片ZH05-SD4000-N1-xx-BB(均为DISCO Inc.制造)。切断条件为刀片转速4000rpm、切断速度50mm/秒、尺寸6mm×3mm。接着，使用拾取用夹具拾取支撑片。
接着，将得到的两个支撑片配置在阻焊基板(TAIYO HOLDINGS CO.,LTD.、商品名：AUS-308)上，进行热压接，由此得到实施例1～实施例3以及比较例1、比较例2的带支撑片的基板。热压接条件为温度120℃、时间1秒、压力0.1MPa。图10的(a)是表示实施例中使用的带支撑片的基板的一个示例的俯视图，图10的(b)是沿图10的(a)的b-b线处的剖视图。如图10所示，带支撑片的基板300具备：基板310、以与基板310的相向的两边相接的方式配置在基板310上的两个支撑片Da。
(带黏合剂片的芯片的制作)
准备具备膜状黏合剂及压敏胶黏剂膜的切割晶粒接合一体型黏合膜(膜状黏合剂：厚度50μm、压敏胶黏剂膜：厚度110μm、Showa Denko Materials co.,Ltd.制造)、以及厚度400μm的硅晶圆。在载物台温度70℃下在切割晶粒接合一体型黏合膜的膜状黏合剂上层压硅晶圆，由此制作了切割样品。
使用全自动切割机DFD-6361(DISCO CORPORATION制造)，切断得到的切割样品。对于切断，以使用2片刀片的阶梯切割方式进行，使用切割刀片ZH05-SD3500-N1-xx-DD及ZH05-SD4000-N1-xx-BB(均为DISCO CORPORATION制造)。切断条件为刀片转速4000rpm、切断速度50mm/秒、芯片尺寸6mm×12mm。切断是以硅晶圆残留200μm左右的方式进行第一阶段的切断，接着，以在压敏胶黏剂膜上形成20μm左右的切口的方式进行第二阶段的切断。接着，使用拾取用夹头，拾取芯片，由此获得带黏合剂片的芯片。
(评价样品的制作)
以带支撑片的基板的基板与带黏合剂片的芯片的芯片重叠的方式，将带黏合剂片的芯片的黏合剂片分别配置在实施例1～实施例3以及比较例1、比较例2的带支撑片的基板的支撑片上，进行热压接。热压接条件为温度120℃、时间1秒、压力0.1MPa。图10的(c)是表示实施例中使用的层叠体的一例的剖视图。如图10的(c)所示，层叠体400具备：带支撑片的基板300、包括黏合剂片Ta及芯片T300的带黏合剂片的芯片T300a、以及配置于带支撑片的基板300与带黏合剂片的芯片T300a之间的两个支撑片Da。接着，将通过热压接得到的层叠体放入干燥机中，在170℃下加热固化1小时，由此得到实施例1～实施例3及比较例1、比较例2的评价样品。
(通过显微镜的截面观察)
用显微镜观察制作的实施例1～实施例3及比较例1、比较例2的评价样品的截面，评价支撑片的高度的偏差。支撑片不变形或不收缩，基板与芯片维持平行状态者评价为“A”，支撑片变形或收缩，基板与芯片变得不平行者评价为“B”。将结果示于表2。
[表2]
Figure BDA0003262876700000181
如表2所示，使用120℃下的剪切黏度为4000Pa·s以上的支撑片形成用膜的实施例1～实施例3的评价样品与使用120℃下的剪切黏度小于4000Pa·s的支撑片形成用膜的比较例1、比较例2的评价样品相比，支撑片的高度的偏差得到抑制。以上确认到：本发明的半导体装置的制造方法可制造出能够稳定支撑经层叠的半导体芯片的半导体装置。
产业上的可利用性
根据本公开，提供一种在具有支石墓结构的半导体装置的制造工艺中，能够简化制作支撑片的工序，进而能够稳定地支撑经层叠的半导体芯片的半导体装置的制造方法。并且，根据本公开，提供一种支撑片的制造方法以及支撑片形成用层叠膜。
符号说明
1-基材膜，2-压敏胶黏层，5-热固性树脂层，10、310-基板，20-支撑片形成用层叠膜，50-密封材料，100、200-半导体装置，300-带支撑片的基板，400-层叠体，D-支撑片形成用膜，Da-支撑片，Dc-支撑片(固化物)，T1-第一芯片，T2-第二芯片，T300：芯片，T2a、T300a-带黏合剂片的芯片，Ta-黏合剂片，Tc-黏合剂片(固化物)。

Claims (6)

1.一种半导体装置的制造方法，其为具有支石墓结构的半导体装置的制造方法，所述半导体装置包括：基板；第一芯片，配置于所述基板上；多个支撑片，配置于所述基板上且所述第一芯片的周围；以及第二芯片，由所述多个支撑片支撑且配置成覆盖所述第一芯片，所述半导体装置的制造方法包括：
(A)准备依次具备基材膜、压敏胶黏层、及支撑片形成用膜的层叠膜的工序；
(B)通过将所述支撑片形成用膜单片化，在所述压敏胶黏层的表面上形成多个支撑片的工序；
(C)从所述压敏胶黏层拾取所述支撑片的工序；
(D)在基板上配置第一芯片的工序；
(E)在所述基板上且所述第一芯片的周围配置多个所述支撑片的工序；
(F)准备带黏合剂片的芯片的工序，所述带黏合剂片的芯片具备第二芯片、及设置在所述第二芯片的一个面上的黏合剂片；以及
(G)通过在多个所述支撑片的表面上配置所述带黏合剂片的芯片来构筑支石墓结构的工序，
所述支撑片形成用膜在120℃下的剪切黏度为4000Pa·s以上。
2.根据权利要求1所述的半导体装置的制造方法，其中，
所述支撑片形成用膜包含热固性树脂层，
所述半导体装置的制造方法在(G)工序之前，包括对所述支撑片形成用膜或所述支撑片进行加热的工序。
3.一种支撑片的制造方法，其为在具有支石墓结构的半导体装置的制造工艺中所使用的支撑片的制造方法，所述半导体装置包括：基板；第一芯片，配置于所述基板上；多个支撑片，配置于所述基板上且所述第一芯片的周围；以及第二芯片，由所述多个支撑片支撑且配置成覆盖所述第一芯片，所述支撑片的制造方法包括：
(A)准备依次具备基材膜、压敏胶黏层、及支撑片形成用膜的层叠膜的工序；
(B)通过将所述支撑片形成用膜单片化，在所述压敏胶黏层的表面上形成多个支撑片的工序；以及
(C)从所述压敏胶黏层拾取所述支撑片的工序，
所述支撑片形成用膜在120℃下的剪切黏度为4000Pa·s以上。
4.根据权利要求3所述的支撑片的制造方法，其中，
所述支撑片形成用膜包含热固性树脂层。
5.一种支撑片形成用层叠膜，其用于具有支石墓结构的半导体装置的制造工艺中，所述半导体装置包括：基板；第一芯片，配置于所述基板上；多个支撑片，配置于所述基板上且所述第一芯片的周围；以及第二芯片，由所述多个支撑片支撑且配置成覆盖所述第一芯片，所述支撑片形成用层叠膜依次具备：
基材膜；
压敏胶黏层；以及
支撑片形成用膜，
所述支撑片形成用膜在120℃下的剪切黏度为4000Pa·s以上。
6.根据权利要求5所述的支撑片形成用层叠膜，其中，
所述支撑片形成用膜包含热固性树脂层。
CN201980094133.0A 2019-04-25 2019-04-25 具有支石墓结构的半导体装置的制造方法、支撑片的制造方法、以及支撑片形成用层叠膜 Pending CN113614916A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/017715 WO2020217405A1 (ja) 2019-04-25 2019-04-25 ドルメン構造を有する半導体装置の製造方法、支持片の製造方法、及び支持片形成用積層フィルム

Publications (1)

Publication Number Publication Date
CN113614916A true CN113614916A (zh) 2021-11-05

Family

ID=72941149

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980094133.0A Pending CN113614916A (zh) 2019-04-25 2019-04-25 具有支石墓结构的半导体装置的制造方法、支撑片的制造方法、以及支撑片形成用层叠膜

Country Status (6)

Country Link
JP (2) JPWO2020217405A1 (zh)
KR (1) KR20210146908A (zh)
CN (1) CN113614916A (zh)
SG (1) SG11202110100WA (zh)
TW (1) TW202107665A (zh)
WO (1) WO2020217405A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222889A (ja) * 2001-01-24 2002-08-09 Nec Kyushu Ltd 半導体装置及びその製造方法
KR20030018204A (ko) * 2001-08-27 2003-03-06 삼성전자주식회사 스페이서를 갖는 멀티 칩 패키지
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
JP4188337B2 (ja) * 2004-05-20 2008-11-26 株式会社東芝 積層型電子部品の製造方法
TWI292617B (en) * 2006-02-03 2008-01-11 Siliconware Precision Industries Co Ltd Stacked semiconductor structure and fabrication method thereof
US20080029885A1 (en) * 2006-08-07 2008-02-07 Sandisk Il Ltd. Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques
JP2012180442A (ja) * 2011-03-01 2012-09-20 Hitachi Chemical Co Ltd 接着フィルム及びこの接着フィルムを有する半導体装置
JP5840479B2 (ja) * 2011-12-20 2016-01-06 株式会社東芝 半導体装置およびその製造方法
KR101906269B1 (ko) * 2012-04-17 2018-10-10 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
JP2015176906A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置および半導体装置の製造方法
US9418974B2 (en) * 2014-04-29 2016-08-16 Micron Technology, Inc. Stacked semiconductor die assemblies with support members and associated systems and methods
JP2017203139A (ja) * 2016-05-13 2017-11-16 日立化成株式会社 電子部品支持部材

Also Published As

Publication number Publication date
JPWO2020217405A1 (zh) 2020-10-29
WO2020217405A1 (ja) 2020-10-29
JP2023112009A (ja) 2023-08-10
SG11202110100WA (en) 2021-11-29
KR20210146908A (ko) 2021-12-06
TW202107665A (zh) 2021-02-16

Similar Documents

Publication Publication Date Title
WO2020100998A1 (ja) 半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体
WO2019220540A1 (ja) 半導体装置、並びに、その製造に使用する熱硬化性樹脂組成物及びダイシングダイボンディング一体型テープ
US20220149031A1 (en) Semiconductor device having dolmen structure and manufacturing method therefor, and support piece formation laminate film and manufacturing method therefor
US11935870B2 (en) Method for manufacturing semiconductor device having dolmen structure, method for manufacturing support piece, and laminated film
US20220149008A1 (en) Semiconductor device having dolmen structure and manufacturing method therefor, and support piece formation laminate film and manufacturing method therefor
JP7322897B2 (ja) 接着フィルム、ダイシング・ダイボンディング一体型フィルム及び半導体パッケージの製造方法
CN113614916A (zh) 具有支石墓结构的半导体装置的制造方法、支撑片的制造方法、以及支撑片形成用层叠膜
CN113574663A (zh) 具有支石墓结构的半导体装置及其制造方法
TWI830901B (zh) 半導體裝置的製造方法
CN114270481A (zh) 支撑片的制造方法、半导体装置的制造方法及支撑片形成用层叠膜
TWI830905B (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
WO2022149582A1 (ja) フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
TWI830906B (zh) 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法
WO2023157846A1 (ja) フィルム状接着剤及びその製造方法、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
WO2020218524A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
CN113632225A (zh) 具有支石墓结构的半导体装置及其制造方法、支撑片的制造方法、以及支撑片形成用层叠膜
CN113574667A (zh) 具有支石墓结构的半导体装置的制造方法及支撑片的制造方法
TW202237786A (zh) 接著劑組成物、膜狀接著劑、切割晶粒接合一體型膜、以及半導體裝置及其製造方法
TW202414550A (zh) 半導體裝置的製造方法、接著層及切晶黏晶一體型膜
KR20210107709A (ko) 반도체 장치의 제조 방법, 필름상 접착제 및 다이싱·다이본딩 일체형 필름

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Lishennoco Co.,Ltd.

Address before: Tokyo

Applicant before: Showa electrical materials Co.,Ltd.