CN114270481A - 支撑片的制造方法、半导体装置的制造方法及支撑片形成用层叠膜 - Google Patents

支撑片的制造方法、半导体装置的制造方法及支撑片形成用层叠膜 Download PDF

Info

Publication number
CN114270481A
CN114270481A CN201980099180.4A CN201980099180A CN114270481A CN 114270481 A CN114270481 A CN 114270481A CN 201980099180 A CN201980099180 A CN 201980099180A CN 114270481 A CN114270481 A CN 114270481A
Authority
CN
China
Prior art keywords
chip
film
support sheet
support
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980099180.4A
Other languages
English (en)
Inventor
谷口纮平
桥本慎太郎
矢羽田达也
尾崎义信
板垣圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN114270481A publication Critical patent/CN114270481A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

公开一种支撑片的制造方法，所述支撑片使用于具有支石墓结构的半导体装置的制造工艺中，所述具有支石墓结构的半导体装置包括：基板、配置在基板上的第一芯片、配置在基板上且第一芯片的周围的多个支撑片及被多个支撑片支撑且以覆盖第一芯片的方式配置的第二芯片，所述支撑片的制造方法包括：(A)准备层叠膜的工序，所述层叠膜依次具备基材膜、压敏胶黏层及与基材膜及压敏胶黏层有色差的支撑片形成用膜；(B)将支撑片形成用膜单片化而在压敏胶黏层的表面上形成多个支撑片的工序；及(C)从压敏胶黏层拾取支撑片的工序。

Description

支撑片的制造方法、半导体装置的制造方法及支撑片形成用 层叠膜
技术领域
本发明涉及一种支撑片的制造方法，其使用于半导体装置的制造工艺中，所述半导体装置具有支石墓结构，所述具有支石墓结构的半导体装置包括：基板、配置在基板上的第一芯片、配置在基板上且第一芯片的周围的多个支撑片及被多个支撑片支撑且以覆盖第一芯片的方式配置的第二芯片。并且，本发明涉及一种具有支石墓结构的半导体装置的制造方法及支撑片形成用层叠膜。此外，支石墓(dolmen)为石墓的一种，且具备多个柱石和放载于其上的板状岩石。具有支石墓结构的半导体装置中，支撑片相当于“柱石”，第二芯片相当于“板状岩石”。
背景技术
近年来，在半导体装置的领域中要求高集成、小型化及高速化。作为半导体装置的一方式，将半导体芯片层叠于配置在基板上的控制器芯片上的结构备受瞩目。例如，专利文献1中公开了一种半导体晶粒组件，包括控制器晶粒和于控制器晶粒上被支撑部件支撑的存储器晶粒。专利文献1的图1A中所图示的半导体组件100能够具有支石墓结构。即，半导体组件100具备封装基板102、配置在其表面上的控制器晶粒103、配置在控制器晶粒103的上方的存储器晶粒106a、106b及支撑存储器晶粒106a的支撑部件130a、130b。
以往技术文献
专利文献
专利文献1：日本特表2017-515306号公报
发明内容
发明要解决的技术课题
专利文献1中公开了作为支撑部件(支撑片)能够使用硅等半导体材料，更具体而言能够使用对半导体晶圆进行切割而得的半导体材料的断片(参考专利文献1的[0012]、[0014]及图2)。使用半导体芯片制造支石墓结构用支撑片时，与通常的半导体芯片的制造相同，例如需要以下各工序。
(1)对半导体晶圆贴附背面研磨带的工序
(2)对半导体晶圆进行背面研磨的工序
(3)对切割环和配置在所述切割环中的背面研磨后的半导体晶圆贴附具有压敏胶黏层和粘合剂层的膜(切割晶粒接合(dicing/die-bonding)一体型膜)的工序
(4)从半导体晶圆剥离背面研磨带的工序
(5)将半导体晶圆单片化的工序
(6)从压敏胶黏层拾取由半导体芯片与粘合剂片的层叠体形成的支撑片的工序
根据本发明人等的研究，发现通过使用除了半导体芯片以外的材料(例如，树脂材料)，能够在具有支石墓结构的半导体装置的制造工艺中简化制作支撑片的工序。然而，若使用在通常的半导体芯片的制造中所使用的装置(例如，黏晶机等)从压敏胶黏层拾取支撑片，则有时无法有效地拾取作为拾取对象的支撑片。作为所述理由之一，可举出在从压敏胶黏层拾取支撑片的工序之前，基于附属于支撑片的黏晶机等装置的相机的可视性不充分。
因此，本发明提供一种有效地制造基于相机的可视性优异的支撑片的支撑片的制造方法。并且，本发明提供一种具有支石墓结构的半导体装置的制造方法、以及支撑片形成用层叠膜。
用于解决技术课题的手段
本发明的一方式涉及一种在具有支石墓结构的半导体装置的制造工艺中所使用的支撑片的制造方法。支撑片的制造方法包括以下工序。
(A)准备层叠膜的工序，所述层叠膜依次具备基材膜、压敏胶黏层及与基材膜及压敏胶黏层有色差的支撑片形成用膜
(B)将支撑片形成用膜单片化而在压敏胶黏层的表面上形成多个支撑片的工序
(C)从压敏胶黏层拾取支撑片的工序
根据本发明的一方式的支撑片的制造方法，能够将支撑片形成用膜单片化而得到支撑片。因此，与作为支撑片使用对半导体晶圆进行切割而得到的半导体材料的断片的以往的制造方法相比，能够简化制作支撑片的工序。即，以往需要上述(1)～(6)的工序，相对于此，支撑片形成用膜不包含半导体晶圆，因此能够省略有关半导体晶圆的背面研磨的(1)、(2)及(4)的工序。并且，由于不使用比树脂材料昂贵的半导体晶圆，因此还能够减少成本。
并且，根据本发明的一方式的支撑片的制造方法，能够有效地制造基于相机的可视性优异的支撑片。作为提高基于相机的可视性的理由，例如认为由于上述支撑片形成用膜与基材膜及压敏胶黏层有色差，因此将支撑片形成用膜单片化时，支撑片形成用膜与基材膜及压敏胶黏层的光学对比变得更高。
支撑片形成用膜可以为由包含着色料的热固性树脂层形成的膜，也可以为具有热固性树脂层和包含着色料的树脂层的多层膜。使用这些支撑片形成用膜而能够更有效地制造基于相机的可视性优异的支撑片。
本发明的支撑片的制造方法可以在(B)工序与(C)工序之间包括用相机辨认支撑片的位置的工序。
在(A)工序中准备的层叠膜的压敏胶黏层可以为感压型，也可以为紫外线固化型。即，压敏胶黏层可以通过紫外线照射而固化，也可以不固化，换言之，可以含有具备具有光反应性的碳-碳双键的树脂，也可以不含有。此外，感压型压敏胶黏层可以含有具备具有光反应性的碳-碳双键的树脂。例如，压敏胶黏层可以为对所述规定区域照射紫外线而降低所述区域的胶黏性，例如具备具有光反应性的碳-碳双键的树脂可以残存。当压敏胶黏层为紫外线固化型时，能够在(B)工序与(C)工序之间，实施对压敏胶黏层照射紫外线的工序而降低压敏胶黏层的胶黏性。
本发明的一方式涉及一种半导体装置的制造方法，所述半导体装置具有支石墓结构，所述具有支石墓结构的半导体装置包括：基板、配置在基板上的第一芯片、配置在基板上且第一芯片的周围的多个支撑片及被多个支撑片支撑且以覆盖第一芯片的方式配置的第二芯片。半导体装置的制造方法包括以下工序。
(D)将第一芯片配置于基板上的工序
(E)将通过上述制造方法得到的多个支撑片配置于基板上且第一芯片的周围的工序
(F)准备带粘合剂片的芯片的工序，所述带粘合剂片的芯片具备第二芯片和设置在第二芯片的一侧表面上的粘合剂片
(G)将带粘合剂片的芯片配置于多个支撑片的表面上而构建支石墓结构的工序
对支撑片形成用膜或支撑片进行加热而使热固性树脂层或粘合剂片固化的工序可以在适当的时间点实施，例如可以在(G)工序之前实施。在以与多个支撑片的表面相接的方式配置带粘合剂片的芯片的阶段，热固性树脂层已被固化而能够抑制随着带粘合剂片的芯片的配置而支撑片变形。此外，热固性树脂层对其他部件(例如，基板)具有黏合性，因此无需在支撑片另外设置黏合剂层等。
本发明的一方式涉及一种支撑片形成用层叠膜，使用于具有支石墓结构的半导体装置的制造工艺中，所述具有支石墓结构的半导体装置包括：基板、配置在基板上的第一芯片、配置在基板上且第一芯片的周围的多个支撑片及被多个支撑片支撑且以覆盖第一芯片的方式配置的第二芯片。支撑片形成用层叠膜依次具备基材膜、压敏胶黏层及与基材膜及压敏胶黏层有色差的支撑片形成用膜。
上述支撑片形成用膜的厚度例如可以为5～180μm或20～120μm。支撑片形成用膜的厚度在所述范围，因此能够构建对第一芯片(例如，控制器芯片)具有适当高度的支石墓结构。
支撑片形成用膜可以为由包含着色料的热固性树脂层形成的膜，也可以为具有热固性树脂层和包含着色料的树脂层的多层膜。支撑片形成用膜可以包含热固性树脂层。热固性树脂层优选例如包含环氧树脂。
本发明的一方式涉及一种支撑片形成用层叠膜的制造方法。支撑片形成用层叠膜的制造方法包括：准备压敏胶黏剂膜的工序，所述黏着膜具有基材膜和形成在其一侧表面上的压敏胶黏层；及将与基材膜及压敏胶黏层有色差的支撑片形成用膜层叠于压敏胶黏层的表面上的工序。
发明效果
根据本发明，可提供一种有效地制造基于相机的可视性优异的支撑片的支撑片的制造方法。并且，根据本发明，可提供一种具有支石墓结构的半导体装置的制造方法及支撑片形成用层叠膜。
附图说明
图1是示意性地示出半导体装置的第一实施方式的剖视图。
图2(a)、图2(b)及图2(c)为示意性地示出第一芯片与多个支撑片的位置关系的平面图。
图3(a)是示意性地示出支撑片形成用层叠膜的一实施方式的平面图，图3(b)为图3(a)的b-b线的剖视图。
图4是示意性地示出将压敏胶黏层与支撑片形成用膜贴合的工序的剖视图。
图5(a)、图5(b)、图5(c)及图5(d)是示意性地示出支撑片的制造方法的一实施方式的剖视图。
图6(a)是示意性地示出单片化后的支撑片形成用膜的一实施方式的平面图，图6(b)为图6(a)的部分E的放大图。
图7是示意性地示出将多个支撑片配置在基板上且第一芯片的周围的状态的剖视图。
图8是示意性地示出带粘合剂片的芯片的一例的剖视图。
图9是示意性地示出形成在基板上的支石墓结构的剖视图。
图10是示意性地示出半导体装置的第二实施方式的剖视图。
图11(a)及图11(b)是分别示意性地示出支撑片形成用层叠膜的其他实施方式的剖视图。
具体实施方式
以下，参考图式对本发明的实施方式进行详细说明。其中，本发明并不限定于以下的实施方式。此外，本说明书中，“(甲基)丙烯酸”是指丙烯酸或甲基丙烯酸，“(甲基)丙烯酸酯”是指丙烯酸酯或与其对应的甲基丙烯酸酯。“A或B”是指，只要包含A与B中的任一个即可，也可包含两者。
本说明书中，“层”这一术语是指，作为平面图而进行了观察时，结构除了在整面形成的形状以外，还包含在一部分形成的形状。并且，本说明书中，“工序”一词不仅是指独立的工序，即便无法与其他工序明确区分时，只要可达到所述工序的预期作用，则也包括在本用语中。并且，使用“～”表示的数值范围表示包含“～”的前后所记载的数值分别作为最小值及最大值的范围。
本说明书中，关于组合物中的各成分的含量，当组合物中存在多种相当于各成分的物质时，只要无特别说明，则是指存在于组合物中的所述多种物质的合计量。并且，只要无特别说明，则例示材料可以单独使用，也可以组合使用2种以上。并且，在本说明书中分阶段记载的数值范围中，某一阶段的数值范围的上限值或下限值可以替换成其他阶段的数值范围的上限值或下限值。
＜第一实施方式＞
(半导体装置)
图1是示意性示出半导体装置的一个实施方式的剖视图。图1所示的半导体装置100具备基板10、配置在基板10的表面上的芯片T1(第一芯片)、配置在基板10的表面上且芯片T1的周围的多个支撑片Dc、配置在芯片T1的上方的芯片T2(第二芯片)、被芯片T2与多个支撑片Dc夹持的粘合剂片Tc、层叠在芯片T2上的芯片T3、T4、将基板10的表面上的电极(不图示)与芯片T1～T4分别电连接的多个线w及填充到芯片T1与芯片T2之间的间隙等的密封材料50。
本实施方式中，通过多个支撑片Dc、芯片T2及位于支撑片Dc与芯片T2之间的粘合剂片Tc在基板10上构成支石墓结构。芯片T1与粘合剂片Tc分离。通过适当设定支撑片Dc的厚度，能够确保连接芯片T1的上表面与基板10的线w用空间。
基板10可以为有机基板，也可以为引线框架等金属基板。关于基板10，从抑制半导体装置100的翘曲的观点考虑，基板10的厚度例如为90～300μm，也可以为90～210μm。
芯片T1例如为控制器芯片，通过粘合剂片Tc与基板10连接且通过线w与基板10电连接。平面视时的芯片T1的形状例如为矩形(正方形或长方形)。芯片T1的一边的长度例如为5mm以下，也可以为2～5mm或1～5mm。芯片T1的厚度例如为10～150μm，也可以为20～100μm。
芯片T2例如为存储器芯片，经由粘合剂片Tc与支撑片Dc的上侧连接。平面视时芯片T2具有比芯片T1大的尺寸。平面视时的芯片T2的形状例如为矩形(正方形或长方形)。芯片T2的一边的长度例如为20mm以下，也可以为4～20mm或4～12mm。芯片T2的厚度例如为10～170μm，也可以为20～120μm。此外，芯片T3、T4也例如为存储器芯片，经由粘合剂片Tc与芯片T2的上侧连接。芯片T3、T4的一边的长度与芯片T2相同即可，芯片T3、T4的厚度也与芯片T2相同即可。
支撑片Dc发挥在芯片T1的周围形成空间的间隔物的作用。支撑片Dc包含与基材膜及压敏胶黏层有色差的支撑片形成用膜的固化物(热固性树脂组合物的固化物)。支撑片Dc优选不包含由金属材料(例如，铜、镍、钛、不锈钢、铝等)形成的金属层。此外，如图2(a)所示，可以在芯片T1两侧的分离的位置配置有二个支撑片Dc(形状：长方形)，如图2(b)所示，可以在与芯片T1的角落对应的位置配置有各一个支撑片Dc(形状：正方形，共计4个)，如图2(c)所示，可以在与芯片T1的边对应的位置配置有各一个支撑片Dc(形状：长方形，共计4个)。平面视时的支撑片Dc的一边的长度例如为20mm以下，也可以为1～20mm或1～12mm。支撑片Dc的厚度(高度)例如为10～180μm，也可以为20～120μm。
(支撑片的制造方法)
对支撑片的制造方法的一例进行说明。本实施方式的制造方法包括以下(A)～(C)的工序。
(A)准备支撑片形成用层叠膜20(以下，视情况称为“层叠膜20”。)的工序，所述支撑片形成用层叠膜20依次具备基材膜1、压敏胶黏层2及与基材膜1及压敏胶黏层2有色差的支撑片形成用膜D(参考图3、图4)
(B)将支撑片形成用膜D单片化而在压敏胶黏层2的表面上形成多个支撑片Da的工序(参考图5(b))
(C)从压敏胶黏层2拾取支撑片Da的工序(参考图5(d))
此外，图1所示的支撑片Dc为其所包含的粘合剂片(热固性树脂组合物)固化之后的支撑片。另一方面，支撑片Da为其所包含的粘合剂片(热固性树脂组合物)完全固化之前的状态的支撑片(例如，参考图5(b))。
(A)～(C)的工序是制造多个支撑片Da的工艺。以下，参考图3～5对(A)～(C)工序进行说明。
[(A)工序]
(A)工序是准备层叠膜20的工序。层叠膜20具备基材膜1、压敏胶黏层2及与基材膜1及压敏胶黏层2有色差的支撑片形成用膜D。基材膜1例如为聚对苯二甲酸乙二酯膜(PET膜)。压敏胶黏层2通过冲孔等而形成为圆形(参考图3
(a))。压敏胶黏层2可以由感压型压敏胶黏剂形成，也可以由紫外线固化型压敏胶黏剂形成。当压敏胶黏层2由紫外线固化型压敏胶黏剂形成时，压敏胶黏层2具有因照射紫外线而胶黏性降低的性质。支撑片形成用膜D通过冲孔等形成为圆形，且具有比压敏胶黏层2小的直径(参考图3(a))。支撑片形成用膜D可以由热固性树脂组合物形成。
构成支撑片形成用膜D的热固性树脂组合物经过半固化(B阶段)状态，并通过之后的固化处理可成为完全固化物(C阶段)状态。从容易将剪切粘度调整为规定范围，且显现与基材膜及压敏胶黏层的色差的观点考虑，热固性树脂组合物包含环氧树脂、固化剂、弹性体(例如，丙烯酸树脂)及着色料，且根据需要还可以包含无机填料及固化促进剂等。在后面对构成支撑片形成用膜D的热固性树脂组合物的详细内容进行叙述。
支撑片形成用膜D的厚度例如可以为5～180μm或20～120μm。支撑片形成用膜的厚度在所述范围，因此能够构建对第一芯片(例如，控制器芯片)具有适当高度的支石墓结构。
层叠膜20例如能够通过贴合具有基材膜1和其表面上的压敏胶黏层2的第1层叠膜与具有覆盖膜3和其表面上的支撑片形成用膜D的第2层叠膜而制作(参考图4)。第1层叠膜可经过对基材膜1的表面上涂敷压敏胶黏层而形成的工序和通过冲孔等将压敏胶黏层加工成规定形状(例如，圆形)的工序而得。第2层叠膜可经过对覆盖膜3(例如，PET膜或聚乙烯膜)的表面上涂敷支撑片形成用膜而形成的工序和通过冲孔等将支撑片形成用膜加工成规定形状(例如，圆形)的工序而得。使用层叠膜20时，在适当的时间点剥离覆盖膜3。
[(B)工序]
(B)工序是将支撑片形成用膜D单片化而在压敏胶黏层2的表面上形成多个支撑片Da的工序。如图5(a)所示，对层叠膜20贴附切割环DR。即，对层叠膜20的压敏胶黏层2贴附切割环DR而形成为切割环DR的内侧配置有支撑片形成用膜D的状态。通过切割将支撑片形成用膜D单片化(参考图5(b))。因此，可从支撑片形成用膜D得到多个支撑片Da。
[(C)工序]
(C)工序是从压敏胶黏层2拾取支撑片Da的工序。如图5(c)所示，对基材膜1进行扩张而使支撑片Da彼此分离。接着，如图5(d)所示，用上推夹具42上推支撑片Da而从压敏胶黏层2剥离支撑片Da，并且用抽吸夹头44吸引而拾取支撑片Da。
图6(a)是示意性地示出单片化后的支撑片形成用膜的一实施方式的平面图，图6(b)为图6(a)的部分E的放大图。本说明书中，“基于相机的可视性”是指，用附属于在通常的半导体芯片的制造中使用单片化后的支撑片形成用膜的装置(例如，黏晶机等)的相机进行了观察时，支撑片Da相对于基材膜1及压敏胶黏层2的确认容易度。所述确认容易度例如可通过提高(增加)基材膜1及压敏胶黏层2与支撑片Da的光学对比而提高。通常，基材膜1为白色，压敏胶黏层2为透明色，因此支撑片Da的颜色只要为能够与这些显现光学对比的颜色则并无特别限制。从光学对比变得更加明确的方面考虑，支撑片Da的颜色优选黑色。支撑片Da的颜色能够通过调整后述热固性树脂组合物的含有成分(尤其，着色料)而调整成所希望的颜色。
本实施方式的支撑片的制造方法可以在(B)工序与(C)工序之间包括用相机辨认支撑片的位置的工序。
根据本实施方式的支撑片的制造方法，层叠膜20包括：基材膜1、压敏胶黏层2及与基材膜1及压敏胶黏层2有色差的支撑片形成用膜D，因此根据支撑片形成用膜与基材膜及压敏胶黏层的色差而光学对比变高，基于支撑片Da的相机的可视性提高，从而能够更有效地拾取支撑片Da。
(半导体装置的制造方法)
对半导体装置100的制造方法进行说明。本实施方式的制造方法包括以下(D)～(H)的工序。
(D)将第一芯片T1配置于基板10上的工序
(E)将通过上述制造方法得到的多个支撑片Da配置于基板10且第一芯片T1的周围的工序(参考图7)
(F)准备带粘合剂片的芯片T2a的工序，所述带粘合剂片的芯片T2a具备第二芯片T2和设置在第二芯片T2的一侧表面上的粘合剂片Ta(参考图8)
(G)将带粘合剂片的芯片T2a配置于多个支撑片Dc的表面上而构建支石墓结构的工序(参考图9)
(H)用密封材料50密封芯片T1与芯片T2的间隙等的工序(参考图1)
(D)～(H)工序是使用多个支撑片Da在基板10上构建支石墓结构的工艺。以下，参考图7～9对(D)～(H)工序进行说明。
[(D)工序]
(D)工序是将第一芯片T1配置于基板10上的工序。例如，首先经由粘合剂层T1c将芯片T1配置于基板10上的规定位置。之后，芯片T1通过线w与基板10电连接。
[(E)工序]
(E)工序是将多个支撑片Da配置于基板10上且第一芯片T1的周围的工序。经过所述工序而制作图7所示的结构体30。结构体30具备基板10、配置在其表面上的芯片T1及多个支撑片Da。支撑片Da的配置可以经由压接处理而进行。优选压接处理例如在80～180℃、0.01～0.50Mpa的条件下经0.5～3.0秒钟实施。此外，支撑片Da可以在其所包含的粘合剂片5p在(E)工序的时刻完全固化而成为支撑片Dc，也可以在所述时刻不完全固化。优选支撑片Da在其所包含的粘合剂片5p在(G)工序开始前的时刻完全固化而成为粘合剂片5c。
[(F)工序]
(F)工序是准备图8所示的带粘合剂片的芯片T2a的工序。带粘合剂片的芯片T2a具备芯片T2和设置在其一表面的粘合剂片Ta。带粘合剂片的芯片T2a例如能够使用半导体晶圆及切割晶粒接合一体型膜并经由切割工序及拾取工序而得。
[(G)工序]
(G)工序是以粘合剂片Ta与多个支撑片Dc的上表面相接的方式将带粘合剂片的芯片T2a配置于芯片T1的上方的工序。具体而言，经由粘合剂片Ta使芯片T2与支撑片Dc的上表面压接。优选所述压接处理例如在80～180℃、0.01～0.50Mpa的条件下经0.5～3.0秒钟实施。接着，通过加热使粘合剂片Ta固化。优选所述固化处理例如在60～175℃、0.01～1.0Mpa的条件下经5分钟以上实施。因此，粘合剂片Ta被固化而成为粘合剂片Tc。经过所述工序，在基板10上构建支石墓结构(参考图9)。
在(G)工序后且在(H)工序前，经由粘合剂片将芯片T3配置在芯片T2上，进而经由粘合剂将芯片T4配置于芯片T3上。粘合剂片只要为与上述粘合剂片Ta相同的热固性树脂组合物即可，通过加热固化而成为粘合剂片Tc(参考图1)。另一方面，用线W分别将芯片T2、T3、T4与基板10电连接。此外，层叠于芯片T1的上方的芯片的数量可以适当设定而不限定于本实施方式的三个。
[(H)工序]
(H)工序是用密封材料50密封芯片T1与芯片T2的间隙等的工序。经过所述工序完成图1所示的半导体装置100。
(热固性树脂组合物)
如上所述，构成支撑片形成用膜D的热固性树脂组合物包含环氧树脂、固化剂、弹性体及着色料，且视需要还包含无机填料及固化促进剂等。
·特性1：将支撑片Da热压接于基板10的规定位置时不易产生位置偏移(120℃下的粘合剂片5p的熔融粘度(剪切粘度)例如为4300～50000Pa·s或5000～40000Pa·s)
·特性2：在半导体装置100内粘合剂片5c发挥应力松弛性(热固性树脂组合物包含弹性体(橡胶成分))
·特性3：带粘合剂片的芯片与粘合剂片Tc的黏合强度充分高(粘合剂片5c(即，由热固性树脂层形成的膜的固化物)相对于粘合剂片Tc的晶粒剪切强度(剪切强度)例如为2.0～7.0Mpa或3.0～6.0Mpa)
·特性4：伴随固化的收缩率充分小
·特性5：粘合剂片5c具有充分的机械强度
[环氧树脂]
环氧树脂只要固化而具有黏合作用则并无特别限定。能够使用双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂等二官能环氧树脂、苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂等酚醛清漆型环氧树脂等。并且，能够适用多官能环氧树脂、缩水甘油胺型环氧树脂、含杂环环氧树脂、脂环式环氧树脂等众所周知的树脂。这些可以单独使用一种，也可以同时使用两种以上
[固化剂]
作为固化剂，例如可举出苯酚树脂、酯化合物、芳香族胺、脂肪族胺、酸酐等。这些中，从达到高的晶粒剪切强度(剪切强度)的观点考虑，优选苯酚树脂。作为苯酚树脂的市售品，例如可举出DIC CORPORATION制LF-4871(商品名，BPA酚醛清漆型苯酚树脂)、AIR WATERINC制HE-100C-30(商品名，苯基芳烷基型苯酚树脂)、DIC CORPORATION制PHENOLITE KA及TD系列、MITSUI CHEMICALS FABRO,INC.制MIREX XLC-系列和XL系列(例如，MIREX XLC-LL)、AIR WATER INC制HE系列(例如，HE100C-30)、MEIWA PLASTIC INDUSTRIES,LTD.制MEHC-7800系列(例如MEHC-7800-4S)、JEF CHEMICAL CORPORATION制JDPP系列、GUN EICHEMICAL INDUSTRY CO.,LTD.制PSM系列(例如，PSM-4326)等。这些可以单独使用一种，也可以同时使用两种以上
关于环氧树脂与苯酚树脂的掺合量，从达到高的晶粒剪切强度(剪切强度)的观点考虑，各自的环氧当量与羟基当量的当量比优选0.6～1.5，更优选0.7～1.4，进一步优选0.8～1.3。掺合比在上述范围内，因此容易以充分高的水准达到固化性及流动性两者。
[弹性体]
作为弹性体，例如可举出丙烯酸树脂、聚酯树脂、聚酰胺树脂、聚酰亚胺树脂、硅酮树脂、聚丁二烯、丙烯腈、环氧改性聚丁二烯、马来酸酐改性聚丁二烯、苯酚改性聚丁二烯、羧基改性丙烯腈。
从达到高的晶粒剪切强度(剪切强度)的观点考虑，作为弹性体优选丙烯酸系树脂，进而更优选可聚合官能性单体而得的含环氧基(甲基)丙烯酸共聚物等丙烯酸系树脂，所述官能性单体具有缩水甘油基丙烯酸酯或缩水甘油基甲基丙烯酸酯等环氧基或甘油基来作为交联性官能基。优选丙烯酸系树脂中含环氧基(甲基)丙烯酸酯共聚物及含环氧基丙烯酸橡胶，更优选含环氧基丙烯酸橡胶。含环氧基丙烯酸橡胶为以丙烯酸酯为主成分，具有主要由丁基丙烯酸酯与丙烯腈等的共聚物、乙基丙烯酸酯与丙烯腈等的共聚物等形成的环氧基的橡胶。此外，除了环氧基以外，丙烯酸系树脂还可以具有醇性或苯酚性羟基、羧基等交联性官能基。
作为丙烯酸树脂的市售品，例如可举出NAGASE CHEMTEX CORPORATION制SG-70L、SG-708-6、WS-023EK30、SG-280EK23、SG-P3溶剂改性产品(商品名，丙烯酸橡胶，重均分子量：80万、Tg：12℃、溶剂为环己酮)等。
从达到高的晶粒剪切强度(剪切强度)的观点考虑，丙烯酸树脂的玻璃化转变温度(Tg)优选-50～50℃，更优选-30～30℃。从达到高的晶粒剪切强度(剪切强度)的观点考虑，丙烯酸树脂的重均分子量(Mw)优选10万～300万，更优选50万～200万。其中，Mw是指通过凝胶渗透色谱(GPC)测定，并使用基于标准聚苯乙烯的校准曲线换算而得的值。此外，处于能够使用分子量分布窄的丙烯酸树脂形成高弹性粘合剂片的趋势。
从达到高的晶粒剪切强度(剪切强度)的观点考虑，热固性树脂组合物中所含有的弹性体的量相对于环氧树脂及环氧树脂固化剂的合计100质量份优选10～200质量份，更优选20～100质量份。
着色料只要能够显现与基材膜及压敏胶黏层的色差则并无特别限制，能够使用公知的颜料、染料等。通常，基材膜为白色，压敏胶黏层为透明色，因此着色料只要为能够与这些显现光学对比的颜色的着色料则并无特别限制。由于光学对比变得更明确而着色料的颜色优选黑色。作为黑色着色料，例如可举出碳黑等。
从显现与压敏胶黏层的更高的色差的观点考虑，热固性树脂组合物中所含有的着色料的量相对于热固性树脂组合物的树脂成分100质量份优选0.1～10质量份，更优选0.1～5质量份。
[无机填料]
作为无机填料，例如可列举：氢氧化铝、氢氧化镁、碳酸钙、碳酸镁、硅酸钙、硅酸镁、氧化钙、氧化镁、氧化铝、氮化铝、硼酸铝晶须、氮化硼、结晶质二氧化硅、非晶质二氧化硅等。这些可以单独使用一种，也可以同时使用两种以上
从达到高的晶粒剪切强度(剪切强度)的观点考虑，无机填料的平均粒径优选0.005μm～1.0μm，更优选0.05～0.5μm。从达到高的晶粒剪切强度(剪切强度)的观点考虑，优选无机填料的表面被化学修饰。作为对表面进行化学修饰的材料，例如可举出硅烷偶联剂等。作为硅烷偶联剂的官能基的种类，例如可举出乙烯基、丙烯酰基、环氧基、巯基、氨基、二氨基、烷氧基、乙氧基等。
从达到高的晶粒剪切强度(剪切强度)的观点考虑，相对于热固性树脂组合物的树脂成分100质量份，无机填料的含量优选20～200质量份，更优选30～100质量份。
[固化促进剂]
作为固化促进剂，例如可举出咪唑类及其衍生物、有机磷系化合物、仲胺类、叔胺类、季铵盐等。从达到高的晶粒剪切强度(剪切强度)的观点考虑，优选咪唑系化合物。作为咪唑类，例如可举出2-甲基咪唑、1-苄基-2-甲基咪唑、1-氰基乙基-2-苯基咪唑、1-氰基乙基-2-甲基咪唑等。这些可以单独使用一种，也可以同时使用两种以上
从达到高的晶粒剪切强度(剪切强度)的观点考虑，热固性树脂组合物中的固化促进剂的含量相对于环氧树脂及环氧树脂固化剂的合计100质量份优选0.04～3质量份，更优选0.04～0.2质量份。
＜第二实施方式＞
图10是示意性地示出半导体装置的第二实施方式的剖视图。第一实施方式的半导体装置100呈芯片T1与粘合剂片Tc分离的方式，相对于此，本实施方式的半导体装置200中芯片T1与粘合剂片Tc相接。即，粘合剂片Tc与芯片T1的上表面及支撑片Dc的上表面相接。例如，能够通过适当设定支撑片形成用膜D的厚度而使芯片T1的上表面的位置与支撑片Dc的上表面的位置一致。
半导体装置200中，芯片T1相对于基板10倒装芯片连接而不是线连接。此外，若设为与芯片T2一同埋入构成带粘合剂片的芯片T2a的粘合剂片Ta的构成，则即使为基板10与芯片T1被线连接的方式，也能够设为芯片T1与粘合剂片Tc相接的状态。
以上，对本发明的实施方式进行了详细说明，但本发明并不限定于上述实施方式。例如，上述实施方式中，如图3(b)所示，例示了具备由包含着色料的热固性树脂层形成的支撑片形成用膜D的支撑片形成用层叠膜20，但支撑片形成用层叠膜也可以具备具有热固性树脂层和包含着色料的树脂层(由包含着色料的树脂形成的树脂层)的多层膜。图11(a)及图11(b)是分别示意性地示出支撑片形成用层叠膜的其他实施方式的剖视图。图11(a)所示的支撑片形成用层叠膜20A具备具有热固性树脂层5和包含着色料的树脂层6的两层膜D2(支撑片形成用膜)。即，支撑片形成用层叠膜20A中，在压敏胶黏层2与最外面的包含着色料的树脂层6之间配置有热固性树脂层5。此外，热固性树脂层5可以由构成第一实施方式的支撑片形成用膜D的热固性树脂组合物形成，但热固性树脂组合物可以不包含着色料。热固性树脂层5的厚度与支撑片形成用膜D的厚度相同。包含着色料的树脂层6的厚度例如为5～100μm，也可以为10～90μm或20～80μm。关于着色料，通常基材膜为白色，压敏胶黏层为透明色，因此着色料只要为能够与这些显现光学对比的颜色的着色料则并无特别限制，但由于光学对比变得更明确而着色料的颜色优选黑色。关于黑色着色料，能够例示与上述中例示的相同的黑色着色料。包含着色料的树脂由包含着色料的树脂形成，能够使用市售的包含着色料的树脂形成。例如，包含黑色着色料的树脂层由包含黑色着色料的树脂形成，能够使用市售的包含黑色着色料的树脂形成。包含黑色着色料的树脂具有充分的机械强度，因此例如可以为黑色聚酰亚胺。
图11(b)所示的支撑片形成用层叠膜20B具备三层膜D3(支撑片形成用膜)，所述三层膜D3(支撑片形成用膜)具有包含着色料的树脂层6和夹着包含着色料的树脂层6的两层热固性树脂层5。支撑片形成用层叠膜20B中，三层膜D3配置在压敏胶黏层2的表面上。
支撑片形成用层叠膜20A具备包含着色料的树脂层6而支撑片形成用膜与压敏胶黏层的光学对比变得更高，因此能够有效地制造基于相机的可视性更优异的支撑片。
支撑片形成用层叠膜20A例如能够经过以下工序而制造。
·准备层叠膜的工序，所述层叠膜依次具备基材膜1、压敏胶黏层2及热固性树脂层5
·对上述层叠膜的表面贴合包含着色料的树脂层6的工序
支撑片形成用层叠膜20B例如能够通过于支撑片形成用层叠膜20A的制造方法中进而具备在包含着色料的树脂层6上设置热固性树脂层5的工序而制造。
产业上的可利用性
根据本发明，可提供一种有效地制造基于相机的可视性优异的支撑片的支撑片的制造方法。并且，根据本发明，可提供一种具有支石墓结构的半导体装置的制造方法及支撑片形成用层叠膜。
符号说明
1-基材膜，2-压敏胶黏层，5-热固性树脂层，6-树脂层，10-基板，20、20A、20B-支撑片形成用层叠膜，50-密封材料，100、200-半导体装置，D-支撑片形成用膜，D2-两层膜(支撑片形成用膜)，Da、Dc-支撑片，T1-第一芯片，T2-第二芯片，T2a-带粘合剂片的芯片，Ta、Tc-粘合剂片。

Claims (9)

1.一种支撑片的制造方法，所述支撑片使用于具有支石墓结构的半导体装置的制造工艺中，所述具有支石墓结构的半导体装置包括：基板、配置在所述基板上的第一芯片、配置在所述基板上且所述第一芯片的周围的多个支撑片及被所述多个支撑片支撑且以覆盖所述第一芯片的方式配置的第二芯片，所述支撑片的制造方法包括：
(A)准备层叠膜的工序，所述层叠膜依次具备基材膜、压敏胶黏层及与所述基材膜及所述压敏胶黏层有色差的支撑片形成用膜；
(B)将所述支撑片形成用膜单片化而在所述压敏胶黏层的表面上形成多个支撑片的工序；及
(C)从所述压敏胶黏层拾取所述支撑片的工序。
2.根据权利要求1所述的支撑片的制造方法，其中，
所述支撑片形成用膜为由包含着色料的热固性树脂层形成的膜。
3.根据权利要求1所述的支撑片的制造方法，其中，
所述支撑片形成用膜为具有热固性树脂层和包含着色料的树脂层的多层膜。
4.根据权利要求1至3中任一项所述的支撑片的制造方法，
在(B)工序与(C)工序之间包括用相机辨认所述支撑片的位置的工序。
5.一种半导体装置的制造方法，所述半导体装置具有支石墓结构，所述具有支石墓结构的半导体装置包括：基板、配置在所述基板上的第一芯片、配置在所述基板上且所述第一芯片的周围的多个支撑片及被所述多个支撑片支撑且以覆盖所述第一芯片的方式配置的第二芯片，所述半导体装置的制造方法包括：
(D)将第一芯片配置于基板上的工序；
(E)将通过权利要求1至4中任一项所述的制造方法得到的多个支撑片配置于所述基板上且所述第一芯片的周围的工序；
(F)准备带粘合剂片的芯片的工序，所述带粘合剂片的芯片具备第二芯片和设置在所述第二芯片的一侧表面上的粘合剂片；及
(G)将所述带粘合剂片的芯片配置于多个所述支撑片的表面上而构建支石墓结构的工序。
6.根据权利要求5所述的半导体装置的制造方法，
在(G)工序之前包括对所述支撑片形成用膜或所述支撑片进行加热的工序。
7.一种支撑片形成用层叠膜，使用于具有支石墓结构的半导体装置的制造工艺中，所述具有支石墓结构的半导体装置包括：基板、配置在所述基板上的第一芯片、配置在所述基板上且所述第一芯片的周围的多个支撑片及被所述多个支撑片支撑且以覆盖所述第一芯片的方式配置的第二芯片，所述支撑片形成用层叠膜依次具备：
基材膜；
压敏胶黏层；及
支撑片形成用膜，其与所述基材膜及所述压敏胶黏层有色差。
8.根据权利要求7所述的支撑片形成用层叠膜，其中，
所述支撑片形成用膜为由包含着色料的热固性树脂层形成的膜。
9.根据权利要求7所述的支撑片形成用层叠膜，其中，
所述支撑片形成用膜为具有热固性树脂层和包含着色料的树脂层的多层膜。
CN201980099180.4A 2019-08-29 2019-08-29 支撑片的制造方法、半导体装置的制造方法及支撑片形成用层叠膜 Pending CN114270481A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/033884 WO2021038785A1 (ja) 2019-08-29 2019-08-29 支持片の製造方法、半導体装置の製造方法、及び支持片形成用積層フィルム

Publications (1)

Publication Number Publication Date
CN114270481A true CN114270481A (zh) 2022-04-01

Family

ID=74684717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980099180.4A Pending CN114270481A (zh) 2019-08-29 2019-08-29 支撑片的制造方法、半导体装置的制造方法及支撑片形成用层叠膜

Country Status (4)

Country Link
JP (1) JP7452545B2 (zh)
KR (1) KR20220042118A (zh)
CN (1) CN114270481A (zh)
WO (1) WO2021038785A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023136004A1 (ja) * 2022-01-11 2023-07-20 株式会社レゾナック 積層フィルム及び支持片の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697215A (ja) * 1992-09-11 1994-04-08 Hitachi Ltd 小物品群付貼着シートおよびそれが使用される小物品のピックアップ方法
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
JP4188337B2 (ja) * 2004-05-20 2008-11-26 株式会社東芝 積層型電子部品の製造方法
US9418974B2 (en) 2014-04-29 2016-08-16 Micron Technology, Inc. Stacked semiconductor die assemblies with support members and associated systems and methods

Also Published As

Publication number Publication date
WO2021038785A1 (ja) 2021-03-04
KR20220042118A (ko) 2022-04-04
JPWO2021038785A1 (zh) 2021-03-04
JP7452545B2 (ja) 2024-03-19
TW202119549A (zh) 2021-05-16

Similar Documents

Publication Publication Date Title
JP7247733B2 (ja) ドルメン構造を有する半導体装置の製造方法
CN114270481A (zh) 支撑片的制造方法、半导体装置的制造方法及支撑片形成用层叠膜
WO2020218526A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
WO2020218523A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
US11935870B2 (en) Method for manufacturing semiconductor device having dolmen structure, method for manufacturing support piece, and laminated film
TWI833985B (zh) 支撐片的製造方法、半導體裝置的製造方法及支撐片形成用積層膜
WO2020218524A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
WO2020218530A1 (ja) ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
TWI830905B (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
WO2020218532A1 (ja) ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
WO2020217395A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム
TWI830901B (zh) 半導體裝置的製造方法
JP7294410B2 (ja) ドルメン構造を有する半導体装置及びその製造方法
WO2020217405A1 (ja) ドルメン構造を有する半導体装置の製造方法、支持片の製造方法、及び支持片形成用積層フィルム
CN115769694A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Lishennoco Co.,Ltd.

Address before: Tokyo

Applicant before: Showa electrical materials Co.,Ltd.