TW202213552A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW202213552A
TW202213552A TW110124242A TW110124242A TW202213552A TW 202213552 A TW202213552 A TW 202213552A TW 110124242 A TW110124242 A TW 110124242A TW 110124242 A TW110124242 A TW 110124242A TW 202213552 A TW202213552 A TW 202213552A
Authority
TW
Taiwan
Prior art keywords
wafer
adhesive
semiconductor device
substrate
adhesive sheet
Prior art date
Application number
TW110124242A
Other languages
English (en)
Inventor
谷口紘平
尾崎義信
板垣圭
山本和弘
中村奏美
橋本裕貴
Original Assignee
日商昭和電工材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商昭和電工材料股份有限公司 filed Critical 日商昭和電工材料股份有限公司
Publication of TW202213552A publication Critical patent/TW202213552A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass

Abstract

本揭示之半導體裝置具備：基板；接著構件，配置於基板的表面上；第一晶片，經由第一接著劑片積層於接著構件；及第二晶片，經由第二接著劑片積層於第一晶片。上述接著構件具有多層結構，該多層結構包括由熱固化性樹脂組成物的固化物形成之一對表面層和配置於一對表面層之間之中間層。

Description

半導體裝置及其製造方法
本揭示係關於一種半導體裝置及其製造方法。
半導體裝置經過以下步驟來製造。首先，利用切割（dicing）用黏著片固定半導體晶圓，在該狀態下將半導體晶圓單片化為半導體晶片。其後，實施擴展步驟、拾取步驟、晶粒接合（die-bonding）步驟及回流步驟等。
作為對半導體裝置所要求之重要特性之一，可以舉出連接可靠性。為了提高連接可靠性，正在進行考慮到耐熱性、耐濕性及耐回流性等特性之晶粒接合用的膜狀接著劑的開發。例如，在專利文獻1中揭示有一種接著片，其含有樹脂及填料，該樹脂含有高分子量成分和以環氧樹脂為主成分之熱固化性成分。
[專利文獻1]國際公開第2005/103180號
本發明人等正在推進有效地藉由將半導體晶片（以下，簡稱為“晶片”。）積層為多段而有效地製造高容量化之半導體裝置（例如，三維NAND型記憶體）之製程的開發。三維NAND用晶圓由複雜的電路層和比較薄的半導體層（例如，15～25μm左右）形成，因此將其單片化而獲得之半導體元件具有容易產生翹曲之課題。
圖17（a）係示意性地表示半導體裝置的製造過程中之結構體之剖面圖。圖17（a）所示之結構體30具備基板10和積層於其上之四個晶片T1、T2、T3、T4。四個晶片T1、T2、T3、T4藉由導線（wire）電連接，因此積層於在橫向（與積層方向正交之方向）上彼此偏離之位置。晶片T1由接著劑片A1接著於基板10，在半導體元件T1、T2、T3、T4之間存在接著劑片A2、A3、A4。
依本發明人等的研究，當晶片T1、T2、T3、T4分別為具有複雜的電路層（上表面側）和比較薄的半導體層（下表面側）者之情況下，如圖17（b）所示，在第一段晶片T1與接著劑片A2之間容易產生剝離。關於其原因，本發明人等推測如下。 ·起因於複雜的電路層及薄的半導體層而如上所述那樣半導體元件T1、T2、T3、T4具有容易翹曲之性質（翹曲應力）。 ·藉由將複數個晶片在橫向上錯開位置地積層而形成懸垂（overhang）部H。 ·在安裝第二段晶片T2之階段，已確認到不產生剝離，所以藉由安裝第三段晶片T2及第四段晶片T3，在第二段晶片T2的懸垂部H向上方向之力（在與第一段晶片T1之間使其剝離之方向的翹曲應力）增大。
本揭示提供一種具備積層之複數個晶片之半導體裝置及有效地製造該半導體裝置之方法，該半導體裝置能夠充分抑制在其內部產生起因於晶片的翹曲之剝離。
本揭示的半導體裝置的第一態樣具備：基板；接著構件，配置於基板的表面上；第一晶片，經由第一接著劑片積層於接著構件；及第二晶片，經由第二接著劑片積層於第一晶片，上述接著構件具有多層結構，該多層結構包括由熱固化性樹脂組成物的固化物形成之一對表面層和配置於一對表面層之間之中間層。
依第一態樣之半導體裝置，翹曲應力容易集中之界面由接著構件和第一接著劑片構成，因此可獲得充分高的接著強度，能夠抑制在該界面產生剝離。又，藉由接著構件如上所述那樣為包括由熱固化性樹脂組成物的固化物形成之一對表面層和配置於一對表面層之間之中間層之多層結構，即使接著構件比較厚，亦能夠抑制晶片的翹曲本身。亦即，與接著構件的整體由熱固化性樹脂組成物形成之情況相比，藉由在厚度方向上存在中間層，能夠抑制在將複數個晶片逐漸積層之製程中起因於晶片的翹曲應力而接著構件的厚度變得不均勻。
本揭示的半導體裝置的第二態樣具備：基板；晶片（例如，控制器晶片），配置於基板的表面上；複數個支撐片，配置於基板的表面上且上述晶片的周圍；接著構件，由複數個支撐片支撐且以覆蓋上述晶片之方式配置；及第一晶片，經由第一接著劑片積層於接著構件，上述接著構件具有多層結構，該多層結構包括由熱固化性樹脂組成物的固化物形成之一對表面層和配置於一對表面層之間之中間層。
依第二態樣之半導體裝置，翹曲應力容易集中之界面由接著構件和第一接著劑片構成，因此可獲得充分高的接著強度，能夠抑制在該界面產生剝離。又，依第二態樣之半導體裝置，第一晶片以覆蓋晶片（例如，控制器晶片）之方式配置，因此能夠實現節省空間化。進而，與第一態樣同樣地，藉由接著構件為多層結構，能夠抑制晶片的翹曲本身。該半導體裝置可以進一步具備經由第二接著劑片積層於第一晶片之第二晶片。
本揭示的半導體裝置的第三態樣具備：基板；第一附接著劑片之晶片，配置於基板的表面上；接著構件，配置於第一附接著劑片之晶片的接著劑片的表面上；及第二附接著劑片之晶片，配置於接著構件的表面上，上述接著構件具有多層結構，該多層結構包括由熱固化性樹脂組成物的固化物形成之一對表面層和配置於一對表面層之間之中間層。依該半導體裝置，翹曲應力容易集中之界面由接著構件和接著劑片構成，因此可獲得充分高的接著強度，能夠抑制在該界面產生剝離。又，與第一態樣同樣地，藉由接著構件為多層結構，能夠抑制晶片的翹曲本身。
本揭示之半導體裝置的製造方法包括：在接著構件的表面上經由第一接著劑片積層第一晶片之步驟；及在第一晶片的表面上經由第二接著劑片積層第二晶片之步驟，第一及第二接著劑片由熱固化性樹脂組成物形成，接著構件具有多層結構，該多層結構包括由熱固化性樹脂組成物形成之一對表面層和配置於一對表面層之間之中間層，統括實施接著構件、第一接著劑片及第二接著劑片的固化處理。
依上述製造方法，在接著構件的表面上經由第一接著劑片積層第一晶片，因此能夠由接著構件和第一接著劑片構成翹曲應力容易集中之界面。因此，其後在第一晶片的上方積層晶片時，即使在積層既定數量的晶片之後統括實施固化處理，而不是在每次積層一個晶片時實施接著劑片的固化處理，亦能夠充分抑制在上述界面產生剝離。能夠對存在於積層之複數個晶片之間之複數個接著劑片統括進行固化處理，這有助於提高半導體裝置的製造效率。
在本揭示中，從強度及耐熱性等觀點而言，接著構件的中間層例如為聚醯亞胺層或金屬層。 [發明效果]
依本揭示，提供一種具備積層之複數個晶片之半導體裝置及有效地製造該半導體裝置之方法，該半導體裝置能夠充分抑制在其內部產生起因於晶片的翹曲之剝離。
以下，參閱圖式對本揭示的實施形態進行詳細說明。在以下說明中，對相同或相當部分標註相同符號，並省略重複說明。又，只要沒有特別指定，則上下左右等位置關係基於圖式所示之位置關係。再者，圖式的尺寸比率並不限於圖示的比率。另外，本說明書中之“（甲基）丙烯醯基”的記載表示“丙烯醯基”及與其對應之“甲基丙烯醯基”。
＜第一實施形態＞ [半導體裝置] 圖1係示意性地表示本實施形態之半導體裝置之剖面圖。該圖所示之半導體裝置100例如為三維NAND型記憶體。半導體裝置100具備：基板10、配置於基板10的表面上之控制器晶片Tc、配置於基板10的表面上之接著構件15、積層於接著構件15的表面上之五個晶片T1、T2、T3、T4、T5、將基板10的表面上的電極10a、10b與晶片電連接之導線Wa、Wb及將該等進行密封之密封層50。在接著構件15與晶片T1（第一晶片）之間配置有接著劑片A1（第一接著劑片）。在晶片T1與晶片T2（第二晶片）之間配置有接著劑片A2（第二接著劑片）。在晶片T2與晶片T3之間配置有接著劑片A3。在晶片T3與晶片T4之間配置有接著劑片A4。在晶片T4與晶片T5之間配置有接著劑片A5。如圖1所示，晶片T1的側部（周緣部的一部分）比接著構件15更向側方突出。又，上段的晶片（例如，晶片T2）的側部（周緣部的一部分）比其下段的晶片（例如，晶片T1）更向側方突出。由該等構成懸垂部H。
基板10可以為有機基板，亦可以為引線框等金屬基板。從抑制半導體裝置100的翹曲之觀點而言，基板10的厚度例如為90～300μm，亦可以為90～210μm。
控制器晶片Tc藉由接著劑片Ac接著於基板10且藉由導線Wa與電極10a電連接。俯視下之控制器晶片Tc的形狀例如為矩形（正方形或長方形）。控制器晶片Tc的一邊的長度例如為5mm以下，亦可以為2～5mm或1～5mm。控制器晶片Tc的厚度例如為10～150μm，亦可以為20～100μm。接著劑片Ac的厚度例如為5～40μm，亦可以為10～25μm。控制器晶片Tc的厚度與接著劑片Ac的厚度的合計（從基板10的上表面至控制器晶片Tc的上表面為止的距離）例如為25～190μm，亦可以為30～125μm。
接著構件15具有包括一對表面層15a、15a和配置於該等之間之中間層15b之三層結構。一對表面層15a、15a均由具有接著性之熱固化性樹脂組成物的固化物形成。表面層15a經由接著劑片A1將晶片T1接著於基板10。在本實施形態中，容易產生翹曲應力之界面由接著構件15和接著劑片A1構成，因此能夠充分抑制在該界面產生剝離。藉由接著構件15為多層結構，即使接著構件15比較厚，亦能夠抑制晶片的翹曲本身。亦即，與接著構件的整體由熱固化性樹脂組成物形成之情況相比，藉由在厚度方向上存在中間層15b，能夠抑制在將晶片T1、T2、T3、T4、T5依序積層之製程中起因於晶片T1、T2、T3、T4、T5的翹曲應力而接著構件15的厚度變得不均勻。
接著構件15的整體的厚度例如為35～150μm，亦可以為70～90μm或40～60μm。接著構件15較佳為厚於控制器晶片Tc的厚度與接著劑片Ac的厚度的合計。藉此，能夠在基板10的表面上且晶片T1、T2、T3、T4、T5的懸垂部H側的附近配置控制器晶片Tc且由導線Wa與電極10a連接。
表面層15a的厚度例如為5～40μm，亦可以為5～25μm或5～20μm。兩個表面層15a的厚度可以相同，亦可以不同。表面層15a由熱固化性樹脂組成物形成。熱固化性樹脂組成物係經過半固化（B階段）狀態，藉由其後的固化處理能夠成為完全固化物（C階段）狀態者。熱固化性樹脂組成物含有環氧樹脂、固化劑、彈性體（例如，丙烯酸樹脂），根據需要進一步含有無機填料及固化促進劑等。兩個表面層15a的組成可以相同，亦可以不同。
中間層15b的厚度例如為5～75μm，亦可以為10～75μm或10～50μm。中間層15b較佳為由機械強度充分高的材質形成。作為材質的具體例，可以舉出聚醯亞胺及聚對苯二甲酸乙二酯（PET）等樹脂以及銅及鋁等金屬。構成中間層15b之材質的拉伸彈性係數例如為8.0MPa以上，亦可以為9.0MPa以上或10.0MPa以上。另外，當中間層15b由樹脂材料形成時，中間層15b由與構成表面層15a之樹脂材料不同之材質構成。藉由接著構件15具有由互不相同之材質形成之複數個層，能夠使各層分擔功能，與由相同材質的複數個層形成者相比，能夠實現接著構件的高功能化。
（接著構件的製作方法） 對接著構件的製作方法的一例進行說明。另外，圖1所示之表面層15a係構成其之熱固化性樹組成物固化之後者。另一方面，表面層15P及將其單片化而獲得之表面層15p係該等中所含之熱固化性樹組成物完全固化之前的狀態者（參閱圖2（b）及圖4（b））。
首先，準備圖2（a）及圖2（b）所示之接著構件形成用積層膜20（以下，根據情況稱為“積層膜20”。）。積層膜20具備基材膜1、黏著層2及接著膜15F。基材膜1例如為聚對苯二甲酸乙二酯膜（PET膜）。黏著層2藉由衝孔等而形成為圓形（參閱圖2（a））。黏著層2例如由紫外線固化型的黏著劑形成。該黏著層2具有黏著性因紫外線照射而下降之性質。接著膜15F藉由衝孔等而形成為圓形，具有比黏著層2小的直徑（參閱圖2（a））。
接著膜15F由一對表面層15P和夾在該等之間之中間層15B構成，該一對表面層15P由熱固化性樹脂層形成。表面層15P的厚度實質上與上述表面層15a相同，例如為5～40μm，亦可以為5～25μm或5～20μm。中間層15B的厚度與上述中間層15b相同，例如為5～75μm，亦可以為10～75μm或10～50μm。中間層15B的拉伸彈性係數例如為8.0MPa以上，亦可以為9.0MPa以上或10.0MPa以上。藉由中間層15B的拉伸彈性係數為8.0MPa以上，在拾取接著構件15之步驟中（參閱圖4（d）），中間層15b發揮如彈簧板那樣的作用，能夠達成優異之拾取性。另外，從材料的易獲得性的觀點而言，中間層15B的拉伸彈性係數的上限值為15MPa左右。作為構成中間層15B之材質，例如可以舉出聚醯亞胺及聚對苯二甲酸乙二酯（PET）。中間層15B亦可以為以使拉伸彈性係數在上述範圍之方式實施了固化處理之由熱固化性樹脂組成物或光固化性樹脂組成物形成之層。
積層膜20例如能夠藉由貼合第1積層膜和第2積層膜來製作，該第1積層膜具有基材膜1和其表面上的黏著層2，該第2積層膜具有覆盖膜3和其表面上的接著膜15F（參閱圖3）。第1積層膜經過以下步驟來獲得：在基材膜1的表面上藉由塗佈來形成黏著層之步驟；及將黏著層藉由衝孔等加工成既定形狀（例如，圓形）之步驟。第2積層膜經過以下步驟來獲得：在覆盖膜3（例如，PET膜或聚乙烯膜）的表面上藉由塗佈來形成表面層15P之步驟；在表面層15P的表面形成中間層15B之步驟；在中間層15B的表面上藉由塗佈來形成表面層15P之步驟；及將經過該等步驟來形成之接著膜藉由衝孔等加工成既定形狀（例如，圓形）之步驟。在使用積層膜20時，在適當的定時將覆盖膜3剝離。
如圖4（a）所示，將切割環（dicing ring）DR貼附於積層膜20。亦即，將切割環DR貼附於積層膜20的黏著層2，設為在切割環DR的內側配置有接著膜15F之狀態。藉由切割將接著膜15F單片化（參閱圖4（b））。藉此，由接著膜15F獲得複數個接著構件15。其後，例如藉由對黏著層2照射紫外線而使黏著層2與接著構件15之間的黏著力下降。在照射紫外線之後，如圖4（c）所示，藉由擴展基材膜1而使接著構件15相互分離。亦即，藉由用環Ra頂出基材膜1中之切割環DR的內側區域來對基材膜1賦予張力，使接著構件15相互分離。如圖4（d）所示，藉由用頂出治具42頂出接著構件15而使接著構件15從黏著層2剝離，並且用抽吸夾頭44抽吸來拾取接著構件15。另外，可以預先藉由對切割前的接著膜15F或拾取前的接著構件15進行加熱來進行熱固化性樹脂的固化反應。藉由在拾取時接著構件15適度進行了固化，能夠達成優異之拾取性。用於單片化之切口較佳為形成至接著構件15的外緣。接著膜15F的直徑例如可以為300～310mm或300～305mm。接著膜15F的俯視下之形狀並不限於圖2（a）所示之圓形，亦可以為矩形（正方形或長方形）。
圖1所示之晶片T1、T2、T3、T4、T5例如為記憶體晶片。俯視下之晶片T1、T2、T3、T4、T5的形狀例如為矩形（正方形或長方形）。晶片T1、T2、T3、T4、T5的一邊的長度例如為12mm以下，亦可以為6～10mm或2～4mm。當該等晶片的形狀為長方形時，長邊的長度B相對於短邊的長度A之比B/A例如為1.5～4，亦可以為1.8～3.5或2.1～3.2。晶片T1、T2、T3、T4、T5的厚度例如為10～170μm，亦可以為10～30μm。該等晶片具有複雜的電路層（圖1中之上表面側）和比較薄的半導體層（圖1中之下表面側）。隨著在晶片的整體厚度中所佔之半導體層的厚度的比率變小，晶片容易產生smile側的翹曲（參閱圖17）。例如，當該比率為80%以下時，容易產生smile側的翹曲。另外，五個晶片T1、T2、T3、T4、T5的一邊的長度可以相同，亦可以互不相同，關於厚度亦相同。smile方向的翹曲係指以晶片向下凸出的方式翹曲。
晶片T1、T2、T3、T4、T5例如能夠在將切割·晶粒接合一體型膜貼附於具有電路面之半導體晶圓之後，經過切割步驟及拾取步驟等來製作。在該情況下，獲得切割·晶粒接合一體型膜被單片化而成之接著劑片與半導體晶圓被單片化而成之晶片的複數個積層體（附接著劑片之晶片）。圖5係示意性地表示附接著劑片之晶片的一例之剖面圖。該圖所示之附接著劑片之晶片31由晶片T1和積層於晶片T1的與電路面相同之一側的面之接著劑片A1（固化前）構成。另外，圖5中之晶片T1的下表面相當於晶片的背面。近年來，晶片的背面形成有凹凸之情況較多。藉由晶片T1的背面的實質整體被接著劑片A1覆蓋，能夠抑制在晶片T1中產生裂痕或龜裂。
半導體裝置的製造方法 半導體裝置100經過以下步驟來製造。 （A1）在基板10的表面上配置控制器晶片Tc之步驟（參閱圖6）。 （B1）在基板10的表面上配置接著構件15之步驟（參閱圖7）。另外，可以在（A1）步驟之後實施（B1）步驟，亦可以在（B1）步驟之後實施（A1）步驟。 （C1）在接著構件15的表面上積層附接著劑片之晶片31之步驟（參閱圖8）。 （D1）在晶片T1的表面上積層複數個附接著劑片之晶片32、33、34、35之步驟（參閱圖9）。如上所述，藉由接著構件15的存在，能夠抑制晶片的翹曲本身。因此，在晶片的表面上壓接附接著劑片之晶片時，能夠充分抑制產生起因於晶片的翹曲之捕捉孔（trap void）。 （E1）總括實施接著構件15及複數個接著劑片A1、A2、A3、A4、A5的固化處理之步驟。 （F1）用密封材料將基板10的表面上的晶片及導線等進行密封之步驟（參閱圖1）。
依上述製造方法，在接著構件的表面上經由第一接著劑片積層第一晶片，因此能夠由接著構件和第一接著劑片構成翹曲應力容易集中之界面。因此，其後在第一晶片的上方積層晶片時，即使在積層既定數量的晶片之後統括實施固化處理，而不是在每次積層一個晶片時實施接著劑片的固化處理，亦能夠充分抑制在上述界面產生剝離。能夠對存在於積層之複數個晶片之間之複數個接著劑片統括進行固化處理，這有助於提高半導體裝置的製造效率。
（熱固化性樹脂組成物） 以下，對接著構件15的表面層15p的形成中使用之熱固化性樹脂組成物進行說明。如上所述，熱固化性樹脂組成物含有環氧樹脂、固化劑及彈性體，根據需要進一步含有無機填料及固化促進劑等。表面層15p及固化後的表面層15a較佳為具有以下特性。 ·特性1：在基板10的既定位置壓接接著構件15時不易產生位置偏離（120℃下之表面層15p的熔融黏度例如為4300～50000Pa·s或5000～40000Pa·s） ·特性2：表面層15a在半導體裝置100內發揮應力緩和性（熱固化性樹脂組成物含有彈性體（橡膠成分）） ·特性3：表面層15a對接著劑片A1具有高接著強度（表面層15a對接著劑片A1之晶粒剪切強度（die shear strength）例如為2.0～7.0Mpa或3.0～6.0Mpa） ·特性4：伴隨固化之收縮率充分小 ·特性5：在拾取步驟中基於相機之接著構件15的可見性良好（熱固化性樹脂組成物例如含有著色材料） ·特性6：表面層15a具有充分的機械強度
[環氧樹脂] 環氧樹脂只要為固化而具有接著作用者，則不受特別限定。可以使用雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚S型環氧樹脂等二官能環氧樹脂、苯酚酚醛清漆型環氧樹脂、甲酚酚醛清漆型環氧樹脂等酚醛清漆型環氧樹脂等。又，可以適用多官能環氧樹脂、環氧丙基胺型環氧樹脂、含有雜環之環氧樹脂或脂環式環氧樹脂等一般已知者。該等可以單獨使用一種，亦可以併用兩種以上。
[固化劑] 作為固化劑，例如可以舉出酚樹脂、酯化合物、芳香族胺、脂肪族胺及酸酐。在該等之中，從達成高晶粒剪切強度之觀點而言，較佳為酚樹脂。作為酚樹脂的市售品，例如可以舉出DIC Corporation製造之LF-4871（商品名，BPA酚醛清漆型酚樹脂）、AIR WATER INC.製造之HE-100C-30（商品名，苯基芳烷基型酚樹脂）、DIC Corporation製造之PHENOLITE KA及TD系列，Mitsui Chemicals, Inc.製造之MILEX XLC-系列和XL系列（例如，MILEX XLC-LL）、AIR WATER INC.製造之HE系列（例如，HE100C-30）、Meiwa Plastic Industries, Ltd.製造之MEHC-7800系列（例如，MEHC-7800-4S）、JEF Chemical Corporation製造之JDPP系列。該等可以單獨使用一種，亦可以併用兩種以上。
從達成高晶粒剪切強度之觀點而言，環氧樹脂和酚樹脂的調配量分別較佳為環氧當量與羥基當量的當量比為0.6～1.5，更佳為0.7～1.4，進而較佳為0.8～1.3。藉由調配比在上述範圍內，容易以充分高的水準達成固化性及流動性這兩者。
[彈性體] 作為彈性體，例如可以舉出丙烯酸樹脂、聚酯樹脂、聚醯胺樹脂、聚醯亞胺樹脂、聚矽氧樹脂、聚丁二烯、丙烯腈、環氧改質聚丁二烯、順丁烯二酸酐改質聚丁二烯、酚改質聚丁二烯及羧基改質丙烯腈。
從達成高晶粒剪切強度之觀點而言，作為彈性體，較佳為丙烯酸系樹脂，進而，更佳為使丙烯酸環氧丙基酯或甲基丙烯酸環氧丙基酯等具有環氧基或環氧丙基作為交聯性官能基之官能性單體聚合而獲得之含有環氧基之（甲基）丙烯酸共聚物等丙烯酸系樹脂。在丙烯酸系樹脂之中，較佳為含有環氧基之（甲基）丙烯酸酯共聚物及含有環氧基之丙烯酸橡膠，更佳為含有環氧基之丙烯酸橡膠。含有環氧基之丙烯酸橡膠係以丙烯酸酯為主成分，主要由丙烯酸丁酯與丙烯腈等的共聚物、丙烯酸乙酯與丙烯腈等的共聚物形成之、具有環氧基之橡膠。另外，丙烯酸系樹脂不僅可以具有環氧基，亦可以具有醇性或酚性羥基、羧基等交聯性官能基。
作為丙烯酸樹脂的市售品，可以舉出Nagase Chemtex Corporation製造之SG-70L、SG-708-6、WS-023 EK30、SG-280 EK23、SG-P3溶劑變更品（商品名，丙烯酸橡膠，重量平均分子量：80萬，Tg：12℃，溶劑為環己酮）等。
從達成高晶粒剪切強度之觀點而言，丙烯酸樹脂的玻璃轉移溫度（Tg）較佳為-50～50℃，更佳為-30～30℃。從達成高晶粒剪切強度之觀點而言，丙烯酸樹脂的重量平均分子量（Mw）較佳為10萬～300萬，更佳為50萬～200萬。在此，Mw係指利用凝膠滲透層析法（GPC）測定並使用基於標準聚苯乙烯之校準曲線換算之值。另外，藉由使用分子量分布窄的丙烯酸樹脂，具有能夠形成高彈性的接著劑片之傾向。
從達成高晶粒剪切強度之觀點而言，熱固化性樹脂組成物中所含之丙烯酸樹脂的量相對於環氧樹脂及環氧樹脂固化劑的合計100質量份，較佳為10～200質量份，更佳為20～100質量份。
[無機填料] 作為無機填料，例如可以舉出氫氧化鋁、氫氧化鎂、碳酸鈣、碳酸鎂、矽酸鈣、矽酸鎂、氧化鈣、氧化鎂、氧化鋁、氮化鋁、硼酸鋁晶鬚、氮化硼及結晶性二氧化矽、非晶性二氧化矽。該等可以單獨使用一種，亦可以併用兩種以上。
從達成高晶粒剪切強度之觀點而言，無機填料的平均粒徑較佳為0.005μm～1.0μm，更佳為0.05～0.5μm。從達成高晶粒剪切強度之觀點而言，無機填料的表面較佳為進行化學修飾。適合作為對表面進行化學修飾者可以舉出矽烷偶合劑。作為矽烷偶合劑的官能基的種類，例如可以舉出乙烯基、丙烯醯基、環氧基、巰基、胺基、二胺基、烷氧基、乙氧基。
從達成高晶粒剪切強度之觀點而言，相對於熱固化性樹脂組成物的樹脂成分100質量份，無機填料的含量較佳為20～200質量份，更佳為30～100質量份。
[固化促進劑] 作為固化促進劑，例如可以舉出咪唑類及其衍生物、有機磷系化合物、二級胺類、三級胺類及四級銨鹽。從達成高晶粒剪切強度之觀點而言，較佳為咪唑系化合物。作為咪唑類，可以舉出2-甲基咪唑、1-苄基-2-甲基咪唑、1-氰基乙基-2-苯基咪唑、1-氰基乙基-2-甲基咪唑等。該等可以單獨使用一種，亦可以併用兩種以上。
從達成高晶粒剪切強度之觀點而言，熱固化性樹脂組成物中之固化促進劑的含量相對於環氧樹脂及環氧樹脂固化劑的合計100質量份，較佳為0.04～3質量份，更佳為0.04～0.2質量份。
＜第二實施形態＞ [半導體裝置] 圖10係示意性地表示本實施形態之半導體裝置之剖面圖。該圖所示之半導體裝置200具備：基板10、配置於基板10上之控制器晶片Tc、配置於基板10上且控制器晶片Tc的周圍之複數個支撐片S、以由複數個支撐片S支撐且覆蓋控制器晶片Tc之方式配置之接著構件15、積層於接著構件15的表面上之五個晶片T1、T2、T3、T4、T5、將基板10的表面上的電極10a、10b與晶片電連接之導線Wa、Wb及將該等進行密封之密封層50。在接著構件15與晶片T1之間配置有接著劑片A1。在晶片T1與晶片T2之間配置有接著劑片A2。在晶片T2與晶片T3之間配置有接著劑片A3。在晶片T3與晶片T4之間配置有接著劑片A4。在晶片T4與晶片T5之間配置有接著劑片A5。
依半導體裝置200，翹曲應力容易集中之界面由接著構件15和接著劑片A1構成，因此可獲得充分高的接著強度，能夠抑制在該界面產生剝離。又，依半導體裝置200，以覆蓋控制器晶片Tc之方式配置有晶片T1，因此能夠實現節省空間化。以下，關於半導體裝置200，主要對與第一實施形態之半導體裝置100不同之點進行說明。
在本實施形態中，由複數個支撐片S和接著構件15在基板10上構成支石墓結構。另外，支石墓（dolmen）為石墓的一種，具備複數個支柱石和載置於其上之板狀岩石。在半導體裝置200中，支撐片S相當於“支柱石”，接著構件15相當於“板狀岩石”。
支撐片S發揮在控制器晶片Tc的周圍形成空間之間隔物（spacer）的作用。支撐片S例如其整體由熱固化性樹脂組成物的固化物形成。支撐片S可以為晶片與設置於該晶片的一個面之接著劑片的積層體（虛設晶片），亦可以為具有與接著構件15相同之多層結構者。藉由支撐片S具有由互不相同之材質形成之複數個層，能夠使各層分擔功能，與由相同材質的複數個層形成者相比，能夠實現支撐片的高功能化。
如圖11（a）所示，可以在控制器晶片Tc的兩側的分離之位置配置兩個支撐片S（形狀：長方形），如圖11（b）所示，亦可以在與晶片T1的角部對應之位置分別配置一個支撐片S（形狀：正方形，共計4個）。俯視下之支撐片S的一邊的長度例如為20mm以下，亦可以為1～20mm或1～12mm。支撐片S的厚度（高度）例如為10～180μm，亦可以為20～120μm。
晶片T1與接著構件15分離。藉由適當設定支撐片S的厚度，能夠確保用於將晶片T1的上表面與基板10連接之導線Wa之空間。如圖10所示，接著構件15覆蓋接著劑片A1中之與控制器晶片Tc對面之區域R，並且連續延伸至複數個支撐片S的上表面。
半導體裝置的製造方法 半導體裝置200經過以下步驟來製造。 （A2）於基板10的表面上，在控制器晶片Tc及其周圍配置複數個支撐片S之步驟（參閱圖12）。另外，可以在配置控制器晶片Tc之後配置複數個支撐片S，亦可以在配置複數個支撐片S之後配置控制器晶片Tc。 （B2）以由複數個支撐片S支撐且覆蓋控制器晶片Tc之方式配置接著構件15之步驟（參閱圖13）。 （C2）在接著構件15的表面上積層附接著劑片之晶片31之步驟（參閱圖14）。 （D2）在附接著劑片之晶片31的表面上積層複數個附接著劑片之晶片32、33、34、35之步驟（參閱圖15）。如圖15所示，在相對於晶片T1沿橫向（圖15中之右方向）錯開之位置配置附接著劑片之晶片32，在相對於晶片T2沿與其相同之橫向（圖15中之右方向）錯開之位置配置附接著劑片之晶片33。其後，在相對於晶片T3沿相反之橫向（圖15中之左方向）錯開之位置配置附接著劑片之晶片34，在相對於晶片T4沿與其相同之橫向（圖15中之左方向）錯開之位置配置附接著劑片之晶片35。藉此，能夠確保對晶片連接導線之空間，並且能夠實現節省空間化。 （E2）總括實施接著構件15及複數個接著劑片A1、A2、A3、A4、A5的固化處理之步驟。 （F2）用密封材料將基板10的表面上的晶片及導線等進行密封之步驟（參閱圖10）。
＜第三實施形態＞ 圖16係示意性地表示本實施形態之半導體裝置之剖面圖。該圖所示之半導體裝置300具備：基板10、積層於基板10的表面上之兩個附接著劑片之晶片31、32、配置於兩個附接著劑片之晶片31、32之間之接著構件15、將基板10的表面上的電極10a與晶片T1、T2電連接之導線Wa、Wb及將該等進行密封之密封層50。在接著構件15與晶片T2之間配置有接著劑片A2。
附接著劑片之晶片31、32的側部（周緣部的一部分）比接著構件15更向側方突出。在俯視下，接著構件15的面積比附接著劑片之晶片31、32小，晶片T1的上表面的側部未被接著構件15覆蓋。接著劑片A2的下表面的側部亦未被接著構件15覆蓋。依半導體裝置300，翹曲應力容易集中之界面由接著構件15和接著劑片A2構成，因此可獲得充分高的接著強度，能夠抑制在該界面產生剝離。
以上，對本揭示的複數個實施形態進行了詳細說明，但本發明並不限定於上述實施形態。例如，在第一及第二實施形態中，例示出了在相對於接著構件15沿橫向（圖8及圖14中之右方向）錯開之位置配置附接著劑片之晶片31（接著劑片A1與晶片T1的積層體）之情況，但亦可以在接著構件15的正上方配置附接著劑片之晶片31。藉由在接著構件15的表面上配置晶片T1，容易確保從基板10的表面至晶片T1為止的距離。因此，能夠充分抑制晶片T1與配置於基板10的表面之其他構件（例如，圖8所示之控制器晶片Tc）接觸。另外，在代替三層結構的接著構件15而使用由具有與其相同程度的厚度之接著劑層（單層）形成之接著構件之情況下，亦能夠確保上述距離。但是，與接著構件15相比，該接著構件的切削性及操作性差，因此半導體裝置的生產性亦下降。 [產業上之可利用性]
依本揭示，提供一種具備積層之複數個晶片之半導體裝置及有效地製造該半導體裝置之方法，該半導體裝置能夠充分抑制在其內部產生起因於晶片的翹曲之剝離。
1:基材膜 2:黏著層 3:覆盖膜 10:基板 10a,10b:電極 15:接著構件 15a,15p,15P:表面層 15b,15B:中間層 15F:接著膜 20:接著構件形成用積層膜 31,32,33,34,35:附接著劑片之晶片 42:頂出治具 44:抽吸夾頭 50:密封層 100,200,300:半導體裝置 A1,A2,A3,A4,A5,Ac:接著劑片 DR:切割環 H:懸垂部 R:區域 S:支撐片 T1,T2,T3,T4,T5:晶片 Tc:控制器晶片 Wa,Wb:導線
圖1係示意性地表示本揭示之半導體裝置的第一實施形態之剖面圖。 圖2（a）係示意性地表示接著構件形成用積層膜的一例之俯視圖，圖2（b）係沿圖2（a）的b-b線剖切之剖面圖。 圖3係示意性地表示貼合黏著層和接著構件形成用積層膜之步驟之剖面圖。 圖4（a）～圖4（d）係示意性地表示接著構件的製作過程之剖面圖。 圖5係示意性地表示附接著劑片之晶片的一例之剖面圖。 圖6係示意性地表示製造圖1所示之半導體裝置之過程之剖面圖。 圖7係示意性地表示製造圖1所示之半導體裝置之過程之剖面圖。 圖8係示意性地表示製造圖1所示之半導體裝置之過程之剖面圖。 圖9係示意性地表示製造圖1所示之半導體裝置之過程之剖面圖。 圖10係示意性地表示本揭示之半導體裝置的第二實施形態之剖面圖。 圖11（a）及圖11（b）係示意性地表示晶片與複數個支撐片的位置關係的例子之俯視圖。 圖12係示意性地表示製造圖10所示之半導體裝置之過程之剖面圖。 圖13係示意性地表示製造圖10所示之半導體裝置之過程之剖面圖。 圖14係示意性地表示製造圖10所示之半導體裝置之過程之剖面圖。 圖15係示意性地表示製造圖10所示之半導體裝置之過程之剖面圖。 圖16係示意性地表示本揭示之半導體裝置的第三實施形態之剖面圖。 圖17（a）係示意性地表示製造半導體裝置之過程之剖面圖，圖17（b）係表示在第一段半導體元件與第二段半導體元件之間產生了剝離之結構體之剖面圖。
10:基板
10a,10b:電極
15:接著構件
15a:表面層
15b:中間層
50:密封層
100:半導體裝置
A1,A2,A3,A4,A5,Ac:接著劑片
H:懸垂部
T1,T2,T3,T4,T5:晶片
Tc:控制器晶片
Wa,Wb:導線

Claims (11)

  1. 一種半導體裝置，其具備： 基板； 接著構件，配置於前述基板的表面上； 第一晶片，經由第一接著劑片積層於前述接著構件；及 第二晶片，經由第二接著劑片積層於前述第一晶片， 前述接著構件具有多層結構，前述多層結構包括由熱固化性樹脂組成物的固化物形成之一對表面層和配置於前述一對表面層之間之中間層。
  2. 一種半導體裝置，其具備： 基板； 晶片，配置於前述基板的表面上； 複數個支撐片，配置於前述基板的表面上且前述晶片的周圍； 接著構件，由前述複數個支撐片支撐且以覆蓋前述晶片之方式配置；及 第一晶片，經由第一接著劑片積層於前述接著構件， 前述接著構件具有多層結構，前述多層結構包括由熱固化性樹脂組成物的固化物形成之一對表面層和配置於前述一對表面層之間之中間層。
  3. 如請求項2所述之半導體裝置，其進一步具備經由第二接著劑片積層於前述第一晶片之第二晶片。
  4. 如請求項1或請求項3所述之半導體裝置，其中 前述第二晶片的至少一部分周緣部比前述第一晶片更向側方突出。
  5. 如請求項1至請求項4之任一項所述之半導體裝置，其中 前述第一晶片的至少一部分周緣部比前述接著構件更向側方突出。
  6. 一種半導體裝置，其具備： 基板； 第一附接著劑片之晶片，配置於前述基板的表面上； 接著構件，配置於前述第一附接著劑片之晶片的接著劑片的表面上；及 第二附接著劑片之晶片，配置於前述接著構件的表面上， 前述接著構件具有多層結構，前述多層結構包括由熱固化性樹脂組成物的固化物形成之一對表面層和配置於前述一對表面層之間之中間層。
  7. 如請求項6所述之半導體裝置，其中 前述第二附接著劑片之晶片的至少一部分周緣部比前述接著構件更向側方突出。
  8. 如請求項1至請求項7之任一項所述之半導體裝置，其中 前述中間層為聚醯亞胺層。
  9. 如請求項1至請求項7之任一項所述之半導體裝置，其中 前述中間層為金屬層。
  10. 如請求項1至請求項9之任一項所述之半導體裝置，其為三維NAND型記憶體。
  11. 一種半導體裝置的製造方法，其包括： 於基板上，在接著構件的表面上經由第一接著劑片積層第一晶片之步驟；及 在前述第一晶片的表面上經由第二接著劑片積層第二晶片之步驟， 前述第一及第二接著劑片由熱固化性樹脂組成物形成， 前述接著構件具有多層結構，前述多層結構包括由熱固化性樹脂組成物形成之一對表面層和配置於前述一對表面層之間之中間層， 統括實施前述接著構件、前述第一接著劑片及前述第二接著劑片的固化處理。
TW110124242A 2020-07-03 2021-07-01 半導體裝置及其製造方法 TW202213552A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-115568 2020-07-03
JP2020115568 2020-07-03

Publications (1)

Publication Number Publication Date
TW202213552A true TW202213552A (zh) 2022-04-01

Family

ID=79315335

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110124242A TW202213552A (zh) 2020-07-03 2021-07-01 半導體裝置及其製造方法

Country Status (6)

Country Link
US (1) US20230253366A1 (zh)
JP (1) JPWO2022004849A1 (zh)
KR (1) KR20230034291A (zh)
CN (1) CN115769694A (zh)
TW (1) TW202213552A (zh)
WO (1) WO2022004849A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101165131B1 (ko) 2004-04-20 2012-07-12 히다치 가세고교 가부시끼가이샤 접착시트, 반도체장치, 및 반도체장치의 제조방법
JP5481828B2 (ja) * 2008-06-17 2014-04-23 日立化成株式会社 接着剤組成物、フィルム状接着剤、接着シート、接着剤層付半導体ウェハ、半導体装置及び半導体装置の製造方法
JP5918664B2 (ja) * 2012-09-10 2016-05-18 株式会社東芝 積層型半導体装置の製造方法
WO2020100308A1 (ja) * 2018-11-16 2020-05-22 日立化成株式会社 半導体装置及びその製造方法、並びに半導体装置の製造に使用される構造体
WO2020217401A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法

Also Published As

Publication number Publication date
WO2022004849A1 (ja) 2022-01-06
KR20230034291A (ko) 2023-03-09
US20230253366A1 (en) 2023-08-10
JPWO2022004849A1 (zh) 2022-01-06
CN115769694A (zh) 2023-03-07

Similar Documents

Publication Publication Date Title
JP7247733B2 (ja) ドルメン構造を有する半導体装置の製造方法
US11935870B2 (en) Method for manufacturing semiconductor device having dolmen structure, method for manufacturing support piece, and laminated film
WO2020218523A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
WO2020218526A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
TW202213552A (zh) 半導體裝置及其製造方法
WO2011155406A1 (ja) 熱硬化型ダイボンドフィルム
JP7351335B2 (ja) ドルメン構造を有する半導体装置及びその製造方法、支持片の製造方法、並びに、支持片形成用積層フィルム
TWI833985B (zh) 支撐片的製造方法、半導體裝置的製造方法及支撐片形成用積層膜
TWI830905B (zh) 具有支石墓結構的半導體裝置及其製造方法以及支持片形成用積層膜及其製造方法
CN114270481A (zh) 支撑片的制造方法、半导体装置的制造方法及支撑片形成用层叠膜
TWI830906B (zh) 具有支石墓結構的半導體裝置的製造方法及支持片的製造方法
TWI830901B (zh) 半導體裝置的製造方法
WO2020218524A1 (ja) ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
WO2020218530A1 (ja) ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
JP7294410B2 (ja) ドルメン構造を有する半導体装置及びその製造方法
WO2020218532A1 (ja) ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
WO2023079693A1 (ja) 補強された半導体チップの製造方法、フィルム付き半導体チップ、半導体チップの補強方法、補強用フィルム、及び半導体装置
TW202107665A (zh) 具有支石墓結構的半導體裝置的製造方法、支撐片的製造方法、以及支撐片形成用積層膜