KR100265616B1 - 도전성 폴리머 및 유전체를 이용한 플립칩 - Google Patents

도전성 폴리머 및 유전체를 이용한 플립칩 Download PDF

Info

Publication number
KR100265616B1
KR100265616B1 KR1019920701433A KR920701433A KR100265616B1 KR 100265616 B1 KR100265616 B1 KR 100265616B1 KR 1019920701433 A KR1019920701433 A KR 1019920701433A KR 920701433 A KR920701433 A KR 920701433A KR 100265616 B1 KR100265616 B1 KR 100265616B1
Authority
KR
South Korea
Prior art keywords
layer
forming
substrate
conductive
protective layer
Prior art date
Application number
KR1019920701433A
Other languages
English (en)
Other versions
KR920704343A (ko
Inventor
리챠드 에이치. 에스테스
플랭크 더블유. 컬렛자
Original Assignee
플랭크 컬렛자
에폭시테크놀로지,인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 플랭크 컬렛자, 에폭시테크놀로지,인코포레이티드 filed Critical 플랭크 컬렛자
Publication of KR920704343A publication Critical patent/KR920704343A/ko
Application granted granted Critical
Publication of KR100265616B1 publication Critical patent/KR100265616B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Formation Of Insulating Films (AREA)
  • Polyoxymethylene Polymers And Polymers With Carbon-To-Carbon Bonds (AREA)
  • Other Resins Obtained By Reactions Not Involving Carbon-To-Carbon Unsaturated Bonds (AREA)
  • Organic Insulating Materials (AREA)

Abstract

본 발명은 전도성 중합체에 의해 기판의 본드패드를 가진 플립칩의 본드패드를 상호 접속하기 위한 방법에 관한 것이다. 유기보호층은 플립칩 상에 노출된 본드패드를 유지하도록 플립칩의 표면위에 선택적으로 형성된다. 중합할 수 있는 전도성 전구물질은 범프를 형성하는 유기보호층 이하 레벨로 확장하는 본드패드에 증착된다. 상기 범프는 기판의 본드패드에 배열되고 그후에 이러한 본드패드와 접촉된다. 상기 범프는 플립칩의 본드패드와 기판의 본드패드간에 전도성 상호접속을 형성하도록 기판의 본드패드와 범프를 접촉하기 전이나 후에 중합될 수 있다.

Description

[발명의 명칭]
도전성 폴리머 및 유전체를 이용한 플립칩
[발명의 기술적 배경]
집적회로는 수년간 통신 및 군사 기술에 광범위하게 이용되어 왔다. 미세회로 웨이퍼의 개발 및 자동화된 장비에 의한 회로의 상호 접속 방법은 점점 그 중요성이 더해지고 있다. 미세회로 기술의 활용에 대한 근본적인 제한은 종종 각 회로 내에서 수백 개의 연결을 요구하는 작은 크기의 칩 때문에 칩 상에서 집적회로의 상호 접속에 관한 신뢰도 및 경제성에 관한 문제이다.
회로 연결에 관한 방법 중의 하나가 플립칩 본딩(flip chip bonding)이라 불리는 것이 있다. 플립칩 본딩은 짧은 신호 경로를 제공할 수 있어서 테이프 자동 본딩(TAB) 또는 종래의 와이어 본딩과 같은 다른 방법에 비하여 고속 통신을 가능하게 하는데, 이는 일반적으로 플립칩 상의 본드 패드들이 칩의 주변회로에 제한 받지 아니하고 기판에 대향하는 칩의 한 표면에 위치하기 때문이다. 플립칩 본딩의 한 방법에서, 칩 또는 다이는 필요한 집적회로와 별도의 프린트 회로 기판 또는 기판(substrate)과 같은 회로 기판의 다른 칩 회로와 상기 회로를 상호 접속하기 위해 필요한 상호 접속 와이어링으로 형성된다. 본드 패드들은 상호 접속 점에 위치된다. 범프는 플립칩의 본드 패드 상에 몇 개의 금속층을 플레이팅(plating)함으로써 형성된다. 퇴적 공정 이후에, 싱기 금속을(reflow) 시키도록 칩을 가열함으로써, 퇴적층의 표면 장력이 반구의 솔더 "범프"(hemispherical solder "bumps")를 형성하도록 한다. 그후, 상기 플립칩은 웨이퍼로부터 절단되어 기판의 본드 패드들과 정렬되도록 "플립(flipped)"된다. 이러한 범프는 기판의 본드 패드와 접촉되어 균일하게 가열됨으로써 플립칩 및 기판의 정렬된 본드 패드들 사이의 상호 접속을 형성한다.
그러나, 플립칩 및 기판의 본드 패드들을 상호 접속하기 위하여 금속을 사용할 때는 티타늄(Ti), 텅스텐(W) 또는 실리콘 나이트라이드(Si3N4)와 같은 금속 배리어(barrier)를 사용하여 플립칩의 패시베이션이 이루어져야만 한다. 패시베이션 (또는 배리어) 재료로서의 금속과 기판재료로서의 세라믹 모두는 어느 것에도 결과적인 손상없이 플립칩과 기판간의 상호 접속을 가능하게 할 수 있도록 솔더 범프의 리플로를 위한 충분한 가열되어야만 한다.
또한, 범프가 있는 플립칩을 이용한 회로의 제조는 플립칩과 기판간의 상호 접속을 가시적으로 검사하기 어렵다는 제한이 있어 왔다. 또한, 최종 실장된 회로의 수율은 플립칩, 패시베이션 층, 솔더 범프, 및 기판 등의 다양한 재료의 열팽창 계수 사이의 차이에 의해 야기되는 상호 접속의 실패에 의해 부정적인 영향을 받을 수 있다. 또한, 솔더 범프의 용해는 원치 않는 부산물로서 도전성 플럭스(flux)를 야기하는데, 이는 일반적으로 최종 회로의 적절한 동작을 위하여 기판 및 플립칩 사이로부터 제거돼야만 한다.
제조하는 동안의 열응력에 관한 문제는 다양한 방법에 의하여 그 해결책이 제시되어 왔으며, 그 방법으로는 열 팽창 및 수축에 의해 야기되는 내부 응력 때문에 플립칩, 기판, 및 상호 접속부에 대한 손상을 최소화하기 위하여 범프 플립칩으로의 급속한 가열 및 솔더 상호 접속부로부터의 급속한 열전도를 들 수 있다. 그러나 이러한 방법은 많은 비용을 요한다.
따라서,신속하고 경제적이고 신뢰성있는, 기판과 플립칩을 상호 접속하는 방법을 제공함으로써, 다른 유형의 미세회로 웨이퍼에 대한 플립칩의 장점을 더욱 완전하게 이용할 수 있도록 하는 것이 필요하다. 또한, 정교한 플레이팅 공정의 필요성을 제거한 플립칩의 기판에 대한 간단한 연결 방법이 요구된다. 또한, 패시베이션 및 기판의 선택에 관한 더 큰 유연성을 가능하게 하는 방법이 소망스럽다고 할 것이다. 이러한 개선 사항들은 비용효율을 증진시킬 것이며 미세회로에 적절한 애플리케이션을 증진시킬 수 있다.
[본 발명의 요약]
본 발명은 범프가 형성된 플립칩(bumped flip chip)에 관한 기술 및 범프가 형성된 플립칩의 본드 패드들을 기판의 본드 패드들과 상호 접속하기 위한 방법에 관한 것이다. 본 발명에 의하면 유기 보호층은 플립칩 본드 패드들이 노출되도록 플립칩의 표면 위에 선택적으로 형성된다. 도전성으로 중합 가능한 전구물질은 플립칩의 본드패드에 위치하여 유기 보호층 이상으로 확장되는 "범프"들을 형성한다. 대체 안으로, 도전성으로 중합 가능한 전구 물질은 각 본드 패드에서 함께 범프를 형성하는 두 층으로 형성될 수 있다. 상기 두 층은 중합되어 도전성 범프를 형성한 후 그 범프를 기판의 본드 패드들과 연결한다. 그 후 점착물(adhesive)이 기판 본드패드에 가해져서 후속하여 중합되는 기판과 범프 사이의 "웨트(wet)" 즉, 도전성 연결을 제공한다. 이로써, 도전성 폴리머는 플립칩의 본드 패드와 기판의 본드 패드 사이에 선택적으로 형성된다. 대체 안으로, 상기 범프는 기판의 본드패드에 플립칩의 범프를 연결한 후에 중합될 수 있다.
플립칩의 본드 패드와 기판의 본드 패드간의 전기적 상호 접속은 플립칩의 본드 패드에서 중합 가능한 도전성 전구물질의 형성에 의해 얻어진다. 범프의 중합은 솔더를 리플로하기 위하여 요구되는 것보다 더 낮은 온도 조건하에서 얻어질 수 있다. 따라서, 급속 가열 및 플립칩, 패시베이션층, 범프 및 기판의 성분 재료의 열팽창 계수의 큰 불일치에 의한 신뢰성 문제는 상당히 감소될 수 있다. 또한, 중합 조건이 솔더 범프의 리플로에 필요한 것보다 덜 엄격하기 때문에, 플립칩의 금속 패시베이션에 대한 필요성은 제거되며 다양한 유형의 기판이 가능하게 된다. 또한 솔더 범프를 퇴적하기 위한 복잡하고 시간이 많이 소비되는 퇴적 및 전기 도금 기술은 제거될 수 있다. 또한, 폴리머 상호 접속은 플럭스가 없으며, 따라서 플립칩과 기판간의 도전성 플럭스의 제거에 대한 다른 문제점을 제거한다. 또한, 유기 보호층은 그 유전 상수를 작게 함으로써, 패시베이션층으로서의 기능을 하게 할 수도 있으며 또한 플립칩과 기판의 밀착성을 제공할 수 있기 때문에 최종 회로에서는 회로 경로(path)를 단축시킬 수 있다.
본 발명의 상기 특징 및 본 발명의 단계 또는 본 발명의 각 요소들의 결합에 대한 다른 상세한 설명은 첨부한 도면에 더 구체적으로 기재되어 있고 청구범위에서 정의된다. 본 발명의 구체적인 실시예는 예시적으로 도시되며, 이것은 본 발명을 제한하는 것은 아니다. 본 발명의 기본적인 특징은 본 발명의 기술적 사상을 일탈함 없이 다양한 실시예에서 응용될 수 있다.
[도면의 간단한 설명]
제1도는 플립칩의 표면 위에 유기 보호층을 선택적으로 형성한 후의 본 발명의 한 실시예에 관한 평면도,
제2도는 라인 I-I을 따라 취해진 도1의 실시예의 단면도,
제3도는 실리콘 나이트라이드 또는 산화층으로 패시베이션되고 상기층 위에 유기 보호층이 형성된 플립칩의 단면도,
제4도는 플립칩의 본드 패드 상에 도전성으로 중합 가능한 전구 물질의 제1층이 형성된 후의 도1의 실시예에 관한 단면도,
제5도는 범프를 형성하기 위하여 제1층 위에 도전성으로 중합 가능한 전구 물질의 제2층이 형성된 후의 도 1의 실시예에 관한 단면도,
제6도는 본 발명에서 이용하기에 적합한 기판의 평면도,
제7도는 기판의 본드패드에 따라 플립칩의 범프를 정렬시킨 후 제6도에 도시된 선 Ⅵ-Ⅵ을 따라 절단한 기판 및 도 1의 실시예에 관한 단면도,
제8도는 기판의 본드 패드와 플립칩의 범프를 접촉한 후의 제1도의 실시예에 관한 단면도,
제9도는 상기 범프가 도전성 폴리머를 형성되도록 중합되고 그리고 도전성 점착물이 기판의 본드패드에 플립칩 범프를 접촉하기에 앞서 기판 본드 패드에 가해진 본 발명의 제 3 실시예에 관한 단면도, 그리고
제10도는 범프를 기판의 본드 패드에 접촉시키고 플립칩의 본드패드와 기판의 본드패드 간의 전기적 상호 접속을 형성하도록 점착물을 중합시킨 후의 제9도의 실시예에 관한 단면도이다.
[발명의 상세한 설명]
제 1도에서 도시된 바와 같은 본 발명의 실시예에서, 플립칩(10)에 관한 개략적인 예시도가 도시되어 있다. 이것은 플립칩 다이(11)의 상부 평면(16)에 위치한 본드 패드(12,14)를 포함한다. 다이(11)는 실리콘, 갈륨 아세나이드, 게르마늄 또는 통상적인 다른 반도체 재료로 형성된다. 제 2도에 도시된 바와 같이 유기 보호층(18)이 스크린 프린팅, 스텐실 인쇄법, 스핀-에칭 또는 단량체 또는 폴리머를 퇴적하는 다른 방법에 의해 본드 패드와 접촉된 회로(15) 및 표면(16) 위에 형성된다. 대체 안으로써, 플립칩(10)은 제 3도에 도시된 바와 같이 유기 보호층(18)의 형성 전에 실리콘 나이트라이드 또는 산화층(19)으로 패시베이션될 수 있다. 유기 보호층은 바람직하게는 유전체인 폴리머이다. 본 발명에의 응용에 적합한 유기 재료의 한 예는 Epoxy Technology, Inc.에서 제조된 Epo-TekR폴리이미드이다. 유기 보호층(18)을 퇴적하는 동안 본드 패드들(12,14)은 덮여 있다가 그 퇴적 공정 후에 제 2도에 도시한 바와 같이 노출된다. 유기 보호층(18)은 바람직하게는 가열 또는 다른 통상적인 수단에 의해 중합되며, 그 후에 제 4도에 도시된 바와 같이 본드패드(12,14)상에 층(20,22)들이 형성된다. 유기 보호층(18)은 플립칩(10)의 하부면(16)을 패시베이션하여 절연 및 보호하게 된다.
제 4도에 도시된 바와 같이, 중합 가능한 도전성 전구물질의 제 1층(20,22)이 본드 패드(12,14)상에 선택적으로 형성된다. 이하의 설명에서 사용되는 중합 가능한 도전성 전구물질은 열경화성 폴리며, B-스테이지(stage)폴리머, 열가소성 폴리머 또는 중합 또는 추가적인 중합에 의하여 도전성이 있거나 도전성 재료를 지지할 수 있는 단량체 또는 폴리머를 포함할 수 있다. 중합 가능한 도전성 전구물질은 금, 은 또는 다른 도전성 재료로 충만될 수도 있다. 유기 보호층(18)은 플립칩(10) 상에 단량체인 제 1층(20,22)의 퇴적을 위한 영역을 정의하는 형판으로써 작용한다. 본 발명의 바람직한 실시예에서 중합되지 아니한 유기 보호층은 표면(16)상의 패턴을 유지하기 위한 높은 틱소트로피(thixotropy)를 가진다. 따라서 플립칩(10)은 본드패드(12,14)에 중합 가능한 도전성 전구물질의 퇴적동안 더 편리하게 다루어질 수 있다. 제 1층(20,22)은 폴리이미드층(18)과 실질적으로 동일 평면을 이룬다. 제 1층(20,22)을 형성하는데 이용된 것과 같은 중합 가능한 도전성 전구물질의 제2층(24,26)은 제 5도에 도시된 바와 같은 제 1층(20,22)위에 형성된다. 제 1층(20,22) 및 제 2층(24,26)은 플립칩(10)상의 범프(28,30)를 형성한다.
제 6도에 도시된 바와 같이, 기판(36) 상의 회로(33)가 본드 패드(32,34)와 접촉된다. 제 7도에 도시된 범프(28,30)는 기판(36)상의 본드패드(32,34)의 소정의 위치에 따라 정렬된 위치에서 플립칩(10) 상에 위치한다. 그 후에, 제 8도에 도시된 바와 같이, 본드 패드(32,34)는 범프(28,30)와 접촉되게 놓여진다. 그 후에 범프(28,30)는 가열 또는 다른 공지된 방법에 의하여 중합되어서 플립칩 본드패드(12,14)및 기판 본드패드(32,34)간의 도전성 상호 접속을 형성한다. 본 발명에 이용하기에 적합한 기판은 세라믹, 실리콘, 자기, 통상적인 프린트 회로기판 재료 또는 전기 회로에 적당한 다른 통상적인 기판과 같은 재료를 포함한다.
중합 가능한 도전성 전구물질이 열경화성이라면, 제 1층(20,22)은 제 2층(24,26)의 형성 전에 중합될 수 있다. 제 2층(24,26)은 기판 본드패드(32,34)와의 접촉이 이루어지기 전에 반구의 형상이 될 수 있다. 제 1층(20,22)과 제 2층(24,26)은 중합 전에 기판 본드패드(32,34)와 접촉될 수 있는 범프(28,30)를 형성한다. 범프(28,30)는 플립칩 본드패드(12,14)와 기관 본드패드(32,34) 간의 전기적 상호 접속을 형성할 수 있도록 중합된다. 대체안으로써, 제 1층(20,22)은 제 2층(24,26)의 퇴적 전에 중합될 수 있다.
제 9도에 도시된 본 발명의 또 다른 실시예에서, 범프(28,30)는 기판 본드 패드(32,34)와 접촉되기 전에 중합된 중합 가능한 도전성 전구물질로 형성될 수 있다. 제 9도에 도시된 바와 같이 범프(28,30)가 기판 본드패드(32,34)에 접촉되기 전에 점착물 층(38,40)이 기판 본드 패드(32,34)위에 형성된다. 이용 가능한 점착물의 예로써는 열경화성, 열가소성 및 폴리머 후판 등을 들 수 있다. 점착물 층(38,40)은 스크린 프린팅, 스텐실 인쇄법, 또는 다른 통상적인 방법에 의해 기판 본드 패드(32,34)상에 형성된다. 범프(28,30)는 제 10도에 도시된 점착물 층(38,40)과 접촉하게 놓여있으며 그 후에 도전성 점착물은 플립칩(10)의 본드 패드(12,14)와 기판(36)의 본드패드(32,34)간의 전기적 상호 접촉을 형성하도록 가열 또는 다른 통상적인 수단에 의해 중합된다.
범프(28,30)의 제 1층(20,22) 및 제 2층(24,26)을 형성하는데 이용된 중합 가능한 도전성 전구물질은 B-스테이지 폴리머일 수 있다. 적당한 B-스테이지 폴리머의 예는 열경화성 및 열가소성을 포함한다. B-스테이지 폴리머 내의 용매는 범프(28,30)가 기판 본드 패드(32,34)와 접촉되기 전에 범프(28,30)를 포함하는 중합 가능한 도전성 전구물질로부터 실질적으로 증발될 수 있다. 플립칩이 기판(36)과 범프(28,30)를 접촉하기 위해 제조되는 동안 B-스테이지 폴리머 내의 용매의 증발은 범프(28,30)를 실질적으로 견고한 형상으로 유지한다. B-스테이지 폴리머는 플립칩 본드패드(12,14) 및 기판 본드패드(32,34)간에 전기적 상호 접속을 형성하도록 실질적으로 중합될 수 있다.
바람직한 실시예에서 플립칩(11)은 미합중국 광학협회의 연구계획부에서 제조된 모델 M-8과 같은 플립칩 얼라이너(aligner) 본더에 의해 기판(36)위에 얼라인된다.
바람직한 실시예가 본 명세서에 구체적으로 기재 및 설명되었다 할지라도, 상기 기술의 관점에서, 본 발명의 기술적 사상 및 범위를 벗어나지 않고 다음의 청구범위의 범위내에서 본 발명의 많은 수정과 변형이 이루어질 수 있다. 예컨대, 본 발명의 플립칩이 한 회로 및 두 본드패드를 가지는 기판 상에 단일 플립칩을 제작하고 있지만, 상기 개념은 각각 다수의 회로와 본드패드를 갖는 다수의 칩을 포함하도록 용이하게 확장될 수 있다는 것은 자명한 사실이다.

Claims (47)

  1. 플립칩의 본드패드와 기판의 본드패드 사이의 도전성 상호 접속을 형성하는 방법에 있어서,
    a) 상기 본드패드가 위치하는 상기 플립칩의 표면상에, 단일의 공정으로, 상기 본드패드는 노출된 상태로 유지하면서 유기 보호층을 선택적으로 형성하는 단계;
    b) 상기 플립칩의 본드패드 상에, 상기 보호층을 초과하여 확장하는 높이까지, 중합 가능한 도전성 전구물질을 형성함으로써 범프를 만드는 단계;
    c) 상기 범프를 상기 기판의 본드패드에 접촉시키는 단계 ; 그리고
    d) 상기와 같이 접촉되어 있는 상태에서, 상기 범프를 중합시킴으로써, 상기 플립칩의 본드패드와 상기 기판의 본드패드간의 도전성 상호접속을 형성하는 단계를 포함하는 것을 특징으로 하는 도전성 상호접속의 형성 방법.
  2. 제 1항에 있어서,
    상기 유기 보호층은 유전체 중합체이고,
    상기 중합 가능한 도전성 전구물질은 플립칩의 본드패드에 스크린 프린트되는 것을 특징으로 하는 도전성 상호접속의 형성 방법.
  3. 제 1항에 있어서,
    상기 보호층은 유전체 중합체로 형성되고,
    상기 중합 가능한 도전성 전구물질은 플립칩의 본드패드에 스텐실 인쇄되는 것을 특징으로 하는 도전성 상호접속의 형성방법.
  4. 제 1항에 있어서,
    상기 유기 보호층으로 된 코팅은 플립칩 상에 중합 가능한 도전성 전구물질을 형성하기 위한 영역을 정의하는 것을 특징으로 하는 도전성 상호 접속의 형성 방법.
  5. 플립칩의 본드패드와 기판의 본드패드 사이에 도전성 상호접속을 형성하는 방법에 있어서,
    a) 상기 본드패드가 위치하는 상기 플립칩의 표면상에, 단일의 공정으로, 상기 본드패드는 노출된 상태로 유지하면서 유기 보호층을 선택적으로 형성하는 단계;
    b) 상기 플립칩의 본드패드 상에 중합 가능한 도전성 전구물질의 제 1층을 형성하는 단계;
    c) 상기 제 1층 위에 중합 가능한 도전성 전구물질의 제 2층을 형성하여, 상기 제 1층 및 제 2층이 함께 범프를 형성하는 단계;
    d) 상기 범프를 상기 기관의 본드패드에 접촉하는 단계; 그리고
    e) 상기와 같이 접촉되어 있는 상태에서, 상기 범프를 중합시킴으로써, 상기 플립칩의 본드패드와 상기 기판의 본드패드간의 도전성 상호접속을 형성하는 단계를 포함하는 것을 특징으로 하는 도전성 상호접속의 형성 방법.
  6. 제 5항에 있어서,
    상기 유기 보호층은 유전체 중합체인 것을 특징으로 하는 도전성 상호접속의 형성 방법.
  7. 제 6항에 있어서,
    상기 제 2층은 상기 제 1층에 스크린 프린트되는 것을 특징으로 하는 도전성 상호접속의 형성 방법.
  8. 제 7항에 있어서,
    상기 제 2층은 상기 제 1층에 스텐실 인쇄되는 것을 특징으로 하는 도전성 상호접속의 형성 방법.
  9. 제 5항에 있어서,
    상기 유기 보호층으로 된 코팅은 플립칩 상에 중합 가능한 도전성 전구물질을 형성하기 위한 영역을 정의하는 것을 특징으로 하는 도전성 상호 접속의 형성 방법.
  10. 플립칩의 본드패드와 기판의 본드패드 사이에 도전성 상호접속을 형성하는 방법에 있어서,
    a) 상기 본드패드가 위치하는 상기 플립칩의 표면상에, 단일의 공정으로, 상기 본드패드는 노출된 상태로 유지하면서 유기 보호층을 선택적으로 형성하는 단계;
    b) 상기 플립칩의 본드패드 상에 중합 가능한 도전성 전구물질의 제 1층을 형성하는 단계;
    c) 상기 제 1층을 건조시키는 단계;
    d) 상기 제 1층 위에, 상기 보호층을 초과하여 확장하는 높이까지, 중합 가능한 도전성 전구물질의 제 2층을 형성하는 단계;
    e) 상기 제 2층을 건조시킴으로써, 상기 플립칩 상에 범프를 형성하는 단계;
    f) 상기 범프를 상기 기판의 본드패드와 접촉시키는 단계; 그리고
    g) 상기와 같이 접촉되어 있는 상태에서, 상기 범프를 중합시킴으로써, 상기 플립칩의 본드패드와 상기 기판의 본드패드 간의 도전성 상호접속을 형성하는 단계를 포함하는 것을 특징으로 하는 도전성 상호접속의 형성 방법.
  11. 플립칩의 본드패드와 기판의 본드패드 사이에 도전성 상호접속을 형성하는 방법으로써,
    a) 상기 본드패드가 위치하는 상기 플립칩의 표면상에, 단일의 공정으로, 상기 본드패드는 노출된 상태로 유지하면서 유기 보호층을 선택적으로 형성하는 단계;
    b) 상기 플립칩의 본드패드 상에 중합 가능한 도전성 전구물질의 제 1층을 형성하는 단계;
    c) 상기 제 1층을 중합시킴으로써 도전성 중합체를 형성하도록 단계;
    d) 상기 제 1층 위에, 상기 보호층을 초과하여 확장하는 높이까지, 중합 가능한 도전성 전구물질의 제 2층을 형성하는 단계;
    e) 상기 제 2층을 중합시킴으로써, 상기 플립칩의 본드패드 상에 도전성 범프를 형성하는 단계 ;
    f) 상기 기판의 본드패드 상에 도전성 점착물을 가하는 단계;
    g) 상기 점착물을 상기 도전성 범프와 접촉시키는 단계; 그리고
    h) 상기 도전성 점착물이 상기 플립칩의 본드패드 및 상기 기판의 본드패드와 접촉되어 있는 상태에서, 상기 도전성 점착물을 중합시키는 단계를 포함하는 것을 특징으로 하는 도전성 상호접속의 형성 방법.
  12. a) 본드패드가 위치하는 플립칩의 표면상에, 단일의 공정으로, 상기 본드패드는 노출된 상태로 유지하면서 유기 보호층을 선택적으로 형성하는 단계;
    b) 상기 플립칩의 본드패드 상에 중합 가능한 도전성 전구물질의 제 1층을 형성하는 단계;
    c) 상기 제 1층을 고화(solidify)시키는 단계;
    d) 상기 제 1층 위에, 상기 보호층을 초과하여 확장하는 높이까지, 중합 가능한 도전성 전구물질의 제 2층을 형성하는 단계;
    e) 상기 제 2층을 고화시킴으로써, 상기 플립칩 상에 범프를 형성하는 단계; 그리고
    f) 상기 범프롤 상기 기판의 본드패드에 접촉시킴으로써 상기 플립칩의 본드패드와 상기 기판의 본드패드 사이에 도전성 상호접속을 형성하는 단계를 포함하는 플립칩 본드패드와 기판 본드패드의 도전성 상호접속 방법에 의해 제조되는 것을 특징으로 하는 물건.
  13. 제 12항에 있어서,
    상기 제 1층 및 제 2층의 중합된 도전성 전구물질은 B-스테이지 중합체인 상기 플립칩 본드패드와 기판 본드패드의 도전성 상호접속 방법에 의해 제조되는 것을 특징으로 하는 물건.
  14. 제 12항에 있어서,
    상기 제 1층 및 제 2층의 중합된 도전성 전구물질은 열가소성 중합체인 플립칩 본드패드와 기판 본드패드의 도전성 상호접속 방법에 의해 제조되는 것을 특징으로 하는 물건.
  15. a) 본드패드가 위치하는 플립칩의 표면상에, 단일의 공정으로, 상기 본드패드는 노출된 상태로 유지하면서 유기 보호층을 선택적으로 형성하는 단계;
    b) 상기 플립칩의 본드패드 상에 중합 가능한 도전성 전구물질의 제 1층을 형성하는 단계;
    c) 상기 제 1층을 중합시킴으로써 도전성 중합체를 형성하는 단계;
    d) 상기 제 1층 위에, 상기 보호층을 초과하여 확장하는 높이까지, 중합 가능한 도전성 전구물질의 제 2층을 형성하는 단계;
    e) 상기 제 2층을 중합시킴으로써, 상기 플립칩의 본드패드 상에 도전성 범프를 형성하는 단계;
    f) 상기 기판의 본드패드에 도전성 점착물을 가하는 단계;
    g) 상기 점착물을 상기 도전성 범프와 접촉시키는 단계; 그리고
    h) 상기 도전성 점착물이 상기 플립칩의 본드패드 및 상기 기판의 본드패드와 접촉되어 있는 상태에서, 상기 도전성 점착물을 중합시키는 단계를 포함하는 플립칩 본드패드와 기판 본드패드의 도전성 상호접속 방법에 의해 제조되는 것을 특징으로 하는 물건.
  16. 제 15항에 있어서,
    상기 도전성 제 1층 및 제 2층의 중합체는 열경화성인 것을 특징으로 하는 상기 플립칩 본드패드와 기판 본드패드의 도전성 상호접속 방법에 의해 제조되는 것을 특징으로 하는 물건.
  17. a) 본드패드가 위치하는 플립칩의 표면상에, 단일의 공정으로, 상기 본드패드는 노출된 상태로 유지하면서 유기 보호층을 선택적으로 형성하는 단계;
    b) 상기 플립칩의 본드패드 상에, 상기 보호층을 초과하여 확장하는 높이까지, 중합 가능한 도전성 전구물질을 형성함으로써 범프를 만드는 단계;
    c) 상기 기판의 본드패드와 상기 범프를 접촉시키는 단계; 그리고
    d) 상기와 같이 접촉되어 있는 상태에서, 상기 도전성 점착물을 중합시킴으로써, 상기 플립칩의 본드패드와 상기 기판의 본드패드간의 도전성 상호접속을 형성하는 단계를 포함하는 플립칩 본드패드와 기판 본드패드의 도전성 상호접속 방법에 의해 제조되는 것을 특징으로 하는 물건.
  18. 구조물의 표면 영역의 일부분 위에 도전성 상호접속 범프를 형성하는 방법에 있어서,
    a) 상기 표면상에, 단일의 공정으로, 상기 표면영역의 상기 일부분은 노출된 상태로 유지하면서 유기 보호층을 선택적으로 형성하는 단계; 및
    b) 상기 노출된 일부분 위에, 상기 보호층을 초과하여 확장하는 높이까지, 도전성 중합체를 형성함으로써, 상기 도전성 상호접속 범프를 형성하는 단계를 포함하는 것을 특징으로 하는 도전성 상호접속 범프의 형성 방법.
  19. 제 18항에 있어서,
    상기 유기 보호층은 유전체 중합체이고,
    상기 도전성 중합체는 상기 노출된 일부분 상에 스크린 프린트되는 것을 특징으로 하는 도전성 상호접속 범프의 형성 방법.
  20. 제 18항에 있어서,
    상기 보호층은 유전체 중합체로 형성되고,
    상기 도전성 중합체는 상기 노출된 일부분 상에 스텐실 인쇄되는 것을 특징으로 하는 도전성 상호접속 범프의 형성 방법.
  21. 제 18항에 있어서,
    상기 도전성 중합체는 두 개의 단계로 형성되며,
    제 1 단계는 상기 보호층의 높이까지 확장하며, 그리고
    제 2 단계는 상기 보호층보다 더 높이 확장하는 것을 특징으로 하는 도전성 상호접속 범프의 형성 방법.
  22. 구조물의 표면 영역의 일부분 위에 도전성 상호접속 범프를 형성하는 방법에 있어서,
    a) 상기 표면상에, 단일의 공정으로, 상기 표면영역의 상기 일부분은 노출된 상태로 유지하면서 유기 보호층을 선택적으로 형성하는 단계;
    b) 상기 노출된 일부분 위에 단량체인 제 1층을 형성하는 단계;
    c) 상기 제 1층을 고화시키는 단계;
    d) 상기 제 1층 위에, 상기 보호층을 초과하여 확장하는 높이까지, 단량체인 제 2층을 형성하는 단계; 그리고
    e) 상기 제 2층을 고화시킴으로써 도전성 상호접속 범프를 형성하는 단계를 포함하는 것을 특징으로 하는 도전성 상호접속 범프의 형성 방법.
  23. 구조물의 표면 영역의 일부분 위에 도전성 상호접속 범프를 형성하는 방법에 의하여 형성되는 물건에 있어서,
    a) 상기 표면상에, 단일의 공정으로, 상기 표면영역의 상기 일부분은 노출된 상태로 유지하면서 유기 보호층을 선택적으로 형성하는 단계; 및
    b) 상기 노출된 일부분 위에, 상기 보호층을 초과하여 확장하는 높이까지, 도전성 중합체를 형성함으로써, 상기 도전성 상호접속 범프를 형성하는 단계를 포함하는 상기 도전성 상호접속 범프의 형성 방법에 의하여 제조되는 것을 특징으로 하는 물건.
  24. 회로 기판의 본드 패드 위에 도전성 상호접속 범프를 형성하는 방법에 있어서,
    a) 상기 본드패드가 위치하는 기판의 표면상에, 단일의 공정으로, 상기 본드패드는 노출된 상태로 유지하면서 유기 보호층을 선택적으로 형성하는 단계; 및
    b) 상기 회로 기판의 본드패드 위에, 상기 보호층을 초과하여 확장하는 높이까지, 도전성 중합체를 형성함으로써, 상기 도전성 상호접속 범프를 형성하는 단계를 포함하는 것을 특징으로 하는 도전성 상호접속 범프의 형성 방법.
  25. 제 24항에 있어서,
    상기 유기 보호층은 유전체 중합체이고,
    상기 도전성 중합체는 상기 회로 기판의 본드패드 상에 스크린 프린트되는 것을 특징으로 하는 도전성 상호접속 범프의 형성 방법.
  26. 제 25항에 있어서,
    상기 보호층은 유전체 중합체로 형성되고,
    상기 도전성 중합체는 상기 회로 기판의 본드패드 상에 스텐실 인쇄되는 것을 특징으로 하는 도전성 상호접속 범프의 형성 방법.
  27. 제 26항에 있어서,
    상기 도전성 중합체는 두 개의 단계로 형성되며,
    제 1 단계는 상기 보호층의 높이까지 확장하며, 그리고
    제 2 단계는 상기 보호층보다 더 높이 확장하는 것을 특징으로 하는 도전성 상호접속 범프의 형성 방법.
  28. 회로 기판의 본드패드 위에 도전성 상호접속 범프를 형성하는 방법에 있어서,
    a) 상기 본드패드가 위치하는 기판의 표면상에, 단일의 공정으로, 상기 본드패드는 노출된 상태로 유지하면서 유기 보호층을 선택적으로 형성하는 단계;
    b) 상기 기관의 본드패드 위에 단량체인 제 1층을 형성하는 단계;
    c) 상기 제 1층을 고화시키는 단계;
    d) 상기 제 1층 위에, 상기 보호층을 초과하여 확장하는 높이까지, 단량체인 제 2층을 형성하는 단계; 그리고
    e) 상기 제 2층을 고화시킴으로써 도전성 상호접속 범프를 형성하는 단계를 포함하는 것을 특징으로 하는 도전성 상호접속 범프의 형성 방법.
  29. 구조물의 표면의 일부분 위에 도전성 상호접속 범프를 형성하는 방법에 의하여 제조되는 물건으로써,
    a) 상기 표면의 상기 일부분은 노출된 상태로 유지하면서, 단일의 공정으로, 상기 구조물의 표면상에 유기 보호층을 선택적으로 형성하는 단계;
    b) 상기 노출된 일부분 위에, 상기 보호층을 초과하여 확장하는 높이까지, 단량체 층을 형성하는 단계; 그리고
    c) 상기 단량체 층을 고화시킴으로써 도전성 상호접속 범프를 형성하는 단계를 포함하는 상기 도전성 상호접속 범프의 형성 방법에 의하여 제조되는 것을 특징으로 하는 물건.
  30. a) 기판의 표면상에, 단일의 공정으로, 상기 기판의 전기적 접점은 노출시킨 상태로 유지하면서 유기 보호층을 선택적으로 형성하는 단계;
    b) 상기 기판의 전기적 접점 위에 도전성 중합체 또는 단량체인 제 1층을 퇴적하는 단계; 그리고
    c) 상기 제 1층 위에 도전성 중합체 또는 단량체인 제 2층을 형성하여, 상기 제 1층 및 제 2층이 도전성 범프를 형성하도록 하는 단계를 포함하는 방법에 의하여 제조되는 것을 특징으로 하는 범프를 구비하는 기판.
  31. 제 30항에 있어서,
    상기 기판은 플립칩이며,
    상기 전기적 접점은 본드패드인 상기 방법에 의하여 제조되는 것을 특징으로 하는 범프를 구비하는 기판.
  32. 제 31항에 있어서,
    상기 유기 보호층은 폴리이미드인 상기 방법에 의하여 제조되는 것을 특징으로 하는 범프를 구비하는 기판.
  33. 제 32항에 있어서,
    상기 도전성 범프의 적어도 하나의 층은 B-스테이지 중합체, 열가소성 중합체, 또는 열경화성 중합체 중의 어느 하나인 상기 방법에 의하여 제조되는 것을 특징으로 하는 범프를 구비하는 기관.
  34. 제 1기판의 전기적 접점 및 제 2기판의 전기적 접점 사이의 전기적 상호접속부를 구비하는 물건에 있어서,
    a) 상기 제 1기판의 표면상에, 단일의 공정으로, 상기 제 1기판의 전기적 접점은 노출시킨 상태로 유지하면서, 유기 보호층을 선택적으로 형성하는 단계;
    b) 상기 제 1기판의 전기적 접점 위에 도전성 중합체 또는 단량체인 제 1층을 형성하는 단계;
    c) 상기 제 1층 위에 도전성 중합체 또는 단량체인 제 2층을 형성함으로써, 상기 제 1층 및 상기 제 2층이 함께 도전성 범프를 형성하도록 하는 단계; 그리고
    d) 상기 도전성 범프와 제 2기판의 전기적 접점을 접촉시킴으로써, 상기 제 1층 및 제 2층의 전기적 접점들 사이에 전기적 상호접속부를 형성하는 단계를 포함하는 방법에 의하여 제조되는 것을 특징으로 하는 전기적 상호 접속부를 구비하는 물건.
  35. 제 34항에 있어서,
    상기 기판은 플립칩이며,
    상기 전기적 접점은 본드패드인 상기 방법에 의하여 제조되는 것을 특징으로 하는 전기적 상호 접속부를 구비하는 물건.
  36. 제 35항에 있어서,
    상기 유기 보호층은 폴리이미드인 상기 방법에 의하여 제조되는 것을 특징으로 하는 전기적 상호 접속부를 구비하는 물건.
  37. 제1 기판의 도전성 접속 패드와 제2 기판의 도전성 접속 패드를 전기적으로 접속하는 방법에 있어서,
    상기 기판들 중에서 선택된 하나의 기판 위에, 단일의 공정으로, 상기 선택된 기판의 접속 패드는 코팅되지 아니한 상태로 유기 보호층을 스크린 프린팅하는 단계;
    상기 기판들 중의 어느 하나의 접속 패드에 도전성 점착물을 스텐실링(stenciling)하는 단계;
    상기 제 1기판의 접속 패드를 상기 제2 기판의 접속 패드와 정렬시켜 위치 설정하고 상기 도전성 점착물이 상기 정렬된 접속 패드들 사이에 위치하도록 하는 단계; 그리고
    상기 제1 기판의 접속 패드와 상기 제2 기판의 접속 패드를 상기 도전성 점착물을 통하여 전기적으로 접속시키는 단계를 포함하는 것을 특징으로 하는 전기적 접속 방법.
  38. 제 37항에 있어서,
    상기 기판들 중의 하나는 플립칩을 포함하는 것을 특징으로 하는 전기적 접속 방법.
  39. 제 37항에 있어서,
    상기 도전성 점착물은 중합 가능한 물질을 포함하는 것을 특징으로 하는 전기적 접속 방법.
  40. 제 38항에 있어서,
    상기 도전성 점착물은 중합 가능한 물질을 포함하는 것을 특징으로 하는 전기적 접속 방법.
  41. 본드 패드들을 구비하는 기판 상에 유기 보호층을 선택적으로 형성하는 방법에 있어서,
    상기 본드 패드들은 코팅되지 아니하도록 유지하면서, 단일의 공정으로, 상기 기판을 상기 유기 보호층으로 코팅하는 단계를 포함하며;
    상기 유기 보호층은, 제2 기판 상의 도전성 범프가 상기 코팅되지 아니한 본드 패드들과 접촉되었을 때, 상기 기판들 사이의 빈 공간이 실질적으로 제거되도록 하는 두께를 갖도록 선택되는 것을 특징으로 하는 유기 보호층의 선택적 형성 방법.
  42. 본드 패드들을 구비하는 기판 상에 유기 보호층을 선택적으로 형성하는 방법에 있어서,
    상기 본드 패드들은 코팅되지 아니하도록 유지하면서, 단일의 공정으로, 상기 기판을 상기 유기 보호층으로 코팅하는 단계를 포함하며;
    상기 유기 보호층은, 제2 기판의 코팅되지 아니한 본드패드들과의 사이에 전기적 상호 연결이 형성되었을 때, 상기 기판들 사이의 빈 공간을 실질적으로 제거되도록 하는 두께를 갖도록 선택되는 것을 특징으로 하는 유기 보호층의 선택적 형성 방법.
  43. 본드 패드들을 구비하는 기판 상에 유기 보호층을 선택적으로 형성하는 방법에 있어서,
    상기 본드 패드들은 코팅되지 아니하도록 유지하면서, 단일의 공정으로, 상기 기판을 상기 유기 보호층으로 코팅하는 단계를 포함하며;
    상기 유기 보호층은, 상기 코팅되지 아니한 본드패드들 위에 도전성 상호접속부가 형성되었을 때 상기 상호접속부는 상기 유기 보호층과 실질적으로 동일한 높이가 되도록, 상기 코팅되지 아니한 본드패드들 위에 형성되는 도전성 상호접속의 두께를 갖도록 선택되는 것을 특징으로 하는 유기 보호층의 선택적 형성 방법.
  44. 제 41항 내지 제 43항 중의 어느 한 항에 있어서,
    상기 기판은 상기 유기 보호층을 상기 기판으로 스크린 프린팅함으로써 코팅되는 것을 특징으로 하는 유기 보호층의 선택적 형성 방법.
  45. 제 41항 내지 제 43항 중의 어느 한 항에 있어서,
    상기 유기 보호층은 유전체 중합체인 것을 특징으로 하는 유기 보호층의 선택적 형성 방법.
  46. 제 41항 내지 제 43항 중의 어느 한 항에 있어서,
    상기 기판을 상기 유기 보호층으로 코팅하기 전에, 상기 기판 상에 패시베이션층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기 보호층의 선택적 형성 방법.
  47. 제 41항 내지 43항 중의 어느 한 항에 있어서,
    상기 본드 패드들을 점착물 층으로 코팅하는 단계를 더 포함하는 것을 특징으로 하는 유기 보호층의 선택적 형성 방법.
KR1019920701433A 1989-12-18 1990-12-18 도전성 폴리머 및 유전체를 이용한 플립칩 KR100265616B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US452191 1989-12-18
US07/452,191 US5074947A (en) 1989-12-18 1989-12-18 Flip chip technology using electrically conductive polymers and dielectrics
US452,191 1989-12-18
PCT/US1990/007524 WO1991009419A1 (en) 1989-12-18 1990-12-18 Flip chip technology using electrically conductive polymers and dielectrics

Publications (2)

Publication Number Publication Date
KR920704343A KR920704343A (ko) 1992-12-19
KR100265616B1 true KR100265616B1 (ko) 2000-09-15

Family

ID=23795459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920701433A KR100265616B1 (ko) 1989-12-18 1990-12-18 도전성 폴리머 및 유전체를 이용한 플립칩

Country Status (8)

Country Link
US (3) US5074947A (ko)
EP (3) EP1089331A3 (ko)
JP (3) JP2717993B2 (ko)
KR (1) KR100265616B1 (ko)
AT (2) ATE138499T1 (ko)
DE (2) DE69033817T2 (ko)
SG (2) SG80546A1 (ko)
WO (1) WO1991009419A1 (ko)

Families Citing this family (253)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
CA2034700A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
US5086558A (en) * 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
EP0526133B1 (en) * 1991-07-26 1997-03-19 Nec Corporation Polyimide multilayer wiring substrate and method for manufacturing the same
US5524338A (en) * 1991-10-22 1996-06-11 Pi Medical Corporation Method of making implantable microelectrode
US5318651A (en) * 1991-11-27 1994-06-07 Nec Corporation Method of bonding circuit boards
DE4242408C2 (de) * 1991-12-11 1998-02-26 Mitsubishi Electric Corp Verfahren zum Verbinden eines Schaltkreissubstrates mit einem Halbleiterteil
US5290423A (en) * 1992-04-27 1994-03-01 Hughes Aircraft Company Electrochemical interconnection
US5255431A (en) * 1992-06-26 1993-10-26 General Electric Company Method of using frozen epoxy for placing pin-mounted components in a circuit module
US6077725A (en) * 1992-09-03 2000-06-20 Lucent Technologies Inc Method for assembling multichip modules
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5612512A (en) * 1992-11-11 1997-03-18 Murata Manufacturing Co., Ltd. High frequency electronic component having base substrate formed of bismaleimide-triazine resin and resistant film formed on base substrate
JP3007497B2 (ja) * 1992-11-11 2000-02-07 三菱電機株式会社 半導体集積回路装置、その製造方法、及びその実装方法
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5525838A (en) * 1993-04-08 1996-06-11 Citizen Watch Co., Ltd. Semiconductor device with flow preventing member
US5616206A (en) * 1993-06-15 1997-04-01 Ricoh Company, Ltd. Method for arranging conductive particles on electrodes of substrate
EP0633607A1 (en) * 1993-07-06 1995-01-11 Motorola Inc. Optical semiconductor device to optical substrate attachment method
EP0637078A1 (en) * 1993-07-29 1995-02-01 Motorola, Inc. A semiconductor device with improved heat dissipation
US6140402A (en) * 1993-07-30 2000-10-31 Diemat, Inc. Polymeric adhesive paste
DE69421539T2 (de) * 1993-08-17 2000-05-25 Pfc Corp., Billerica Methode zur formung von elektrisch leitenden polymerverbindungen auf elektronischen substraten
DE4334715B4 (de) * 1993-10-12 2007-04-19 Robert Bosch Gmbh Verfahren zur Montage von mit elektrischen Anschlüssen versehenen Bauteilen
US5480834A (en) * 1993-12-13 1996-01-02 Micron Communications, Inc. Process of manufacturing an electrical bonding interconnect having a metal bond pad portion and having a conductive epoxy portion comprising an oxide reducing agent
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
JPH07240435A (ja) * 1994-03-02 1995-09-12 Toshiba Corp 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置
US5581038A (en) * 1994-04-04 1996-12-03 Sentir, Inc. Pressure measurement apparatus having a reverse mounted transducer and overpressure guard
US5766972A (en) * 1994-06-02 1998-06-16 Mitsubishi Denki Kabushiki Kaisha Method of making resin encapsulated semiconductor device with bump electrodes
US5531942A (en) * 1994-06-16 1996-07-02 Fry's Metals, Inc. Method of making electroconductive adhesive particles for Z-axis application
US5637176A (en) * 1994-06-16 1997-06-10 Fry's Metals, Inc. Methods for producing ordered Z-axis adhesive materials, materials so produced, and devices, incorporating such materials
US5657206A (en) * 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
GB9415108D0 (en) * 1994-07-27 1994-09-14 Smiths Industries Plc Electronic assemblies and methods of treatment
EP0710058A3 (en) * 1994-10-14 1997-07-09 Samsung Display Devices Co Ltd Short circuit prevention between electrically conductive parts
US5492863A (en) * 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5608260A (en) * 1994-12-30 1997-03-04 International Business Machines Corporation Leadframe having contact pads defined by a polymer insulating film
US5665989A (en) * 1995-01-03 1997-09-09 Lsi Logic Programmable microsystems in silicon
US5639323A (en) * 1995-02-17 1997-06-17 Aiwa Research And Development, Inc. Method for aligning miniature device components
US5742100A (en) * 1995-03-27 1998-04-21 Motorola, Inc. Structure having flip-chip connected substrates
JPH08288452A (ja) * 1995-04-20 1996-11-01 Mitsubishi Electric Corp 集積回路装置，及びその製造方法
US5985692A (en) * 1995-06-07 1999-11-16 Microunit Systems Engineering, Inc. Process for flip-chip bonding a semiconductor die having gold bump electrodes
US5629241A (en) * 1995-07-07 1997-05-13 Hughes Aircraft Company Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same
CN1107979C (zh) * 1995-07-14 2003-05-07 松下电器产业株式会社 半导体器件的电极结构、形成方法及安装体和半导体器件
US5674780A (en) * 1995-07-24 1997-10-07 Motorola, Inc. Method of forming an electrically conductive polymer bump over an aluminum electrode
JPH0951062A (ja) * 1995-08-07 1997-02-18 Mitsubishi Electric Corp 半導体チップの実装方法，半導体チップ，半導体チップの製造方法，ｔａｂテープ，フリップチップ実装方法，フリップチップ実装基板，マイクロ波装置の製造方法及びマイクロ波装置
EP0847594B1 (en) * 1995-08-29 2002-07-17 Minnesota Mining And Manufacturing Company Method of assembling an adhesively bonded electronic device using a deformable substrate
EP0850490B1 (de) * 1995-09-08 2007-11-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und vorrichtung zum testen eines chips
US5611884A (en) * 1995-12-11 1997-03-18 Dow Corning Corporation Flip chip silicone pressure sensitive conductive adhesive
US5855821A (en) * 1995-12-22 1999-01-05 Johnson Matthey, Inc. Materials for semiconductor device assemblies
FR2745120A1 (fr) * 1996-02-15 1997-08-22 Solaic Sa Circuit integre comportant des plots conducteurs recouverts d'une couche barriere
US5822473A (en) * 1996-02-29 1998-10-13 Texas Instruments Incorporated Integrated microchip chemical sensor
US5760479A (en) * 1996-02-29 1998-06-02 Texas Instruments Incorporated Flip-chip die attachment for a high temperature die to substrate bond
US5936847A (en) * 1996-05-02 1999-08-10 Hei, Inc. Low profile electronic circuit modules
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US5925930A (en) * 1996-05-21 1999-07-20 Micron Technology, Inc. IC contacts with palladium layer and flexible conductive epoxy bumps
US6558979B2 (en) 1996-05-21 2003-05-06 Micron Technology, Inc. Use of palladium in IC manufacturing with conductive polymer bump
US6022761A (en) * 1996-05-28 2000-02-08 Motorola, Inc. Method for coupling substrates and structure
US6020220A (en) 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
US5897336A (en) * 1996-08-05 1999-04-27 International Business Machines Corporation Direct chip attach for low alpha emission interconnect system
JP3928753B2 (ja) 1996-08-06 2007-06-13 日立化成工業株式会社 マルチチップ実装法、および接着剤付チップの製造方法
US5759737A (en) * 1996-09-06 1998-06-02 International Business Machines Corporation Method of making a component carrier
DE19639934A1 (de) * 1996-09-27 1998-04-09 Siemens Ag Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
US5811883A (en) * 1996-09-30 1998-09-22 Intel Corporation Design for flip chip joint pad/LGA pad
US6025618A (en) * 1996-11-12 2000-02-15 Chen; Zhi Quan Two-parts ferroelectric RAM
US6103553A (en) 1996-12-11 2000-08-15 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a known good die utilizing a substrate
FR2756955B1 (fr) * 1996-12-11 1999-01-08 Schlumberger Ind Sa Procede de realisation d'un circuit electronique pour une carte a memoire sans contact
US6417029B1 (en) 1996-12-12 2002-07-09 Tessera, Inc. Compliant package with conductive elastomeric posts
US6635514B1 (en) 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
AU5505498A (en) * 1996-12-19 1998-07-15 Telefonaktiebolaget Lm Ericsson (Publ) Flip-chip type connection with elastic contacts
US5786238A (en) * 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
DE19708325B4 (de) * 1997-03-03 2007-06-14 Sokymat Gmbh Klebeverbindung von elektrisch leitenden Fügeteilen
US6028437A (en) * 1997-05-19 2000-02-22 Si Diamond Technology, Inc. Probe head assembly
US5963144A (en) * 1997-05-30 1999-10-05 Single Chip Systems Corp. Cloaking circuit for use in a radiofrequency identification and method of cloaking RFID tags to increase interrogation reliability
US6281450B1 (en) * 1997-06-26 2001-08-28 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
JPH1126631A (ja) * 1997-07-02 1999-01-29 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
US6337522B1 (en) * 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
US6120885A (en) * 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US6297559B1 (en) 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
WO1999004430A1 (en) * 1997-07-21 1999-01-28 Aguila Technologies, Inc. Semiconductor flip-chip package and method for the fabrication thereof
US6064120A (en) * 1997-08-21 2000-05-16 Micron Technology, Inc. Apparatus and method for face-to-face connection of a die face to a substrate with polymer electrodes
US6096576A (en) * 1997-09-02 2000-08-01 Silicon Light Machines Method of producing an electrical interface to an integrated circuit device having high density I/O count
US6100853A (en) * 1997-09-10 2000-08-08 Hughes Electronics Corporation Receiver/transmitter system including a planar waveguide-to-stripline adapter
US6441473B1 (en) 1997-09-12 2002-08-27 Agere Systems Guardian Corp. Flip chip semiconductor device
US6051879A (en) 1997-12-16 2000-04-18 Micron Technology, Inc. Electrical interconnection for attachment to a substrate
US6326241B1 (en) 1997-12-29 2001-12-04 Visteon Global Technologies, Inc. Solderless flip-chip assembly and method and material for same
US6201301B1 (en) 1998-01-21 2001-03-13 Lsi Logic Corporation Low cost thermally enhanced flip chip BGA
JP3381601B2 (ja) * 1998-01-26 2003-03-04 松下電器産業株式会社 バンプ付電子部品の実装方法
US6110760A (en) 1998-02-12 2000-08-29 Micron Technology, Inc. Methods of forming electrically conductive interconnections and electrically interconnected substrates
JP3625646B2 (ja) * 1998-03-23 2005-03-02 東レエンジニアリング株式会社 フリップチップ実装方法
US6297564B1 (en) * 1998-04-24 2001-10-02 Amerasia International Technology, Inc. Electronic devices employing adhesive interconnections including plated particles
US6406988B1 (en) 1998-04-24 2002-06-18 Amerasia International Technology, Inc. Method of forming fine pitch interconnections employing magnetic masks
CN1298626A (zh) * 1998-04-24 2001-06-06 阿梅拉西亚国际技术公司 具有柔性导电粘合剂的倒装芯片器件
US6108210A (en) * 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
US6580035B1 (en) 1998-04-24 2003-06-17 Amerasia International Technology, Inc. Flexible adhesive membrane and electronic device employing same
SG75841A1 (en) 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
US5923955A (en) * 1998-05-28 1999-07-13 Xerox Corporation Fine flip chip interconnection
US6136128A (en) * 1998-06-23 2000-10-24 Amerasia International Technology, Inc. Method of making an adhesive preform lid for electronic devices
US6428650B1 (en) 1998-06-23 2002-08-06 Amerasia International Technology, Inc. Cover for an optical device and method for making same
DE19844089C2 (de) * 1998-06-25 2001-04-05 Pav Card Gmbh Verfahren zur Herstellung von Transponderanordnungen
US6409859B1 (en) 1998-06-30 2002-06-25 Amerasia International Technology, Inc. Method of making a laminated adhesive lid, as for an Electronic device
DE19832706C2 (de) * 1998-07-14 2000-08-03 Siemens Ag Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
US6399178B1 (en) 1998-07-20 2002-06-04 Amerasia International Technology, Inc. Rigid adhesive underfill preform, as for a flip-chip device
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
DE19841996B4 (de) * 1998-09-04 2004-02-12 Siemens Ag Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
US6189208B1 (en) * 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique
US6139661A (en) 1998-10-20 2000-10-31 International Business Machines Corporation Two step SMT method using masked cure
US6376352B1 (en) * 1998-11-05 2002-04-23 Texas Instruments Incorporated Stud-cone bump for probe tips used in known good die carriers
US6316289B1 (en) 1998-11-12 2001-11-13 Amerasia International Technology Inc. Method of forming fine-pitch interconnections employing a standoff mask
US6535393B2 (en) * 1998-12-04 2003-03-18 Micron Technology, Inc. Electrical device allowing for increased device densities
SG78324A1 (en) 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
TW444236B (en) 1998-12-17 2001-07-01 Charles Wen Chyang Lin Bumpless flip chip assembly with strips and via-fill
TW396462B (en) 1998-12-17 2000-07-01 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
US6936531B2 (en) * 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US6495442B1 (en) 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US6303500B1 (en) * 1999-02-24 2001-10-16 Micron Technology, Inc. Method and apparatus for electroless plating a contact pad
US6524346B1 (en) * 1999-02-26 2003-02-25 Micron Technology, Inc. Stereolithographic method for applying materials to electronic component substrates and resulting structures
US6222280B1 (en) * 1999-03-22 2001-04-24 Micron Technology, Inc. Test interconnect for semiconductor components having bumped and planar contacts
US6410415B1 (en) * 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
WO2000079589A1 (de) * 1999-06-17 2000-12-28 Infineon Technologies Ag Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
JP3539315B2 (ja) * 1999-06-22 2004-07-07 株式会社村田製作所 電子デバイス素子の実装方法、および弾性表面波装置の製造方法
US6230400B1 (en) 1999-09-17 2001-05-15 George Tzanavaras Method for forming interconnects
JP3450238B2 (ja) 1999-11-04 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6519842B2 (en) * 1999-12-10 2003-02-18 Ebara Corporation Method for mounting semiconductor device
JP2003518743A (ja) * 1999-12-21 2003-06-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 信頼性のあるフリップチップ接続のためのはんだによる有機パッケージ
FR2803435A1 (fr) * 1999-12-30 2001-07-06 Schlumberger Systems & Service Procede de montage en flip-chip de circuits integres sur des circuits electriques
US6229207B1 (en) 2000-01-13 2001-05-08 Advanced Micro Devices, Inc. Organic pin grid array flip chip carrier package
SG99331A1 (en) * 2000-01-13 2003-10-27 Hitachi Ltd Method of producing electronic part with bumps and method of producing elctronic part
US6469394B1 (en) 2000-01-31 2002-10-22 Fujitsu Limited Conductive interconnect structures and methods for forming conductive interconnect structures
US6468891B2 (en) * 2000-02-24 2002-10-22 Micron Technology, Inc. Stereolithographically fabricated conductive elements, semiconductor device components and assemblies including such conductive elements, and methods
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
US7034402B1 (en) * 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
US6660626B1 (en) 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6562709B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6436734B1 (en) 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6403460B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US7264991B1 (en) 2000-10-13 2007-09-04 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
US7129575B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped metal pillar
US6984576B1 (en) 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US7129113B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture
US7094676B1 (en) 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7075186B1 (en) 2000-10-13 2006-07-11 Bridge Semiconductor Corporation Semiconductor chip assembly with interlocked contact terminal
US7319265B1 (en) 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US6908788B1 (en) 2000-10-13 2005-06-21 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using a metal base
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7071089B1 (en) 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US7132741B1 (en) 2000-10-13 2006-11-07 Bridge Semiconductor Corporation Semiconductor chip assembly with carved bumped terminal
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US6872591B1 (en) 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US7262082B1 (en) 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US6949408B1 (en) 2000-10-13 2005-09-27 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US7414319B2 (en) 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US6703566B1 (en) * 2000-10-25 2004-03-09 Sae Magnetics (H.K.), Ltd. Bonding structure for a hard disk drive suspension using anisotropic conductive film
JP2002246582A (ja) * 2000-10-26 2002-08-30 Canon Inc 放射線検出装置、その製造方法及びシステム
US20020066523A1 (en) * 2000-12-05 2002-06-06 Sundstrom Lance L. Attaching devices using polymers
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
EP1354237A4 (en) * 2000-12-29 2004-05-26 Magin Display Technologies Ltd THICK CONDUCTOR
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
DE10116069C2 (de) * 2001-04-02 2003-02-20 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung
US6707591B2 (en) 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
US6711280B2 (en) 2001-05-25 2004-03-23 Oscar M. Stafsudd Method and apparatus for intelligent ranging via image subtraction
US6504111B2 (en) * 2001-05-29 2003-01-07 International Business Machines Corporation Solid via layer to layer interconnect
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US7275925B2 (en) * 2001-08-30 2007-10-02 Micron Technology, Inc. Apparatus for stereolithographic processing of components and assemblies
US7297572B2 (en) * 2001-09-07 2007-11-20 Hynix Semiconductor, Inc. Fabrication method for electronic system modules
US6927471B2 (en) 2001-09-07 2005-08-09 Peter C. Salmon Electronic system modules and method of fabrication
US20030047339A1 (en) * 2001-09-12 2003-03-13 Lutz Michael A. Semiconductor device with compliant electrical terminals, apparatus including the semiconductor device, and methods for forming same
US6767819B2 (en) * 2001-09-12 2004-07-27 Dow Corning Corporation Apparatus with compliant electrical terminals, and methods for forming same
US6930364B2 (en) 2001-09-13 2005-08-16 Silicon Light Machines Corporation Microelectronic mechanical system and methods
US6586843B2 (en) * 2001-11-08 2003-07-01 Intel Corporation Integrated circuit device with covalently bonded connection structure
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US7098072B2 (en) * 2002-03-01 2006-08-29 Agng, Llc Fluxless assembly of chip size semiconductor packages
SG107584A1 (en) * 2002-04-02 2004-12-29 Micron Technology Inc Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such masks
US7368391B2 (en) * 2002-04-10 2008-05-06 Micron Technology, Inc. Methods for designing carrier substrates with raised terminals
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6714337B1 (en) 2002-06-28 2004-03-30 Silicon Light Machines Method and device for modulating a light beam and having an improved gamma response
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6998334B2 (en) * 2002-07-08 2006-02-14 Micron Technology, Inc. Semiconductor devices with permanent polymer stencil and method for manufacturing the same
US6786708B2 (en) 2002-07-18 2004-09-07 The Regents Of The University Of Michigan Laminated devices and methods of making same
US6984545B2 (en) * 2002-07-22 2006-01-10 Micron Technology, Inc. Methods of encapsulating selected locations of a semiconductor die assembly using a thick solder mask
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US7043830B2 (en) * 2003-02-20 2006-05-16 Micron Technology, Inc. Method of forming conductive bumps
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
JP2004288815A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 半導体装置及びその製造方法
JP2005011838A (ja) * 2003-06-16 2005-01-13 Toshiba Corp 半導体装置及びその組立方法
US7320928B2 (en) * 2003-06-20 2008-01-22 Intel Corporation Method of forming a stacked device filler
US6933171B2 (en) * 2003-10-21 2005-08-23 Intel Corporation Large bumps for optical flip chips
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
WO2005069974A2 (en) * 2004-01-23 2005-08-04 Children's Hospital Medical Center Microsensor catheter and method for making the same
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7170187B2 (en) * 2004-08-31 2007-01-30 International Business Machines Corporation Low stress conductive polymer bump
US7446419B1 (en) 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US9929080B2 (en) * 2004-11-15 2018-03-27 Intel Corporation Forming a stress compensation layer and structures formed thereby
FR2879347A1 (fr) * 2004-12-14 2006-06-16 Commissariat Energie Atomique Dispositif electronique a deux composants assembles et procede de fabrication d'un tel dispositif
US20060139045A1 (en) * 2004-12-29 2006-06-29 Wesley Gallagher Device and method for testing unpackaged semiconductor die
US7743963B1 (en) 2005-03-01 2010-06-29 Amerasia International Technology, Inc. Solderable lid or cover for an electronic circuit
EP1732116B1 (en) * 2005-06-08 2017-02-01 Imec Methods for bonding and micro-electronic devices produced according to such methods
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
JP2008071812A (ja) * 2006-09-12 2008-03-27 Fujikura Ltd 基板間接続構造
DE102006059127A1 (de) * 2006-09-25 2008-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Anordnung optoelektronischer Bauelemente und Anordnung optoelektronischer Bauelemente
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US7494843B1 (en) 2006-12-26 2009-02-24 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
US8501612B2 (en) * 2007-09-20 2013-08-06 Semiconductor Components Industries, Llc Flip chip structure and method of manufacture
US7884488B2 (en) * 2008-05-01 2011-02-08 Qimonda Ag Semiconductor component with improved contact pad and method for forming the same
US7973416B2 (en) * 2008-05-12 2011-07-05 Texas Instruments Incorporated Thru silicon enabled die stacking scheme
JP5549190B2 (ja) * 2009-02-27 2014-07-16 豊田合成株式会社 半導体発光素子の実装体の製造方法、発光装置の製造方法及び半導体発光素子
US8138019B2 (en) * 2009-11-03 2012-03-20 Toyota Motor Engineering & Manufactruing North America, Inc. Integrated (multilayer) circuits and process of producing the same
US8424748B2 (en) * 2009-12-21 2013-04-23 Intel Corporation Solder in cavity interconnection technology
US8647752B2 (en) 2010-06-16 2014-02-11 Laird Technologies, Inc. Thermal interface material assemblies, and related methods
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
FR2972595B1 (fr) 2011-03-10 2014-03-14 Commissariat Energie Atomique Procede d'interconnexion par retournement d'un composant electronique
US8877558B2 (en) * 2013-02-07 2014-11-04 Harris Corporation Method for making electronic device with liquid crystal polymer and related devices
US9105485B2 (en) * 2013-03-08 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structures and methods of forming the same
US9343420B2 (en) 2014-02-14 2016-05-17 Globalfoundries Inc. Universal solder joints for 3D packaging
US20160240457A1 (en) * 2015-02-18 2016-08-18 Altera Corporation Integrated circuit packages with dual-sided stacking structure
IT201700055983A1 (it) 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore, dispositivo a semiconduttore e circuito corrispondenti
IT201700055942A1 (it) 2017-05-23 2018-11-23 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore, dispositivo e circuito corrispondenti
US11166384B2 (en) 2019-03-20 2021-11-02 Konica Minolta Laboratory U.S.A., Inc. Fabrication process for flip chip bump bonds using nano-LEDs and conductive resin
CN112786462B (zh) * 2020-12-25 2023-08-22 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442966A (en) * 1980-10-15 1984-04-17 U.S. Philips Corporation Method of simultaneously manufacturing multiple electrical connections between two electrical elements
JPS62173740A (ja) * 1986-01-27 1987-07-30 Mitsubishi Electric Corp 半導体装置及びその製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3971610A (en) * 1974-05-10 1976-07-27 Technical Wire Products, Inc. Conductive elastomeric contacts and connectors
JPS5279773A (en) * 1975-12-26 1977-07-05 Seiko Epson Corp Bonding method of ic
JPS5357481A (en) * 1976-11-04 1978-05-24 Canon Inc Connecting process
JPS56167340A (en) * 1980-05-27 1981-12-23 Toshiba Corp Junction of semicondctor pellet with substrate
JPS57176738A (en) * 1981-04-23 1982-10-30 Seiko Epson Corp Connecting structure for flip chip
JPS601849A (ja) * 1983-06-17 1985-01-08 Sharp Corp 電子部品の接続方法
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JPS62104142A (ja) * 1985-10-31 1987-05-14 Nec Corp 半導体装置
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
JPS62283644A (ja) * 1986-05-31 1987-12-09 Mitsubishi Electric Corp 半導体装置の製造方法
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
JPS63220533A (ja) * 1987-03-10 1988-09-13 Citizen Watch Co Ltd 時計用ｉｃの実装構造
JPH0815154B2 (ja) * 1987-05-15 1996-02-14 松下電器産業株式会社 半導体素子用バンプ
US5064500A (en) * 1987-06-01 1991-11-12 Henkel Corporation Surface conditioner for formed metal surfaces
JPS6418647A (en) * 1987-07-14 1989-01-23 Seiko Epson Corp Light irradiation printer
FR2618254B1 (fr) * 1987-07-16 1990-01-05 Thomson Semiconducteurs Procede et structure de prise de contact sur des plots de circuit integre.
US4917466A (en) * 1987-08-13 1990-04-17 Shin-Etsu Polymer Co., Ltd. Method for electrically connecting IC chips, a resinous bump-forming composition used therein and a liquid-crystal display unit electrically connected thereby
JPS6476608A (en) * 1987-09-16 1989-03-22 Shinetsu Polymer Co Aeolotropic conductive adhesive film
JPS6481181A (en) * 1987-09-22 1989-03-27 Shinetsu Polymer Co Surface treatment of metal electrode
JPS6489526A (en) * 1987-09-30 1989-04-04 Ibiden Co Ltd Manufacture of tape carrier
JPH01120039A (ja) * 1987-11-02 1989-05-12 Nippon Telegr & Teleph Corp <Ntt> Ｉｃチップ接続法
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same
US4967314A (en) * 1988-03-28 1990-10-30 Prime Computer Inc. Circuit board construction
JPH01251643A (ja) * 1988-03-31 1989-10-06 Toshiba Corp 半導体装置の電極形成方法
US4840302A (en) * 1988-04-15 1989-06-20 International Business Machines Corporation Chromium-titanium alloy
JPH01305541A (ja) * 1988-06-02 1989-12-08 Nec Kansai Ltd 半導体装置の製造方法
JPH0254945A (ja) * 1988-08-19 1990-02-23 Toshiba Corp 電子部品
US5068714A (en) * 1989-04-05 1991-11-26 Robert Bosch Gmbh Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made
US4991000A (en) * 1989-08-31 1991-02-05 Bone Robert L Vertically interconnected integrated circuit chip system
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
MY129942A (en) * 1990-08-23 2007-05-31 Siemens Ag Method and apparatus for connecting a semiconductor chip to a carrier.
DE4032397A1 (de) * 1990-10-12 1992-04-16 Bosch Gmbh Robert Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442966A (en) * 1980-10-15 1984-04-17 U.S. Philips Corporation Method of simultaneously manufacturing multiple electrical connections between two electrical elements
JPS62173740A (ja) * 1986-01-27 1987-07-30 Mitsubishi Electric Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
ATE206559T1 (de) 2001-10-15
DE69027125T2 (de) 1996-11-28
SG80546A1 (en) 2001-05-22
EP0690490A2 (en) 1996-01-03
EP0506859B1 (en) 1996-05-22
SG71661A1 (en) 2000-04-18
DE69033817D1 (de) 2001-11-08
JPH08227913A (ja) 1996-09-03
EP0690490B1 (en) 2001-10-04
US5196371A (en) 1993-03-23
JP3285796B2 (ja) 2002-05-27
ATE138499T1 (de) 1996-06-15
EP1089331A2 (en) 2001-04-04
EP0690490A3 (en) 1997-02-26
US5237130A (en) 1993-08-17
KR920704343A (ko) 1992-12-19
DE69027125D1 (de) 1996-06-27
JPH05503191A (ja) 1993-05-27
WO1991009419A1 (en) 1991-06-27
EP1089331A3 (en) 2004-06-23
DE69033817T2 (de) 2002-06-06
EP0506859A1 (en) 1992-10-07
US5074947A (en) 1991-12-24
JPH1092874A (ja) 1998-04-10
JP3200000B2 (ja) 2001-08-20
JP2717993B2 (ja) 1998-02-25

Similar Documents

Publication Publication Date Title
KR100265616B1 (ko) 도전성 폴리머 및 유전체를 이용한 플립칩
US5879761A (en) Method for forming electrically conductive polymer interconnects on electrical substrates
KR100555241B1 (ko) 능동 표면상에 포스트를 구비한 전자적 구성요소 패키지
US6627998B1 (en) Wafer scale thin film package
US6753208B1 (en) Wafer scale method of packaging integrated circuit die
US4494688A (en) Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore
US4890157A (en) Integrated circuit product having a polyimide film interconnection structure
US20030197285A1 (en) High density substrate for the packaging of integrated circuits
JP2000100851A (ja) 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法
US20020115279A1 (en) Use of palladium in IC manufacturing
US20040219715A1 (en) Bump formed on semiconductor device chip and method for manufacturing the bump
US6833986B2 (en) Integrated passive components and package with posts
US6656771B2 (en) Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment
US6888256B2 (en) Compliant relief wafer level packaging
EP0714553B1 (en) Method of forming electrically conductive polymer interconnects on electrical substrates
US6960518B1 (en) Buildup substrate pad pre-solder bump manufacturing
KR100691000B1 (ko) 웨이퍼 레벨 패키지의 제조방법
KR100469543B1 (ko) 반도체장치,반도체장치제조프로세스,다이입출력패턴재구성방법및다이-적응가능한반도체장치어셈블리설계방법
JPH0363813B2 (ko)
US20060141666A1 (en) Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby
JPH0638464B2 (ja) 薄い可撓性基板構造体
JPH0391253A (ja) 半導体装置のはんだバンプ形成方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080613

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee