JPH0638464B2 - 薄い可撓性基板構造体 - Google Patents
薄い可撓性基板構造体Info
- Publication number
- JPH0638464B2 JPH0638464B2 JP1064043A JP6404389A JPH0638464B2 JP H0638464 B2 JPH0638464 B2 JP H0638464B2 JP 1064043 A JP1064043 A JP 1064043A JP 6404389 A JP6404389 A JP 6404389A JP H0638464 B2 JPH0638464 B2 JP H0638464B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- circuit
- flexible substrate
- circuit means
- electrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/6875—Shapes or dispositions thereof being on a metallic substrate, e.g. insulated metal substrates [IMS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/688—Flexible insulating substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0376—Etching temporary metallic carrier substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 Ａ．産業上の利用分野 本発明は一般に電子デバイスの実装に関し、具体的に
は、電子デバイスを取り付けるのに混合ボンディング技
術が使用できる構造に関する。
は、電子デバイスを取り付けるのに混合ボンディング技
術が使用できる構造に関する。
Ｂ．従来技術 今日の電子産業はたえず速度を速めながら成長してお
り、その構成要素の実装に使用される製造技術もそれに
劣らない速度で発展している。一例を挙げると、１／２
インチ平方（３．３cm２）未満の単一モノリシック・チ
ップに、現在少なくとも１００万ビットの情報とデータ
を記憶できるが、こうしたチップは多くの電子回路を支
持している。より多くの電子回路をより小さいチップ上
に配置するため、こうしたチップをそのモジュールで実
装する課題はますます難しくなる。
り、その構成要素の実装に使用される製造技術もそれに
劣らない速度で発展している。一例を挙げると、１／２
インチ平方（３．３cm２）未満の単一モノリシック・チ
ップに、現在少なくとも１００万ビットの情報とデータ
を記憶できるが、こうしたチップは多くの電子回路を支
持している。より多くの電子回路をより小さいチップ上
に配置するため、こうしたチップをそのモジュールで実
装する課題はますます難しくなる。
デバイスをモジュールに取り付ける際の主な問題は、熱
膨張係数の不一致である。この不一致は、熱サイクル中
にはんだ接合などの電気的接続部に破断、実際の破壊そ
の他の回路の不連続を引き起こす。たとえば、通常のチ
ップの熱膨張係数は約３μｍ／ｍ／℃であるが、通常の
セラミック・モジュールの熱膨張係数は、約７μｍ／ｍ
／℃である。
膨張係数の不一致である。この不一致は、熱サイクル中
にはんだ接合などの電気的接続部に破断、実際の破壊そ
の他の回路の不連続を引き起こす。たとえば、通常のチ
ップの熱膨張係数は約３μｍ／ｍ／℃であるが、通常の
セラミック・モジュールの熱膨張係数は、約７μｍ／ｍ
／℃である。
電気的接続部のこれらの破断、破壊その他の不連続、環
境中で熱サイクルが起こるときに発生する応力によって
引き起こされる。この問題は、よく行なわれることだ
が、チップなどのデバイスをモジュールに固く取り付け
るとき、一層複雑になる。従来技術では、熱的不一致に
よって生じる問題を解決するために多くの努力が払われ
てきた。
境中で熱サイクルが起こるときに発生する応力によって
引き起こされる。この問題は、よく行なわれることだ
が、チップなどのデバイスをモジュールに固く取り付け
るとき、一層複雑になる。従来技術では、熱的不一致に
よって生じる問題を解決するために多くの努力が払われ
てきた。
これらの小型化回路及び今日では超小型化回路をより小
さいパッケージに実装しようとする今日の傾向では、熱
膨張係数の不一致に関する問題だけが、これまでに現わ
れた困難ではない。異なるボンディング技術を用いてデ
バイスを回路キャリアに取り付けることがしばしば非常
に望ましいが、不一致の問題を解決するためにキャリア
を非常に薄くかつ柔軟にすると、異なるボンディング技
術を使用する問題がより厳しくなる。
さいパッケージに実装しようとする今日の傾向では、熱
膨張係数の不一致に関する問題だけが、これまでに現わ
れた困難ではない。異なるボンディング技術を用いてデ
バイスを回路キャリアに取り付けることがしばしば非常
に望ましいが、不一致の問題を解決するためにキャリア
を非常に薄くかつ柔軟にすると、異なるボンディング技
術を使用する問題がより厳しくなる。
テープ自動ボンディング（ＴＡＢ）として実装業界で周
知のボンディング技術が急速に発達しており、よく使用
されている。この技術は、有機テープ（普通ポリイミ
ド）が全体的に厚く、かつこのボンディング技術が熱圧
縮式である点以外は、被制御崩壊チップ接続（Ｃ−４）
と呼ばれる一部製造業者により一層広く使用されている
技術に類似している。
知のボンディング技術が急速に発達しており、よく使用
されている。この技術は、有機テープ（普通ポリイミ
ド）が全体的に厚く、かつこのボンディング技術が熱圧
縮式である点以外は、被制御崩壊チップ接続（Ｃ−４）
と呼ばれる一部製造業者により一層広く使用されている
技術に類似している。
熱圧縮ボンディング技術では、一般にチップまたは柔軟
な回路あるはその両方にバンプが必要である。チップ上
のパッドは通常アルミニウムであり、したがってテープ
上にやはりアルミニウムから形成されたバンプを設ける
ことが望ましい。両方のボンディング技術を使ってチッ
プなどのデバイスをキャリアに取り付けられるように、
バンプをもつ共通柔軟薄膜キャリアができれば、大きな
利益となるはずである。
な回路あるはその両方にバンプが必要である。チップ上
のパッドは通常アルミニウムであり、したがってテープ
上にやはりアルミニウムから形成されたバンプを設ける
ことが望ましい。両方のボンディング技術を使ってチッ
プなどのデバイスをキャリアに取り付けられるように、
バンプをもつ共通柔軟薄膜キャリアができれば、大きな
利益となるはずである。
リボウ（Lebow）等に授与された米国特許第４１５９２
２２号は、その時点では真の偉業であった特定の回路線
密度をもつ回路を製造する方法を教示している。この従
来特許で教示される製造方法は、熱的不一致には無関係
で、デバイスを回路に取り付けるのに混合ボンディング
技術が使用できる薄膜キャリア構造を提供することにも
無関係である。
２２号は、その時点では真の偉業であった特定の回路線
密度をもつ回路を製造する方法を教示している。この従
来特許で教示される製造方法は、熱的不一致には無関係
で、デバイスを回路に取り付けるのに混合ボンディング
技術が使用できる薄膜キャリア構造を提供することにも
無関係である。
ハナブサ等に授与された米国特許第４３７２８０４号
は、アルミニウム薄膜を一時キャリアとして使って銅薄
膜上により厚い銅領域を形成する方法を開示している。
明らかに、当時は、厚い銅領域が完成した合成多層プリ
ント回路板中により強力なランド領域を作り出すと考え
られるていた。
は、アルミニウム薄膜を一時キャリアとして使って銅薄
膜上により厚い銅領域を形成する方法を開示している。
明らかに、当時は、厚い銅領域が完成した合成多層プリ
ント回路板中により強力なランド領域を作り出すと考え
られるていた。
ナカムラ等に授与された米国特許第４４９５５４６号
は、折り曲げて他の回路板の開口部に挿入できる柔軟な
回路板を提供することに関する。こうした柔軟な回路板
を作成する方法は、説明が進行するにつれて理解される
ように、本発明とは完全に異なる。
は、折り曲げて他の回路板の開口部に挿入できる柔軟な
回路板を提供することに関する。こうした柔軟な回路板
を作成する方法は、説明が進行するにつれて理解される
ように、本発明とは完全に異なる。
ミニエ（Miniet）に授与された米国特許第４５９６５４
３号は、めっきされたスルーホールをもつ両面柔軟回路
を示している。その片面は、デバイスをリードに取り付
けるようにされ、反対の面はリードなしにデバイスを取
り付けるようにされる。下記の詳細な説明から明らかに
なるように、本発明により薄い柔軟な回路板及び回路板
構造自体を作成する方法は、このミニエの特許とは異な
り、特許性を有する。
３号は、めっきされたスルーホールをもつ両面柔軟回路
を示している。その片面は、デバイスをリードに取り付
けるようにされ、反対の面はリードなしにデバイスを取
り付けるようにされる。下記の詳細な説明から明らかに
なるように、本発明により薄い柔軟な回路板及び回路板
構造自体を作成する方法は、このミニエの特許とは異な
り、特許性を有する。
Ｃ．発明が解決しようとする問題点 上記のように、今日の傾向は、同じ空間内でより高密度
の回路を得るために、より微細な電気導線をもつより薄
くより柔軟な回路板を目指しているが未だに達成されて
いない。上記のＣ−４法は、デバイス及びチップをこう
したより薄く柔軟な回路板に取り付けるのに依然として
効果があるが、本発明まで、熱圧縮ボンディング法など
他のタイプのボンディングには解決できない難しさがあ
った。
の回路を得るために、より微細な電気導線をもつより薄
くより柔軟な回路板を目指しているが未だに達成されて
いない。上記のＣ−４法は、デバイス及びチップをこう
したより薄く柔軟な回路板に取り付けるのに依然として
効果があるが、本発明まで、熱圧縮ボンディング法など
他のタイプのボンディングには解決できない難しさがあ
った。
本発明の主目的は、新しい改良されたより薄くより柔軟
な実装構造とその製造方法を提供することにある。
な実装構造とその製造方法を提供することにある。
本発明の他の重要な目的は、デバイスを取り付けるのに
混合ボンディング法を使用できる、薄く柔軟な回路用の
新しい改良された構造を提供することにある。
混合ボンディング法を使用できる、薄く柔軟な回路用の
新しい改良された構造を提供することにある。
本発明の他の重要な目的は、混合ボンディング法でデバ
イスを取り付けできる、薄く柔軟な電子回路を製造する
方法を提供することにある。
イスを取り付けできる、薄く柔軟な電子回路を製造する
方法を提供することにある。
Ｄ．問題点を解決するための手段 要約すると、本発明による方法は、所定の電気絶縁性材
料の非常に薄い被覆を金属キャリアに付着し、所定の位
置に絶縁材料を貫通して金属キャリアに達する開口部を
形成し、回路の一部が開口部を介して金属キャリアに達
するようにして絶縁材料の片面に薄い電気回路を形成
し、金属キャリアの所定の部分だけをエッチングで除去
して、キャリア金属のパッドを開口部で回路と電気的に
連通する状態で残す各ステップを含む。
料の非常に薄い被覆を金属キャリアに付着し、所定の位
置に絶縁材料を貫通して金属キャリアに達する開口部を
形成し、回路の一部が開口部を介して金属キャリアに達
するようにして絶縁材料の片面に薄い電気回路を形成
し、金属キャリアの所定の部分だけをエッチングで除去
して、キャリア金属のパッドを開口部で回路と電気的に
連通する状態で残す各ステップを含む。
本発明の方法は、少なくとも片面に電気回路を備え、そ
れが基板の反対面上のパッドに基板を介して接続されて
いる、薄い柔軟な電気絶縁性材料からなる基板を提供す
る。こうした構造は、チップなどの電子デバイスをＣ−
４ボンディング法で回路に取り付け、別のチップなど別
の電子デバイスを熱圧縮ボンディング法を用いて基板の
反対面に容易にボンディングすることができる。
れが基板の反対面上のパッドに基板を介して接続されて
いる、薄い柔軟な電気絶縁性材料からなる基板を提供す
る。こうした構造は、チップなどの電子デバイスをＣ−
４ボンディング法で回路に取り付け、別のチップなど別
の電子デバイスを熱圧縮ボンディング法を用いて基板の
反対面に容易にボンディングすることができる。
Ｅ．実施例 図で、参照番号１０は、本発明によるパッケージ組立体
を全体的に示す。パッケージ組立体１０は基板１１を含
み、その上に電気回路１２が形成されている。
を全体的に示す。パッケージ組立体１０は基板１１を含
み、その上に電気回路１２が形成されている。
基板１１はポリイミドなどの適切な絶縁材料から形成さ
れる。ポリイミドは、薄く弾性係数の小さい薄膜の形で
ある。「薄い」という用語は、５ミクロン程度の圧さを
意味する。
れる。ポリイミドは、薄く弾性係数の小さい薄膜の形で
ある。「薄い」という用語は、５ミクロン程度の圧さを
意味する。
後でより詳しく説明するが、電子回路１２は、薄く柔軟
で弾性係数の小さな基板１１上に形成され、それに支持
されている。回路導体リードは、クロム−銅−クロムな
ど適切な導電性材料から形成され、この回路１２は基板
１１と同程度の厚みである。
で弾性係数の小さな基板１１上に形成され、それに支持
されている。回路導体リードは、クロム−銅−クロムな
ど適切な導電性材料から形成され、この回路１２は基板
１１と同程度の厚みである。
業界の慣習に従って、シリコン・チップ１３などのデバ
イスを、少なくとも１個、通常はいくつかの所定の点で
回路に取り付けなければならない。本発明のパッケージ
組立体１０は、クロム層１４を除去して銅１５を露出さ
せることによりこの取付けは実現するので、Ｃ−４はん
だバンプ１６を新しく露出した銅パッド１５にリフロー
はんだ付けすることができる。
イスを、少なくとも１個、通常はいくつかの所定の点で
回路に取り付けなければならない。本発明のパッケージ
組立体１０は、クロム層１４を除去して銅１５を露出さ
せることによりこの取付けは実現するので、Ｃ−４はん
だバンプ１６を新しく露出した銅パッド１５にリフロー
はんだ付けすることができる。
本発明による構造は、基板１１の反対面にチップ１７な
どのデバイスを取り付けることにより、回路１２のデバ
イス１３ですでに覆われている点に他の異なるデバイス
を追加して取り付けることができる。これは、たとえば
バンプ１９の下に絶縁材料１８の小さなパッチを設け
て、デバイス１７からデバイス１３を分離させることに
より実現される。
どのデバイスを取り付けることにより、回路１２のデバ
イス１３ですでに覆われている点に他の異なるデバイス
を追加して取り付けることができる。これは、たとえば
バンプ１９の下に絶縁材料１８の小さなパッチを設け
て、デバイス１７からデバイス１３を分離させることに
より実現される。
デバイス１３がデバイス１７への電気的接続を必要とす
る場合、こうした接続の例は、バンプ２０を回路１２に
取り付け、デバイス１７をバンプ２１によって同じ点で
回路１２に取り付けることである。当然のことながら、
絶縁パッチ１８があるため、バンプ２２は、デバイス１
７をデバイス１３ではなく回路１２に接続する。
る場合、こうした接続の例は、バンプ２０を回路１２に
取り付け、デバイス１７をバンプ２１によって同じ点で
回路１２に取り付けることである。当然のことながら、
絶縁パッチ１８があるため、バンプ２２は、デバイス１
７をデバイス１３ではなく回路１２に接続する。
一方、バンプ２３は、デバイス１７と回路１２の間にあ
るが、基板１１はデバイス１７を回路から効果的に分離
する。当然、このボンディング接続では、その点にデバ
イス１７またはバンプ２３がある必要はない。
るが、基板１１はデバイス１７を回路から効果的に分離
する。当然、このボンディング接続では、その点にデバ
イス１７またはバンプ２３がある必要はない。
同様に、バンプ２４は、その点にデバイス１３またはＣ
−４バンプがなくとも、デバイス１７を回路１２に接続
する。バンプ２４により、熱圧縮ボンディング法でデバ
イス１７を回路１２にボンディングすることができる。
−４バンプがなくとも、デバイス１７を回路１２に接続
する。バンプ２４により、熱圧縮ボンディング法でデバ
イス１７を回路１２にボンディングすることができる。
単一ボンディング接続はこれらのバンプ２１、２２、２
３及び２４で示されているが、当然、これらの特定タイ
プの接続の数は、特定の回路１２の要件によって決ま
る。本発明による構造は、異なるボンディング処理、必
要な接続の数、及び様々な位置を選択する際にこの柔軟
性が可能になる。
３及び２４で示されているが、当然、これらの特定タイ
プの接続の数は、特定の回路１２の要件によって決ま
る。本発明による構造は、異なるボンディング処理、必
要な接続の数、及び様々な位置を選択する際にこの柔軟
性が可能になる。
回路１２の導電性部材を形成する特定のクロム−銅−ク
ロム・ホイルは、以下のような厚みをもつ。
ロム・ホイルは、以下のような厚みをもつ。
クロム−２００オングストローム 銅 −８０，０００オングストローム クロム−２００オングストローム 上記の構造は、回路の両面に複数のデバイスを取り付け
できるが、その主な利点は、これらのデバイスを取り付
ける際にかなり異なるボンディング法が利用できる点に
ある。この利点は、構造を作成する方法についての以下
の説明でさらによく理解されるばずである。
できるが、その主な利点は、これらのデバイスを取り付
ける際にかなり異なるボンディング法が利用できる点に
ある。この利点は、構造を作成する方法についての以下
の説明でさらによく理解されるばずである。
本発明によると、上記の構造は、犠牲キャリアを利用し
て製造する。その犠牲キャリアは、上記の構造が完成し
た後、エッチングで除去される。キャリア用の材料には
２つの要件がある。１つはたとえばエッチングによって
容易に除去できること、もう１つは熱圧縮ボンディング
などのテープ自動ボンディング技術で利用できる材料で
あることである。現在、アルミニウムが好ましいが、銅
は許容される代用品である。
て製造する。その犠牲キャリアは、上記の構造が完成し
た後、エッチングで除去される。キャリア用の材料には
２つの要件がある。１つはたとえばエッチングによって
容易に除去できること、もう１つは熱圧縮ボンディング
などのテープ自動ボンディング技術で利用できる材料で
あることである。現在、アルミニウムが好ましいが、銅
は許容される代用品である。
上記の構造を作成する方法は、以下のステップを含む。
１）ポリイミドなどの液状の有機材料上にアルミニウム
などの犠牲金属キャリアを注型する。
などの犠牲金属キャリアを注型する。
２）ポリイミドをＡ硬化する。
３）フォトレジスト材料を塗布する。
４）回路要件に応じて、選択したバンプをボンディング
する場所を位置決めするため、露光させて望ましいヴァ
イアを開ける。
する場所を位置決めするため、露光させて望ましいヴァ
イアを開ける。
５）露光領域を現像する。
６）アルカリ性エッチ材でポリイミドをエッチングし
て、ボンディング・パッド領域の所定の位置に開口部を
作成し、金属キャリアを露出させる。
て、ボンディング・パッド領域の所定の位置に開口部を
作成し、金属キャリアを露出させる。
７）フォトレジスト材料を除去する。
８）ポリイミドをＢを硬化及びＣ硬化する。
９）パッド領域の開口部を含む硬化済みポリイミド上に
Ｃｒ−Ｃｕ−Ｃｒを蒸着またはスパッタする。
Ｃｒ−Ｃｕ−Ｃｒを蒸着またはスパッタする。
１０）構造の両面にフォトレジスト材料を塗布する。
１１）回路側の面を露光させて、望ましい回路パターン
を形成する。
を形成する。
１２）Ｃｒ−Ｃｕ−Ｃｒをエッチングして所定の電子回
路を形成する。
路を形成する。
１３）すべてのフォトレジスト及びマスク材料を除去す
る。
る。
１４）構造の両面にフォトレジスト材料を塗布する。
１５）回路側とは反対面の犠牲キャリア上にボンディン
グ・パッド領域を露光させる。
グ・パッド領域を露光させる。
１６）ボンディング・パッド領域上のフォトレジストを
現像する。
現像する。
１７）アルミニウムにはＨＣｌまたは適切なアルカリ性
媒体、胴の場合にはＦｅＣｌ３／ＨＣｌ、ＣｕＣｌ２／
ＨＣｌ、または他のエッチ材など、適切なエッチ材を用
いて犠牲キャリアをエッチングにより除去する。
媒体、胴の場合にはＦｅＣｌ３／ＨＣｌ、ＣｕＣｌ２／
ＨＣｌ、または他のエッチ材など、適切なエッチ材を用
いて犠牲キャリアをエッチングにより除去する。
１８）すべてのレジスト材料を除去して、薄く柔軟な薄
膜の片面に回路、反対面の所定の位置にボンディング・
パッドのある、本発明による構造を作成する。
膜の片面に回路、反対面の所定の位置にボンディング・
パッドのある、本発明による構造を作成する。
図面にも示されている上記の方法を利用して製造された
構造は、被制御崩壊チップ接続（Ｃ−４）法と呼ばれる
方法によりチップなどのデバイスを電気回路手段に取り
付けることができる。上記のように、テープ自動ボンデ
ィング（ＴＡＢ）タイプの方法で利用される熱圧縮法を
利用して、デバイス１７などのデバイスを取り付けるた
めの、図面に２１、２２、２３及び２４として示されて
いるボンディング・パッド領域が、ユニークな方法で形
成される。
構造は、被制御崩壊チップ接続（Ｃ−４）法と呼ばれる
方法によりチップなどのデバイスを電気回路手段に取り
付けることができる。上記のように、テープ自動ボンデ
ィング（ＴＡＢ）タイプの方法で利用される熱圧縮法を
利用して、デバイス１７などのデバイスを取り付けるた
めの、図面に２１、２２、２３及び２４として示されて
いるボンディング・パッド領域が、ユニークな方法で形
成される。
本発明による構造は非常に薄いので、図面の番号２５で
示すような構造を取り扱うためのフレームとして使うな
どの目的に必要な量の犠牲キャリアが保持できる。この
キャリアは、必要に応じて、電力供給面として、または
接地面その他の目的に使っても非常に有用である。
示すような構造を取り扱うためのフレームとして使うな
どの目的に必要な量の犠牲キャリアが保持できる。この
キャリアは、必要に応じて、電力供給面として、または
接地面その他の目的に使っても非常に有用である。
Ｆ．発明の効果 複数の（混合）ボンディング処理を適用できる薄い可撓
性の基板構造が得られる。
性の基板構造が得られる。
図は本発明によるパッケージ組立体の全体的断面図であ
る。 １０……パッケージ組立体、１１……基板、１２……電
子回路、１３、１７……デバイス、１４……クロム層、
１５……銅パッド、１６、１９、２０、２２、２３、２
４……バンプ、１８……絶縁材料パッチ。
る。 １０……パッケージ組立体、１１……基板、１２……電
子回路、１３、１７……デバイス、１４……クロム層、
１５……銅パッド、１６、１９、２０、２２、２３、２
４……バンプ、１８……絶縁材料パッチ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18
Claims (1)
- 【請求項１】所定の位置に複数個の開口が設けられてい
る、電気的絶縁性材料製の可撓性基板と、 上記可撓性基板上に形成されかつ支持された、電気的導
電性材料製の電気的回路手段と、 上記電気的回路手段と共に機能的に動作する少なくとも
１つの電気的デバイスを取り付けるため、上記電気的回
路手段上の所定位置に設けた、第１の複数個のボンディ
ング・パッド領域と、 上記可撓性基板の上記開口の位置でかつ上記電気的回路
手段の側とは反対側に設けた、第２の複数個のボンディ
ング・パッド領域とを備え、 上記第１の複数個のボンディング・パッド領域は、所定
形式のボンディング処理に適したパッド領域であること
と、 上記第２の複数個のボンディング・パッド領域は、上記
所定形式とは異なったボンディング処理によって上記電
気的回路手段と機能的に動作する少なくとも１つの電気
的デバイスを取り付けるのに適したパッド領域であるこ
ととを特徴とする、異なった複数のボンディング処理に
より複数個の電気的デバイスを取り付けるための薄い可
撓性基板構造体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US19922888A | 1988-05-26 | 1988-05-26 | |
| US199228 | 1988-05-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01307237A JPH01307237A (ja) | 1989-12-12 |
| JPH0638464B2 true JPH0638464B2 (ja) | 1994-05-18 |
Family
ID=22736712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1064043A Expired - Lifetime JPH0638464B2 (ja) | 1988-05-26 | 1989-03-17 | 薄い可撓性基板構造体 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0343379A3 (ja) |
| JP (1) | JPH0638464B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5239448A (en) * | 1991-10-28 | 1993-08-24 | International Business Machines Corporation | Formulation of multichip modules |
| FR2722916A1 (fr) * | 1994-02-22 | 1996-01-26 | Nec Corp | Element de connexion et procede de connexion mettant en oeuvre cet element |
| JP2002110454A (ja) * | 2000-09-28 | 2002-04-12 | Kyocera Corp | 薄膜電子部品および薄膜電子部品の実装方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3868724A (en) * | 1973-11-21 | 1975-02-25 | Fairchild Camera Instr Co | Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier |
| US4141782A (en) * | 1978-01-30 | 1979-02-27 | General Dynamics Corporation | Bump circuits on tape utilizing chemical milling |
| FR2439478A1 (fr) * | 1978-10-19 | 1980-05-16 | Cii Honeywell Bull | Boitier plat pour dispositifs a circuits integres |
| US4480288A (en) * | 1982-12-27 | 1984-10-30 | International Business Machines Corporation | Multi-layer flexible film module |
-
1989
- 1989-03-17 JP JP1064043A patent/JPH0638464B2/ja not_active Expired - Lifetime
- 1989-04-20 EP EP19890107126 patent/EP0343379A3/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| EP0343379A2 (en) | 1989-11-29 |
| JPH01307237A (ja) | 1989-12-12 |
| EP0343379A3 (en) | 1991-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6444921B1 (en) | Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like | |
| US4048438A (en) | Conductor patterned substrate providing stress release during direct attachment of integrated circuit chips | |
| JP3258764B2 (ja) | 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法 | |
| EP0690490B1 (en) | Method of making a flip chip using electrically conductive polymers and dielectrics | |
| US5875100A (en) | High-density mounting method and structure for electronic circuit board | |
| US4709468A (en) | Method for producing an integrated circuit product having a polyimide film interconnection structure | |
| US5401689A (en) | Method for forming a semiconductor chip carrier | |
| JP2592038B2 (ja) | 半導体チップ実装方法および基板構造体 | |
| US5316787A (en) | Method for manufacturing electrically isolated polyimide coated vias in a flexible substrate | |
| US5367435A (en) | Electronic package structure and method of making same | |
| US5278724A (en) | Electronic package and method of making same | |
| US4890157A (en) | Integrated circuit product having a polyimide film interconnection structure | |
| KR20010072583A (ko) | 적층화 집적 회로 패키지 | |
| JPH07211995A (ja) | インピーダンス制御された可撓性回路の形成方法およびその装置 | |
| US5109601A (en) | Method of marking a thin film package | |
| US4466181A (en) | Method for mounting conjoined devices | |
| US6331447B1 (en) | High density flip chip BGA | |
| JP4176961B2 (ja) | 半導体装置 | |
| US6617236B2 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| CN1156203C (zh) | 用于安装半导体集成电路小片的印刷电路板 | |
| US4965700A (en) | Thin film package for mixed bonding of chips | |
| US20040106235A1 (en) | Method for manufacturing circuit devices | |
| JPH0638464B2 (ja) | 薄い可撓性基板構造体 | |
| JP2717198B2 (ja) | プリント配線板におけるバンプの形成方法 | |
| JP2002324873A (ja) | 半導体装置及びその製造方法 |