JPH01307237A - 薄い可撓性基板構造体 - Google Patents

薄い可撓性基板構造体

Info

Publication number
JPH01307237A
JPH01307237A JP6404389A JP6404389A JPH01307237A JP H01307237 A JPH01307237 A JP H01307237A JP 6404389 A JP6404389 A JP 6404389A JP 6404389 A JP6404389 A JP 6404389A JP H01307237 A JPH01307237 A JP H01307237A
Authority
JP
Japan
Prior art keywords
circuit
bonding
substrate
bump
electrical circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6404389A
Other languages
English (en)
Other versions
JPH0638464B2 (ja
Inventor
Donald G Mcbride
ドナルド・ジエイン・マクブライド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH01307237A publication Critical patent/JPH01307237A/ja
Publication of JPH0638464B2 publication Critical patent/JPH0638464B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は一般に電子デバイスの実装に関し、具体的には
、電子デバイスを取り付けるのに混合ボンディング技術
が使用できる構造に関する。
Ｂ、従来技術 今日の電子産業はたえず速度を速めながら成長しており
、その構成要素の実装に使用される製造技術もそれに劣
らない速度で発展している。−例を挙げると、１／２イ
ンチ平方（３，３ｃｍ２）未満の単一モノリシック・チ
ップに、現在少なくとも１００万ピツトの情報とデータ
を記憶できるが、こうしたチップは多くの電子回路を支
持している。
より多くの電子回路をより小さいチップ上に配置するた
め、こうしたチップをそのモジュールで実装する課題は
ますます難しくなる。
デバイスをモジュールに取り付ける際の主な問題は、熱
膨張係数の不一致である。この不一致は、熱サイクル中
にはんだ接合などの電気的接続部に破断、実際の破壊そ
の他の回路の不連続を引き起こす。たとえば、通常のチ
ップの熱膨張係数は約３μｍ　／　ｍ　／　”Ｃである
が、通常のセラミック・モジュールの熱膨張係数は、約
７μｍ／ｍ／”Ｃである。
電気的接続部のこれらの破断、破壊その他の不連続は、
環境中で熱サイクルが起こるときに発生する応力によっ
て引き起こされる。この問題は、よく行なわれることだ
が、チップなどのデバイスをモジュールに固く取り付け
るとき、−層複雑になる。従来技術では、熱的不一致に
よって生じる問題を解決するために多くの努力が払われ
てきた。
これらの小型化回路及び今日では超小型化回路をより小
さいパッケージに実装しようとする今日の傾向では、熱
膨張係数の不一致に関する問題だけが、これまでに現わ
れた困難ではない。異なるボンディング技術を用いてデ
バイスを回路キャリアに取り付けることがしばしば非常
に望ましいが、不一致の問題を解決するためにキャリア
を非常に薄くかつ柔軟にすると、異なるボンディング技
術を使用する問題がより厳しくなる。
テープ自動ボンディング（ＴＡＢ）として実装業界で周
知のボンディング技術が急速に発達しており、よく使用
されている。この技術は、有機テープ（普通ポリイミド
）が全体的に厚（、かつこのボンディング技術が熱圧縮
式である意思外は、被制御崩壊チップ接続（Ｃ−４）と
呼ばれる一部製造業者により一層広く使用されている技
術に類似している。
熱圧縮ボンディング技術では、一般にチップまたは柔軟
な回路あるいはその両方にバンプが必要である。チップ
上のパッドは通常アルミニウムであり、したがってテー
プ上にやはりアルミニウムから形成されたバンプを設け
ることが望ましい。
両方のボンディング技術を使ってチップなどのデバイス
をキャリアに取り付けられるように、バンプをもつ共通
柔軟薄膜キャリアができれば、大きな利益となるはずで
ある。
リボウ（Ｌｅｂｏｖ）等に授与された米国特許第４１５
９２２２号は、その時点では真の偉業であった特定の回
路線密度をもつ回路を製造する方法を教示している。こ
の従来特許で教示される製造方法は、熱的不一致には無
関係で、デバイスを回路に取り付けるのに混合ボンディ
ング技術が使用できる薄膜キャリア構造を提供すること
にも無関係である。
ハナブサ等に授与された米国特許第４３７２８０４号は
、アルミニウム薄膜を一部キャリアとして使って銅薄膜
上により厚い銅領域を形成する方法を開示している。明
らかに、当時は、厚い銅領域が完成した剛性多層プリン
ト回路板中により強力なランド領域を作り出すと考えら
れていた。
ナカムラ等に授与された米国特許第４４９５５４６号は
、折り曲げて他の回路板の開口部に挿入できる柔軟な回
路板を提供することに関する。こうした柔軟な回路板を
作成する方法は、説明が進行するにつれて理解されるよ
うに、本発明とは完全に異なる。
ミニエ（旧ｎ　ｉｅｔ　）に授与された米国特許第４５
８７５４３号は、めっきされたスルーホールをもつ両面
柔軟回路を示している。その片面は、デバイスをリード
に取り付けるようにされ、反対の面はリードなしにデバ
イスを取り付ける・ようにされる。下記の詳細な説明か
ら明らかになるように、本発明により薄い柔軟な回路板
及び回路板構造自体を作成する方法は、このミニエの特
許とは異なり、特許性を存する。
Ｃ０発明が解決しようとする問題点 上記のように、今日の傾向は、同じ空間内でより高密度
の回路−を得るために、より細密な電気導線をもつより
薄くより柔軟な回路板を自損しているが未だに達成され
ていない。上記のＣ−４法は、デバイス及びチップをこ
うしたより薄く柔軟な回路板に取り付けるのに依然とし
て効果があるが、本発明まで、熱圧縮ボンディング法な
ど他のタイプのボンディングには解決できない難しさが
あった。
本発明の主目的は、新しい改良されたより薄くより柔軟
な実装構造とその製造方法を提供することにある。
本発明の他の重要な目的は、デバイスを取り付けるのに
混合ボンディング法を使用できる、薄く柔軟な回路用の
新しい改良された構造を提供することにある。
本発明の他の重要な目的は、混合ボンディング法でデバ
イスを取り付けできる、薄（柔軟な電子回路を製造、す
る方法を提供することにある。
Ｄ０問題点を解決するための手段 要約すると、本発明による方法は、所定の電気絶縁性材
料の非常に薄い被覆を金属キャリアに付着し、所定の位
置に絶縁材料を貫通して金属キャリアに達する開口部を
形成し、回路の一部が開口部を介して金属キャリアに達
するようにして絶縁材料の片面に薄い電気回路を形成し
、金属キャリアの所定の部分だけをエツチングで除去し
て、キャリア金属のパッドを開口部で回路と電気的に連
通ずる状態で残す各ステップを含む。
本発明の方法は、少なくとも片面に電気回路を備え、そ
れが基板の反対面上のパッドに基板を介して接続されて
いる、薄い柔軟な電気絶縁性材料からなる基板を提供す
る。こうした構造は、チップなどの電子デバイスをＣ−
４ボンデイング法で回路に取り付け、別のチップなど別
の電子デバイスを熱圧縮ボンディング法を用いて基板の
反対面に容易にボンディングすることができる。
Ｅ、実施例 図で、参照番号１０は、本発明によるパッケージ組立体
を全体的に示す。パッケージ組立体１０は基板１１を含
み、その上に電気回路１２が形成されている。
基板１１はポリイミドなどの適切な絶縁材料から形成さ
れる。ポリイミドは、薄く弾性係数の小さい薄膜の形で
ある。「薄い」という用語は、５ミクロン程度の厚さを
意味する。
後でより詳しく説明するが、電子回路１２は、薄く柔軟
で弾性係数の小さな基板ｌｌ上に形成され、それに支持
されて（、する。回路導体リードは、クロム−銅−クロ
ムなど適切な導電性材料から形成され、この回路１２は
基板１１と同程度の厚みである。
業界の慣習に従って、シリコン・チップ１３などのデバ
イスを、少なくとも１個、通常はいくつかの所定の点で
回路に取り付けなければならない。
本発明のパッケージ組立体１０は、クロム層１４を除去
して銅１５を露出させることによりこの取付けを実現す
るので、Ｃ−４はんだバンプ１６を新しく露出した銅バ
ッド１５にリフローはんだ付けすることができる。
本発明による構造は、基板１１の反対面にチップ１７な
どのデバイスを取り付けることにより、回路１２のデバ
イス１３ですでに覆われている点に他の異なるデバイス
を追加して取り付けることができる。これは、たとえば
バンプ１９の下に絶縁材料１８の小さなバッチを設けて
、デバイス１７からデバイス１３を分離させることによ
り実現される。
デバイス１３がデバイス１７への電気的接続を必要とす
る場合、こうした接続の例は、バンプ２０を回路１２に
取り付け、デバイス１７をバンプ２１によって同じ点で
回路１２に取り付けることである。当然のことながら、
絶縁パッチ１８があるため、バンプ２２は、デバイス１
７をデバイス１３ではなく回路１２に接続する。
一方、バンプ２３は、デバイス１７と回路１２０間にあ
るが、基板１１はデバイス１７を回路から効果的に分離
する。当然、このボンディング接続では、その点にデバ
イス１７またはバンプ２３がある必要はない。
同様に、バンプ２４は、その点にデバイス１３またはＣ
−４バンプがなくとも、デバイス１７を回路１２に接続
する。バンプ２４により、熱圧縮ボンディング法でデバ
イス１７を回路１２にボンディングすることができる。
単一ボンディング接続はこれらのバンプ２１．２２．２
３及び２４で示されているが、当然、これらの特定タイ
プの接続の数は、特定の回路１２の要件によって決まる
。本発明による構造は、異なるボンディング処理、必要
な接続の数、及び様々な位置を選択する際にこの柔軟性
が可能になる。
回路１２の導電性部分を形成する特定のクロム−銅−ク
ロム・ホイルは、以下のような厚みをもつ。
クロム−２００オングストローム 銅　　−ｓｏ、ｏｏｏオングストロームクロム−２００
オングストローム 上記の構造は、回路の両面に複数のデバイスを取り付け
できるが、その主な利点は、これらのデバイスを取り付
ける際にかなり異なるボンディング法が利用できる点に
ある。この利点は、構造を作成する方法についての以下
の説明でさらによく理解されるはずである。
本発明によると、上記の構造は、犠牲キャリアを利用し
て製造する。その犠牲キャリアは、上記の構造が完成し
た後、エツチングで除去される。
キャリア用の材料には２つの要件がある。１つはたとえ
ばエツチングによって容易に除去できること、もう１つ
は熱圧縮ボンディングなどのテープ自動ボンディング技
術で利用できる材料であることである。現在、アルミニ
ウムが好ましいが、銅は許容される代用品である。
上記の構造を作成する方法は、以下のステップを含む。
１）ポリイミドなどの液状の宵機材料上にアルミニウム
などの犠牲金属キャリアを注型する。
２）ポリイミドをＡ硬化する。
３）フォトレジスト材料を塗布する。
４）回路要件に応じて、選択したバンプをボンディング
する場所を位置決めするため、露光させて望ましいヴ１
イアを開ける。
５）露光領域を現像する。
６）アルカリ性エッチ材でポリイミドをエツチングして
、ボンディング・パッド領域・の所定の位置に開口部を
作成し、金属キャリアを露出させる。
７）フォトレジスト材料を除去する。
８）ポリイミドをＢ硬化及びＣ硬化する。
８）パッド領域の開口部を含む硬化済みポリイミド上に
Ｃｒ−Ｃｕ−Ｃｒを蒸着またはスパッタする。
１０）構造の両面にフォトレジスト材料を塗布する。
１１）回路側の面を露光させて、望ましい回路パターン
を形成する。
１２）Ｃｒ−Ｃｕ−Ｃｒをエツチングして所定の電子回
路を形成する。
１３）すべてのフォトレジスト及びマスク材料を除去す
る。
１４）構造の両面にフォトレジスト材料を塗布する。
１５）回路側とは反対面の犠牲キャリア上にボンディン
グ・パッド領域を露光させる。
１６）ボンディング・パッド領域上のフォトレジストを
現像する。
１７）アルミニウムには）ＩＣＱまたは適切なアルカリ
性媒体、銅の場合にはＦ　ｅ　ＣＱａ／ＨＣＱ、ＣｕＣ
Ｑ２／ＨＣＱ１または他のエッチ材など、適切なエッチ
材を用いて犠牲キャリアをエツチングにより除去する。
１８）すべてのレジスト材料を除去して、薄く柔軟なｇ
膜の片面に回路、反対面の所定の位置にボンディング・
パッドのある、本発明による構造を作成する。
図面にも示されている上記の方法を利用して製造された
構造は、被制御崩壊チップ接続（Ｃ−４）法と呼ばれる
方法によりチップなどのデバイスを電気回路手段に取り
付けることができる。上記のように、テープ自動ボンデ
ィング（ＴＡＢ）タイプの方法で利用される熱圧縮法を
利用して、デバイス１７などのデバイスを取り付けるた
めの、図面に２１．２２．２３及び２４として示されて
いるボンディング・パッド領域が、ユニークな方法で形
成される。
本発明による構造は非常に薄いので、図面の番号２５で
示すような横木を取り扱うためのフレームとして使うな
どの目的に必要な量の犠牲キャリアが保持できる。この
キャリアは、必要に応じて、電力供給面として、または
接地面その他の目的に使っても非常に有用である。
Ｆ６発明の効果 複数の（混合）ボンディング処理を適用できる薄い可撓
性の基板構造が得られる。
【図面の簡単な説明】
図は本発明によるパッケージ組立体の全体的断面図であ
る。 １０・・・・パッケージ組立体、１１・・・・基板、１
２・・・・電子回路、１３．１７・・・・デバイス、１
４・・・・クロム層、１５・・・・銅パッド、１Ｂ、１
９．２０．２２．２３．２４・・・・バンプ、１８・・
・・絶縁材料パッチ。 出願人　　インターナショナル・ビジネス・マシーンズ
響コーボレーシロン

Claims (1)

  1. 【特許請求の範囲】 　所定の位置に複数個の開口が設けられている、電気的
    絶縁性材料製の可撓性基板と、 上記可撓性基板上に形成されかつ支持された、電気的導
    電性材料製の電気的回路手段と、 上記電気的回路手段と共に機能的に動作する少なくとも
    １つの電気的デバイスを取り付けるため、上記電気的回
    路手段上の所定位置に設けた、第１の複数個のボンディ
    ング・パッド領域と、 上記可撓性基板の上記開口の位置でかつ上記電気的回路
    手段の側とは反対側に設けた、第２の複数個のボンディ
    ング・パッド領域とを備え、上記第１の複数個のボンデ
    ィング・パッド領域は、所定形式のボンディング処理に
    適したパッド領域であることと、 上記第２の複数個のボンディング・パッド領域は、上記
    所定形式とは異なったボンディング処理によって上記電
    気的回路手段と機能的に動作する少なくとも１つの電気
    的デバイスを取り付けるのに適したパッド領域であるこ
    ととを特徴とする、異なった複数のボンディング処理に
    より複数個の電気的デバイスを取り付けるための薄い可
    撓性基板構造体。
JP6404389A 1988-05-26 1989-03-17 薄い可撓性基板構造体 Expired - Lifetime JPH0638464B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US19922888A 1988-05-26 1988-05-26
US199228 1988-05-26

Publications (2)

Publication Number Publication Date
JPH01307237A true JPH01307237A (ja) 1989-12-12
JPH0638464B2 JPH0638464B2 (ja) 1994-05-18

Family

ID=22736712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6404389A Expired - Lifetime JPH0638464B2 (ja) 1988-05-26 1989-03-17 薄い可撓性基板構造体

Country Status (2)

Country Link
EP (1) EP0343379A3 (ja)
JP (1) JPH0638464B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
FR2722916A1 (fr) * 1994-02-22 1996-01-26 Nec Corp Element de connexion et procede de connexion mettant en oeuvre cet element

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
US4141782A (en) * 1978-01-30 1979-02-27 General Dynamics Corporation Bump circuits on tape utilizing chemical milling
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
US4480288A (en) * 1982-12-27 1984-10-30 International Business Machines Corporation Multi-layer flexible film module

Also Published As

Publication number Publication date
JPH0638464B2 (ja) 1994-05-18
EP0343379A3 (en) 1991-04-10
EP0343379A2 (en) 1989-11-29

Similar Documents

Publication Publication Date Title
US4048438A (en) Conductor patterned substrate providing stress release during direct attachment of integrated circuit chips
US6184463B1 (en) Integrated circuit package for flip chip
JP3258764B2 (ja) 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JPH04261035A (ja) 集積回路実装装置
US6851184B2 (en) Method for manufacturing a printed circuit board
JPH1041434A (ja) 半導体装置およびその製造方法
JPH03506102A (ja) 相互連結装置およびその製造方法
US5109601A (en) Method of marking a thin film package
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
JP2003508898A (ja) マイクロビームアセンブリおよび集積回路と基板との内部連結方法
KR20020005684A (ko) 반도체 장치의 전기 전도체 시스템 및 그 제조 방법
JP4633911B2 (ja) 装置モジュールの製造方法
US4965700A (en) Thin film package for mixed bonding of chips
US7045393B2 (en) Method for manufacturing circuit devices
JP3394696B2 (ja) 半導体装置及びその製造方法
JPH04137692A (ja) プリント基板の改造方法
JPH01307237A (ja) 薄い可撓性基板構造体
JP2717198B2 (ja) プリント配線板におけるバンプの形成方法
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JP2001077518A (ja) 電子部品実装プリント基板および電子部品取り外し方法
JP3085283B2 (ja) 電子部品と基板との接続装置及びその接続方法
US7335591B2 (en) Method for forming three-dimensional structures on a substrate
JPH08293661A (ja) セラミックス回路基板及びその製造方法
JP3172267B2 (ja) 大規模配線基板及びその製造方法
JPH1079402A (ja) 半導体パッケージ