KR20020005684A - 반도체 장치의 전기 전도체 시스템 및 그 제조 방법 - Google Patents

반도체 장치의 전기 전도체 시스템 및 그 제조 방법 Download PDF

Info

Publication number
KR20020005684A
KR20020005684A KR1020017013186A KR20017013186A KR20020005684A KR 20020005684 A KR20020005684 A KR 20020005684A KR 1020017013186 A KR1020017013186 A KR 1020017013186A KR 20017013186 A KR20017013186 A KR 20017013186A KR 20020005684 A KR20020005684 A KR 20020005684A
Authority
KR
South Korea
Prior art keywords
metal
copper
traces
oxide
substrate
Prior art date
Application number
KR1020017013186A
Other languages
English (en)
Other versions
KR100620212B1 (ko
Inventor
에드워드 에이. 쉬록
Original Assignee
마이크론 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지 인코포레이티드 filed Critical 마이크론 테크놀로지 인코포레이티드
Publication of KR20020005684A publication Critical patent/KR20020005684A/ko
Application granted granted Critical
Publication of KR100620212B1 publication Critical patent/KR100620212B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

외부 장치에 액티브 소자를 연결하기 위한 구리 트레이스 (16), 및 상기 트레이스에 형성된 블랙 산화물 (제 2 구리 산화물) 층 (90) 이 반도체 장치에 제공된다. 액티브 소자는 예를 들어, 반도체 다이 (die; 12) 의 액티브 표면상의 전도체일 수 있다. 외부 장치는 예를 들어, 메모리 장치이거나 입력/출력 장치일 수 있다. 본 발명은 레지스트 솔더 마스크의 필요성을 제거한다. 블랙 산화물 (90) 은 원하는 곳이외의 트레이스에 솔더가 부착되는 것을 방지한다. 바람직하게는 블랙 산화물층은 상기 반도체 장치 (10) 의 전체 표면을 커버하지는 않는다. 상기 산화물층은 상기 구리 트레이스의 표면에서만 성장한다. 결과적으로 완성된 장치의 크기는 감소될 수 있다. 블랙 산화물은 상기 다이와 기판사이의 접착을 향상시키기 위해서도 역시 사용될 수 있다.

Description

반도체 장치의 전기 전도체 시스템 및 그 제조 방법{ELECTRICAL CONDUCTOR SYSTEM OF A SEMICONDUCTOR DEVICE AND MANUFACTURED METHOD THEREOF}
Berg 등에 의한 미국 특허 제 5,756,380 호에서는 도전성 구리 트레이스를 구비한 반도체 장치의 제조 방법에 대해 기술하고 있다. 유기 기판상에 구리 트레이스가 패턴닝된 후, 상기 트레이스상에 레지스트 솔더 마스크 (resist solder mask) 가 형성된다. 상기 레지스트 마스크는 상기 트레이스의 일정 콘택 영역 (contact portions) 을 제외한 모든 영역을 커버한다. 노출된 콘택 영역은 산화를 방지하기 위해 금도금된 후, 솔더볼 (solder balls) 이 상기 각 금도금판 (gold plates) 에 부착된다. 상기 레지스트 마스크는 상기 콘택 영역간에 또는 구리 트레이스 아래로 솔더가 흐르는 것을 방지한다.
상기 Berg 등에 의한 특허에서 제시된 유형의 레지스트 솔더 마스크에는 몇가지 단점이 있다. 특히, 상기 장치에 레지스트 물질을 코팅하고 잔류 물질을 벗겨 내기 위해 추가의 프로세싱 단계가 요구된다는 점이다. 게다가, 상기 레지스트 물질은 상기 장치의 나머지 부분에 칩이 접착되는 것을 방해할 수 있다. 또한 상기 레지스트 마스크의 얇은 층으로의 갈라짐 현상 (delamination) 은 질적 제어 문제를 야기할 수 있다. 이러한 얇은 층으로의 갈라짐 현상은 PRT (preconditioned reflow tests) 또는 "팝콘 (popcorn)" 테스트에서 나타난다. 상기 및 기타의 이유로 Berg 등에 의한 특허에서 제시된 유형의 레지스트 솔더 마스크가 없는 반도체 장치를 제조하는 것은 이점이 있을 것이다.
본 발명은 일반적으로 도전성 금속 트레이스 (traces) 를 구비한 반도체 장치에 관한 것이다. 또한 본 발명은 반도체 장치에서 전도 패턴 (conductive patterns) 의 선택 영역을 커버하거나 마스크하기 위해 금속 산화물 특히 구리 산화물을 사용하는 것에 관한 것이다. 또한 본 발명은 반도체 장치의 제조 방법 및 반도체 장치용 전기 전도체 시스템의 제조 방법에 관한 것이다.
도 1 은 본 발명의 바람직한 실시예에 따라 구성된 반도체 장치의 단면도.
도 2 는 도 1 의 2-2 라인을 따라 취한 반도체 장치의 부분 단면도.
도 3 은 본 발명의 바람직한 실시예에 따라 반도체 장치를 제조하는 방법에관한 플로우 챠트.
본 발명에 의해 상기 선행 기술의 단점은 상당히 극복된다. 본 발명은 외부 장치에 액티브 소자들을 연결하기 위한 금속 트레이스 및 상기 트레이스상에 금속 산화물이 형성된 절연층을 구비한 반도체 장치에 관한 것이다. 액티브 소자는 예를 들어, 반도체 다이 (die) (또는 칩)의 액티브 표면상의 전도체일 수 있다. 외부 장치는 예를 들어, 메모리 장치 또는 입력/출력 장치일 수 있다.
본 발명의 바람직한 실시예에 따르면, 본 발명의 반도체 장치는 레지스트 솔더 마스크를 구비하지 않는다. 본 발명의 장점은 레지스트 솔더 마스크의 필요성을 제거하는 것이다. 레지스트 솔더 마스크를 사용하지 않음으로 해서, 상기 언급된 단점을 회피할 수 있다.
본 발명의 한 측면으로서, 도전성 금속 트레이스는 "블랙 산화물 (black oxide)" 로도 알려진 산화 제 2 구리 (cupric oxide; CuO) 절연층에 의해 커버된다. 본 발명은 바람직한 실시예에 국한되지 않고, 산화 제 1 구리 (cuprous oxide; Cu2O), 산화 알루미늄등과 같은 다른 금속 산화물 또한 사용될 수 있다. 금 (gold) 은 금속 산화물에 의해 커버되지 않는 구리 트레이스 영역의 산화를 방지하기 위해 사용될 수 있다.
본 발명의 다른 측면으로서, 구리 트레이스는 블랙 산화물에 의해 부분적으로 커버되고 볼 그리드 어레이 (ball grid array; BGA) 또는 미세 볼 그리드 어레이 (fine ball grid array; FBGA) 에 전기 접속을 제공하기 위해 사용된다. 상기 블랙 산화물은 원하는 곳 이외의 트레이스에 솔더가 접착되는 것을 방지한다.
또한 블랙 산화물은 다이 (die) 와 기판 사이의 접착을 증진시키기 위해 사용될 수 있다. 본 발명의 바람직한 실시예에서 특정 장치에서의 모든 블랙 산화물층은 동시에 형성되고, 이러한 모든 층은 바람직한 접착에 적당한 거의 동일한 양의 표면 거칠기 (roughness) 를 가진다.
바람직하게는 블랙 산화물층은 반도체 장치의 표면 전체를 커버하지는 않는다. 블랙 산화물층은 구리 트레이스의 표면에서만 성장한다. 결과적으로 완성된 장치의 크기는 감소될 수 있다.
또한 본 발명은 반도체 다이 (die) , 상기 다이 (die) 를 외부 장치에 연결하기 위한 구리 트레이스, 및 상기 구리 트레이스상에 적층된 구리 산화물 (copper oxide) 을 구비한 패키지형 반도체 장치에 관한 것이다. 반도체 다이 (die) 는 수지 (resin) 로 밀봉될 수 있다. 상기 트레이스는 솔더 볼 그리드 어레이에 전기적으로 연결될 수 있다.
또한 본 발명은 반도체 장치용 전기 전도체 시스템에 관한 것이다. 상기 시스템은 외부 장치에 반도체 장치를 연결하기 위한 금속 트레이스 및 상기 금속 트레이스의 영역에 위치하여 상기 영역을 마스크하기 위한 금속 산화물을 구비한다.
또한 본 발명은 반도체 장치의 제조 방법에 관한 것이다. 본 방법은 기판상에 구리 전도체를 형성하는 단계; 상기 구리 전도체에 구리 산화물을 성장시키는 단계; 상기 전도체의 영역으로부터 상기 구리 산화물을 제거하는 단계; 상기 산화물이 제거된 상기 전도체의 영역에 도전성 금속 (즉, 금도금판 및 솔더 볼) 을 부착하는 단계를 포함한다.
또한 본 발명은 기판 (즉, 유기 기판이나 반도체 다이 (die)) 상에 금속 트레이스를 형성하는 단계; 상기 금속 트레이스상에 산화 제 1 구리를 형성하는 단계; (가령, 상기 트레이스의 노출 영역에 금을 증착함으로써) 상기 트레이스에 도전성 금속을 부착하는 단계를 포함하는 전도체 시스템 제조 방법에 관한 것이다.
상기 및 기타의 장점과 이점은 다음의 본 발명의 바람직한 실시예의 상세한 설명으로부터 명백해질 것이다.
동일한 기능을 수행하는 구성 요소는 동일한 참조부호로 표시되는 다음의 도면을 참조하면, 도 1 에서는 본 발명의 바람직한 실시예에 따라 구성된 반도체 장치 (10) 를 도시하고 있다. 상기 장치 (10) 는 유기 기판 (14) 상에 증착된 다이 (die) 또는 칩 (12) 을 구비한다. 구리 트레이스 (16, 18, 20, 22) 는 상기 기판 (14) 의 상부 및 하부 표면 (24, 26) 에 패턴닝된다.
상기 트레이스 (16 내지 22) 는 기판 (14) 에서 비아홀 (28, 30, 32) 을 통해 연장된다. 트레이스의 일부 (16,22) 는 와이어 (36, 38) 에 의해 상기 칩 (12) 의 액티브 표면 (34) 에 연결된다. 다른 트레이스 (18, 20) 는 상기 칩 (12) 의 하부 표면 (40) 에서 비아홀 (도시되지 않음) 에 연결된다. 상기 칩 (12) 은 원한다면 수지 (42) 에 밀봉될 수 있다.
상기 구리 트레이스 (16 내지 22) 는 본딩 영역 (50, 52, 54, 56, 58, 60) 을 가진다. 금도금판 (62, 64, 66, 68, 70, 72) 은 각각의 본딩 영역 (50 내지 60) 에 전자 증착된다. 상기 금도금판 (62 내지 72) 는 상기 본딩 영역 (50 내지 60) 에서의 구리 산화를 방지한다. 원한다면 금대신에 다른 적당한 산화 방지제, 도전성 물질이 사용될 수 있다. 솔더 볼 (80, 82, 84, 86) 은 상기 기판 (14) 의 하부 표면 (26) 에서 상기 금도금판 (66 내지 72) 에 부착된다. 상기 솔더볼 (80 내지 86) 은 볼 그리드 어레이를 형성한다.
따라서, 전술한 와이어 (36, 38) 는 상기 액티브 표면 (34) 상의 다이 콘택(die contacts) 또는 본드 패드 (bond pad) 를 대응하는 금도금된 구리 트레이스 (16, 22) 에 연결한다. 상기 구리 트레이스 (16, 22) 는 기판 (14) 을 통해 양단으로 연장되어 대응하는 솔더 볼 (80, 86) 에 연결된다.
금도금되지 않은 상기 트레이스 (16 내지 22) 영역은 구리 산화물 (90, 92, 94, 96, 98, 100, 102, 104) 층에 의해 커버된다. 본 발명의 바람직한 실시예에서, 구리 산화물층 (90 내지 104) 은 거의 블랙 산화물 (CuO) 로 구성된다.
블랙 산화물은 순수 구리 산화물보다는 통상적으로 두껍다. 본 발명에 따른 블랙 산화물의 두께는 예를 들어 아마도 거의 천 옹스트롬일 것이다. 순수 구리 산화물의 두께는 보통 3 옹스트롬보다 작다. 게다가, 블랙 산화물은 순수 구리 산화물보다 더 좋은 전기 절연체이다.
도 2 에서 도시한 바와 같이, 블랙 산화물층 (104) 은 구리 트레이스 (22) 는 커버하지만 기판 (14) 의 표면 (26) 은 커버하지 않는다.
블랙 산화물층 (98 내지 104) 은 상기 솔더 물질 (80 내지 86) 이 다중 본딩 영역 (56 내지 60) 에 접촉하는 것을 방지한다. 상기 산화물층 (98 내지 104) 역시 솔더가 상기 도전성 트레이스 (16 내지 22) 의 길이를 따라 하부로 흐르는 것을 방지한다. 본 발명의 장점은 레지스트 물질로 형성된 솔더 마스크를 요구하지 않는다는 것이다. 본 발명에 따르면, 산화물층 (98 내지 104) 은 솔더 (80 내지 86) 가 구리 트레이스 (98 내지 104) 의 원하는 곳 이외의 곳에 접착하는 것을 방지하는 역할을 수행한다.
게다가, 상부 표면 (24) 상의 상기 블랙 산화물층 (92, 94) 은 상기 다이(die; 12) 가 기판 (14) 에 접착되는 것을 향상시킨다. 상기 블랙 산화물 물질 (92, 94) 은 다이 접착 물질 (106) 에 접착을 좋게 하기 위해 거친 조직의 표면을 가진다.
도 3 을 참조하면, 도 1 의 장치는 다음의 방법에 의해 제조될 수 있다. 우선, 구리 트레이스 (16 내지 22) 가 기판 (14) 상에 패턴닝된다 (단계 110). 상기 트레이스 (16 내지 22) 는 해당 분야에서 공지된 다양한 방법으로 증착될 수 있다. 기판 (14) 은 유기 기판, 칩 자체의 표면 등이 될 수 있다. 본 발명은 여기에서 기술되는 특정 기판에 제한되지 않는다.
다음으로, 제 2 구리 산화물 (90 내지 104) 이 상기 구리 트레이스 (16 내지 22) 상에 성장된다 (단계 112). 본 발명의 바람직한 실시예에서, 단일 산화물 성장 단계 (단계 112) 는 상기 트레이스 (16 내지 22) 를 위해 솔더 마스크 (98 내지 108) 를 제공하고 또한 기판 (14) 에 칩 (12) 을 접착하기 위해 바람직하게는 거친 표면 (92, 94) 를 제공하도록 사용될 수 있다. 그 후, 블랙 산화물은 상기 본딩 또는 콘택 영역 (50 내지 60) 으로부터 에칭된다 (114). 도금 공정에서 사용되는 것과 같은 물리적 마스크는 상기 에칭 단계동안에 사용될 수 있다. 그 후, 와이어 (36, 38) 와 솔더 볼 (80 내지 86) 에 바람직한 전기적 연결을 제공하기 위해 상기 노출된 콘택 영역 (50 내지 60) 에 금 (62 내지 72) 이 도금된다 (단계 116).
본 발명의 대안적인 실시예로서, 상기 블랙 산화물 절연층은 상기 금도금 단계후 상기 도전성 구리 트레이스상에 형성될 수 있다.
본 발명의 또 다른 실시예로서, 마스크 (도시되지 않음) 는 상기 블랙 산화물이 형성되기 전에 상기 트레이스상에 배치된다. 상기 마스크는 상기 콘택 영역 (50 내지 60) 에 블랙 산화물이 형성되는 것을 방지한다. 그 후, 금 또는 다른 적절한 물질이 상기 콘택 영역 (50 내지 60) 에 형성된다. 본 발명의 대안적 실시예에 따르면, 상기 콘택 영역에서 블랙 산화물을 제거하는 단계는 회피될 수 있다.
상기에서 본 발명은 칩이나 다이 (die) 가 유기 기판상에 플라스틱 증착 (plastic mounted) 되고, 상기 기판의 하부 표면에는 볼 그리드 어레이가 부착된 반도체 장치에 관해 서술하였다. 그러나, 본 발명은 이러한 장치에 한정되지 않는다. 본 발명은 일반적으로 도전성 금속 트레이스나 패턴을 채택하는 다양한 종류의 반도체 장치에 적용 가능하다.
예를 들어, 본 발명은 칩 자체가 기판을 형성하고 상기 칩상에 구리 트레이스가 패턴닝되는 리드 온 칩 (leads on chip) 장치에 적용가능하다. 게다가 본 발명은 솔더 볼이 반도체 칩의 한 쪽 사이드에 형성되는 테이프 기반 (tape based) 기판이나 인터포우저 (interposer) 장치에 사용될 수 있다.

Claims (33)

  1. 반도체 액티브 소자;
    외부 장치에 상기 엑티브 소자를 연결하기 위한 금속 트레이스; 및
    상기 금속 트레이스상에 금속 산화물을 포함하는 절연층을 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    반도체 다이 (die) 를 더 포함하고, 상기 엑티브 소자는 상기 다이 (die) 상에 위치되는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 반도체 엑티브 소자와 상기 금속 트레이스를 연결시키기 위한 수단을 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 금속 트레이스는 구리를 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 금속 산화물은 블랙 산화물을 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 외부 장치에 상기 금속 트레이스를 연결시키기 위한 볼 그리드 어레이를 더 포함하는 것을 특징으로 하는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 볼 그리드 어레이에 상기 금속 트레이스를 연결시키기 위한 금도금판을 더 포함하는 것을 특징으로 하는 반도체 장치.
  8. 반도체 다이 (die) ;
    외부 장치에 상기 반도체 다이 (die) 를 연결시키기 위한 구리 트레이스; 및
    상기 구리 트레이스를 마스크하기 위한 구리 산화물을 포함하는 것을 특징으로 하는 패키지형 반도체 장치.
  9. 제 8 항에 있어서,
    상기 다이 (die) 를 지지하기 위하여 제 1 및 제 2 표면을 가지는 기판을 더 포함하고, 상기 구리 트레이스는 상기 기판의 제 1 표면에 위치하는 것을 특징으로 하는 패키지형 반도체 장치.
  10. 제 9 항에 있어서,
    상기 외부 장치에 상기 구리 트레이스를 연결하기 위한 볼 그리드 어레이를 더 포함하고, 상기 볼 그리드 어레이는 상기 기판의 제 2 표면에 위치하는 것을 특징으로 하는 패키지형 반도체 장치.
  11. 제 10 항에 있어서,
    상기 구리 트레이스 및 상기 볼 그리드 어레이 사이에 금을 더 포함하는 것을 특징으로 하는 패키지형 반도체 장치.
  12. 제 11 항에 있어서,
    상기 외부 장치에 상기 반도체 다이 (die) 를 연결시키기 위해 상기 기판에 비아홀을 더 포함하고, 상기 비아홀은 상기 구리 트레이스에 전기적으로 연결되는 것을 특징으로 하는 패키지형 반도체 장치.
  13. 외부 장치에 반도체 장치를 연결하기 위한 금속 트레이스;
    상기 금속 트레이스의 영역을 마스크하기 위한 금속 산화물을 포함하고, 상기 금속 산화물은 상기 금속 트레이스의 상기 영역에 위치하는 것을 특징으로 하는 반도체 장치용 전기 전도체 시스템.
  14. 제 13 항에 있어서,
    상기 금속 트레이스는 구리를 포함하는 것을 특징으로 하는 반도체 장치용 전기 전도체 시스템.
  15. 제 14 항에 있어서,
    상기 금속 산화물은 블랙 산화물을 포함하는 것을 특징으로 하는 반도체 장치용 전기 전도체 시스템.
  16. 제 15 항에 있어서,
    상기 외부 장치에 상기 금속 트레이스를 연결하기 위한 볼 그리드 어레이를 더 포함하는 것을 특징으로 하는 반도체 장치용 전기 전도체 시스템.
  17. 제 16 항에 있어서,
    상기 금속 트레이스를 상기 볼 그리드 어레이에 연결하기 위한 금을 더 포함하는 것을 특징으로 하는 반도체 장치용 전기 전도체 시스템.
  18. 제 17 항에 있어서,
    상기 금속 산화물은 상기 볼 그리드 어레이가 상기 금속 트레이스에 접촉하는 것을 방지하기 위해 상기 금에 인접하는 것을 특징으로 하는 반도체 장치용 전기 전도체 시스템.
  19. 기판에 구리 전도체를 형성하는 단계;
    상기 구리 전도체에 구리 산화물을 형성하는 단계;
    상기 구리 전도체의 영역으로부터 상기 구리 산화물을 제거하는 단계; 및
    상기 구리 전도체의 상기 영역에 도전성 금속을 부착하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  20. 제 19 항에 있어서,
    반도체 다이 (die) 에 상기 구리 전도체를 연결하는 단계를 더 포함하고, 상기 다이 (die) 는 상기 기판상에 위치하는 것을 특징으로 하는 반도체 장치 제조 방법.
  21. 제 19 항에 있어서,
    상기 구리 전도체상에 블랙 산화물을 성장시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  22. 제 19 항에 있어서,
    상기 도전성 금속을 부착하는 상기 단계는 상기 전도체에 금속을 전자 증착하는 (electro-depositing) 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  23. 제 19 항에 있어서,
    솔더 볼을 상기 전자 증착된 금속에 부착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법,
  24. 제 20 항에 있어서,
    수지로 상기 반도체 다이를 밀봉하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  25. 기판에 금속 트레이스를 형성하는 단계;
    상기 금속 트레이스에 블랙 산화물 마스크를 형성하는 단계; 및
    외부 장치에 상기 금속 트레이스를 연결하기 위해 상기 금속 트레이스에 도전성 금속을 부착하는 단계를 포함하는 것을 특징으로 하는 반도체 장치용 전기 전도체 시스템 제조 방법.
  26. 제 25 항에 있어서,
    상기 금속 트레이스를 형성하는 단계는 상기 기판에 구리를 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 장치용 전기 전도체 시스템 제조 방법.
  27. 제 26 항에 있어서,
    상기 블랙 산화물 마스크를 형성하는 단계는 상기 구리에 산화물을 성장시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치용 전기 전도체 시스템 제조 방법.
  28. 제 27 항에 있어서,
    상기 트레이스로부터 블랙 산화물을 제거하는 단계를 더 포함하고, 산화물을 제거하는 상기 단계는 상기 금속 트레이스에 상기 도전성 금속을 부착하는 상기 단계 이전에 일어나는 것을 특징으로 하는 반도체 장치용 전기 전도체 시스템 제조 방법.
  29. 제 28 항에 있어서,
    상기 금속 트레이스에 상기 도전성 금속을 부착하는 상기 단계는 상기 기판에 볼 그리드 어레이를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치용 전기 전도체 시스템 제조 방법.
  30. 상부 및 하부 표면을 가지는 기판;
    상기 기판에 증착된 반도체 다이 (die) ;
    상기 기판에 형성된 제 1, 제 2 및 제 3 구리 트레이스로서, 상기 제1 및 제 2 트레이스는 상기 기판의 상기 상부 표면에 위치하고, 상기 제 3 트레이스는 상기 기판의 상기 하부 표면에 위치하는 구리 트레이스;
    상기 제 1, 제 2 및 제 3 구리 트레이스상에 각각 형성된 제 1, 제 2 및 제3블랙 산화물층;
    상기 반도체 칩과 상기 제 1 블랙 산화물층에 접착된 다이 (die) 부착 물질;
    상기 제 3 트레이스상에 전자 증착된 산화 방지 금속; 및
    상기 산화 방지 금속에 부착된 솔더 볼을 포함하는 것을 특징으로 하는 패키지형 반도체 장치.
  31. 제 30 항에 있어서,
    상기 제 3 트레이스에 상기 제 2 트레이스를 연결하는 비아홀을 더 포함하는 것을 특징으로 하는 패키지형 반도체 장치.
  32. 제 31 항에 있어서,
    상기 반도체 다이 (die) 는 수지로 밀봉되는 것을 특징으로 하는 패키지형 반도체 장치.
  33. 제 32 항에 있어서,
    상기 반도체 다이 (die) 와의 전기적 통신을 위해 상기 제 3 트레이스에 부착된 볼 그리드 어레이를 더 포함하는 것을 특징으로 하는 패키지형 반도체 장치.
KR1020017013186A 1999-04-16 2000-04-17 반도체 장치의 전기 전도체 시스템 및 그 제조 방법 KR100620212B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/292,745 US6707152B1 (en) 1999-04-16 1999-04-16 Semiconductor device, electrical conductor system, and method of making
US09/292,745 1999-04-16

Publications (2)

Publication Number Publication Date
KR20020005684A true KR20020005684A (ko) 2002-01-17
KR100620212B1 KR100620212B1 (ko) 2006-09-05

Family

ID=23126006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017013186A KR100620212B1 (ko) 1999-04-16 2000-04-17 반도체 장치의 전기 전도체 시스템 및 그 제조 방법

Country Status (6)

Country Link
US (2) US6707152B1 (ko)
EP (2) EP1171915B1 (ko)
JP (1) JP2002542627A (ko)
KR (1) KR100620212B1 (ko)
AU (1) AU4352900A (ko)
WO (1) WO2000063969A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230069904A (ko) * 2020-12-18 2023-05-19 스태츠 칩팩 피티이. 엘티디. 부착 위치가 개선되는 마스크 설계

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3874062B2 (ja) * 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
JP2003007921A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
US20040012097A1 (en) * 2002-07-17 2004-01-22 Chien-Wei Chang Structure and method for fine pitch flip chip substrate
US6855573B2 (en) * 2002-09-19 2005-02-15 St Assembly Test Services Ltd. Integrated circuit package and manufacturing method therefor with unique interconnector
TWI253161B (en) * 2004-09-10 2006-04-11 Via Tech Inc Chip carrier and chip package structure thereof
DE102004048608A1 (de) * 2004-10-06 2006-04-13 Robert Bosch Gmbh Erhöhung der Haftkraft einer Klebeverbindung in Gehäusen
JP2007103816A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 配線基板および電子回路装置
JP5060038B2 (ja) * 2005-10-07 2012-10-31 ルネサスエレクトロニクス株式会社 電子回路装置およびその製造方法
US7929248B2 (en) 2006-05-23 2011-04-19 Seagate Technology Llc Top bond pad for transducing head interconnect
KR20100033012A (ko) * 2008-09-19 2010-03-29 주식회사 하이닉스반도체 반도체 패키지 및 이를 갖는 적층 반도체 패키지
US20110001230A1 (en) * 2009-07-02 2011-01-06 Conexant Systems, Inc. Systems and Methods of Improved Heat Dissipation with Variable Pitch Grid Array Packaging
US9123699B1 (en) * 2010-10-21 2015-09-01 Marvell International Ltd. Formation of package pins in semiconductor packaging
KR20130066397A (ko) * 2011-12-12 2013-06-20 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2013247256A (ja) * 2012-05-28 2013-12-09 Hitachi Ltd 半導体装置およびその製造方法
US9385100B1 (en) 2014-03-21 2016-07-05 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with surface treatment and method of manufacture thereof
US10153175B2 (en) 2015-02-13 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide layered structure and methods of forming the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5217815A (en) * 1975-07-30 1977-02-10 Fuji Photo Film Co Ltd Substrate and material using the same
JPS5882540A (ja) 1981-11-11 1983-05-18 Toshiba Corp 樹脂封止型半導体装置
US4732649A (en) * 1986-06-18 1988-03-22 Macdermid, Incorporated Method for manufacture of printed circuit boards
US4789914A (en) * 1986-10-28 1988-12-06 International Business Machines Corporation Thin film magnetic read-write head/arm assemblies
US4911785A (en) * 1987-02-04 1990-03-27 Andus Corporation The method of forming a thin film artwork compounds
US5031360A (en) 1989-08-29 1991-07-16 Micron Technology, Inc. Broken blade detector for semiconductor die saws
JPH04111456A (ja) 1990-08-31 1992-04-13 Ibiden Co Ltd 電子部品搭載用基板
JPH04155949A (ja) 1990-10-19 1992-05-28 Nec Yamagata Ltd 樹脂封止型半導体装置
JPH06338535A (ja) * 1991-11-25 1994-12-06 Sonitsukusu:Kk 半田バンプ利用のテープ・オートメイテッド・ボンディング方法
US5495669A (en) * 1993-09-21 1996-03-05 Zierick Manufacturing Corp. Method of making box contacts
US5583378A (en) 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5633535A (en) 1995-01-27 1997-05-27 Chao; Clinton C. Spacing control in electronic device assemblies
US5756380A (en) * 1995-11-02 1998-05-26 Motorola, Inc. Method for making a moisture resistant semiconductor device having an organic substrate
US5736456A (en) 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
US5742483A (en) * 1996-04-10 1998-04-21 International Business Machines Corporation Method for producing circuit board assemblies using surface mount components with finely spaced leads
JP3395621B2 (ja) 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
JP3768653B2 (ja) * 1997-08-25 2006-04-19 シチズン時計株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230069904A (ko) * 2020-12-18 2023-05-19 스태츠 칩팩 피티이. 엘티디. 부착 위치가 개선되는 마스크 설계

Also Published As

Publication number Publication date
WO2000063969A1 (en) 2000-10-26
JP2002542627A (ja) 2002-12-10
EP1171915A1 (en) 2002-01-16
KR100620212B1 (ko) 2006-09-05
EP1171915B1 (en) 2008-12-31
US6707152B1 (en) 2004-03-16
US6352925B1 (en) 2002-03-05
AU4352900A (en) 2000-11-02
EP1918992A1 (en) 2008-05-07

Similar Documents

Publication Publication Date Title
EP1020903B1 (en) A semiconductor device using a lead frame and its manufacturing method
US6818976B2 (en) Bumped chip carrier package using lead frame
KR100620212B1 (ko) 반도체 장치의 전기 전도체 시스템 및 그 제조 방법
EP0706208B1 (en) Method of manufacturing of a semiconductor package integral with semiconductor chip.
US6921980B2 (en) Integrated semiconductor circuit including electronic component connected between different component connection portions
KR100658543B1 (ko) 반도체 장치 및 그 제조 방법
US5606198A (en) Semiconductor chip with electrodes on side surface
US5556810A (en) Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
KR100470386B1 (ko) 멀티-칩패키지
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
US6586834B1 (en) Die-up tape ball grid array package
US6372619B1 (en) Method for fabricating wafer level chip scale package with discrete package encapsulation
US4466181A (en) Method for mounting conjoined devices
US6407458B1 (en) Moisture-resistant integrated circuit chip package and method
US6380062B1 (en) Method of fabricating semiconductor package having metal peg leads and connected by trace lines
EP1003209A1 (en) Process for manufacturing semiconductor device
JPH0239097B2 (ko)
KR100431307B1 (ko) 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법
JP2003007906A (ja) チップスケールパッケージ及びその製造方法
KR100442911B1 (ko) 수지로 캡슐화된 ｂｇａ형 반도체 장치 및 그의 제조방법
US20070108609A1 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
JP3957928B2 (ja) 半導体装置およびその製造方法
JP3366506B2 (ja) 半導体装置の製造方法
US20010001069A1 (en) Metal stud array packaging

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120731

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190821

Year of fee payment: 14