KR20130066397A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20130066397A
KR20130066397A KR1020110133193A KR20110133193A KR20130066397A KR 20130066397 A KR20130066397 A KR 20130066397A KR 1020110133193 A KR1020110133193 A KR 1020110133193A KR 20110133193 A KR20110133193 A KR 20110133193A KR 20130066397 A KR20130066397 A KR 20130066397A
Authority
KR
South Korea
Prior art keywords
metal layer
layer
circuit board
printed circuit
forming
Prior art date
Application number
KR1020110133193A
Other languages
English (en)
Inventor
김수일
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110133193A priority Critical patent/KR20130066397A/ko
Priority to US13/686,774 priority patent/US20130146343A1/en
Publication of KR20130066397A publication Critical patent/KR20130066397A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Abstract

본 발명의 실시예에 의한 인쇄회로기판 및 그 제조방법은 절연층; 절연층 상에 형성된 제1 메탈층; 제1 메탈층 상의 일부에 형성된 제2 메탈층; 및 제2 메탈층이 미형성된 제1 메탈층 상에 형성된 산화층;을 포함하고, 제1 메탈층의 재질과 제2 메탈층의 재질은 서로 상이하며, 제2 메탈층은 제1 메탈층 보다 이온화 경향이 작은 재질로 이루어진 것을 특징으로 한다.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and method of manufacturing the same}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
문헌 1에서 개시하고 있는 바와 같이, 인쇄회로기판의 최외층을 외부로부터의 전기적, 열적, 물리적, 화학적 충격으로부터 보호하기 위해 고분자 재료인 솔더 레지스트를 도포한다.
상술한 솔더 레지스트는 인쇄회로기판에 솔더 레지스트를 도포한 후, 노광 및 현상 공정을 통해 오픈부를 형성하고, 와이어 본딩(Wire Bonding) 영역에는 금(Au) 도금을 수행하며, 솔더볼 패드(Solder Ball Pad) 영역에는 구리가 노출되도록 한다.
그러나, 상기 솔더 레지스트는 패키징 공정 시 몰딩 부재와의 밀착력 약화 등의 문제점이 발생하고 있어, 제품의 신뢰도에 영향을 끼치고 있다.
[문헌 1] KR 10-0905922 B 2009. 6. 26
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 인쇄회로기판의 최외층을 보호하기 위해 개선된 공정을 적용한 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 실시예에 의한 인쇄회로기판은, 절연층;
상기 절연층 상에 형성된 제1 메탈층;
상기 제1 메탈층 상의 일부에 형성된 제2 메탈층; 및
상기 제2 메탈층이 미형성된 상기 제1 메탈층 상에 형성된 산화층;
을 포함하고, 상기 제1 메탈층의 재질과 상기 제2 메탈층의 재질은 서로 상이하며, 상기 제2 메탈층은 상기 제1 메탈층 보다 이온화 경향이 작은 재질로 이루어질 수 있다.
여기에서, 상기 제1 메탈층은 구리 재질로 이루어질 수 있다.
또한, 상기 제2 메탈층은 금 또는 니켈 재질로 이루어질 수 있다.
또한, 상기 산화층은 브라운 옥사이드(Brown Oxidation) 공정을 통해 형성될 수 있다.
또한, 상기 절연층은 유닛(Unit) 영역과 더미(Dummy) 영역을 포함할 수 있다.
또한, 인쇄회로기판은 상기 제1 메탈층과 상기 제2 메탈층 사이에 형성된 접착층;을 더 포함할 수 있다.
본 발명의 다른 실시예에 의한 인쇄회로기판의 제조방법은, 절연층을 준비하는 단계;
상기 절연층 상에 제1 메탈층을 형성하는 단계;
상기 제1 메탈층 상의 일부에 제2 메탈층을 형성하는 단계;
상기 제2 메탈층 상에 보호층을 형성하는 단계;
상기 보호층이 미형성된 상기 제1 메탈층 상에 산화층을 형성하는 단계; 및
상기 보호층을 제거하는 단계;
를 포함하고, 상기 제1 메탈층의 재질과 상기 제2 메탈층의 재질은 서로 상이하며, 상기 제2 메탈층은 상기 제1 메탈층 보다 이온화 경향이 작은 재질로 이루어질 수 있다.
여기에서, 상기 제1 메탈층을 형성하는 단계에서, 상기 제1 메탈층은 구리 재질로 이루어질 수 있다.
또한, 상기 제2 메탈층을 형성하는 단계에서,
상기 제2 메탈층은 금 또는 니켈 재질로 이루어질 수 있다.
또한, 상기 산화층을 형성하는 단계는,
브라운 옥사이드(Brown Oxidation) 공정을 통해 상기 산화층을 형성하는 단계일 수 있다.
또한, 상기 절연층은 유닛(Unit) 영역과 더미(Dummy) 영역을 포함할 수 있다.
또한, 상기 제1 메탈층을 형성하는 단계 이후, 상기 제2 메탈층을 형성하는 단계 이전에,
상기 제1 메탈층과 상기 제2 메탈층 사이에 접착층을 형성하는 단계;
를 더 포함할 수 있다.
또한, 상기 보호층을 형성하는 단계에서, 상기 보호층은 드라이필름일 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시예에 의한 인쇄회로기판 및 그 제조방법은 인쇄회로기판의 최외층을 보호하기 위해 최외층의 메탈층에 산화층을 형성하기 때문에, 종래의 솔더레지스트 공정에 비해 공정 절차가 간소화될 수 있다는 효과를 기대할 수 있다.
또한, 본 발명의 실시예는 최외층의 메탈층에 산화층을 형성하기 때문에, 패키징 공정에서 몰딩부재와의 접착력을 향상시킬 수 있고, 이로 인해 인쇄회로기판에 대한 신뢰성이 향상된다는 장점이 있다.
도 1은 본 발명의 실시예에 의한 인쇄회로기판의 구성을 나타내는 평면도,
도 2 내지 도 5는 도 1의 인쇄회로기판의 제조방법을 설명하기 위한 공정 평면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
인쇄회로기판
도 1은 본 발명의 실시예에 의한 인쇄회로기판의 구성을 나타내는 평면도이다.
도 1에서 도시하는 바와 같이, 인쇄회로기판(100)은 절연층(110), 절연층(110) 상에 형성된 제1 메탈층(120), 제1 메탈층(120) 상의 일부에 형성된 제2 메탈층(130) 및 제2 메탈층(130)이 미형성된 제1 메탈층 상에 형성된 산화층(150)을 포함할 수 있다.
여기에서, 절연층(110)은 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 제1 메탈층(120)의 재질과 제2 메탈층(130)의 재질은 서로 상이할 수 있다.
또한, 제2 메탈층(130)은 제1 메탈층(120) 보다 이온화 경향이 작은 재질로 이루어질 수 있다.
도 1에서는 설명의 편의를 위해 제1 메탈층(120)의 도시가 생략되었지만, 제1 메탈층(120)은 제2 메탈층(130) 하부에 형성되어 있거나, 또는 산화층(150) 형성 이전에 형성되어 도시가 생략되었음을 충분히 유추할 수 있다.
이는, 하기 인쇄회로기판의 제조공정에서 설명에서도 기재되어 있는 바와 같이, 제1 메탈층(120) 상부 중 일부에 제2 메탈층(130)을 형성하고, 제2 메탈층(130)이 형성되지 않아 노출된 제1 메탈층(120)에는 산화층(150)을 형성하기 때문이다.
또한, 제1 메탈층(120)은 구리(Cu) 재질로 이루어질 수 있다.
또한, 제2 메탈층(130)은 금(Au) 또는 니켈(Ni) 재질로 이루어질 수 있다.
또한, 산화층(150)은 브라운 옥사이드(Brown Oxidation) 공정을 통해 형성될 수 있다.
또한, 절연층(110)은 유닛(Unit) 영역과 더미(Dummy) 영역을 포함할 수 있다.
도시하지 않았지만, 인쇄회로기판(100)은 제1 메탈층(120)과 제2 메탈층(130) 사이에 형성된 접착층을 더 포함할 수 있다.
본 발명의 실시예는 인쇄회로기판의 최외층에 형성된 회로층에 해당하는 메탈층을 보호하기 위해 솔더레지스트(Solder Resist) 대신 산화층을 형성하기 때문에, 패키징 공정 시 인쇄회로기판과 EMC(Epoxy Molded Compounds) 간 밀착력을 크게 증가시킬 수 있다는 효과를 기대할 수 있다.
또한, 산화층을 적용한 인쇄회로기판은 패키징 공정 시 발생하는 휨(Warpage) 현상을 개선시킬 수 있다는 장점이 있다.
인쇄회로기판의 제조방법
도 2 내지 도 5는 도 1의 인쇄회로기판의 제조방법을 설명하기 위한 공정 평면도이다.
먼저, 도 2에서 도시하는 바와 같이, 절연층(110)을 준비할 수 있다.
상기 절연층(110)은 유닛(Unit) 영역과 더미(Dummy) 영역을 포함할 수 있다.
또한, 절연층(110)은 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
다음, 절연층(110) 상에 제1 메탈층(120)을 형성할 수 있다.
상기 제1 메탈층(120)은 구리(Cu) 재질로 이루어질 수 있다.
또한, 도 2에서 도시하는 바와 같이, 제1 메탈층(120)은 회로패턴 및 접속패드로 패턴화된 형태이다.
다음, 도시하지 않았지만, 제1 메탈층(120)과 제2 메탈층(130) 사이에 접착층(미도시)을 형성할 수 있다.
다음, 제1 메탈층(120) 상의 일부에 제2 메탈층(130)을 형성할 수 있다.
도 2에서는 설명의 편의를 위해서 제1 메탈층(120) 일부에 제2 메탈층(130)이 형성된 경우를 도시하였지만, 제2 메탈층(130) 하부에 제1 메탈층(120)이 형성된 것을 충분히 유추할 수 있다.
또한, 제1 메탈층(120)의 재질과 제2 메탈층(130)의 재질은 서로 상이할 수 있다.
또한, 제2 메탈층(130)은 제1 메탈층(120) 보다 이온화 경향이 작은 재질로 이루어질 수 있다.
예를 들어, 제2 메탈층(130)은 금 또는 니켈 재질로 이루어질 수 있다.
다음, 도 3에서 도시하는 바와 같이, 제2 메탈층(130) 상에 보호층(140)을 형성할 수 있다.
도 3과 같이, 보호층(140)이 제2 메탈층(130)의 상부에 형성되되, 기판의 길이방향을 기준으로 제2 메탈층(130)의 상부면을 모두 덮도록 형성될 수 있다.
여기에서, 보호층(140)은 서로 이온화 경향이 상이한 제1 메탈층(120)과 제2 메탈층(130) 간의 갈바닉 부식 유도를 방지하는 역할을 수행한다.
예를 들어, 보호층(140)은 드라이필름(Dry Film)일 수 있으며, 이에 한정되지않고, 브라운 옥사이드 처리시 해당 환경(온도, 성분 등)에서 견딜 수 있는 재질이면 모두 가능하다.
또한, 보호층(140)은 노광 및 현상 공정을 통해 제2 메탈층(130) 상에 형성될 수 있으며, 이에 한정되지 않는다.
한편, 도 3에서는 제2 메탈층(130) 상부 모두에 보호층(140)을 형성하는 경우를 예로 들어 도시하였지만, 이에 한정되지 않는다.
예를 들어, 제2 메탈층(130)과 연결된 패턴 중 제1 메탈층(120)이 노출된 영역이 존재하지 않는 경우, 해당 제2 메탈층(130)(도 3의 A 영역) 상부에는 보호층(140) 형성을 생략할 수 있다.
다음, 도 4에서 도시하는 바와 같이, 보호층(140)이 미형성된 제1 메탈층 상에 산화층(150)을 형성할 수 있다.
여기에서, 산화층(150)을 형성하는 공정은 브라운 옥사이드(Brown Oxidation) 공정을 통해 산화층(150)을 형성하는 단계일 수 있다.
또한, 제2 메탈층(130)은 브라운 옥사이드 처리 시 보호층(140)으로 덮여 있기 때문에, 제2 메탈층(130)이 브라운 옥사이드 처리를 위한 전해 용액에 노출되지 않으므로 이온화가 이루어지지 않게 되고, 이로 인해 이온 교환에 의한 제1 메탈층(120)의 갈바닉 부식 현상으로 인한 과에칭이 일어나지 않으므로, 산화층(150)의 변색이 일어나지 않고 조도(Roughness) 또한 그대로 보존될 수 있다.
다음, 도 5에서 도시하는 바와 같이, 보호층(140)을 제거할 수 있다.
이때, 보호층(140)은 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등의 박리액을 통해 제거될 수 있으며, 이에 한정되지 않는다.
본 발명의 실시예는 인쇄회로기판의 최외층에 형성된 회로층을 보호하기 위해 솔더레지스트(Solder Resist) 대신 산화층을 형성하기 때문에, 패키징 공정 시 인쇄회로기판과 EMC(Epoxy Molded Compounds) 간 밀착력을 크게 증가시킬 수 있다는 효과를 기대할 수 있다.
또한, 산화층을 적용한 인쇄회로기판은 패키징 공정 시 발생하는 휨(Warpage) 현상을 개선시킬 수 있다는 장점이 있다.
또한, 본 발명의 실시예는 솔더레지스트 공정 시 요구되는 솔더레지스트 전처리, 라미네이션, 노광, 현상, 건조 등의 공정을 생략하기 때문에, 기판의 제조 공정 절차를 단축할 수 있다.
한편, 서로 다른 이종 메탈층(예를 들어, 구리와 금) 간에 브라운 옥사이드 공정을 진행하게 되면, 구리 재질의 메탈층 중 특정 영역이 구리 재질의 메탈층의 다른 영역에 비해 빠른 속도로 에칭이 진행되면서, 기존에 형성된 앵커(Anchoring) 구조가 무너지고, 이로 인해 조도가 깍이고 색상도 기존 브라운 옥사이드 색상이 아닌 밝은 색상으로 변색되며, 조도의 미형성 문제가 발생하게 된다. 즉, 이종 금속 간에 갈바닉 부식(Galvanic Corrosion)이 발생하는 것이다.
상기 갈바닉 부식은 이종 금속 간 물리적 접촉 시 각각의 고유한 에칭 속도가 변하게 되는 데, 특정 금속은 단독의 경우에 비해 에칭 속도가 현저히 느려지는 반면, 다른 금속은 에칭 속도가 매우 급속도로 증가하게 되는데, 에칭 속도가 급속히 증가함을 갈바닉 부식이라고 한다.
이는, 금 재질의 메탈층과 구리 재질의 메탈층 간의 물리적 접촉 패턴 중 에칭 속도가 과도한 영역이 존재하고, 두 금속간 면적 비율에 따라서 구리 재질의 메탈층에 밀집되는 표면 전류 밀도의 양이 특정 부위에서 크게 형성되기 때문이다.
그러나, 본 발명의 실시예는 브라운 옥사이드 공정 이전에 제2 메탈층 상에 보호층을 형성하기 때문에, 전해 환경에서 진행되는 브라운 옥사이드 공정 시, 제1 메탈층과 제2 메탈층 간의 갈바닉 부식 과정에서 형성되는 비균질적인 전류밀도 분포에 따른 과에칭을 방지하고, 브라운 옥사이드 공정을 통해 형성된 앵커(Anchoring) 구조의 파괴를 방지하여 조도를 유지하고 변색을 방지할 수 있다는 효과를 기대할 수 있는 것이다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 인쇄회로기판
110 : 절연층
120 : 제1 메탈층
130 : 제2 메탈층
140 : 보호층
150 : 산화층

Claims (13)

  1. 절연층;
    상기 절연층 상에 형성된 제1 메탈층;
    상기 제1 메탈층 상의 일부에 형성된 제2 메탈층; 및
    상기 제2 메탈층이 미형성된 상기 제1 메탈층 상에 형성된 산화층;
    을 포함하고, 상기 제1 메탈층의 재질과 상기 제2 메탈층의 재질은 서로 상이하며, 상기 제2 메탈층은 상기 제1 메탈층 보다 이온화 경향이 작은 재질로 이루어진 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 제1 메탈층은 구리 재질로 이루어진 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 제2 메탈층은 금 또는 니켈 재질로 이루어진 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 산화층은 브라운 옥사이드(Brown Oxidation) 공정을 통해 형성된 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 절연층은 유닛(Unit) 영역과 더미(Dummy) 영역을 포함하는 인쇄회로기판.
  6. 청구항 1에 있어서,
    상기 제1 메탈층과 상기 제2 메탈층 사이에 형성된 접착층;
    을 더 포함하는 인쇄회로기판.
  7. 절연층을 준비하는 단계;
    상기 절연층 상에 제1 메탈층을 형성하는 단계;
    상기 제1 메탈층 상의 일부에 제2 메탈층을 형성하는 단계;
    상기 제2 메탈층 상에 보호층을 형성하는 단계;
    상기 보호층이 미형성된 상기 제1 메탈층 상에 산화층을 형성하는 단계; 및
    상기 보호층을 제거하는 단계;
    를 포함하고, 상기 제1 메탈층의 재질과 상기 제2 메탈층의 재질은 서로 상이하며, 상기 제2 메탈층은 상기 제1 메탈층 보다 이온화 경향이 작은 재질로 이루어진 인쇄회로기판의 제조방법.
  8. 청구항 7에 있어서,
    상기 제1 메탈층을 형성하는 단계에서,
    상기 제1 메탈층은 구리 재질로 이루어진 인쇄회로기판의 제조방법.
  9. 청구항 7에 있어서,
    상기 제2 메탈층을 형성하는 단계에서,
    상기 제2 메탈층은 금 또는 니켈 재질로 이루어진 인쇄회로기판의 제조방법.
  10. 청구항 7에 있어서,
    상기 산화층을 형성하는 단계는,
    브라운 옥사이드(Brown Oxidation) 공정을 통해 상기 산화층을 형성하는 단계인 인쇄회로기판의 제조방법.
  11. 청구항 7에 있어서,
    상기 절연층은 유닛(Unit) 영역과 더미(Dummy) 영역을 포함하는 인쇄회로기판의 제조방법.
  12. 청구항 7에 있어서,
    상기 제1 메탈층을 형성하는 단계 이후, 상기 제2 메탈층을 형성하는 단계 이전에,
    상기 제1 메탈층과 상기 제2 메탈층 사이에 접착층을 형성하는 단계;
    를 더 포함하는 인쇄회로기판의 제조방법.
  13. 청구항 7에 있어서,
    상기 보호층을 형성하는 단계에서,
    상기 보호층은 드라이필름인 인쇄회로기판의 제조방법.
KR1020110133193A 2011-12-12 2011-12-12 인쇄회로기판 및 그 제조방법 KR20130066397A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110133193A KR20130066397A (ko) 2011-12-12 2011-12-12 인쇄회로기판 및 그 제조방법
US13/686,774 US20130146343A1 (en) 2011-12-12 2012-11-27 Printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110133193A KR20130066397A (ko) 2011-12-12 2011-12-12 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130066397A true KR20130066397A (ko) 2013-06-20

Family

ID=48570949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110133193A KR20130066397A (ko) 2011-12-12 2011-12-12 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US20130146343A1 (ko)
KR (1) KR20130066397A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108882547A (zh) * 2018-07-16 2018-11-23 信丰福昌发电子有限公司 一种线路板阻焊前处理的工艺

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707152B1 (en) * 1999-04-16 2004-03-16 Micron Technology, Inc. Semiconductor device, electrical conductor system, and method of making
KR100688857B1 (ko) * 2004-12-17 2007-03-02 삼성전기주식회사 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법

Also Published As

Publication number Publication date
US20130146343A1 (en) 2013-06-13

Similar Documents

Publication Publication Date Title
CN105228341B (zh) 印刷电路板、封装基板及其制造方法
CN100539106C (zh) 半导体元件及其制造方法、多层印刷布线板及其制造方法
TWI307142B (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
TWI459872B (zh) 晶片封裝基板和結構及其製作方法
JP6691451B2 (ja) 配線基板及びその製造方法と電子部品装置
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
KR101847163B1 (ko) 인쇄회로기판 및 그 제조방법
JP2011014644A (ja) 配線基板およびその製造方法
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
US8686568B2 (en) Semiconductor package substrates having layered circuit segments, and related methods
KR20130066397A (ko) 인쇄회로기판 및 그 제조방법
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR102159547B1 (ko) 패키지 기판 및 그의 제조 방법
CN109673106B (zh) 一种埋入式电路用基板的制作方法及装置
CN104425431B (zh) 基板结构、封装结构及其制造方法
KR101341634B1 (ko) 비지에이 패키지에 사용되는 회로 기판
KR20080082365A (ko) 금속 코어를 사용한 ｐｃｂ, 그 제조방법 및 반도체 패키지제조방법
KR102436220B1 (ko) 패키지 기판 및 그 제조방법
KR20130036599A (ko) 인쇄회로기판 및 그 제조방법
US11270894B2 (en) Manufacturing method for semiconductor package with cantilever pads
KR100355746B1 (ko) 반도체 패키지 제조용 부재 및 그 제조 방법
KR20160014433A (ko) 캐리어 기판 및 이를 이용한 인쇄회로기판의 제조 방법
KR101008422B1 (ko) 인쇄회로기판 제조방법
KR101047874B1 (ko) 리드프레임 및 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application