JP3362574B2 - バリアメタルの形成方法 - Google Patents
バリアメタルの形成方法Info
- Publication number
- JP3362574B2 JP3362574B2 JP24193095A JP24193095A JP3362574B2 JP 3362574 B2 JP3362574 B2 JP 3362574B2 JP 24193095 A JP24193095 A JP 24193095A JP 24193095 A JP24193095 A JP 24193095A JP 3362574 B2 JP3362574 B2 JP 3362574B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- barrier metal
- photoresist film
- opening
- blm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はバリアメタルの形成
方法に関し、詳しくはフリップチップＩＣに半田ボール
バンプを形成するためのバリアメタルの形成方法に関す
る。
方法に関し、詳しくはフリップチップＩＣに半田ボール
バンプを形成するためのバリアメタルの形成方法に関す
る。
【０００２】
【従来の技術】電子機器の小型化をより一層進展させる
ためには、部品実装密度を如何に向上させるかが重要な
ポイントとなる。こと半導体ＩＣに関しても、従来のパ
ッケージ実装の代替えとして、ＬＳＩベアチップを直接
プリント基板にマウントするフリップチップ等高密度実
装技術の開発が世の中で盛んに行なわれている。フリッ
プチップ実装法には、Ａｕスタッドバンプ法や半田ボー
ルバンプ法等いくつかの手段があるが、いずれの場合も
半導体ＩＣのＡｌ電極パッドとバンプ材料との間には、
密着性向上と相互拡散防止等を目的にバリアメタルが使
われる。半田ボールバンプの場合、このバリアメタルが
バンプの仕上がり形状を左右することから、ＢＬＭ（Ｂ
ａｌｌ Ｌｉｍｉｔｔｉｎｇ Ｍｅｔａｌ）と通常呼ば
れている。
ためには、部品実装密度を如何に向上させるかが重要な
ポイントとなる。こと半導体ＩＣに関しても、従来のパ
ッケージ実装の代替えとして、ＬＳＩベアチップを直接
プリント基板にマウントするフリップチップ等高密度実
装技術の開発が世の中で盛んに行なわれている。フリッ
プチップ実装法には、Ａｕスタッドバンプ法や半田ボー
ルバンプ法等いくつかの手段があるが、いずれの場合も
半導体ＩＣのＡｌ電極パッドとバンプ材料との間には、
密着性向上と相互拡散防止等を目的にバリアメタルが使
われる。半田ボールバンプの場合、このバリアメタルが
バンプの仕上がり形状を左右することから、ＢＬＭ（Ｂ
ａｌｌ Ｌｉｍｉｔｔｉｎｇ Ｍｅｔａｌ）と通常呼ば
れている。
【０００３】半田バンプにおけるＢＬＭ膜の構造として
は、Ｃｒ、Ｃｕ、Ａｕの三層構造が最も一般的である。
このうち、下層のＣｒ膜はＡｌ電極パッドとの密着層と
して、Ｃｕ膜は半田の拡散防止層として、そして上層の
Ａｕ膜はＣｕの酸化防止膜として、各々作用する。
は、Ｃｒ、Ｃｕ、Ａｕの三層構造が最も一般的である。
このうち、下層のＣｒ膜はＡｌ電極パッドとの密着層と
して、Ｃｕ膜は半田の拡散防止層として、そして上層の
Ａｕ膜はＣｕの酸化防止膜として、各々作用する。
【０００４】このＢＬＭ膜をＬＳＩのＡｌ電極パッド上
にパターンニングした後、半田（Ｐｂ、Ｓｎ）を成膜
し、熱処理を加えてはんだを溶融することで、最終的に
ボールバンプを形成する。その概略プロセスとして、半
田のパターン形成を真空蒸着とフォトレジストのリフト
オフを用いて行なった場合の一例を図５に示す。
にパターンニングした後、半田（Ｐｂ、Ｓｎ）を成膜
し、熱処理を加えてはんだを溶融することで、最終的に
ボールバンプを形成する。その概略プロセスとして、半
田のパターン形成を真空蒸着とフォトレジストのリフト
オフを用いて行なった場合の一例を図５に示す。
【０００５】フリップチップＩＣの接合部は、シリコン
等の半導体基体１上にＡｌ等の電極パッド２をスパッタ
やエッチングを用いて形成し、ポリイミドやシリコン窒
化膜等によって表面保護膜３を全面に被覆した後、電極
パッド２上に開口部５を形成して、前述したＢＬＭ膜４
と称せられるＣｒ、Ｃｕ、Ａｕ等から成る金属多層膜４
（ＢＬＭ膜）を形成する（図５（ａ）参照）。さらに、
ＢＬＭ膜４の上に、開口部５を有するフォトレジスト膜
６を形成し（図５（ｂ）参照）、ウェハ１２全面に半田
蒸着膜１３を成膜して（図５（ｃ）参照）、レジストリ
フトオフによるパターンニングを行った後（図５
（ｄ））参照）、熱処理によってはんだを溶融させるこ
とで、最終的に図５（ｅ）に示す様な、半田ボールバン
プ１４が形成される。
等の半導体基体１上にＡｌ等の電極パッド２をスパッタ
やエッチングを用いて形成し、ポリイミドやシリコン窒
化膜等によって表面保護膜３を全面に被覆した後、電極
パッド２上に開口部５を形成して、前述したＢＬＭ膜４
と称せられるＣｒ、Ｃｕ、Ａｕ等から成る金属多層膜４
（ＢＬＭ膜）を形成する（図５（ａ）参照）。さらに、
ＢＬＭ膜４の上に、開口部５を有するフォトレジスト膜
６を形成し（図５（ｂ）参照）、ウェハ１２全面に半田
蒸着膜１３を成膜して（図５（ｃ）参照）、レジストリ
フトオフによるパターンニングを行った後（図５
（ｄ））参照）、熱処理によってはんだを溶融させるこ
とで、最終的に図５（ｅ）に示す様な、半田ボールバン
プ１４が形成される。
【０００６】このときのＢＬＭ膜４のパターンが形成さ
れるまでのプロセスの概要をフォトレジストのリフトオ
フを用いた場合を例に図６を用いて説明する。まず、図
６（ａ）に示される様に、半導体基体１のＡｌ電極パッ
ド２上にポリイミドまたはシリコン窒化膜等の表面保護
膜３を形成し、所定の寸法に開口部５を開口した後、更
にその上層にフォトレジスト膜６を表面保護膜３よりも
大きな開口径でパターニングする。
れるまでのプロセスの概要をフォトレジストのリフトオ
フを用いた場合を例に図６を用いて説明する。まず、図
６（ａ）に示される様に、半導体基体１のＡｌ電極パッ
ド２上にポリイミドまたはシリコン窒化膜等の表面保護
膜３を形成し、所定の寸法に開口部５を開口した後、更
にその上層にフォトレジスト膜６を表面保護膜３よりも
大きな開口径でパターニングする。
【０００７】次に、この状態のウェハ１２をスパッタ装
置にセットし、ＲＦプラズマによる成膜前処理を行なう
ことにより、フォトレジスト膜６の開口端をオーバーハ
ング状に変形する（図６（ｂ）参照）。そして引き続
き、Ｃｒ、Ｃｕ、Ａｕ等から成る金属多層膜４（ＢＬＭ
膜）を連続成膜する。この結果、図６（ｃ）に示す様
に、オーバーハング状に形状制御された下地レジストパ
ターンの側壁面には、金属膜が成膜されることなく、Ｂ
ＬＭ膜４はＡｌ電極パッド２上の開口部とフォトレジス
ト膜６上とで分断される。
置にセットし、ＲＦプラズマによる成膜前処理を行なう
ことにより、フォトレジスト膜６の開口端をオーバーハ
ング状に変形する（図６（ｂ）参照）。そして引き続
き、Ｃｒ、Ｃｕ、Ａｕ等から成る金属多層膜４（ＢＬＭ
膜）を連続成膜する。この結果、図６（ｃ）に示す様
に、オーバーハング状に形状制御された下地レジストパ
ターンの側壁面には、金属膜が成膜されることなく、Ｂ
ＬＭ膜４はＡｌ電極パッド２上の開口部とフォトレジス
ト膜６上とで分断される。
【０００８】そして最後に、この状態のウェハをレジス
ト剥離液に浸して加熱揺動処理を行なうと、図６（ｄ）
に示される様に、フォトレジスト膜６上に成膜された不
要なＢＬＭ膜４は、レジスト剥離と同時にリフトオフさ
れ、開口部５の所定の場所へＢＬＭ膜４のパターンが形
成される。
ト剥離液に浸して加熱揺動処理を行なうと、図６（ｄ）
に示される様に、フォトレジスト膜６上に成膜された不
要なＢＬＭ膜４は、レジスト剥離と同時にリフトオフさ
れ、開口部５の所定の場所へＢＬＭ膜４のパターンが形
成される。
【０００９】従来は、この様にＬＳＩチップの周辺に配
置されたＡｌ電極パッド上に半田バンプを形成すること
が主流であった。しかしながら、デバイスの微細化が進
み、Ａｌ電極パッドの隣接距離（ピッチ）が益々縮小化
されている今後のＬＳＩチップでは、従来通りにバンプ
を形成することができなくなってくる。すなわち、接合
強度の信頼性確保の点からバンプ径は縮小化できないの
で隣接バンプの接触を避けるためには、Ａｌ電極パッド
以外の場所にバンプを形成することが必要となり、そう
するとＡｌ電極パッドから新たなバンプ形成位置までの
間で何らかの再配線を行なわなければならない（図７参
照）。この再配線をＢＬＭ膜で行なうことができれば、
フォトレジストのマスクパターンを変更するだけで、工
程増加を伴うことなく従来プロセスをそのまま利用でき
るため、コスト的にも都合が良い。
置されたＡｌ電極パッド上に半田バンプを形成すること
が主流であった。しかしながら、デバイスの微細化が進
み、Ａｌ電極パッドの隣接距離（ピッチ）が益々縮小化
されている今後のＬＳＩチップでは、従来通りにバンプ
を形成することができなくなってくる。すなわち、接合
強度の信頼性確保の点からバンプ径は縮小化できないの
で隣接バンプの接触を避けるためには、Ａｌ電極パッド
以外の場所にバンプを形成することが必要となり、そう
するとＡｌ電極パッドから新たなバンプ形成位置までの
間で何らかの再配線を行なわなければならない（図７参
照）。この再配線をＢＬＭ膜で行なうことができれば、
フォトレジストのマスクパターンを変更するだけで、工
程増加を伴うことなく従来プロセスをそのまま利用でき
るため、コスト的にも都合が良い。
【００１０】
【発明が解決しようとする課題】しかしながら、このと
きの大きな問題として、ＢＬＭパターン形成時のリフト
オフ不良が多く発生する様になった。これは、従来のＢ
ＬＭパターンがＡｌ電極パッドに単純な円を開口するも
のであったのに対して、再配線を行なう場合には当然な
がら、円に配線ラインが接続した形（曲線部と直線部と
が混在する）となり、このパターン形状の変更が不良を
招く原因となっている。
きの大きな問題として、ＢＬＭパターン形成時のリフト
オフ不良が多く発生する様になった。これは、従来のＢ
ＬＭパターンがＡｌ電極パッドに単純な円を開口するも
のであったのに対して、再配線を行なう場合には当然な
がら、円に配線ラインが接続した形（曲線部と直線部と
が混在する）となり、このパターン形状の変更が不良を
招く原因となっている。
【００１１】すなわち、従来の単純な円の場合とは異な
り、ＢＬＭの成膜前処理の際に再配線部のフォトレジス
ト開口端が直線部全体で適度な形のオーバーハング状に
変形されず、レジストの変形が不充分な場所でパターン
側壁部にもメタルが成膜されてしまい、そこからレジス
ト剥離液の浸透が充分に進まない等の影響で、ＢＬＭ膜
のリフトオフ残りが多量に発生するのである。こうした
背景から、本発明は上記課題を解決できる新規なバリア
メタル（ＢＬＭ膜）の形成方法を提供することを目的と
する。
り、ＢＬＭの成膜前処理の際に再配線部のフォトレジス
ト開口端が直線部全体で適度な形のオーバーハング状に
変形されず、レジストの変形が不充分な場所でパターン
側壁部にもメタルが成膜されてしまい、そこからレジス
ト剥離液の浸透が充分に進まない等の影響で、ＢＬＭ膜
のリフトオフ残りが多量に発生するのである。こうした
背景から、本発明は上記課題を解決できる新規なバリア
メタル（ＢＬＭ膜）の形成方法を提供することを目的と
する。
【００１２】
【課題を解決するための手段】前述の課題を解決するた
めに、請求項１の発明に係るバリアメタルの形成方法は
半導体基体に設けたＡｌ電極パッド上に表面保護膜を形
成し、表面保護膜に開口部を開口し、表面保護膜上にフ
ォトレジスト膜を設け、フォトレジスト膜に開口部より
大きい径の開口部を設け、フォトレジスト膜上及びＡｌ
電極パッド上にバリアメタルを分断された状態に成膜
し、前記工程を経たウェハ全面を覆う形で粘着剤層を有
するラミネートテープを貼り、ラミネートテープを引き
剥がすことにより、フォトレジスト膜上のバリアメタル
を剥離除去するとともにフォトレジスト膜を残し、レジ
スト剥離液に浸してフォトレジスト膜を剥離するととも
にバリアメタルの残渣を除去する工程より成る構成と
し、ラミネートテープの貼着と剥離によってフォトレジ
スト膜上のバリアメタルを除去する。
めに、請求項１の発明に係るバリアメタルの形成方法は
半導体基体に設けたＡｌ電極パッド上に表面保護膜を形
成し、表面保護膜に開口部を開口し、表面保護膜上にフ
ォトレジスト膜を設け、フォトレジスト膜に開口部より
大きい径の開口部を設け、フォトレジスト膜上及びＡｌ
電極パッド上にバリアメタルを分断された状態に成膜
し、前記工程を経たウェハ全面を覆う形で粘着剤層を有
するラミネートテープを貼り、ラミネートテープを引き
剥がすことにより、フォトレジスト膜上のバリアメタル
を剥離除去するとともにフォトレジスト膜を残し、レジ
スト剥離液に浸してフォトレジスト膜を剥離するととも
にバリアメタルの残渣を除去する工程より成る構成と
し、ラミネートテープの貼着と剥離によってフォトレジ
スト膜上のバリアメタルを除去する。
【００１３】請求項２の発明に係るバリアメタルの形成
方法は、半導体基体に設けたＡｌ電極パッド上に表面保
護膜を形成し、表面保護膜に開口部を開口し、表面保護
膜上にフォトレジスト膜を設け、フォトレジスト膜に開
口部より大きい径の開口部を設け、フォトレジスト膜上
及びＡｌ電極パッド上にバリアメタルを分断された状態
に成膜し、前記工程を経たウェハ全面に化学的機械研磨
を施すことにより、フォトレジスト膜上のバリアメタル
を研磨除去するとともにフォトレジスト膜を残し、レジ
スト剥離液に浸してフォトレジスト膜を剥離するととも
にバリアメタルの残渣を除去する工程より成る構成と
し、化学的機械研磨によってフォトレジスト膜上のバリ
アメタルを除去する。
方法は、半導体基体に設けたＡｌ電極パッド上に表面保
護膜を形成し、表面保護膜に開口部を開口し、表面保護
膜上にフォトレジスト膜を設け、フォトレジスト膜に開
口部より大きい径の開口部を設け、フォトレジスト膜上
及びＡｌ電極パッド上にバリアメタルを分断された状態
に成膜し、前記工程を経たウェハ全面に化学的機械研磨
を施すことにより、フォトレジスト膜上のバリアメタル
を研磨除去するとともにフォトレジスト膜を残し、レジ
スト剥離液に浸してフォトレジスト膜を剥離するととも
にバリアメタルの残渣を除去する工程より成る構成と
し、化学的機械研磨によってフォトレジスト膜上のバリ
アメタルを除去する。
【００１４】請求項３の発明に係るバリアメタルの形成
方法は請求項１記載のバリアメタルの形成方法におい
て、レジスト膜の剥離を、遠心力やジェット噴出等の物
理的な力を薬液に付加できる剥離洗浄装置を用いて処理
を行なうことを特徴とする構成とし、遠心力やジェット
噴出等の物理的な力を薬液に付加できる剥離洗浄装置に
よってフォトレジスト膜を剥離する。
方法は請求項１記載のバリアメタルの形成方法におい
て、レジスト膜の剥離を、遠心力やジェット噴出等の物
理的な力を薬液に付加できる剥離洗浄装置を用いて処理
を行なうことを特徴とする構成とし、遠心力やジェット
噴出等の物理的な力を薬液に付加できる剥離洗浄装置に
よってフォトレジスト膜を剥離する。
【００１５】
【発明の実施の形態】
実施の形態例１
本実施の形態例は、半田ボールバンプ形成プロセスにお
けるＢＬＭ（ＢａｌｌＬｉｍｉｔｔｉｎｇ Ｍｅｔａ
ｌ）膜のパターン形成に本願の発明を適用したものであ
り、ＢＬＭ膜のリフトオフにテープ剥離を用いた例を図
１、図２を参照しながら説明する。本実施の形態例にお
いてサンプルとして使用したウエハは、図１（ａ）に示
すように、半導体基体１のＡｌ電極パッド２上にポリイ
ミドまたはシリコン窒化膜等の表面保護膜３を形成し、
所定の寸法に開口部５が開口され、更にその上層にフォ
トレジスト膜６が表面保護膜３よりも大きな開口径でパ
ターニングされた状態のウェハをスパッタ装置によっ
て、ＲＦプラズマによる成膜前処理を行なった後（図１
（ｂ）参照）、Ｃｒ、Ｃｕ、Ａｕから成るＢＬＭ膜（バ
リアメタル）４を連続成膜したものを準備した。
けるＢＬＭ（ＢａｌｌＬｉｍｉｔｔｉｎｇ Ｍｅｔａ
ｌ）膜のパターン形成に本願の発明を適用したものであ
り、ＢＬＭ膜のリフトオフにテープ剥離を用いた例を図
１、図２を参照しながら説明する。本実施の形態例にお
いてサンプルとして使用したウエハは、図１（ａ）に示
すように、半導体基体１のＡｌ電極パッド２上にポリイ
ミドまたはシリコン窒化膜等の表面保護膜３を形成し、
所定の寸法に開口部５が開口され、更にその上層にフォ
トレジスト膜６が表面保護膜３よりも大きな開口径でパ
ターニングされた状態のウェハをスパッタ装置によっ
て、ＲＦプラズマによる成膜前処理を行なった後（図１
（ｂ）参照）、Ｃｒ、Ｃｕ、Ａｕから成るＢＬＭ膜（バ
リアメタル）４を連続成膜したものを準備した。
【００１６】このときのウェハ１２は概ね、図１（ｃ）
に示す様に、ＲＦプラズマによる成膜前処理によって、
オーバーハング状に形状制御された下地レジストパター
ンの側壁面には、メタルが成膜されることなく、ＢＬＭ
膜４はＡｌ電極パッド２上の開口部とフォトレジスト膜
６上とで分断された状態となっている。そして、この状
態のウェハ全面を覆う形でベース７ａに粘着剤層７ｂが
施されてなるラミネートテープ７を貼り、ローラー等で
テープとＢＬＭ膜４表面との密着力を上げた後（図２
（ｄ）参照）、ラミネートテープ７を引き剥がすことで
（図２（ｅ）参照）、フォトレジスト６上の不要なＢＬ
Ｍ膜をテープと共に剥離除去した（図２（ｆ）参照）。
に示す様に、ＲＦプラズマによる成膜前処理によって、
オーバーハング状に形状制御された下地レジストパター
ンの側壁面には、メタルが成膜されることなく、ＢＬＭ
膜４はＡｌ電極パッド２上の開口部とフォトレジスト膜
６上とで分断された状態となっている。そして、この状
態のウェハ全面を覆う形でベース７ａに粘着剤層７ｂが
施されてなるラミネートテープ７を貼り、ローラー等で
テープとＢＬＭ膜４表面との密着力を上げた後（図２
（ｄ）参照）、ラミネートテープ７を引き剥がすことで
（図２（ｅ）参照）、フォトレジスト６上の不要なＢＬ
Ｍ膜をテープと共に剥離除去した（図２（ｆ）参照）。
【００１７】次にこのウェハを一例として、Ｄｉｍｅｔ
ｈｙｌ ｓｕｌｆｏｘｉｄｅ（ＣＨ３）２ＳＯとＮ−ｍ
ｅｔｈｙｌ−２−ｐｙｒｒｏｌｉｄｏｎｅＣＨ３ＮＣ４
Ｈ６Ｏとから構成されるレジスト剥離液に浸して加熱揺
動処理した結果、図２（ｆ）に示される様に、テープ剥
離で一部除去できなかったＢＬＭ膜の残渣は、レジスト
パターンと同時に剥離除去され、開口部５の所定の場所
へＢＬＭ膜の再配線パターンが形成された。
ｈｙｌ ｓｕｌｆｏｘｉｄｅ（ＣＨ３）２ＳＯとＮ−ｍ
ｅｔｈｙｌ−２−ｐｙｒｒｏｌｉｄｏｎｅＣＨ３ＮＣ４
Ｈ６Ｏとから構成されるレジスト剥離液に浸して加熱揺
動処理した結果、図２（ｆ）に示される様に、テープ剥
離で一部除去できなかったＢＬＭ膜の残渣は、レジスト
パターンと同時に剥離除去され、開口部５の所定の場所
へＢＬＭ膜の再配線パターンが形成された。
【００１８】本発明により、従来のリフトオフプロセス
で生じていたＢＬＭ膜の残渣が大きく低減でき、特にＢ
ＬＭ膜で再配線を行なう場合のパターン形成を高歩留り
で実現することが可能となった。また、ウェハ全面から
レジストパターンに対しての剥離液の浸透が進む様にな
るため、レジスト剥離液を用いたリフトオフの作業時間
を従来プロセスに比べて大幅に短縮することができ、プ
ロセスの生産性向上にもつながった。
で生じていたＢＬＭ膜の残渣が大きく低減でき、特にＢ
ＬＭ膜で再配線を行なう場合のパターン形成を高歩留り
で実現することが可能となった。また、ウェハ全面から
レジストパターンに対しての剥離液の浸透が進む様にな
るため、レジスト剥離液を用いたリフトオフの作業時間
を従来プロセスに比べて大幅に短縮することができ、プ
ロセスの生産性向上にもつながった。
【００１９】この後、高融点半田（Ｐｂ：Ｓｎ＝９７：
３）の成膜とパターニングを行ない（図５参照）、ウェ
ットバック工程でフラックス塗布と加熱溶融処理を行な
った結果、図５（ｅ）に示す様に半田ボールバンプ１４
が形成された。そして、このようにしてバンプが形成さ
れたＬＳＩチップをプリント配線基板上にフリップチッ
プ実装した製品セットは、半田バンプとＡｌ電極パッド
とのコンタクト界面での電気特性や密着強度が向上し、
最終的な製品の信頼性及び耐久性も大きく改善された。
３）の成膜とパターニングを行ない（図５参照）、ウェ
ットバック工程でフラックス塗布と加熱溶融処理を行な
った結果、図５（ｅ）に示す様に半田ボールバンプ１４
が形成された。そして、このようにしてバンプが形成さ
れたＬＳＩチップをプリント配線基板上にフリップチッ
プ実装した製品セットは、半田バンプとＡｌ電極パッド
とのコンタクト界面での電気特性や密着強度が向上し、
最終的な製品の信頼性及び耐久性も大きく改善された。
【００２０】実施の形態例２
本実施の形態例は、同じく半田ボールバンプ形成プロセ
スにおけるＢＬＭ（Ｂａｌｌ Ｌｉｍｉｔｔｉｎｇ Ｍ
ｅｔａｌ）膜のパターン形成に際し、本発明を適用した
ものであり、ＢＬＭ膜のリフトオフに化学的機械研磨法
（ＣＭＰ）を用いた例を図３を参照しながら説明する。
本実施形態例においてサンプルとして使用したウェハ
は、前述の実施の形態例１で用いたものと同じものであ
る。すなわち、このときのウェハは概ね、図３（ｃ）に
示す様に、ＲＦプラズマによる成膜前処理によって、オ
ーバーハング状に形状制御された下地レジストパターン
の側壁面には、メタルが成膜されることなく、ＢＬＭ膜
（バリアメタル）４はＡｌ電極パッド２上の開口部とフ
ォトレジスト膜６上とで分断された状態にある。
スにおけるＢＬＭ（Ｂａｌｌ Ｌｉｍｉｔｔｉｎｇ Ｍ
ｅｔａｌ）膜のパターン形成に際し、本発明を適用した
ものであり、ＢＬＭ膜のリフトオフに化学的機械研磨法
（ＣＭＰ）を用いた例を図３を参照しながら説明する。
本実施形態例においてサンプルとして使用したウェハ
は、前述の実施の形態例１で用いたものと同じものであ
る。すなわち、このときのウェハは概ね、図３（ｃ）に
示す様に、ＲＦプラズマによる成膜前処理によって、オ
ーバーハング状に形状制御された下地レジストパターン
の側壁面には、メタルが成膜されることなく、ＢＬＭ膜
（バリアメタル）４はＡｌ電極パッド２上の開口部とフ
ォトレジスト膜６上とで分断された状態にある。
【００２１】この状態のウェハに対して、ＢＬＭ膜４の
表面を化学的機械研磨（ＣＭＰ）を行なう。その結果図
３（ｄ）に示す様に、ＢＬＭ４の表面は一様に研磨され
下地レジストパターン上のＢＬＭ膜４は完全に研磨除去
された。
表面を化学的機械研磨（ＣＭＰ）を行なう。その結果図
３（ｄ）に示す様に、ＢＬＭ４の表面は一様に研磨され
下地レジストパターン上のＢＬＭ膜４は完全に研磨除去
された。
【００２２】その後、図４（ａ）に示す様な、ウェハ１
２をキャリア８ごと回転させながらレジスト剥離液９を
スプレー噴出（圧力〜７ｋｇ／ｃｍ２）させるタイプの
剥離洗浄装置１０によってリフトオフ処理した結果、図
３（ｅ）に示される様に、ＣＭＰで一部除去できなかっ
たＢＬＭ膜の残渣は、レジストパターンと同時に完全に
剥離除去され、開口部５の所定の場所へＢＬＭ膜の再配
線パターンが形成された。
２をキャリア８ごと回転させながらレジスト剥離液９を
スプレー噴出（圧力〜７ｋｇ／ｃｍ２）させるタイプの
剥離洗浄装置１０によってリフトオフ処理した結果、図
３（ｅ）に示される様に、ＣＭＰで一部除去できなかっ
たＢＬＭ膜の残渣は、レジストパターンと同時に完全に
剥離除去され、開口部５の所定の場所へＢＬＭ膜の再配
線パターンが形成された。
【００２３】尚、他の剥離洗浄装置としては、図４
（ｂ）に示す様な、ウェハを１枚毎スピンコーターで回
転させながらレジスト剥離液をジェットノズル１１から
ジェット噴出（圧力７０ｋｇ／ｃｍ2 ）させるタイプの
装置を用いることも、本実施の形態例と同様に有効であ
る。以上、本実施の形態例においても前述の実施の形態
例１と同様に、従来のリフトオフプロセスで生じていた
ＢＬＭ膜の残渣を大幅に低減し、特にＢＬＭ膜で再配線
を行なう場合のパターン形成を高歩留りで実現すること
が可能となった。また、ウェハ全面からレジストパター
ンに対しての剥離液の浸透が進む様になるため、レジス
ト剥離液を用いたリフトオフの作業時間を従来プロセス
に比べて大幅に短縮することができ、プロセスの生産性
向上にもつながった。この後、高融点半田（Ｐｂ：Ｓｎ
＝９７：３）の成膜とパターニングを行ない（図５
（ａ）〜（ｄ）参照）、ウェットバック工程でフラック
ス塗布と加熱溶融処理を行なった結果、実施の形態例１
と同様に、図５（ｅ）に示すごとく、半田ボールバンプ
１４が形成された。
（ｂ）に示す様な、ウェハを１枚毎スピンコーターで回
転させながらレジスト剥離液をジェットノズル１１から
ジェット噴出（圧力７０ｋｇ／ｃｍ2 ）させるタイプの
装置を用いることも、本実施の形態例と同様に有効であ
る。以上、本実施の形態例においても前述の実施の形態
例１と同様に、従来のリフトオフプロセスで生じていた
ＢＬＭ膜の残渣を大幅に低減し、特にＢＬＭ膜で再配線
を行なう場合のパターン形成を高歩留りで実現すること
が可能となった。また、ウェハ全面からレジストパター
ンに対しての剥離液の浸透が進む様になるため、レジス
ト剥離液を用いたリフトオフの作業時間を従来プロセス
に比べて大幅に短縮することができ、プロセスの生産性
向上にもつながった。この後、高融点半田（Ｐｂ：Ｓｎ
＝９７：３）の成膜とパターニングを行ない（図５
（ａ）〜（ｄ）参照）、ウェットバック工程でフラック
ス塗布と加熱溶融処理を行なった結果、実施の形態例１
と同様に、図５（ｅ）に示すごとく、半田ボールバンプ
１４が形成された。
【００２４】これにより、従来のリフトオフプロセスで
生じていたＢＬＭ膜の残渣を大きく低減できる様にな
り、特にＢＬＭ膜で再配線を行なう場合のパターン形成
を高歩留りで実現することが可能となる。また、レジス
ト剥離液を用いたリフトオフの作業時間を従来プロセス
に比べて大幅に短縮することができる様になり、プロセ
スの生産性が向上する。
生じていたＢＬＭ膜の残渣を大きく低減できる様にな
り、特にＢＬＭ膜で再配線を行なう場合のパターン形成
を高歩留りで実現することが可能となる。また、レジス
ト剥離液を用いたリフトオフの作業時間を従来プロセス
に比べて大幅に短縮することができる様になり、プロセ
スの生産性が向上する。
【００２５】以上、本発明を２種類の実施の形態例に基
づいて説明したが、本発明はこれらの実施の形態例に何
ら限定されるものではなく、用いるサンプルの構造、処
理装置、処理条件等本発明の主旨を逸脱しない範囲で適
宜選択可能であることは言うまでもない。例えば、本実
施の形態例ではバリアメタルの形成方法として、真空蒸
着による成膜とフォトレジストのリフトオフを用いた場
合を示したが、それ以外の電解メッキ等を用いた製法へ
の適用も可能である。
づいて説明したが、本発明はこれらの実施の形態例に何
ら限定されるものではなく、用いるサンプルの構造、処
理装置、処理条件等本発明の主旨を逸脱しない範囲で適
宜選択可能であることは言うまでもない。例えば、本実
施の形態例ではバリアメタルの形成方法として、真空蒸
着による成膜とフォトレジストのリフトオフを用いた場
合を示したが、それ以外の電解メッキ等を用いた製法へ
の適用も可能である。
【００２６】
【発明の効果】本発明を実施して得られたバリアメタル
上に半田バンプが形成されたＬＳＩチップをプリント配
線基板上にフリップチップ実装した製品セットは、半田
バンプとＡｌ電極パッドとのコンタクト界面での電気特
性や密着強度が向上し、最終的な製品の信頼性及び耐久
性も大きく改善された。したがって、本発明は、微細な
デザインルールに基づいて設計され、高集積度、高性
能、高信頼性を要求される半導体装置の製造に極めて有
効である。
上に半田バンプが形成されたＬＳＩチップをプリント配
線基板上にフリップチップ実装した製品セットは、半田
バンプとＡｌ電極パッドとのコンタクト界面での電気特
性や密着強度が向上し、最終的な製品の信頼性及び耐久
性も大きく改善された。したがって、本発明は、微細な
デザインルールに基づいて設計され、高集積度、高性
能、高信頼性を要求される半導体装置の製造に極めて有
効である。
【図１】 本発明のバリアメタルの形成方法の実施の形
態例１を、その工程順に示すウエハの断面図であり、
（ａ）は、表面保護膜の開口部周辺にフォトレジスト膜
が形成された状態、（ｂ）は、成膜前処理によって、フ
ォトレジスト膜の開口端がオーバーハング状に変化した
状態、（ｃ）は、ウェハ全面にＢＬＭ膜が成膜された状
態を示す。
態例１を、その工程順に示すウエハの断面図であり、
（ａ）は、表面保護膜の開口部周辺にフォトレジスト膜
が形成された状態、（ｂ）は、成膜前処理によって、フ
ォトレジスト膜の開口端がオーバーハング状に変化した
状態、（ｃ）は、ウェハ全面にＢＬＭ膜が成膜された状
態を示す。
【図２】 図１の工程の続きであり、（ｄ）は、テープ
をＢＬＭ膜上に貼着した状態、（ｅ）はテープ剥離し
て、レジスト膜上のＢＬＭ膜が除去された状態、（ｆ）
は、レジスト剥離液を用いた処理により、リフトオフに
よるＢＬＭ膜のパターニングが完成した状態を示す。
をＢＬＭ膜上に貼着した状態、（ｅ）はテープ剥離し
て、レジスト膜上のＢＬＭ膜が除去された状態、（ｆ）
は、レジスト剥離液を用いた処理により、リフトオフに
よるＢＬＭ膜のパターニングが完成した状態を示す。
【図３】 本発明のバリアメタルの形成方法の実施の形
態例２を、その工程順に示すウエハの断面図であり、
（ａ）は、表面保護膜の開口部周辺にフォトレジスト膜
が形成された状態、（ｂ）は、成膜前処理によって、フ
ォトレジスト膜の開口端がオーバーハング状に変化した
状態、（ｃ）は、ウェハ全面にＢＬＭ膜が成膜された状
態、（ｄ）は、化学的機械研磨によって、レジスト膜上
のＢＬＭ膜が除去された状態、（ｅ）は、レジスト剥離
液を用いた処理により、リフトオフによるＢＬＭ膜のパ
ターニングが完成した状態を示す。
態例２を、その工程順に示すウエハの断面図であり、
（ａ）は、表面保護膜の開口部周辺にフォトレジスト膜
が形成された状態、（ｂ）は、成膜前処理によって、フ
ォトレジスト膜の開口端がオーバーハング状に変化した
状態、（ｃ）は、ウェハ全面にＢＬＭ膜が成膜された状
態、（ｄ）は、化学的機械研磨によって、レジスト膜上
のＢＬＭ膜が除去された状態、（ｅ）は、レジスト剥離
液を用いた処理により、リフトオフによるＢＬＭ膜のパ
ターニングが完成した状態を示す。
【図４】 本発明で使用するレジスト剥離洗浄装置の例
を示す模式図である。
を示す模式図である。
【図５】 通常行われている半田ボールバンプの製造工
程をその工程順に示す概略断面図であり、（ａ）は、電
極パッド上にＢＬＭ膜がパターニングされた状態、
（ｂ）は、半田蒸着膜をリフトオフするためのフォトレ
ジスト膜が形成された状態、（ｃ）は、ウエハ全面に半
田蒸着膜が成膜された状態、（ｄ）は、フトレジストの
リフトオフによって、不要な半田蒸着膜が除去された状
態、（ｅ）は、ウエットバック工程によって半田が溶融
し、半田ボールバンプが形成された状態を示す。
程をその工程順に示す概略断面図であり、（ａ）は、電
極パッド上にＢＬＭ膜がパターニングされた状態、
（ｂ）は、半田蒸着膜をリフトオフするためのフォトレ
ジスト膜が形成された状態、（ｃ）は、ウエハ全面に半
田蒸着膜が成膜された状態、（ｄ）は、フトレジストの
リフトオフによって、不要な半田蒸着膜が除去された状
態、（ｅ）は、ウエットバック工程によって半田が溶融
し、半田ボールバンプが形成された状態を示す。
【図６】 通常行われている半田ボールバンプの製造工
程において、ＢＬＭ膜パターンが形成されるまでをその
工程順に示すウェハの断面図であり、（ａ）は、Ａｌ電
極パッドに臨む表面保護膜の接続孔周辺にフォトレジス
トパターンが形成された状態、（ｂ）は、ＲＦプラズマ
による成膜前処理によって、フォトレジスト膜の開口端
がオーバーハング状に変化した状態、（ｃ）は、ウェハ
全面にＢＬＭ膜が成膜された状態、（ｄ）は、フォトレ
ジストのリフトオフによって、ＢＬＭ膜のパターニング
が完成した状態を示す。
程において、ＢＬＭ膜パターンが形成されるまでをその
工程順に示すウェハの断面図であり、（ａ）は、Ａｌ電
極パッドに臨む表面保護膜の接続孔周辺にフォトレジス
トパターンが形成された状態、（ｂ）は、ＲＦプラズマ
による成膜前処理によって、フォトレジスト膜の開口端
がオーバーハング状に変化した状態、（ｃ）は、ウェハ
全面にＢＬＭ膜が成膜された状態、（ｄ）は、フォトレ
ジストのリフトオフによって、ＢＬＭ膜のパターニング
が完成した状態を示す。
【図７】 ＬＳＩチップ上で再配置された半田ボールバ
ンプを含むウェハの斜視図である。
ンプを含むウェハの斜視図である。
１ 半導体基体
２ Ａｌ電極パッド
２ａ 再配置された電極パッド
３ 表面保護層
４ ＢＬＭ膜（バリアメタル）
５ 開口部
６ 表面保護膜（パシベーション膜）
７ ラミネートテープ
７ａ ベース
７ｂ 粘着剤層
８ キャリア
９ 剥離液
１０ 剥離洗浄装置
１１ ジェットノズル
１２ ウェハ
１３ 半田蒸着膜
１４ 半田ボールバンプ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
H01L 21/027
Claims (3)
- 【請求項１】 半導体基体に設けたＡｌ電極パッド上に
表面保護膜を形成し、前記表面保護膜に開口部を開口
し、 前記表面保護膜上にフォトレジスト膜を設け、 前記フォトレジスト膜に前記開口部より大きい径の開口
部を設け、 前記フォトレジスト膜上及び前記Ａｌ電極パッド上にバ
リアメタルを分断された状態に成膜し、 前記工程を経たウェハ全面を覆う形で粘着剤層を有する
ラミネートテープを貼り、 前記ラミネートテープを引き剥がすことにより、前記フ
ォトレジスト膜上のバリアメタルを剥離除去するととも
に前記フォトレジスト膜を残し、 レジスト剥離液に浸して前記フォトレジスト膜を剥離す
るとともに前記バリアメタルの残渣を除去する工程より
成る、 バリアメタルの形成方法。 - 【請求項２】 半導体基体に設けたＡｌ電極パッド上に
表面保護膜を形成し、前記表面保護膜に開口部を開口
し、 前記表面保護膜上にフォトレジスト膜を設け、 前記フォトレジスト膜に前記開口部より大きい径の開口
部を設け、 前記フォトレジスト膜上及び前記Ａｌ電極パッド上にバ
リアメタルを分断された状態に成膜し、 前記工程を経たウェハ全面に化学的機械研磨を施すこと
により、前記フォトレジスト膜上のバリアメタルを研磨
除去するとともに前記フォトレジスト膜を残し、 レジスト剥離液に浸して前記フォトレジスト膜を剥離す
るとともに前記バリアメタルの残渣を除去する工程より
成る、 バリアメタルの形成方法。 - 【請求項３】 請求項１記載のバリアメタルの形成方法
において、 フォトレジスト膜の剥離を、遠心力やジェット噴射等の
物理的な力を薬液に付加できる剥離洗浄装置を用いて処
理を行なうことを特徴とするバリアメタルの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24193095A JP3362574B2 (ja) | 1995-09-20 | 1995-09-20 | バリアメタルの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24193095A JP3362574B2 (ja) | 1995-09-20 | 1995-09-20 | バリアメタルの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0982711A JPH0982711A (ja) | 1997-03-28 |
| JP3362574B2 true JP3362574B2 (ja) | 2003-01-07 |
Family
ID=17081689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24193095A Expired - Fee Related JP3362574B2 (ja) | 1995-09-20 | 1995-09-20 | バリアメタルの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3362574B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340265A (ja) | 1998-05-22 | 1999-12-10 | Sony Corp | 半導体装置及びその製造方法 |
-
1995
- 1995-09-20 JP JP24193095A patent/JP3362574B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0982711A (ja) | 1997-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6415974B2 (en) | Structure of solder bumps with improved coplanarity and method of forming solder bumps with improved coplanarity | |
| US6586322B1 (en) | Method of making a bump on a substrate using multiple photoresist layers | |
| JP3588027B2 (ja) | Ｉｃチップを基板に接合する方法 | |
| US6743660B2 (en) | Method of making a wafer level chip scale package | |
| US6621164B2 (en) | Chip size package having concave pattern in the bump pad area of redistribution patterns and method for manufacturing the same | |
| JP3285796B2 (ja) | 導電性接触パツド接続方法 | |
| US7553751B2 (en) | Method of forming solder bump with reduced surface defects | |
| US6583039B2 (en) | Method of forming a bump on a copper pad | |
| US6204558B1 (en) | Two ball bump | |
| US6756184B2 (en) | Method of making tall flip chip bumps | |
| JP3503739B2 (ja) | 半導体デバイスの製造方法 | |
| JP2001135663A (ja) | 半導体装置及びその製造方法 | |
| JP3385604B2 (ja) | はんだバンプの形成方法 | |
| US6639314B2 (en) | Solder bump structure and a method of forming the same | |
| US6426283B1 (en) | Method for bumping and backlapping a semiconductor wafer | |
| JP3362574B2 (ja) | バリアメタルの形成方法 | |
| US20020086512A1 (en) | Method of forming solder bumps | |
| JP3808365B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09148333A (ja) | 半導体装置とその製造方法 | |
| US6294477B1 (en) | Low cost high density thin film processing | |
| US6821876B2 (en) | Fabrication method of strengthening flip-chip solder bumps | |
| JP2003218151A (ja) | 無電解メッキバンプの形成方法、半導体装置及びその製造方法 | |
| JP2003158145A (ja) | バンプの形成方法、フリップチップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| KR20000019151A (ko) | 솔더 범프를 갖는 반도체 칩과 그 제조방법 | |
| JP3847260B2 (ja) | Ｉｃウエハを用いたフリップチップ型ｉｃの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111025 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111025 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121025 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |