JP3503739B2 - 半導体デバイスの製造方法 - Google Patents
半導体デバイスの製造方法Info
- Publication number
- JP3503739B2 JP3503739B2 JP05311699A JP5311699A JP3503739B2 JP 3503739 B2 JP3503739 B2 JP 3503739B2 JP 05311699 A JP05311699 A JP 05311699A JP 5311699 A JP5311699 A JP 5311699A JP 3503739 B2 JP3503739 B2 JP 3503739B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- photoresist
- photoresist layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims description 58
- 229920002120 photoresistant polymer Polymers 0.000 claims description 48
- 229910000679 solder Inorganic materials 0.000 claims description 47
- 238000001465 metallisation Methods 0.000 claims description 26
- 238000004544 sputter deposition Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 230000005855 radiation Effects 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 4
- 230000004907 flux Effects 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 77
- 239000010949 copper Substances 0.000 description 27
- 229910052802 copper Inorganic materials 0.000 description 24
- 230000008569 process Effects 0.000 description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 21
- 239000011651 chromium Substances 0.000 description 20
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 19
- 229910052804 chromium Inorganic materials 0.000 description 18
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000005340 laminated glass Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000176 photostabilization Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05164—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05171—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05671—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Wire Bonding (AREA)
Description
ュール(Multi Chip Module −MCM)のフリップチッ
プデバイスの製造方法に関し、フリップチップ結合用に
ハンダ濡れ性のある金属接点を形成する方法に関する。
密度の相互接続構造を用い、パッケージされていない集
積回路(IC)チップあるいは裸のダイを機械的および
電気的にシリコン製,セラミック製,またはエポキシガ
ラス積層体製の基板上に接続している。相互接続技術,
基板材料,例えば洗浄方法のような接合プロセスのステ
ップの選択は、組立技術全体を規定するのに重要な役目
をして、MCMのコストと信頼性に大きな影響を及ぼ
す。
まざまな種類の相互接続技術がマイクロエレクトロニク
ス業界で使用されている。この基板は、構造上の支持部
材としておよびIC間の電気的相互接続用の接続「網」
として機能する。通常MCMは、さまざまな公知の技術
の1つ、例えばワイアボンディング,自動テープボンデ
ィング(tape automated bonding−TAB),フリップ
チップハンダ接合等の技術を用いて組み立てられる。
業者の設備と、MCMのアーキテクチャと材料のコスト
と、必要とされるI/O構成と、密度に依存する。そし
て相互接続技術と洗浄プロセスの選択は、高い歩留まり
と製品の信頼性に必要とされる組立プロセスを決定する
際に重要な役目をする。
術は、ワイアボンディングである。しかし、ワイアボン
ディングの接続は広い面積を必要とし、その結果基板お
よびMCMが大きくなる欠点を有する。電子部品の製造
において公知のように組立体の特徴物のサイズが大きく
なるにつれてコストがかかることになる。さらにまた、
MCMモジュールにおいては、モジュールのサイズの増
加は相互接続の長さの増加につながり、リード線のイン
ダクタンスと抵抗もまたその結果増加して電気的性能が
劣化する。さらにまた通常のワイアボンディング装置、
例えばスティッチボンダー(stitch bonder) は、一度
に1個の接合ができるだけであり、高速のボンダーが入
手可能な現在でも時間のかかる作業である。
部分的なバッチ処理ができる点で利点がある。しかし、
TAB組立は、各ICデザイン毎に異なる冶具を必要と
し、このため接続のコストが大幅に上がる。さらにまた
TAB組立は、周辺のI/Oアレイの相互接続に限定さ
れ、その結果ICデザインの柔軟性が制約される。周辺
のI/Oパッドは広いピッチを有し、したがってフリッ
プチップハンダ接合を用いることのできるI/Oアレイ
の面積よりも全体のI/O密度が下がってしまう。また
通常TAB結合による相互接続構造は、フリップチップ
結合による相互接続よりもキャパシンタンスが高くまた
浮遊インダクタンスも増加する。
または領域I/Oアレイのいずれかよりも、最高I/O
密度においては最高の性能を示すことが認識されてい
る。さらにまたフリップチップ結合は、本来的に高スル
ープット製造ができるようなバッチ組立プロセスであ
る。しかし、さまざまな理由によりフリップチップMC
M組立は、公知の組立技術の中で最も値段の高いものと
認識されている。
(multi-layer co-fired ceramics =MCM−C)ある
いは堆積した薄膜セラミックまたはシリコン製基板(M
CM−D)を相互接続基板として用いるような高性能の
MCM設計についてはあてはまる。値段の安い別の方法
は、プリントワイア基板、即ちエポキシガラス製のファ
イバラミネートである。しかし、I/O端子数と実相密
度が最新の組立体において増加するにつれて、シリコン
が価格競争に強く、高性能のアプリケーションに選択さ
れる相互接続基板となる傾向がある。
ジの組立体が現在支配的な技術であり、特にコンピュー
タおよびコンピュータの周辺機器の製造において支配的
である。このフリップチップ技術は通信ネットワーク製
品用の電子パッケージおよび光学パッケージの組立体に
幅広く用いられている。フリップチップ組立体の主要な
要件は、半導体基板を「上下逆」にして相互接続基板、
例えばシリコンウェハ,セラミックウェハあるいはプリ
ント回路基板等に取り付けることである。
ッド形状,バンプ形状(以下バンプと称する)である。
ハンダバンプは、半導体チップにあるいは相互接続基板
あるいはその両方に取り付け可能である。接合作業にお
いては、チップは基板に接触して配置されハンダが加熱
され、半田のリフローが起きてチップを基板に固着す
る。接合を成功させるためにハンダが接合されるサイト
はハンダによる濡れ性を有しなければならない。
属製の相互接続パターンは、アルミ製である。このアル
ミ製パターンに直接ハンダ付けをする技術が試みられて
いるが、アルミはハンダ付けするためには好ましい材料
ではない。したがって産業界における実際のプラクティ
スは、アルミ製接点パッドの上に金属製のコーティング
を形成してハンダバンプあるいはパッドをこのコーティ
ングに形成することである。この金属製コーティング
は、通常アンダーバンプ金属化(Under Bump Metalliza
tion−UBM)と称する。
ミによく接着し通常のすずハンダに際し濡れ性があり、
かつ高い導電性を有しなければならない。これらの要件
を満たす構造体は、クロムと銅の合成物である。クロム
を最初に堆積してアルミに固着させ、銅をこのクロム上
に形成してハンダ濡れ性のある表面を提供する。クロム
はさまざまな材料(例:有機材料、無機材料)に十分接
着するものとして知られている。
iO2 ,SINCAPS,ポリイミド等(これらは通
常ICプロセスに用いられる)および銅,アルミ等の金
属にも十分接着する。しかし、ハンダ合金は、銅を分解
してクロムの濡れ性を奪う。そのためクロムの直上の銅
の薄膜層は溶融ハンダ(molten solder) に分解し、そ
の後このハンダがクロム層から濡れ性を奪う。ハンダと
UBMとの間のインタフェースの完全性を確保する為
に、クロムと銅の合成物層あるいはその合金層がクロム
層と銅層の間に通常用いられる。
れ、それらの層を堆積するいくつかの選択枝が利用可能
である。層は合金ターゲットからスパッタリングで形成
される。クロム製ターゲットを用いその後銅製ターゲッ
トに変更することによりスパッタリングを行う。あるい
は別々のクロム製ターゲットと銅製ターゲットを用いて
スパッタリングし、それらの間で移り変わるようにする
こともできる。後者の方法は、傾斜した組成を有する層
を生成でき好ましい技術である。
れるプラクティスは、合成層の選択的堆積のために接着
プロセスを用いることである。この接着プロセスは公知
であり、通常リフトオフ技術を用いて実現される。しか
しこのリフトオフプロセスは、好ましい技術例えばUB
Mを堆積すること、即ちスパッタリングを行う技術とは
本質的に相入れないものである。スパッタリングに際し
ては、UBMと基板は100℃以上の温度に達する。
られるホトレジストは、寸法の歪を受けホトレジストパ
ターンのエッジの鋭さがなくなる。さらにまたUBMの
下層の基板への接着性を改善するために表面を粗くして
その表面にバックスパッタリングを行うことが一般的で
ある。このプロセスには、基板とホトレジスト層は共に
100℃の温度に加熱され、このためプロセスとはさら
に相入れないものとなっている。
的は、フリップチップデバイスの製造に際し、基板およ
びホトレジスト材料を低温で処理できる半導体デバイス
の製造方法を提供することである。
グ,バックスパッタリング,イオンミリング等の共通の
処理ステップに際し、高温処理を使用できるアンダバン
プ金属化層を形成する方法を提供する。この方法は、パ
ターンを寸法的に安定化するために高温処理をする前に
リフトオフプロセス用に用いられるホトレジストを処理
することにより達成する。このホトレジストの処理プロ
セスは、ホトレジストをリソグラフ方法でパターン化し
た後、化学線で架橋(cross-linking)を形成するする
ステップを含む。本明細書において基板とは、その上に
ある種の層が形成される基礎となるものを指す。従って
フリップチップも基板と称することがある。
続用基板11には接点用パッド12が形成され、この接
点用パッド12は相互接続用基板11上のランナー(図
示せず)と接続されている。フリップチップ13はI/
O接点用パッド14のアレイ(列)を具備し、各I/O
接点用パッド14はハンダバンプ15をその上に有す
る。相互接続基板全体が数個のフリップチップサイトを
有するか、あるいは中間の相互接続基板がこれらのチッ
プを支持するようにしてもよい。
類のハンダを搭載したデバイスに適用され、かつセラミ
ック製の基板あるいはエポキシプリントワイア基板のよ
うな他の相互接続基板にも適応可能である。ハンダバン
プはフリップチップ上の接点パッドあるいは相互接続用
基板の接点パッドあるいはその両方に形成可能である。
以下の説明においては、ハンダバンプはフリップチップ
に形成されるものとする。
方の要素上の接点パッドはUBM層を具備する。このU
BM層は、ハンダバンプと接点パッドに比較して薄く、
図1には示していない。UBM層は図2においてアンダ
ーバンプ金属化層21として示している。図2では誇張
した厚さで示しており、通常のポリイミド製の保護層2
2がアルミ製のランナー(図示せず)と、接点用パッド
24の一部を覆っている。この接点パッドは、アルミ
製,銅製,または他の適宜の金属材料製である。
物上に通常形成され、保護用の最終形態のポリイミド製
コーティングであるポリイミド製保護層22がこの接点
パッド上に堆積される。接点ウィンドウがこのポリイミ
ド層に好ましくは光プロセスに形成される。アンダーバ
ンプ金属化層21はこのポリイミドのウィンドウ内に形
成される。ICプロセスのこれらの対応は公知である。
アンダーバンプ金属化層21は単一の層として示してい
るが、CrとCuの合成層でもよい。別の構成として
は、アンダーバンプ金属化層21はTi−Pd−Au
製,Ti−Ni−Au製あるいは他の適当な材料製でも
よい。
ップを図3−7に示す。
チップ13を示す。同図においてホトレジスト層26は
フリップチップ13上にスピンコーティングで形成され
る。このホトレジスト層26はリソグラフ技術によりパ
ターン化され、ウィンドウ27が接点パッドアレイの上
に開口される(図4)。ここに用いられるホトレジスト
プロセスは、リフトオフ用の従来公知のプロセスのうち
の1つのプロセスである。ホトレジスト層26に形成さ
れたウィンドウ27は、好ましくは凹角で即ち逆角度で
リフトオフプロセス後良好な角の形状を与える。
層レベルまたは三層レベルのレジストを用いて現像後ア
ンダーカットを形成している。1個のホトレジストレベ
ルのみを必要とするような別の選択子は接着材をホトレ
ジスト材料と混合してレジストのトーンを逆にすること
である。現像されると逆角度を有するウィンドウが形成
される。このホトレジスト技術は、H. Klose, R. Sigus
h, W. Arden 著の“Image Reversal of Positive Photo
resist: Characterization and Modeling”,(IEEE Tra
nsactions on Electron Devices, Vol. ED 32, No. 9,
September 1985)を参照のこと。
トレジスト材料は、大量の放射に曝される。この放射2
8を図4の矢印で示す。パターンを露光するのに用いら
れた同一の光ソースでもよい。しかし、ドーズ量は大幅
に大きく即ち5倍以上、好ましくは20倍以上である。
このドーズ量は、全蓄積フラックスの形態で測定され、
通常10−200ジュール/cm2 の範囲内にある。
この放射によりパターン露光と同様な方法により遊離基
(free radicals)が形成されるが、ドーズ量が大きい
ために遊離基の数は遥かに大きく、その結果より多くの
架橋が形成される。
橋が形成される結果パターンが硬化され後続の高温処理
に耐え、大幅な寸法歪を生じないように十分に頑強とな
る。高温とは本明細書においては100℃以上をいう。
この硬化プロセスの詳細と、それに関連する化学的現象
は、Mohondro et al, 著の“Photostabilization: The
Process of Improvement”, Future Fab Internationa
l, pp. 235-247 に記載されている。
ハを、その後スパッタリング装置内に配置してUBM層
31を堆積させる。前述したように好ましいUBM層
は、CrとCuの多層構造体である。しかし、これはさ
まざまな種類のUBM材料の1つであり、それ以外にも
本発明により適用可能である。
r−Cr/Cu−Cuの合成層構造を形成する。この合
成UBM層は、図5では単一の層31として示してい
る。このUBM層は、ウィンドウにより露出した接点用
パッド24の上とホトレジスト層26の上部に堆積す
る。
トと銅製のターゲットの両方を含むスパッタリング装置
内で個別の層をスパッタリングで形成することもでき
る。このスパッタリング技術は公知であり、その詳細な
説明は割愛する。
5000オングストロームで、好ましくは1000−3
000オングストロームである。クロムはアルミ製の接
点用パッド24に十分接着し、また同時に構造体内に現
れる誘電体層にも接着する。クロムは耐火金属であり、
アルミ接点との界面で耐腐食性である。第2層はCr/
Cuの薄い遷移層であり、ハンダの濡れ性を与え、クロ
ム層と銅層(後で形成される)との間に金属組織学的に
安定した界面を提供する。
1はクロム製ターゲットと銅製ターゲットの両方を具備
するスパッタリング装置内でスパッタし、これらのター
ゲットの間を移り変わることにより形成される。その結
果、遷移層31は純粋なクロムと純粋な銅との間で組成
が変動するような共通スパッタリング層である。この遷
移層31の厚さは、1000−5000オングストロー
ムで、好ましくは2000−3000オングストローム
である。
−10000オングストロームで、好ましくは2000
−6000オングストロームである。この銅層は、ハン
ダバンプにより通常用いられるハンダ材料に対し濡れ性
を有する。すずと銅の共晶ハンダの融点は低く、ハンダ
実行温度では銅層の表面が分解してハンダバンプになり
物理的かつ電気的に安定した結合となる。全ての銅が分
解してハンダ層になった場合でも、ハンダは依然として
Cr−Cu層に接着しそれに濡れ性を与える。
酸化を防止するようにしてもよい。この金製の層の厚さ
は、500−3000オングストロームで、好ましくは
1000−2000オングストロームである。
な部分をリフトオフ技術を用いてホトレジスト層をアセ
トンのようなホトレジスト溶剤に溶かすことにより取り
除く。リフトオフの後、得られた構造体を図6に示す。
いてUBM層31の上に堆積される。ハンダバンプ32
の厚さは10−20ミル(0.0245−0.049m
m)である。上記のプロセスで用いられたハンダ組成の
例を次に示す。 I II III Sn 5 63 95 Pb 95 37 0 Sb 0 0 5
めに、以下の手順が採られた。1グラムのイミダゾール
(Imidazole) を100mlのHoechst 社製のAZP−
4620のポジ型ホトレジストと混合した。この混合物
を40℃に加熱してホットプレートから外し、45分間
熱を加えずに撹拌した。この溶剤を室温でシリコン製の
相互接続基板上に5000RPMで40秒間回転させて
スピンコーティングした。その結果得られたホトレジス
ト層の厚さは、5.5μmであった。UBM層は通常
0.5−1.0μmの厚さであるため、このホトレジス
ト層は適正なリフトオフプロセスを確実に行うために
は、UBM層よりも大幅に厚く、例えば0.2μm以上
厚い。
ト上で2分間焼いた。その結果得られたウェハをリソグ
ラフツールに配置して、全体の光エネルギが400mj
/cm2 の波長が465nmの化学線でパターンに露
光した。この露出したウェハを105℃で30分間焼成
し、その後全エネルギが1500mj/cm2 で、波
長が465nmの光でもってウェハの表面全体をフラッ
ド(大量)露光した。
0Kのディベロッパー(3:1)で、4.5分間現像
し、DIウェハ内で洗浄しその後乾燥した。このリソグ
ラフ放射処理の後は、ウェハを365nm光でその全蓄
積エネルギは75j/cm2の光にフラッド露光した。
この露光の後、150℃で1時間ハードベーク(焼成)
した。その結果得られたパターンは、頑強で後続の熱処
理には何等影響されなかった。
使用された添加剤は、有機ベース(有機が主成分)のイ
ミダゾールである。しかし、他のベースも使用すること
ができる。
ダバンプは、フリップチップを相互接続基板に固着する
手段として示したが、ハンダ接合の他の形態、例えばハ
ンダペーストも使用することができる。通常接合される
両方の基板には、UBM層を具備しているがある種の基
板、例えば銅製のプリント回路基板は、UBM層を必要
としないような接合領域を有し、この場合本発明のプロ
セスは接合されるべき一方の基板にのみ適用できる。
技術は、フリップチップ結合用にハンダバンプパターン
を形成するものとして説明したが、本発明の技術を用い
てリフトオフレジストの処理により生成される寸法的な
安定性の改善は、他のリフトオフ金属化プロセスにも同
様に適用可能である。
続用基板に取り付ける直前の状態を表す断面図
プ結合部位を具備するフリップチップの断面図
パターンを生成するために用いられるプロセスステップ
による製造途中のデバイスの断面図
パターンを生成するために用いられるプロセスステップ
による製造途中のデバイスの断面図
パターンを生成するために用いられるプロセスステップ
による製造途中のデバイスの断面図
パターンを生成するために用いられるプロセスステップ
による製造途中のデバイスの断面図
パターンを生成するために用いられるプロセスステップ
による製造途中のデバイスの断面図
Claims (8)
- 【請求項1】 半導体デバイスの製造方法において、 (a)ホトレジスト層を基板上に形成するステップと、 (b)ホトレジスト層の選択した部分を第1ドーズ量の
UV放射に露光するステップと、 (c)露光された基板の部分を残すホトレジストパター
ンを形成するためにホトレジスト層を生成するステップ
と、 (d)ホトレジストパターンを10−200ジュール/
cm2の範囲内の、前記第1ドーズ量の20倍以上でU
V放射に露光するステップと、 (e)金属層をホトレジストパターン及び基板の露光さ
れた部分に、金属ターゲットから金属をスパッタリング
することによって堆積するステップであって、前記金属
層及び基板がスパッタリング中に100℃以上の温度に
加熱されるステップと、 (f)基板からホトレジスト層を除去してリフトオフに
よって金属化層をパターン化し、残っている基板上に金
属化層の部分を残すステップとを含むことを特徴とする
製造方法。 - 【請求項2】 基板上の金属化層がリフトオフによりパ
ターン化される半導体デバイスの製造方法において、 (a)前記基板上に第1厚さt1を有するホトレジスト
層をスピンコーティングで形成するステップと、 (b)前記ホトレジスト層を、第1ドーズ量を有する化
学線放射のパターンに露光するステップと、 (c)基板の部分を露出させるホトレジストパターンを
形成するためにホトレジスト層を生成するステップと、 (d)10−200ジュール/cm2の範囲内の、前記
第1ドーズ量の20倍以上で化学線放射のフラックスに
パターン化されたホトレジスト層を露光するステップ
と、 (e)前記ホトレジスト層の上に金属化層をスパッタリ
ングで形成するステップであって、該金属化層及び基板
はスパッタリング中に100℃以上の温度に加熱され、
該金属化層はt1より実質的に小さい第2厚さt2を有
して前記開口内の前記基板上に金属層と前記ホトレジス
ト層上に金属層とを形成して、前記基板上の金属層と前
記ホトレジスト層上の金属層との間にはスペースを有す
る該形成ステップと、 (f)前記ホトレジスト層及び該ホトレジスト層上の前
記金属層を除去するステップとを含むことを特徴とする
製造方法。 - 【請求項3】 請求項2の製造方法において、前記基板
はシリコン製の相互接続用基板であることを特徴とする
製造方法。 - 【請求項4】 ハンダバンプ付き基板が別の基板に結合
され、該ハンダバンプ付き基板上のハンダバンプがアン
ダーバンプ金属化層を備えるフリップチップ結合された
半導体デバイスパッケージの製造方法において、 (a)前記ハンダバンプ付き基板上にホトレジスト層に
形成するステップと、 (b)前記ホトレジスト層を、第1ドーズ量を有する化
学線放射のパターンに露光するステップと、 (c)基板の部分を露出させるホトレジストパターンを
形成するためにホトレジスト層を生成するステップと、 (d)10−200ジュール/cm2の範囲内の、前記
第1ドーズ量の20倍以上で化学線放射のフラックスに
パターン化されたホトレジスト層を露光するステップ
と、 (e)前記パターン化されたホトレジストの上にアンダ
ーバンプ金属化層を金属ターゲットから金属をスパッタ
リングすることによって堆積するステップであって、該
アンダーバンプ金属化層及び基板がスパッタリング中に
100℃以上の温度に加熱されるステップと、 (f)リフトオフにより前記アンダーバンプ金属化層を
パターン化して、残っている前記ウインドウ内に前記ア
ンダーバンプ金属化層のそれらの部分を残すステップ
と、 (g)前記アンダーバンプ金属化層の前記残っている部
分上に前記ハンダバンプを堆積するステップとを含むこ
とを特徴とする製造方法。 - 【請求項5】 請求項4の製造方法において、前記アン
ダーバンプ金属化層の堆積はハンダバンプ付き基板をバ
ックスパッタリングする後に行われることを特徴とする
製造方法。 - 【請求項6】 請求項4の製造方法において、前記基板
はシリコン製の相互接続用基板であることを特徴とする
製造方法。 - 【請求項7】 請求項6の製造方法において、前記アン
ダーバンプ金属化層上のハンダはハンダバンプを含むこ
とを特徴とする製造方法。 - 【請求項8】 請求項7の製造方法において、前記化学
線放射はUV放射であることを特徴とする製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/032338 | 1998-02-27 | ||
US09/032,338 US6015652A (en) | 1998-02-27 | 1998-02-27 | Manufacture of flip-chip device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11317418A JPH11317418A (ja) | 1999-11-16 |
JP3503739B2 true JP3503739B2 (ja) | 2004-03-08 |
Family
ID=21864415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05311699A Expired - Lifetime JP3503739B2 (ja) | 1998-02-27 | 1999-03-01 | 半導体デバイスの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6015652A (ja) |
EP (1) | EP0939436B1 (ja) |
JP (1) | JP3503739B2 (ja) |
KR (1) | KR100682284B1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6089920A (en) | 1998-05-04 | 2000-07-18 | Micron Technology, Inc. | Modular die sockets with flexible interconnects for packaging bare semiconductor die |
TW411726B (en) | 1998-06-18 | 2000-11-11 | Siemens Ag | Manufacture of structurized electrodes |
US6703707B1 (en) * | 1999-11-24 | 2004-03-09 | Denso Corporation | Semiconductor device having radiation structure |
US6258705B1 (en) * | 2000-08-21 | 2001-07-10 | Siliconeware Precision Industries Co., Ltd. | Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip |
US6692629B1 (en) | 2000-09-07 | 2004-02-17 | Siliconware Precision Industries Co., Ltd. | Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer |
TW456008B (en) * | 2000-09-28 | 2001-09-21 | Siliconware Precision Industries Co Ltd | Flip chip packaging process with no-flow underfill method |
JP2002203869A (ja) * | 2000-10-30 | 2002-07-19 | Seiko Epson Corp | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
US6372545B1 (en) * | 2001-03-22 | 2002-04-16 | Taiwan Semiconductor Manufacturing Company | Method for under bump metal patterning of bumping process |
US6602775B1 (en) | 2001-08-16 | 2003-08-05 | Taiwan Semiconductor Manufacturing Company | Method to improve reliability for flip-chip device for limiting pad design |
US6835593B2 (en) * | 2002-08-01 | 2004-12-28 | Rohm Co., Ltd. | Method for manufacturing semiconductor device |
KR100510543B1 (ko) | 2003-08-21 | 2005-08-26 | 삼성전자주식회사 | 표면 결함이 제거된 범프 형성 방법 |
WO2005045911A1 (ja) | 2003-11-11 | 2005-05-19 | Asahi Glass Company, Limited | パターン形成方法、およびこれにより製造される電子回路、並びにこれを用いた電子機器 |
US20070183920A1 (en) * | 2005-02-14 | 2007-08-09 | Guo-Quan Lu | Nanoscale metal paste for interconnect and method of use |
JP2009542029A (ja) * | 2006-06-26 | 2009-11-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 小さいパッシベーション層の開口を有するフリップチップ相互接続 |
CN101479846B (zh) * | 2006-06-26 | 2011-11-23 | 皇家飞利浦电子股份有限公司 | 利用已形成的耦合件进行倒装互连 |
JP2008060552A (ja) | 2006-08-02 | 2008-03-13 | Osaka Univ | 電子回路装置とその製造方法 |
US7569422B2 (en) * | 2006-08-11 | 2009-08-04 | Megica Corporation | Chip package and method for fabricating the same |
ATE454713T1 (de) * | 2006-09-25 | 2010-01-15 | Koninkl Philips Electronics Nv | Flip-chip-verbindung über chip-durchgangswege |
JP4345808B2 (ja) * | 2006-12-15 | 2009-10-14 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
KR100857365B1 (ko) * | 2007-02-28 | 2008-09-05 | 주식회사 네패스 | 반도체 장치의 범프 구조물 |
US7777184B2 (en) * | 2007-08-30 | 2010-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for photoresist characterization and analysis |
US8446007B2 (en) * | 2009-10-20 | 2013-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-uniform alignment of wafer bumps with substrate solders |
TWI473227B (zh) | 2012-11-15 | 2015-02-11 | 矽品精密工業股份有限公司 | 基板之連接結構及其製法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4224361A (en) * | 1978-09-05 | 1980-09-23 | International Business Machines Corporation | High temperature lift-off technique |
US4273859A (en) * | 1979-12-31 | 1981-06-16 | Honeywell Information Systems Inc. | Method of forming solder bump terminals on semiconductor elements |
JPS60121741A (ja) * | 1983-12-06 | 1985-06-29 | Seiko Epson Corp | パンプ電極形成法 |
US4982267A (en) * | 1985-11-18 | 1991-01-01 | Atmel Corporation | Integrated semiconductor package |
US5158860A (en) * | 1990-11-01 | 1992-10-27 | Shipley Company Inc. | Selective metallization process |
JPH07168368A (ja) * | 1993-12-15 | 1995-07-04 | Nippon Telegr & Teleph Corp <Ntt> | レジストパターンおよび薄膜金属パターンの形成方法 |
-
1998
- 1998-02-27 US US09/032,338 patent/US6015652A/en not_active Expired - Lifetime
-
1999
- 1999-02-16 EP EP99301129A patent/EP0939436B1/en not_active Expired - Lifetime
- 1999-02-26 KR KR1019990006458A patent/KR100682284B1/ko not_active IP Right Cessation
- 1999-03-01 JP JP05311699A patent/JP3503739B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11317418A (ja) | 1999-11-16 |
EP0939436A2 (en) | 1999-09-01 |
EP0939436A3 (en) | 2000-11-02 |
US6015652A (en) | 2000-01-18 |
KR100682284B1 (ko) | 2007-02-15 |
KR19990072967A (ko) | 1999-09-27 |
EP0939436B1 (en) | 2012-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3503739B2 (ja) | 半導体デバイスの製造方法 | |
US6130141A (en) | Flip chip metallization | |
JP3588027B2 (ja) | Icチップを基板に接合する方法 | |
US5244833A (en) | Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer | |
US5010389A (en) | Integrated circuit substrate with contacts thereon for a packaging structure | |
US5492863A (en) | Method for forming conductive bumps on a semiconductor device | |
US5918364A (en) | Method of forming electrically conductive polymer interconnects on electrical substrates | |
JP3285796B2 (ja) | 導電性接触パツド接続方法 | |
US6576540B2 (en) | Method for fabricating substrate within a Ni/Au structure electroplated on electrical contact pads | |
JP2001093928A (ja) | 半導体装置及びその製造方法 | |
US20070130763A1 (en) | Method of fabricating electrical connection terminal of embedded chip | |
JP2003224158A (ja) | バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ | |
US6331447B1 (en) | High density flip chip BGA | |
JPH09199506A (ja) | 半導体素子のバンプ形成方法 | |
JPH0214796B2 (ja) | ||
US5877560A (en) | Flip chip microwave module and fabrication method | |
US6562656B1 (en) | Cavity down flip chip BGA | |
JP3918803B2 (ja) | 半導体装置用基板及びその製造方法 | |
US6294477B1 (en) | Low cost high density thin film processing | |
EP0827190A2 (en) | Bump structure and methods for forming this structure | |
JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
JP3362574B2 (ja) | バリアメタルの形成方法 | |
JPH0794849A (ja) | 半導体搭載用基板の製造方法 | |
JPH09321050A (ja) | はんだボールバンプ形成工程におけるバリアメタル形成方法 | |
JPH0817833A (ja) | 半導体装置のバンプ形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031203 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |