JPH0214796B2 - - Google Patents
Info
- Publication number
- JPH0214796B2 JPH0214796B2 JP62195440A JP19544087A JPH0214796B2 JP H0214796 B2 JPH0214796 B2 JP H0214796B2 JP 62195440 A JP62195440 A JP 62195440A JP 19544087 A JP19544087 A JP 19544087A JP H0214796 B2 JPH0214796 B2 JP H0214796B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- zirconium
- polyimide
- copper
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052726 zirconium Inorganic materials 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052802 copper Inorganic materials 0.000 claims abstract description 16
- 239000010949 copper Substances 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 60
- 239000004642 Polyimide Substances 0.000 abstract description 26
- 229920001721 polyimide Polymers 0.000 abstract description 26
- 239000000919 ceramic Substances 0.000 abstract description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052737 gold Inorganic materials 0.000 abstract description 4
- 239000010931 gold Substances 0.000 abstract description 4
- 238000005219 brazing Methods 0.000 abstract description 3
- 239000002344 surface layer Substances 0.000 abstract description 3
- 238000005304 joining Methods 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 239000012790 adhesive layer Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005272 metallurgy Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/032—Organic insulating material consisting of one material
- H05K1/0346—Organic insulating material consisting of one material containing N
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12736—Al-base component
- Y10T428/12743—Next to refractory [Group IVB, VB, or VIB] metal-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12806—Refractory [Group IVB, VB, or VIB] metal-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12903—Cu-base component
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
Ａ 産業上の利用分野
本発明は、多層薄膜金属構造体にジルコニウム
を使用することに関連する。より詳しくは、ジル
コニウムを、セラミツクまたはポリイミド構造体
と、銅またはアルミニウム層の間の接着層として
使用することに関する。
を使用することに関連する。より詳しくは、ジル
コニウムを、セラミツクまたはポリイミド構造体
と、銅またはアルミニウム層の間の接着層として
使用することに関する。
Ｂ 従来技術
VLSIに向けて集積回路密度が高まるにつれて、
入出力（Ｉ／Ｏ）線及び結線密度の増大により多
層チツプ・パツケージング技術にきびしい要求が
課せられるようになつてきた。各々が高いＩ／Ｏ
端子密度をもつ多数の集積回路（IC）チツプを
相互接続するためには、リード線のピツチが非常
に小さい微細かつ精密なパターンを形成する能力
が、将来のVLSIパツケージング技術の成功にと
つて次第に重要になりつつある。
入出力（Ｉ／Ｏ）線及び結線密度の増大により多
層チツプ・パツケージング技術にきびしい要求が
課せられるようになつてきた。各々が高いＩ／Ｏ
端子密度をもつ多数の集積回路（IC）チツプを
相互接続するためには、リード線のピツチが非常
に小さい微細かつ精密なパターンを形成する能力
が、将来のVLSIパツケージング技術の成功にと
つて次第に重要になりつつある。
現在の厚膜多層セラミツク（MLC）技術は限
界に達してしまつている。というのは、シルク・
スクリーニング技術が、３ミル（0.0762mm）より
も小さい線幅をもつパターンを形成し得ず、焼結
処理が大きい寸法誤差を被るからである。厚膜
MCL技術自体は、先進のVLSIパツケージング技
術の必要条件をみたすには不十分である。
界に達してしまつている。というのは、シルク・
スクリーニング技術が、３ミル（0.0762mm）より
も小さい線幅をもつパターンを形成し得ず、焼結
処理が大きい寸法誤差を被るからである。厚膜
MCL技術自体は、先進のVLSIパツケージング技
術の必要条件をみたすには不十分である。
チツプ間結線及びＩ／Ｏ相互結線を与えるため
の１つの方法として、慣用的なMLC基体の上面
で薄膜ポリイミド・パツケージを用いるものがあ
る。この構造は、電流を供給し機械的支持を与え
るための基体としてのMLC基板と、チツプ間結
線を与え且つ半導体チツプ接点を薄膜結線層にフ
アン・アウトするためにMLC基板上で処理され
た薄膜層とからなる。さまざまな材料をテストし
た結果として、微細パターニングされた高導電率
銅層の間の低誘電率絶縁層としてのポリイミドの
使用が最良の性能を達成することが分かつてい
る。
の１つの方法として、慣用的なMLC基体の上面
で薄膜ポリイミド・パツケージを用いるものがあ
る。この構造は、電流を供給し機械的支持を与え
るための基体としてのMLC基板と、チツプ間結
線を与え且つ半導体チツプ接点を薄膜結線層にフ
アン・アウトするためにMLC基板上で処理され
た薄膜層とからなる。さまざまな材料をテストし
た結果として、微細パターニングされた高導電率
銅層の間の低誘電率絶縁層としてのポリイミドの
使用が最良の性能を達成することが分かつてい
る。
しかし、銅を微細結線のために使用する際の問
題として、純粋の銅のポリイミドに対する接着性
が、後の処理に耐え得るほどには十分でないとい
うことがある。それゆえ、銅とポリイミド基板の
間の接着性を高めるための技術が要望される。
題として、純粋の銅のポリイミドに対する接着性
が、後の処理に耐え得るほどには十分でないとい
うことがある。それゆえ、銅とポリイミド基板の
間の接着性を高めるための技術が要望される。
Ｃ 発明が解決しようとする問題点
この発明の目的は、ポリイミド層に対する銅の
接着性を高めるための多層薄膜メタラージを提供
することにある。
接着性を高めるための多層薄膜メタラージを提供
することにある。
この発明の他の目的は、銅層をセラミツク層に
接合するための薄膜メタラージを提供することに
ある。
接合するための薄膜メタラージを提供することに
ある。
この発明のさらに他の目的は、セラミツク基板
と、ポリイミド誘電体層によつて隔てられた複数
の薄膜金属層を含む集積回路パツケージを提供す
ることにある。
と、ポリイミド誘電体層によつて隔てられた複数
の薄膜金属層を含む集積回路パツケージを提供す
ることにある。
Ｄ 問題を解決するための手段
本発明によれば、ポリイミド層と銅層の間の接
着層としてジルコニウムの薄膜が使用される。ジ
ルコニウムとポリイミドの間の接続強度は、クロ
ムやチタンなどの他の接着層よりも優れている。
さらに、ジルコニウムの場合、ポリイミド表面の
スパツタ・クリーニングは不要である。尚、被膜
付着の開始時点で、ジルコニウムと銅を共時付着
することもできる。
着層としてジルコニウムの薄膜が使用される。ジ
ルコニウムとポリイミドの間の接続強度は、クロ
ムやチタンなどの他の接着層よりも優れている。
さらに、ジルコニウムの場合、ポリイミド表面の
スパツタ・クリーニングは不要である。尚、被膜
付着の開始時点で、ジルコニウムと銅を共時付着
することもできる。
さらに、ポリイミドがパツケージングに不要で
あるような応用技術の場合、ジルコニウムを、セ
ラミツク基板に対する直接の接着層として使用す
ることができる。ジルコニウムに続いて銅が付着
され、その後、反応障壁層と、金などの濡れ可能
な表面層が付着される。このタイプの構造は、ピ
ンのろう付け、チツプ接合、またはワイヤ接続に
使用することができる。
あるような応用技術の場合、ジルコニウムを、セ
ラミツク基板に対する直接の接着層として使用す
ることができる。ジルコニウムに続いて銅が付着
され、その後、反応障壁層と、金などの濡れ可能
な表面層が付着される。このタイプの構造は、ピ
ンのろう付け、チツプ接合、またはワイヤ接続に
使用することができる。
Ｅ 実施例
第１図には多層セラミツク（MLC）基板１０
が図示されている。MLCは、複数の薄いセラミ
ツク・シートを、半導体デバイスのための回路接
続を形成するように、整合し焼結されたものとし
て知られている。セラミツクの材料としては、ア
ルミナ・セラミツク（Al2O3）、またはアルフ
ア・コージライトとして知られる形態のガラス・
セラミツク・タイプのものがある。基板１０の層
１２内には、基板を横切つて電気信号を搬送する
ために使用される導電体が含まれている。これら
の導電体のうちのいくつかはバイア１４，１６及
び１８として図示されており、これらは、基板１
０が他の素子と接続される基板１０の上下面の間
で信号を搬送するために使用される。
が図示されている。MLCは、複数の薄いセラミ
ツク・シートを、半導体デバイスのための回路接
続を形成するように、整合し焼結されたものとし
て知られている。セラミツクの材料としては、ア
ルミナ・セラミツク（Al2O3）、またはアルフ
ア・コージライトとして知られる形態のガラス・
セラミツク・タイプのものがある。基板１０の層
１２内には、基板を横切つて電気信号を搬送する
ために使用される導電体が含まれている。これら
の導電体のうちのいくつかはバイア１４，１６及
び１８として図示されており、これらは、基板１
０が他の素子と接続される基板１０の上下面の間
で信号を搬送するために使用される。
バイア１４，１６及び１８との電気的接続を形
成するために、薄いジルコニウム層を含む多層金
属構造体がすぐれた機械的且つ電気的性質を呈す
る。多層メタラージの実際の構造は、相互接続の
タイプに応じて異なるけれども、ジルコニウム層
を使用することはすべての構造に共通している。
例えば、ピン２４を、バイア１８、設計変更パツ
ド２８、及び表面パツド３１に接続するために使
用される多層パツド２２は４つの層からなる。ま
た、バイア１４及び１６に接続される補獲
（carture）パツド２６は３層金属構造からなる。
成するために、薄いジルコニウム層を含む多層金
属構造体がすぐれた機械的且つ電気的性質を呈す
る。多層メタラージの実際の構造は、相互接続の
タイプに応じて異なるけれども、ジルコニウム層
を使用することはすべての構造に共通している。
例えば、ピン２４を、バイア１８、設計変更パツ
ド２８、及び表面パツド３１に接続するために使
用される多層パツド２２は４つの層からなる。ま
た、バイア１４及び１６に接続される補獲
（carture）パツド２６は３層金属構造からなる。
第１図にはまた、ポリイミド層３６，３７，３
８からなる３層ポリイミド構造が示されている。
このポリイミド構造は、再分配
（redistribution）、チツプ間結線２７及び、基板
１０と半導体チツプ３４の間の相互接続のために
使用される。さらに、ポリイミド層内の結線は、
１つの半導体チツプを他のチップに直接接続する
ためにも使用することができる。
８からなる３層ポリイミド構造が示されている。
このポリイミド構造は、再分配
（redistribution）、チツプ間結線２７及び、基板
１０と半導体チツプ３４の間の相互接続のために
使用される。さらに、ポリイミド層内の結線は、
１つの半導体チツプを他のチップに直接接続する
ためにも使用することができる。
４層メタラージ
回路相互接続のためにろう付けまたははんだ付
けされる金属パツドには、ジルコニウム接続層
と、銅層と、反応障壁層と、濡れ可能な層からな
る４層構造が好ましい。４層構造を必要とするタ
イプのパツドの例は、ピン２４をろう付けされる
パツド２２と、設計変更パツド２８と、半導体チ
ツプ３４上ではんだボール３４が接続される表面
パツド３１である。
けされる金属パツドには、ジルコニウム接続層
と、銅層と、反応障壁層と、濡れ可能な層からな
る４層構造が好ましい。４層構造を必要とするタ
イプのパツドの例は、ピン２４をろう付けされる
パツド２２と、設計変更パツド２８と、半導体チ
ツプ３４上ではんだボール３４が接続される表面
パツド３１である。
第２図を参照すると、パツドをメタライズする
シーケンスは、マスク（図示しない）を、材質が
セラミツクでも、有機物でも、金属でもよい基板
４０と整合させることから始まる。使用されるマ
スクのタイプは、金属でも、プラスチツクでも、
ポリマでも、フオトレジストでも、本発明に重要
でなく、一般に使用されている任意のタイプのも
のを使用することができる。もし誘電体層として
ポリイミドを使用しないなら、多層薄膜パツド４
２の形成は、ジルコニウム４４の薄層の付着で始
まる。ジルコニウム４４は、電子銃蒸着、スパツ
タリング、イオン・プレーテイングまたは他の知
られている技術を用いて付着することができる。
ジルコニウム層４４の厚さは好適には30〜2000オ
ングストロームの範囲にある。
シーケンスは、マスク（図示しない）を、材質が
セラミツクでも、有機物でも、金属でもよい基板
４０と整合させることから始まる。使用されるマ
スクのタイプは、金属でも、プラスチツクでも、
ポリマでも、フオトレジストでも、本発明に重要
でなく、一般に使用されている任意のタイプのも
のを使用することができる。もし誘電体層として
ポリイミドを使用しないなら、多層薄膜パツド４
２の形成は、ジルコニウム４４の薄層の付着で始
まる。ジルコニウム４４は、電子銃蒸着、スパツ
タリング、イオン・プレーテイングまたは他の知
られている技術を用いて付着することができる。
ジルコニウム層４４の厚さは好適には30〜2000オ
ングストロームの範囲にある。
次に、銅、アルミニウムまたは金の層４６が、
同一のマスク付着技術を用いて付着される。層４
６もまた上述の付着技術を用いて付着することが
でき、これの好適な厚さは２〜20μｍの範囲にあ
る。
同一のマスク付着技術を用いて付着される。層４
６もまた上述の付着技術を用いて付着することが
でき、これの好適な厚さは２〜20μｍの範囲にあ
る。
後の製造処理の間に層４６がはんだまたはろう
と反応するのを防止するために、厚さ0.5〜3.0μ
ｍの範囲にある反応／拡散障壁層４８が付着され
る。この反応障壁層は、ジルコニウム、チタン、
クロム、コバルト、タングステン、モリブデンま
たはニツケルである。
と反応するのを防止するために、厚さ0.5〜3.0μ
ｍの範囲にある反応／拡散障壁層４８が付着され
る。この反応障壁層は、ジルコニウム、チタン、
クロム、コバルト、タングステン、モリブデンま
たはニツケルである。
最後に、多層膜のはんだまたはろう付けに対す
る濡れ性を高めるために、濡れ可能な表面５０が
付着される。これには、0.3〜10μｍ厚の範囲の金
が有効であることが分かつている。
る濡れ性を高めるために、濡れ可能な表面５０が
付着される。これには、0.3〜10μｍ厚の範囲の金
が有効であることが分かつている。
もしポリイミド層が多層メタラージに使用され
るなら、上述の処理は、追加のステツプを含むよ
うに変更される。第３図を参照すると、基板６０
が示されている。基板６０はセラミツクでもよ
く、あるいは前もつて付着されたポリイミドの層
でもよい。ポリイミドの層６２は約5.0μｍの厚さ
でスプレーまたはスピン被覆されたものである。
この層に続いて、可溶性ポリイミドからなる第２
の層６４が付着される。層６４は、金属付着後の
リフト・オフ層として使用されることになる。
るなら、上述の処理は、追加のステツプを含むよ
うに変更される。第３図を参照すると、基板６０
が示されている。基板６０はセラミツクでもよ
く、あるいは前もつて付着されたポリイミドの層
でもよい。ポリイミドの層６２は約5.0μｍの厚さ
でスプレーまたはスピン被覆されたものである。
この層に続いて、可溶性ポリイミドからなる第２
の層６４が付着される。層６４は、金属付着後の
リフト・オフ層として使用されることになる。
次に、フオトレジスト層６６が付着されて乾燥
され、メタライゼーシヨン・パターンがリソグラ
フ的に画成され、現像される。この現像されたフ
オトレジスト・パターンをエツチング・マスクと
して使用することにより、層６４及び６２が、
O2またはO2／CF4混合ガスを用いた反応性イオ
ン・エツチング・チエンバ中でエツチングされ、
バイア６８が形成される。次に、前述した方法で
金属層が付着される。リフト・オフは、基板６０
をｎ−メチルピロリドン（NMP）のような、可
溶性ポリイミド６４を溶解し得る溶剤中に浸漬す
ることによつて達成される。
され、メタライゼーシヨン・パターンがリソグラ
フ的に画成され、現像される。この現像されたフ
オトレジスト・パターンをエツチング・マスクと
して使用することにより、層６４及び６２が、
O2またはO2／CF4混合ガスを用いた反応性イオ
ン・エツチング・チエンバ中でエツチングされ、
バイア６８が形成される。次に、前述した方法で
金属層が付着される。リフト・オフは、基板６０
をｎ−メチルピロリドン（NMP）のような、可
溶性ポリイミド６４を溶解し得る溶剤中に浸漬す
ることによつて達成される。
もしそのメタラージが前に付着された金属層の
一部を覆うべきならば、追加の多層構造を付着す
る前に、金属表面に形成されているかもしれない
酸化物を除去するために、その表面をスパツタ清
浄化する必要があろう。
一部を覆うべきならば、追加の多層構造を付着す
る前に、金属表面に形成されているかもしれない
酸化物を除去するために、その表面をスパツタ清
浄化する必要があろう。
第１図に示すような多層結線構造を形成するの
に必要な回数だけこれと同一の処理を繰り返すこ
とができる。
に必要な回数だけこれと同一の処理を繰り返すこ
とができる。
３層メタラージ
捕獲パツド２６などのように、ろう付けまたは
はんだ付けの応力にさらされない金属パツドまた
は線の場合、次の相違点以外は上述の処理に従
う。すなわち、(1)反応障壁層はそれほど厚くなく
ともよく（30〜2000オングストロームで十分であ
る）、(2)濡れ可能な表面層は不要である。その他
の処理ステツプは同一である。
はんだ付けの応力にさらされない金属パツドまた
は線の場合、次の相違点以外は上述の処理に従
う。すなわち、(1)反応障壁層はそれほど厚くなく
ともよく（30〜2000オングストロームで十分であ
る）、(2)濡れ可能な表面層は不要である。その他
の処理ステツプは同一である。
Ｆ 発明の効果
以上説明したように、本発明によれば、セラミ
ツク、ポリイミドなどの絶縁体と、その絶縁体上
に配置すべき銅などの金属層の間に、接着層とし
てジルコニウムを介在させることにより、金属層
と絶縁体との接着性が高まるという効果が与えら
れる。
ツク、ポリイミドなどの絶縁体と、その絶縁体上
に配置すべき銅などの金属層の間に、接着層とし
てジルコニウムを介在させることにより、金属層
と絶縁体との接着性が高まるという効果が与えら
れる。
第１図は、多層ポリイミド構造をもつ多層セラ
ミツク構造の断面図、第２図は、４層メタラージ
の断面図、第３図は、ポリイミド層と金属構造を
もつ基板の断面図である。 ４４……ジルコニウム層。
ミツク構造の断面図、第２図は、４層メタラージ
の断面図、第３図は、ポリイミド層と金属構造を
もつ基板の断面図である。 ４４……ジルコニウム層。
Claims (1)
- 【特許請求の範囲】 １ (a) 基板上に付着されたジルコニウム層と、 (b) 上記ジルコニウム層上に付着された、アルミ
ニウム及び銅の群から選択された金属の層と、 (c) 上記金属の層上に付着された、ジルコニウ
ム、チタン、クロム、コバルト、タングステ
ン、モリブデン及びニツケルの群から選択され
た反応障壁層を含む、 多層金属構造体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/919,530 US4751349A (en) | 1986-10-16 | 1986-10-16 | Zirconium as an adhesion material in a multi-layer metallic structure |
| US919530 | 1986-10-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63110697A JPS63110697A (ja) | 1988-05-16 |
| JPH0214796B2 true JPH0214796B2 (ja) | 1990-04-10 |
Family
ID=25442258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62195440A Granted JPS63110697A (ja) | 1986-10-16 | 1987-08-06 | 多層金属構造体 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4751349A (ja) |
| EP (1) | EP0264134B1 (ja) |
| JP (1) | JPS63110697A (ja) |
| DE (1) | DE3781234D1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4847445A (en) * | 1985-02-01 | 1989-07-11 | Tektronix, Inc. | Zirconium thin-film metal conductor systems |
| JPH0732158B2 (ja) * | 1988-04-08 | 1995-04-10 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 電子部品のための多層金属構造 |
| US5183973A (en) * | 1989-08-14 | 1993-02-02 | Santa Barbara Research Center | Flexible cable for interconnecting electronic components |
| JP2738600B2 (ja) * | 1991-05-27 | 1998-04-08 | 京セラ株式会社 | 回路基板 |
| US5436412A (en) * | 1992-10-30 | 1995-07-25 | International Business Machines Corporation | Interconnect structure having improved metallization |
| JP4428832B2 (ja) * | 1999-08-27 | 2010-03-10 | 富士通株式会社 | 金属配線構造、半導体装置及び半導体装置の製造方法 |
| US6800815B1 (en) * | 2001-01-16 | 2004-10-05 | National Semiconductor Corporation | Materials and structure for a high reliability bga connection between LTCC and PB boards |
| JP4448702B2 (ja) * | 2004-01-30 | 2010-04-14 | 日東電工株式会社 | 回路付サスペンション基板の製造方法 |
| KR100857365B1 (ko) * | 2007-02-28 | 2008-09-05 | 주식회사 네패스 | 반도체 장치의 범프 구조물 |
| EP2767616A1 (en) * | 2013-02-15 | 2014-08-20 | Alstom Technology Ltd | Turbomachine component with an erosion and corrosion resistant coating system and method for manufacturing such a component |
| US10453817B1 (en) | 2018-06-18 | 2019-10-22 | Texas Instruments Incorporated | Zinc-cobalt barrier for interface in solder bond applications |
| US11342256B2 (en) | 2019-01-24 | 2022-05-24 | Applied Materials, Inc. | Method of fine redistribution interconnect formation for advanced packaging applications |
| IT201900006736A1 (it) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di fabbricazione di package |
| IT201900006740A1 (it) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di strutturazione di substrati |
| US11931855B2 (en) | 2019-06-17 | 2024-03-19 | Applied Materials, Inc. | Planarization methods for packaging substrates |
| US11862546B2 (en) | 2019-11-27 | 2024-01-02 | Applied Materials, Inc. | Package core assembly and fabrication methods |
| US11257790B2 (en) | 2020-03-10 | 2022-02-22 | Applied Materials, Inc. | High connectivity device stacking |
| US11454884B2 (en) | 2020-04-15 | 2022-09-27 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
| US11400545B2 (en) | 2020-05-11 | 2022-08-02 | Applied Materials, Inc. | Laser ablation for package fabrication |
| US11232951B1 (en) | 2020-07-14 | 2022-01-25 | Applied Materials, Inc. | Method and apparatus for laser drilling blind vias |
| US11676832B2 (en) | 2020-07-24 | 2023-06-13 | Applied Materials, Inc. | Laser ablation system for package fabrication |
| US11521937B2 (en) | 2020-11-16 | 2022-12-06 | Applied Materials, Inc. | Package structures with built-in EMI shielding |
| US11404318B2 (en) | 2020-11-20 | 2022-08-02 | Applied Materials, Inc. | Methods of forming through-silicon vias in substrates for advanced packaging |
| US11705365B2 (en) | 2021-05-18 | 2023-07-18 | Applied Materials, Inc. | Methods of micro-via formation for advanced packaging |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4838112A (ja) * | 1971-09-10 | 1973-06-05 | ||
| JPS5212030A (en) * | 1975-07-16 | 1977-01-29 | Nippon Telegraph & Telephone | Serial printing system |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2857663A (en) * | 1954-02-09 | 1958-10-28 | Gen Electric | Metallic bond |
| US3379568A (en) * | 1964-12-21 | 1968-04-23 | North American Rockwell | Process for forming holes and multilayer interconnections through a dielectric |
| US3423821A (en) * | 1965-03-18 | 1969-01-28 | Hitachi Ltd | Method of producing thin film integrated circuits |
| US3461524A (en) * | 1966-11-02 | 1969-08-19 | Bell Telephone Labor Inc | Method for making closely spaced conductive layers |
| US3621442A (en) * | 1968-11-07 | 1971-11-16 | Allen Bradley Co | Terminal connection of electronic devices |
| US3798011A (en) * | 1969-01-31 | 1974-03-19 | Du Pont | Multilayered metal composite |
| FR2041392A5 (ja) * | 1969-04-23 | 1971-01-29 | Cii | |
| US3647585A (en) * | 1969-05-23 | 1972-03-07 | Bell Telephone Labor Inc | Method of eliminating pinhole shorts in an air-isolated crossover |
| GB1248142A (en) * | 1969-06-20 | 1971-09-29 | Decca Ltd | Improvements in or relating to electrical circuits assemblies |
| US4042753A (en) * | 1972-09-22 | 1977-08-16 | Imperial Chemical Industries Limited | Composite conductor |
| US4016050A (en) * | 1975-05-12 | 1977-04-05 | Bell Telephone Laboratories, Incorporated | Conduction system for thin film and hybrid integrated circuits |
| US4153518A (en) * | 1977-11-18 | 1979-05-08 | Tektronix, Inc. | Method of making a metalized substrate having a thin film barrier layer |
| JPS5730334A (en) * | 1980-07-31 | 1982-02-18 | Toshiba Corp | Protection of wiring layer |
| DE3136198A1 (de) * | 1981-01-15 | 1982-08-05 | Robert Bosch Gmbh, 7000 Stuttgart | "elektronische duennschichtschaltung" |
| JPS59167096A (ja) * | 1983-03-11 | 1984-09-20 | 日本電気株式会社 | 回路基板 |
| US4665468A (en) * | 1984-07-10 | 1987-05-12 | Nec Corporation | Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same |
| US4847445A (en) * | 1985-02-01 | 1989-07-11 | Tektronix, Inc. | Zirconium thin-film metal conductor systems |
-
1986
- 1986-10-16 US US06/919,530 patent/US4751349A/en not_active Expired - Fee Related
-
1987
- 1987-08-06 JP JP62195440A patent/JPS63110697A/ja active Granted
- 1987-10-15 DE DE8787115097T patent/DE3781234D1/de not_active Expired - Lifetime
- 1987-10-15 EP EP87115097A patent/EP0264134B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4838112A (ja) * | 1971-09-10 | 1973-06-05 | ||
| JPS5212030A (en) * | 1975-07-16 | 1977-01-29 | Nippon Telegraph & Telephone | Serial printing system |
Also Published As
| Publication number | Publication date |
|---|---|
| US4751349A (en) | 1988-06-14 |
| JPS63110697A (ja) | 1988-05-16 |
| EP0264134A3 (en) | 1988-09-21 |
| DE3781234D1 (de) | 1992-09-24 |
| EP0264134B1 (en) | 1992-08-19 |
| EP0264134A2 (en) | 1988-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0214796B2 (ja) | ||
| US6261467B1 (en) | Direct deposit thin film single/multi chip module | |
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| KR960013632B1 (ko) | 다중칩 집적회로 패키징 구성 및 방법 | |
| US4446477A (en) | Multichip thin film module | |
| US5244833A (en) | Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer | |
| US6740577B2 (en) | Method of forming a small pitch torch bump for mounting high-performance flip-flop devices | |
| US5010389A (en) | Integrated circuit substrate with contacts thereon for a packaging structure | |
| US4918811A (en) | Multichip integrated circuit packaging method | |
| USRE37882E1 (en) | Semiconductor device manufacturing method | |
| US6242279B1 (en) | High density wire bond BGA | |
| JP4268339B2 (ja) | 多層相互連結モジュール及びその製造方法 | |
| US7138294B2 (en) | Circuit substrate device, method for producing the same, semiconductor device and method for producing the same | |
| US6015652A (en) | Manufacture of flip-chip device | |
| JPS5928366A (ja) | 電気的相互接続パツケ−ジを製造する方法 | |
| US6331447B1 (en) | High density flip chip BGA | |
| JPH0213949B2 (ja) | ||
| US20050048696A1 (en) | Microbeam assembly and associated method for integrated circuit interconnection to substrates | |
| JPH06350234A (ja) | 電気及び／又は電子部品を絶縁基板に取付けかつ接触接続する方法、及び無電流金属析出によるプリント配線基板の製造方法並びに電子部品を取付けかつ接触接続する方法 | |
| US6294477B1 (en) | Low cost high density thin film processing | |
| US6284639B1 (en) | Method for forming a structured metallization on a semiconductor wafer | |
| KR20000019151A (ko) | 솔더 범프를 갖는 반도체 칩과 그 제조방법 | |
| JP3723350B2 (ja) | 配線基板およびその製造方法 | |
| JPH0794631A (ja) | セラミック回路基板 | |
| JPS63272056A (ja) | 集積半導体装置の接続用電極 |