JPS63110697A - 多層金属構造体 - Google Patents
多層金属構造体Info
- Publication number
- JPS63110697A JPS63110697A JP62195440A JP19544087A JPS63110697A JP S63110697 A JPS63110697 A JP S63110697A JP 62195440 A JP62195440 A JP 62195440A JP 19544087 A JP19544087 A JP 19544087A JP S63110697 A JPS63110697 A JP S63110697A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polyimide
- substrate
- multilayer
- zirconium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010410 layer Substances 0.000 claims description 59
- 239000004642 Polyimide Substances 0.000 claims description 25
- 229920001721 polyimide Polymers 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 17
- 229910052726 zirconium Inorganic materials 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 239000000919 ceramic Substances 0.000 claims description 12
- 239000012790 adhesive layer Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000000034 method Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/032—Organic insulating material consisting of one material
- H05K1/0346—Organic insulating material consisting of one material containing N
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12736—Al-base component
- Y10T428/12743—Next to refractory [Group IVB, VB, or VIB] metal-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12806—Refractory [Group IVB, VB, or VIB] metal-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12903—Cu-base component
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、多層薄膜金属構造体にジルコニウムを使用す
ることに関連する。より詳しくは、ジルコニウムを、セ
ラミックまたはポリイミド構造体と、銅またはアルミニ
ウム層の間の接着層として使用することに関する。
ることに関連する。より詳しくは、ジルコニウムを、セ
ラミックまたはポリイミド構造体と、銅またはアルミニ
ウム層の間の接着層として使用することに関する。
Ｂ、従来技術
ＶＬＳ Ｉに向けて集積回路密度が高まるにつれて、入
出力（Ｉ／○）線及び結線密度の増大により多層チップ
・パッケージング技術にきびしい要求が課せられるよう
になってきた。各々が高いｒ／○端子密度をもつ多数の
集積回路（ＩＣ）チップを相互接続するためには、リー
ド線のピッチが非常に小さい微細かつ精密なパターンを
形成する能力が、将来のＶＬＳＩパッケージング技術の
成功にとって次第に重要になりつつある。
出力（Ｉ／○）線及び結線密度の増大により多層チップ
・パッケージング技術にきびしい要求が課せられるよう
になってきた。各々が高いｒ／○端子密度をもつ多数の
集積回路（ＩＣ）チップを相互接続するためには、リー
ド線のピッチが非常に小さい微細かつ精密なパターンを
形成する能力が、将来のＶＬＳＩパッケージング技術の
成功にとって次第に重要になりつつある。
現在の厚膜多層セラミック（ＭＬＣ）技術は限界に達し
てしまっている。というのは、シルク・スクリーニング
技術が、３ミル（０，０７６２ｍｍ）よりも小さい線幅
をもつパターンを形成し得ず、焼結処理が大きい寸法誤
差を被るからである。厚膜ＭＬＣ技術自体は、先進のＶ
ＬＳＩパッケージング技術の必要条件をみたすには不十
分である。
てしまっている。というのは、シルク・スクリーニング
技術が、３ミル（０，０７６２ｍｍ）よりも小さい線幅
をもつパターンを形成し得ず、焼結処理が大きい寸法誤
差を被るからである。厚膜ＭＬＣ技術自体は、先進のＶ
ＬＳＩパッケージング技術の必要条件をみたすには不十
分である。
チップ間結線及びＩ１０相互結線を与えるための１つの
方法として、慣用的なＭＬＣ基体の上面で薄膜ポリイミ
ド・パッケージを用いるものがある。この構造は、電流
を供給し機械的支持を与えるための基体としてのＭＬＣ
基板と、チップ間結線を与え且つ半導体チップ接点を薄
膜結線層にファン・アウトするためにＭＬＣ基板上で処
理された薄膜層とからなる。さまざまな材料をテストし
た結果として、微細パターニングされた高導電率鋼層の
間の低誘電率絶縁層としてのポリイミドの使用が最良の
性能を達成することが分かっている。
方法として、慣用的なＭＬＣ基体の上面で薄膜ポリイミ
ド・パッケージを用いるものがある。この構造は、電流
を供給し機械的支持を与えるための基体としてのＭＬＣ
基板と、チップ間結線を与え且つ半導体チップ接点を薄
膜結線層にファン・アウトするためにＭＬＣ基板上で処
理された薄膜層とからなる。さまざまな材料をテストし
た結果として、微細パターニングされた高導電率鋼層の
間の低誘電率絶縁層としてのポリイミドの使用が最良の
性能を達成することが分かっている。
しかし、銅を微細結線のために使用する際の問題として
、純粋の銅のポリイミドに対する接着性が、後の処理に
耐え得るほどには十分でないということがある。それゆ
え、銅とポリイミド基板の゛ 間の接着性を高めるため
の技術が栗鼠される。
、純粋の銅のポリイミドに対する接着性が、後の処理に
耐え得るほどには十分でないということがある。それゆ
え、銅とポリイミド基板の゛ 間の接着性を高めるため
の技術が栗鼠される。
Ｃ０発明が解決しようとする問題点
この発明の目的は、ポリイミド層に対する銅の接着性を
高めるための多層薄膜メタラージを提供することにある
。
高めるための多層薄膜メタラージを提供することにある
。
この発明の他の目的は、銅層をセラミック層に接合する
ための薄膜メタラージを提供することにある。
ための薄膜メタラージを提供することにある。
この発明のさらに他の目的は、セラミック基板と、ポリ
イミド誘電体層によって隔てられた複数の薄膜金属層を
含む集積回路パッケージを提供することにある。
イミド誘電体層によって隔てられた複数の薄膜金属層を
含む集積回路パッケージを提供することにある。
Ｄ０問題を解決するための手段
本発明によれば、ポリイミド層と銅層の間の接着層とし
てジルコニウムの薄層が使用される。ジルコニウムとポ
リイミドの間の接続強度は、クロムやチタンなどの他の
接着層よりも優れている。
てジルコニウムの薄層が使用される。ジルコニウムとポ
リイミドの間の接続強度は、クロムやチタンなどの他の
接着層よりも優れている。
さらに、ジルコニウムの場合、ポリイミド表面のスパッ
タ・クリーニングは不要である。尚、被膜付着の開始時
点で、ジルコニウムと銅を共時付着することもできる。
タ・クリーニングは不要である。尚、被膜付着の開始時
点で、ジルコニウムと銅を共時付着することもできる。
さらに、ポリイミドがパッケージングに不要であるよう
な応用技術の場合、ジルコニウムを、セラミック基板に
対する直接の接着層として使用することができる。ジル
コニウムに続いて銅が付着され、その後、反応障壁層と
、金などの濡れ可能な表面層が付着される。このタイプ
の構造は、ピンのろう付け、チップ接合、またはワイヤ
接続に使用することができる。
な応用技術の場合、ジルコニウムを、セラミック基板に
対する直接の接着層として使用することができる。ジル
コニウムに続いて銅が付着され、その後、反応障壁層と
、金などの濡れ可能な表面層が付着される。このタイプ
の構造は、ピンのろう付け、チップ接合、またはワイヤ
接続に使用することができる。
Ｅ、実施例
第１図には多層セラミック（ＭＬＣ）基板１０が図示さ
れている。ＭＬＣは、複数の薄いセラミック・シートを
、半導体デバイスのための回路接続を形成するように、
整合し焼結されたものとして知られている。セラミック
の材料としては、アルミナ・セラミック（ＡＩ２２０３
）、またはアルファ・コージライトとして知られる形態
のガラス・セラミック・タイプのものがある。基板１０
の層１２内には、基板を横切って電気信号を搬送するた
めに使用される導電体が含まれている。これらの導電体
のうちのいくつかはバイア１４．１６及び１８として図
示されており、これらは、基板１０が他の素子と接続さ
れる基板１０の上下面の間で信号を搬送するために使用
される。
れている。ＭＬＣは、複数の薄いセラミック・シートを
、半導体デバイスのための回路接続を形成するように、
整合し焼結されたものとして知られている。セラミック
の材料としては、アルミナ・セラミック（ＡＩ２２０３
）、またはアルファ・コージライトとして知られる形態
のガラス・セラミック・タイプのものがある。基板１０
の層１２内には、基板を横切って電気信号を搬送するた
めに使用される導電体が含まれている。これらの導電体
のうちのいくつかはバイア１４．１６及び１８として図
示されており、これらは、基板１０が他の素子と接続さ
れる基板１０の上下面の間で信号を搬送するために使用
される。
バイア１４．１６及び１８との電気的接続を形成するた
めに、薄いジルコニウム層を含む多層金属構造体がすぐ
れた機械的且つ電気的性質を呈する。多層メタラージの
実際の構造は、相互接続のタイプに応じて異なるけれど
も、ジルコニウム層を使用することはすべての構造に共
通している。
めに、薄いジルコニウム層を含む多層金属構造体がすぐ
れた機械的且つ電気的性質を呈する。多層メタラージの
実際の構造は、相互接続のタイプに応じて異なるけれど
も、ジルコニウム層を使用することはすべての構造に共
通している。
例えば、ピン２４を、バイア１８、設計変更パッド２８
、及び表面パッド３１に接続するために使用される多層
パッド２２は４つの層からなる。また、バイア１４及び
１６に接続される捕獲（ｃａｒｔｕｒｅ） ハツト２６
は３層金属構造からなる。
、及び表面パッド３１に接続するために使用される多層
パッド２２は４つの層からなる。また、バイア１４及び
１６に接続される捕獲（ｃａｒｔｕｒｅ） ハツト２６
は３層金属構造からなる。
第１図にはまた、ポリイミド層３６．３７．３８からな
る３層ポリイミド構造が示されている。
る３層ポリイミド構造が示されている。
このポリイミド構造は、再分配（ｒｅｄｉｓｔｒｉｂｕ
ｔｉｏｎ）、チップ間結線２７及び、基板１０と半導体
チップ３４の間の相互接続のために使用される。さらに
、ポリイミド層内の結線は、１つの半導体装置プを他の
チップに直接接続するためにも使用する回路相互接続の
ためにろう付けまたははんだ付けされる金属パッドには
、ジルコニウム接続層と、銅層と、反応障壁層と、濡れ
可能な層からなる４層構造が好ましい。４層構造を必要
とするタイプΦパッドの例は、ピン２４をろう付けされ
るパッド２２と、設計変更パッド２８と、半導体チップ
３４上ではんだボール３４が接続される表面パッド３１
である。
ｔｉｏｎ）、チップ間結線２７及び、基板１０と半導体
チップ３４の間の相互接続のために使用される。さらに
、ポリイミド層内の結線は、１つの半導体装置プを他の
チップに直接接続するためにも使用する回路相互接続の
ためにろう付けまたははんだ付けされる金属パッドには
、ジルコニウム接続層と、銅層と、反応障壁層と、濡れ
可能な層からなる４層構造が好ましい。４層構造を必要
とするタイプΦパッドの例は、ピン２４をろう付けされ
るパッド２２と、設計変更パッド２８と、半導体チップ
３４上ではんだボール３４が接続される表面パッド３１
である。
第２図を参照すると、パッドをメタライズするシーケン
スは、マスク（図示しない）を、材質がセラミックでも
、有機物でも、金属でもよい基板４ｏと整合させること
から始まる。使用されるマスクのタイプは、金属でも、
プラスチックでも、ポリマでも、フォトレジストでも、
本発明に重要でな（、一般に使用されている任意のタイ
プのもυ のを使用することができる。も−誘電体層としてポリイ
ミドを使用しないなら、多層薄膜パッド４２の形成は、
ジルコニウム４４の薄層の付着で始まる。ジルコニウム
４４は、電子銃蒸着、スパッタリング、イオン・ブレー
ティングまたは他の知られている技術を用いて付着する
ことができる。
スは、マスク（図示しない）を、材質がセラミックでも
、有機物でも、金属でもよい基板４ｏと整合させること
から始まる。使用されるマスクのタイプは、金属でも、
プラスチックでも、ポリマでも、フォトレジストでも、
本発明に重要でな（、一般に使用されている任意のタイ
プのもυ のを使用することができる。も−誘電体層としてポリイ
ミドを使用しないなら、多層薄膜パッド４２の形成は、
ジルコニウム４４の薄層の付着で始まる。ジルコニウム
４４は、電子銃蒸着、スパッタリング、イオン・ブレー
ティングまたは他の知られている技術を用いて付着する
ことができる。
ジルコニウム層４４の厚さは好適には３０〜２０ｏＯオ
ングストロームの範囲にある。
ングストロームの範囲にある。
次に、銅、アルミニウムまたは金の層４６が。
同一のマスク付着技術を用いて付着される。層４６もま
た上述の付着技術を用いて付着することができ、これの
好適な厚さは２〜２０μｍの範囲にある。
た上述の付着技術を用いて付着することができ、これの
好適な厚さは２〜２０μｍの範囲にある。
後の製造処理の間に層４６がはんだまたはろうと反応す
るのを防止するために、厚さ０．５〜３゜０μｍの範囲
にある反応／拡散障壁層４８が付着される。この反応障
壁層は、ジルコニウム、チタン、クロム、コバルト、タ
ングステン、モリブデンまたはニッケルである。
るのを防止するために、厚さ０．５〜３゜０μｍの範囲
にある反応／拡散障壁層４８が付着される。この反応障
壁層は、ジルコニウム、チタン、クロム、コバルト、タ
ングステン、モリブデンまたはニッケルである。
最後に、多層膜のはんだまたはろう付けに対する濡れ性
を高めるために、濡れ可能な表面５０が付着される。こ
れには、０．３〜１０μｍ厚の範囲の金が有効であるこ
とが分かっている。
を高めるために、濡れ可能な表面５０が付着される。こ
れには、０．３〜１０μｍ厚の範囲の金が有効であるこ
とが分かっている。
もしポリイミド層が多層メタラージに使用されるなら、
上述の処理は、追加のステップを含むように変更される
。第３図を参照すると、基板６０が示されている。基板
６０はセラミックでもよく。
上述の処理は、追加のステップを含むように変更される
。第３図を参照すると、基板６０が示されている。基板
６０はセラミックでもよく。
あるいは前もって付着されたポリイミドの層でもよい。
ポリイミドの層６２は約５．０μｍの厚さでスプレーま
たはスピン被覆されたものである。
たはスピン被覆されたものである。
この層に続いて、可溶性ポリイミドからなる第２の層６
４が付着される。層６４は、金属付着後のリフト・オフ
層として使用されることになる。
４が付着される。層６４は、金属付着後のリフト・オフ
層として使用されることになる。
次に、フォトレジスト層６６が付着されて乾燥され、メ
タライゼーション・パターンがリソグラフ的に画成され
、現像される。この現像されたフォトレジスト・パター
ンをエツチング・マスクとして使用することにより、層
６４及び６２が、０２または０２／ＣＦ、Ｕ合ガスを用
いた反応性イオン・エツチング・チェンバ中でエンチン
グされ、をｎ−メチルピロリドン（ＮＭＰ）のような、
可溶性ポリイミド６４を溶解し得る溶剤中に浸漬するこ
とによって達成される。
タライゼーション・パターンがリソグラフ的に画成され
、現像される。この現像されたフォトレジスト・パター
ンをエツチング・マスクとして使用することにより、層
６４及び６２が、０２または０２／ＣＦ、Ｕ合ガスを用
いた反応性イオン・エツチング・チェンバ中でエンチン
グされ、をｎ−メチルピロリドン（ＮＭＰ）のような、
可溶性ポリイミド６４を溶解し得る溶剤中に浸漬するこ
とによって達成される。
もしそのメタラージが前に付着された金属層の一部を覆
うべきならば、追加の多層構造を付着する前に、金属表
面に形成されているかもしれない酸化物を除去するため
に、その表面をスパッタ清浄化する必要があろう。
うべきならば、追加の多層構造を付着する前に、金属表
面に形成されているかもしれない酸化物を除去するため
に、その表面をスパッタ清浄化する必要があろう。
第１図に示すような多層結線構造を形成するのに必要な
回数だけこれと同一の処理を繰り返すことができる。
回数だけこれと同一の処理を繰り返すことができる。
コメタラージ
捕獲パッド２６などのように、ろう付けまたははんだ付
けの応力にさらされない金属パッドまたは線の場合、次
の相違点以外は上述の処理に従う。
けの応力にさらされない金属パッドまたは線の場合、次
の相違点以外は上述の処理に従う。
すなわち、（１）反応障壁層はそれほど厚くなくともよ
く（３０〜２０００オングストロームで十分である）、
（２）濡れ可能な表面層は不要である。その他の処理ス
テップは同一である。
く（３０〜２０００オングストロームで十分である）、
（２）濡れ可能な表面層は不要である。その他の処理ス
テップは同一である。
Ｆ０発明の詳細
な説明したように、本発明によれば、セラミック、ポリ
イミドなどの絶縁体と、その絶縁体上に配置す入き銅な
どの金属層の間に、接着層としてジルコニウムを介在さ
せることにより、金属層と絶縁体との接着性が高まると
いう効果が与えられる。
イミドなどの絶縁体と、その絶縁体上に配置す入き銅な
どの金属層の間に、接着層としてジルコニウムを介在さ
せることにより、金属層と絶縁体との接着性が高まると
いう効果が与えられる。
第１図は、多層ポリイミド構造をもつ多層セラミック構
造の断面図、 第２図は、４層メタラージの断面図。 第３図は、ポリイミド層と金属構造をもつ基板の断面図
である。 ４４・・・・ジルコニウム層。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗４層メタラ
ージ １ｅｆｎ声宵
造の断面図、 第２図は、４層メタラージの断面図。 第３図は、ポリイミド層と金属構造をもつ基板の断面図
である。 ４４・・・・ジルコニウム層。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 山 本 仁 朗４層メタラ
ージ １ｅｆｎ声宵
Claims (5)
- （１）接着層としてのジルコニウム層と、少なくとも１
つの別の金属層を有する、基板上で回路相互結線を形成
するための多層金属構造体。 - （２）上記基板がセラミックである特許請求の範囲第（
１）項記載の多層金属構造体。 - （３）上記基板がポリイミドである特許請求の範囲第（
１）項記載の多層金属構造体。 - （４）上記少なくとも１つの別の金属層が銅の層を含む
特許請求の範囲第（１）項記載の多層金属構造体。 - （５）上記少なくとも１つの別の金属層がアルミニウム
の層を含む特許請求の範囲第（１）項記載の多層金属構
造体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/919,530 US4751349A (en) | 1986-10-16 | 1986-10-16 | Zirconium as an adhesion material in a multi-layer metallic structure |
| US919530 | 1986-10-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63110697A true JPS63110697A (ja) | 1988-05-16 |
| JPH0214796B2 JPH0214796B2 (ja) | 1990-04-10 |
Family
ID=25442258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62195440A Granted JPS63110697A (ja) | 1986-10-16 | 1987-08-06 | 多層金属構造体 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4751349A (ja) |
| EP (1) | EP0264134B1 (ja) |
| JP (1) | JPS63110697A (ja) |
| DE (1) | DE3781234D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04349690A (ja) * | 1991-05-27 | 1992-12-04 | Kyocera Corp | 回路基板 |
| JP2014185636A (ja) * | 2013-02-15 | 2014-10-02 | Alstom Technology Ltd | 耐エロージョン性及び耐コロージョン性のコーティング系を備えるターボ機械部品並びに当該ターボ機械部品の製造方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4847445A (en) * | 1985-02-01 | 1989-07-11 | Tektronix, Inc. | Zirconium thin-film metal conductor systems |
| JPH0732158B2 (ja) * | 1988-04-08 | 1995-04-10 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 電子部品のための多層金属構造 |
| US5183973A (en) * | 1989-08-14 | 1993-02-02 | Santa Barbara Research Center | Flexible cable for interconnecting electronic components |
| US5436412A (en) * | 1992-10-30 | 1995-07-25 | International Business Machines Corporation | Interconnect structure having improved metallization |
| JP4428832B2 (ja) * | 1999-08-27 | 2010-03-10 | 富士通株式会社 | 金属配線構造、半導体装置及び半導体装置の製造方法 |
| US6800815B1 (en) * | 2001-01-16 | 2004-10-05 | National Semiconductor Corporation | Materials and structure for a high reliability bga connection between LTCC and PB boards |
| JP4448702B2 (ja) * | 2004-01-30 | 2010-04-14 | 日東電工株式会社 | 回路付サスペンション基板の製造方法 |
| KR100857365B1 (ko) * | 2007-02-28 | 2008-09-05 | 주식회사 네패스 | 반도체 장치의 범프 구조물 |
| US10453817B1 (en) | 2018-06-18 | 2019-10-22 | Texas Instruments Incorporated | Zinc-cobalt barrier for interface in solder bond applications |
| US11342256B2 (en) | 2019-01-24 | 2022-05-24 | Applied Materials, Inc. | Method of fine redistribution interconnect formation for advanced packaging applications |
| IT201900006736A1 (it) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di fabbricazione di package |
| IT201900006740A1 (it) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di strutturazione di substrati |
| US11931855B2 (en) | 2019-06-17 | 2024-03-19 | Applied Materials, Inc. | Planarization methods for packaging substrates |
| US11862546B2 (en) | 2019-11-27 | 2024-01-02 | Applied Materials, Inc. | Package core assembly and fabrication methods |
| US11257790B2 (en) | 2020-03-10 | 2022-02-22 | Applied Materials, Inc. | High connectivity device stacking |
| US11454884B2 (en) | 2020-04-15 | 2022-09-27 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
| US11400545B2 (en) | 2020-05-11 | 2022-08-02 | Applied Materials, Inc. | Laser ablation for package fabrication |
| US11232951B1 (en) | 2020-07-14 | 2022-01-25 | Applied Materials, Inc. | Method and apparatus for laser drilling blind vias |
| US11676832B2 (en) | 2020-07-24 | 2023-06-13 | Applied Materials, Inc. | Laser ablation system for package fabrication |
| US11521937B2 (en) | 2020-11-16 | 2022-12-06 | Applied Materials, Inc. | Package structures with built-in EMI shielding |
| US11404318B2 (en) | 2020-11-20 | 2022-08-02 | Applied Materials, Inc. | Methods of forming through-silicon vias in substrates for advanced packaging |
| US11705365B2 (en) | 2021-05-18 | 2023-07-18 | Applied Materials, Inc. | Methods of micro-via formation for advanced packaging |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4838112A (ja) * | 1971-09-10 | 1973-06-05 | ||
| JPS5212030A (en) * | 1975-07-16 | 1977-01-29 | Nippon Telegraph & Telephone | Serial printing system |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2857663A (en) * | 1954-02-09 | 1958-10-28 | Gen Electric | Metallic bond |
| US3379568A (en) * | 1964-12-21 | 1968-04-23 | North American Rockwell | Process for forming holes and multilayer interconnections through a dielectric |
| US3423821A (en) * | 1965-03-18 | 1969-01-28 | Hitachi Ltd | Method of producing thin film integrated circuits |
| US3461524A (en) * | 1966-11-02 | 1969-08-19 | Bell Telephone Labor Inc | Method for making closely spaced conductive layers |
| US3621442A (en) * | 1968-11-07 | 1971-11-16 | Allen Bradley Co | Terminal connection of electronic devices |
| US3798011A (en) * | 1969-01-31 | 1974-03-19 | Du Pont | Multilayered metal composite |
| FR2041392A5 (ja) * | 1969-04-23 | 1971-01-29 | Cii | |
| US3647585A (en) * | 1969-05-23 | 1972-03-07 | Bell Telephone Labor Inc | Method of eliminating pinhole shorts in an air-isolated crossover |
| GB1248142A (en) * | 1969-06-20 | 1971-09-29 | Decca Ltd | Improvements in or relating to electrical circuits assemblies |
| US4042753A (en) * | 1972-09-22 | 1977-08-16 | Imperial Chemical Industries Limited | Composite conductor |
| US4016050A (en) * | 1975-05-12 | 1977-04-05 | Bell Telephone Laboratories, Incorporated | Conduction system for thin film and hybrid integrated circuits |
| US4153518A (en) * | 1977-11-18 | 1979-05-08 | Tektronix, Inc. | Method of making a metalized substrate having a thin film barrier layer |
| JPS5730334A (en) * | 1980-07-31 | 1982-02-18 | Toshiba Corp | Protection of wiring layer |
| DE3136198A1 (de) * | 1981-01-15 | 1982-08-05 | Robert Bosch Gmbh, 7000 Stuttgart | "elektronische duennschichtschaltung" |
| JPS59167096A (ja) * | 1983-03-11 | 1984-09-20 | 日本電気株式会社 | 回路基板 |
| US4665468A (en) * | 1984-07-10 | 1987-05-12 | Nec Corporation | Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same |
| US4847445A (en) * | 1985-02-01 | 1989-07-11 | Tektronix, Inc. | Zirconium thin-film metal conductor systems |
-
1986
- 1986-10-16 US US06/919,530 patent/US4751349A/en not_active Expired - Fee Related
-
1987
- 1987-08-06 JP JP62195440A patent/JPS63110697A/ja active Granted
- 1987-10-15 DE DE8787115097T patent/DE3781234D1/de not_active Expired - Lifetime
- 1987-10-15 EP EP87115097A patent/EP0264134B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4838112A (ja) * | 1971-09-10 | 1973-06-05 | ||
| JPS5212030A (en) * | 1975-07-16 | 1977-01-29 | Nippon Telegraph & Telephone | Serial printing system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04349690A (ja) * | 1991-05-27 | 1992-12-04 | Kyocera Corp | 回路基板 |
| JP2014185636A (ja) * | 2013-02-15 | 2014-10-02 | Alstom Technology Ltd | 耐エロージョン性及び耐コロージョン性のコーティング系を備えるターボ機械部品並びに当該ターボ機械部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4751349A (en) | 1988-06-14 |
| JPH0214796B2 (ja) | 1990-04-10 |
| EP0264134A3 (en) | 1988-09-21 |
| DE3781234D1 (de) | 1992-09-24 |
| EP0264134B1 (en) | 1992-08-19 |
| EP0264134A2 (en) | 1988-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63110697A (ja) | 多層金属構造体 | |
| US5892287A (en) | Semiconductor device including stacked chips having metal patterned on circuit surface and on edge side of chip | |
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| US6261467B1 (en) | Direct deposit thin film single/multi chip module | |
| US6410406B1 (en) | Semiconductor device including edge bond pads and methods | |
| US6921018B2 (en) | Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array | |
| JPS5928366A (ja) | 電気的相互接続パツケ−ジを製造する方法 | |
| US6331447B1 (en) | High density flip chip BGA | |
| EP0939436B1 (en) | Manufacture of flip-chip devices | |
| JPS5839048A (ja) | フレキシブル領域接着テ−プ | |
| US6405429B1 (en) | Microbeam assembly and associated method for integrated circuit interconnection to substrates | |
| US20020192875A1 (en) | Method for fabricating a circuit device | |
| US6069026A (en) | Semiconductor device and method of fabrication | |
| US3607379A (en) | Microelectronic interconnection substrate | |
| US5669136A (en) | Method of making high input/output density MLC flat pack | |
| US6338973B1 (en) | Semiconductor device and method of fabrication | |
| US6372623B1 (en) | Semiconductor device and method of fabrication | |
| JP3723350B2 (ja) | 配線基板およびその製造方法 | |
| JPH08236938A (ja) | 入出力ピン付き銅ガラスセラミック多層配線基板、入出力ピン付き銅ガラスセラミック多層配線基板の製造方法、および入出力ピン付き銅ガラスセラミック多層配線基板実装構造体 | |
| JP3308105B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0240937A (ja) | 半導体パッケージ | |
| KR20000070491A (ko) | 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법 | |
| JPS6086840A (ja) | 半導体装置の製造方法 | |
| JPS6142159A (ja) | 電子回路パツケ−ジ | |
| JPH05343563A (ja) | セラミックパッケージ |