KR20000070491A - 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법 - Google Patents

반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법 Download PDF

Info

Publication number
KR20000070491A
KR20000070491A KR1019997006735A KR19997006735A KR20000070491A KR 20000070491 A KR20000070491 A KR 20000070491A KR 1019997006735 A KR1019997006735 A KR 1019997006735A KR 19997006735 A KR19997006735 A KR 19997006735A KR 20000070491 A KR20000070491 A KR 20000070491A
Authority
KR
South Korea
Prior art keywords
metal
passivation layer
activated
semiconductor wafer
dielectric
Prior art date
Application number
KR1019997006735A
Other languages
English (en)
Other versions
KR100325925B1 (ko
Inventor
아쉔브렌네르롤프
아즈다쉬트가셈
자켈엘케
오스트만안드리아스
모툴라게랄드
Original Assignee
엘케 자켈
파크 테크-패키징 테크놀로지스 겜바하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘케 자켈, 파크 테크-패키징 테크놀로지스 겜바하 filed Critical 엘케 자켈
Publication of KR20000070491A publication Critical patent/KR20000070491A/ko
Application granted granted Critical
Publication of KR100325925B1 publication Critical patent/KR100325925B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

본 발명은 반도체 웨이퍼(20)상에 일정 구조의 금속(30)을 형성하는 방법에 관한 것으로, 반도체 웨이퍼(20)의 주 표면은 그에 부착된 패시베이션층(22)을 갖고, 패시베이션층(22)은 적어도 하나의 본드 패드924)를 정하기 위하여 구조화된다. 먼저, 적어도 하나의 본드 패드(24)상에 금속 범프(26)가 제공된다. 다음에 그 위에 일정 구조의 금속930)이 형성될 패시베이션층(22)의 영역들 상에 활성화된 유전체(28)가 제공된다. 마지막으로, 활성화된 유전체(28) 및 금속 범프(26)상에 직접 금속을 화학적으로 증착하여 활성화된 유전체상에 형성된 일정 구조의 금속 및 금속 범프상에 화학적으로 증착된 금속이 전기도전적으로 접촉되도록 한다.

Description

반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법{Method for making a structured metallization for a semiconductor wafer}
전자 장치의 소형화는 칩 하우징들이 점점 작아지는 것을 필요로 한다. 인쇄회로기판 표면의 최적 활용은 단지 밀봉되지 않은 칩들을 뒤집어 올려놓는 플립 칩 방식을 사용함으로써 달성될 수 있다.
대부분의 칩들이 가까운 장래에 감싸여진 형태로 사용될 것이므로 현재 사용되는 칩들의 패드의 배치 및 피치는 와이어 본딩 기술의 가능성에 의해 제한된다. 따라서, 매우 작은 피치 및 매우 작은 패드면적이 고집적 칩들에 사용된다. 80×80 ㎛2의 패드면적 및 100㎛의 피치가 통상 사용된다. 매우 작은 형상의 경우에, 와이어들을 본딩시키는 것에 의한 접촉이 실현될 수 있으나, 종래의 플립 칩 기술은 이 목적으로 사용될 수 없다.
상기한 미세 피치가 사용될 때 많은 문제점들이 종래의 플립 칩 기술과 관련하여 발생한다. 이들 문제점들은 이웃하는 땜납 범프들 사이의 땜납 브릿지들, 초미세 간격(피치)을 위한 장비 뿐만 아니라 인쇄회로기판 상의 납땜저지 도료 개구부들과 관련이 있다.
상기한 문제점들을 피하기 위하여, 칩의 연결부들이 재배열되는 경우에 칩의 하우징들이 당해 기술 분야에서 알려져 있으며, 그러한 방법으로 평판 형상이 얻어진다. 이러한 평판 재배열의 예가 도 1에 보여졌으며, 도 1에서 복수개의 가장자리 패드들(참조번호 10)은 재 연결되어 평판 형태로 대응하는 복수개의 패드들(참조번호 12)을 형성한다. 재연결의 다른 예는 칩 상의 두 개의 패드들을 재연결하여 칩표면 상에 배열된 매우 큰 범프들을 형성하는 것이다. 이러한 매우 큰 범프들은 당해 기술분야에서 메가범프들이라고 언급된다.
범프의 기하학적인 형태 및 연결들을 변화시키기 위하여 칩 표면 상에 재연결 기술을 실현시키는 방법에는 여러가지가 있으며, 칩의 가장자리로부터 연결부들을 배치하여 평판 배치가 얻어진다. 종래의 기술에 따르면, 금속층들이 전기증착되고, 금속층들은 포토리쏘그라피공정에 의해 일정구조를 갖고, 그 뒤에 요구되지 않는 금속영역들은 식각된다. 금속의 전면증착은 전기증착 뿐만 아니라 기상증착에 의해서도 실시될 수 있다.
종래의 재연결 방법에 따르면, 다음과 같은 순서의 공정 단계들이 취해진다. 먼저, 본드 패드들을 한정하는 패시베이션층으로서 사진공정에 의한 구조를 갖는 유전체가 반도체 웨이퍼의 주 표면상에 부착된다. 계속해서, 상기 유전체 내의 본드패드들은 개구된다. 이어서, 스퍼터링 공정이 웨이퍼 위에, 즉 본드 패드들 및 유전체 상에 전면 금속을 제공하기 위하여 실시된다. 다음에, 전면 금속은 포토레지스트 마스크의 사용으로 일정구조를 갖게되어 재연결하는 금속이 한정된다. 다음에, 이와 같이 한정된 얇은 금속상에 금속의 전기증착이 실시된다. 이어서, 잔여 포토레지스트 마스크는 제거되고 기본 금속이 선택적으로 식각된다. 마지막으로, 평판 패드를 한정하는 납땜 저지 마스크가 웨이퍼의 표면에 부착된다.
첫째, 통상적으로 매우 높은 스퍼터링 장비의 가격이 공지된 방법의 단점으로 꼽힌다. 더구나, 전면금속이 웨이퍼 상에 제공되었을 때 추가의 포토리쏘그라피 방법이 포토레지스트 마스크의 사용을 위하여 실시되어야 한다. 따라서, 공지된 방법은 상대적으로 복잡하다.
유럽 공개공보 제0151413호(EP-A-0151413)는 유전체 표면 상에 선택적으로 무전류 금속증착하는 방법들에 관하여 언급한다. 이들 방법의 경우에 유전체 표면은 사전처리 용액, 즉 팔라디움 클로라이드 용액으로 표면의 소정 영역을 활성화시킴으로써 처리된다. 그 후, 무전류 금속증착이 활성화된 영역상에 실시된다.
1989년 발행된 저널 오브 일렉트로케미클 소사이어티(J. Electrochem. Soc. 1989, Vol. 136, No.2, pp. 456-462)는 집적회로의 생산, 특히 초고집적 회로의 다층 금속배선을 형성하는데 사용되는 선택적인 무전류 금속증착 방법들을 개시한다. 이들 방법은 후속의 금속과 실리콘산화층 사이의 접착층을 형성하기 위하여 실리콘산화층 표면상에 얇은 알루미늄층을 먼저 증착함으로써 도전체 패턴들을 형성하는 단계를 포함한다. 이후에, 원하는 도전체 패턴들을 형성하기 위하여 적절한 마스크에 의해 무전류 금속증착이 실시된다.
1995년에 발행된 IEEE 트랜스액션 온 콤포넌트, 팩키징 및 제조기술(IEEE Transactions on Components, Packaging, and Manufacturing Technology, Part B, 1995, Vol. 18, No. 2, pp. 334-338)은 패시베이션층과 함께 제공된 실리콘 웨이퍼의 본드 패드상에 무전류 니켈/구리 증착 방법들을 기술한다. 상기 니켈/구리는 금속 범프들을 제공하기 위하여 증착된다.
일본 공개공보 제206680호(JP-A-206680)는 활성화된 유전물질의 측면상에 무전류 증착에 의한 금속층(4)를 형성하기 위하여 기판(1) 상에 활성화된 유전물질층 (2)의 형성을 개시한다. 기판(1)과 평행하게 연장하는 활성화된 유전물질의 표면상에 증착을 방지하기 위하여, 비활성 유전물질층(3)이 상기 표면에 부착된다.
상기한 종래기술로부터, 본 발명의 목적은 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법을 제공하는 데 있으며, 특히 평판 형태가 얻어지도록 웨이퍼의 가장자리상의 연결부가 재배선되는 것을 가능하게 하는 방법들을 제공하는데 있다. 이 방법들은 공지된 방법들보다 더 간단하면서 더 빠름은 물론 더욱 경제적이다.
이 목적은 청구항 제1항 내지 제4항에 따른 방법들에 의해 달성된다.
본 발명은 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법에 관한 것으로, 특히 칩의 표면상에 재배선되는 영역을 제공하는 데 적합한 방법에 관한 것이다.
다음에, 본 발명의 바람직한 실시예들이 첨부된 도면들을 참조하여 상세히 설명되어질 것이다.
도 1은 평판 패드 형태가 얻어지도록 가장자리 패드들을 재배선한 예의 평면도를 보여주고,
도 2a 내지 도 2d는 본 발명의 제1 형태에 따른 방법을 설명하기 위한 개략단면도들을 보여주고,
도 3a 내지 도 3c는 본 발명의 제2 형태에 따른 방법을 설명하기 위한 개략단면도들을 보여주고,
도 4a 내지 도 4d는 본 발명의 제3 형태에 따른 방법을 설명하기 위한 개략단면도들을 보여주고,
도 5a 내지 도 5c는 본 발명의 제4 형태에 따른 방법을 설명하기 위한 개략단면도들을 보여준다.
여기서 모든 도면들에 있어서 동일한 참조번호는 동일한 구성요소들을 표시한다.
도 2a, 3a, 4a 및 5a의 각각은 본 발명에 따른 방법의 시작점을 나타내는 반도체 웨이퍼의 일부의 개략단면도를 보인다. 반도체 웨이퍼(20)는 그 주 표면상의 패시베이션층(22)과 함께 제공된다. 본드 패드들(24)은 패시베이션층(22) 내에 배열된다. 이 본드 패드들(24)은 통상적으로 알루미늄 본드패드들로서 완성된다. 반도체 웨이퍼(20)는 바람직하게는 실리콘으로 이루어지고, 패시베이션층(22)은 실리콘질화물로 이루어진다. 이러한 반도체 구조는 반도체 제조자들로부터 이와 같은 형태로 얻어질 수 있다.
본 발명은 적절히 시드(seed)가 형성된 기판 상에 금속의 선택적 화학증착을 기초로 하는 증착 방법 및 도전성 물질의 구조화된 부착을 기초로 하는 구조화 방법을 제공하는 사상을 기본으로 한다. 이 목적을 위하여, 웨이퍼들에 추가적인 화학증착을 위한 활성화된 유전체 또는 도전성 물질이 부착된다.
상기한 물질들, 즉 활성화된 유전체 또는 도전성 물질은 예컨대 형판, 분배, 전면 부착 및 후속의 포토리쏘그라피 구조화 등의 부착에 의해 실현될 수 있음은 물론, 전면 부착 및 노광에 의해 금속으로 덮여질 영역들을 활성화시킴으로써 실현될 수 있다.
본 발명은 적어도 하나의 본드 패드를 한정하기 위한 일정구조의 패시베이션층이 이미 부착된 반도체 웨이퍼의 표면 상에 일정구조의 금속을 형성하는 방법에 대해 언급한다. 이러한 본드 패드들은 통상적으로 알루미늄 본드패드들로 구현된다.
본 발명의 제1 형태에 따르면, 먼저 적어도 하나의 본드 패드 상에 예컨대 화학적 금속증착 또는 포토리쏘그라피 공정들에 의해 금속 범프가 제공된다. 이어서, 일정 구조의 금속이 형성될 패시베이션층의 영역 상에 활성화된 유전체가 제공되고, 상기 활성화된 유전체 및 금속 범프 상에 금속이 화학적으로 증착된다.
본 발명의 다른 형태에 따르면, 먼저 적어도 하나의 본드 패드가 화학적 금속 증착을 위하여 마련된다. 일정 구조의 금속이 형성될 패시베이션층의 영역상에 활성화된 유전체가 제공된다. 이후에, 상기 활성화된 영역 및 상기 활성화된 본드 패드상에 화학적으로 금속이 증착된다.
본 발명의 제3 형태에 따르면, 활성화되어 전기적으로 도전성을 갖는 페이스트가 패시베이션층에 의해 덮여진 웨이퍼의 소정영역, 즉 일정 구조의 금속이 형성되는 패시베이션층의 영역들 및 적어도 하나의 본드 패드상에 제공된다. 이어서, 상기 활성화되어 전기적으로 도전성을 갖는 페이스트상에 금속이 화학적으로 증착된다.
제4 형태에 따르면, 본 발명은 상술한 형태의 웨이퍼 상에 일정구조의 금속을 형성하는 방법을 제공하고, 이 방법의 제1 단계는 적어도 하나의 본드 패드상에 금속 범프를 제공하는 것이다. 이어서, 상기 일정 구조의 금속이 형성될 패시베이션층의 영역들 및 금속 범프상에 일정 구조의 금속박막이 제공된다. 마지막으로, 상기 금속박막상에 화학적 금속증착이 실시된다.
본 발명에 따른 방법이 평판 형태의 패드들이 얻어지도록 칩의 가장자리 패드들을 재배선시키는데 사용될 때, 화학적 금속증착 후에 일정 구조의 금속이 형성된 웨이퍼 표면에 납땜저지 도료가 부착된다. 그 후에, 평판 패드 배열을 위한 개구부가 상기 납땜저지 도료 내에 형성된다.
이어서, 본 발명은 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법, 특히 제조원가가 높은 스퍼터링 장치의 사용을 필요로 하지 않는 재배선 방법을 제공한다. 더우기, 본 발명에 따른 방법들은 공지된 방법들과 비교하여 더욱 간단하고 더욱 신속하게 실시될 수 있으며, 이는 제조원가를 더욱 낮출 것이다.
도 2를 참조하여, 본 발명의 제1 형태에 따른 방법의 바람직한 실시예가 다음과 같이 상세하게 설명되어질 것이다. 도 2a에 보여진 스타팅 기판을 기본으로 하여, 알루미늄 본드 패드(24) 상에 먼저 화학적, 즉 무전류 금속증착이 실시된다. 이 증착에 의해, 금속 범프(26)이 도 2b에 보여진 바와 같이 본드 패드(24)상에 제공된다. 반도체 웨이퍼상의 임의의 개수의 본드 패드에 따라서 다수의 금속 범프들이 이 단계에서 제공될 수 있다는 것은 명백하다. 화학적 금속증착을 실현하기 위해서는, 먼저 알루미늄 본드패드들이 활성화, 즉 팔라디움 활성화되어야 한다.
또한, 화학적 금속증착 이외에 포토레지스트를 사용하는 포토리쏘그라피 공정들이 금속범프들을 제공하는데 사용될 수 있다.
본 실시예에 따르면, 유전체가 웨이퍼(20)의 패시베이션(22)에 부착되며, 이 부착은 형판 인쇄(마스크 인쇄)에 의해 실시될 수 있거나, 또는 다른 방법으로서 후속의 포토리쏘그라피 패터닝과 함께 전면에 실시될 수도 있다. 유전체의 전면부착은 이미 알려진 방법으로 본드 패드 및 나중에 도전체 경로를 구성하지 않을 구조물을 노출시키는 포토마스크를 부착하는 단계와, 상기 노출된 영역을 제거하는 단계를 포함한다.
도 2c는 유전체(28)를 패터닝한 후의 구조체를 보여준다. 금속 범프(26) 및 유전체(28)은 작은 간격에 의해 격리되어야 한다. 다른 방법으로, 금속범프 및 유전체(28)은 서로 경미하게 접촉될 수도 있다. 상기 유전체(28)가 부착될 때 유전체(28)는 팔라니움과 같은 입자들에 의해 후속의 화학적 금속을 위해 이미 활성화될 수 있다. 또 다른 방법으로, 유전체를 부착한 후에, 유전체 표면에 시드 (seed)가 형성되도록 유전체가 부착된 결과물을 습식화학 공정, 예컨대 팔라디움 클로라이드 용액에 담굴 수도 있다.
도 2c로부터 알 수 있는 바와 같이, 유전체(28)은 금속 범프(26)과 동일한 높이를 갖는다. 이것은 사용되는 공정단계들의 순서에 의존하여 유전체의 두께를 조절함으로써 실현될 수 있다. 그러나, 유전체(28)를 형성할 때 유전체(28)가 금속 범프(26)보다 높게 형성할 수도 있다. 이 경우에, 유전체를 형성한 후에 금속 범프의 높이로 유전체를 에치백하는 것이 필요할 것이다.
후속 단계에서, 화학적 금속증착이 상기 활성화된 유전체 상에 실시된다. 이 화학적 금속증착에서, 금, 니켈, 구리 또는 팔라디움이 금속층(30)을 형성하기 위하여 무전류 증착 공정으로 상기 활성화된 유전체 및 본드패드 상에 증착된다. 상기 화학적으로 증착된 금속 및 상기 금속범프는 함께 성장하여 금속범프로부터 유전체(28)상에 배열된 금속층까지 전기적으로 도전성을 갖는 배선을 형성하며, 이에 따라 본드 패드로부터 재배선되는 영역까지 전기적 배선이 구현된다. 바람직한 실시예에서, 평판 패드 배열을 위한 개구부와 함께 납땜저지 도료가 계속하여 부착되며, 패드배열의 패드들은 본 발명에 따른 방법에 의해 예컨대 가장자리 패드들과 연결된다.
다른 방법으로, 상기 활성화된 유전체는 금속 범프들을 제외한 전면상에 유전체를 부착하고 노출에 의해 금속화되어질 영역을 활성화시킴으로써, 일정 구조의 금속이 형성될 패시베이션층의 영역상에 제공될 수 있다.
도 3을 참조하여, 본 발명의 제2 형태에 따른 방법의 바람직한 실시예가 다음과 같이 설명될 것이다. 다시, 도 3a는 패시베이션층(22) 및 본드 패드(24)와 함께 스타팅 웨이퍼(20)을 보여준다. 상기 패시베이션층(22)이 배치된 웨이퍼(20)의 전면 상에 유전체(30)가 부착된다. 상기 유전체(30)은 예컨대 포토리쏘그라피 공정에 의해 패터닝되는데, 이는 한편으로 본드 패드(24)를 노출시키기 위함이고 다른 한편으로는 후에 형성될 금속의 구조를 한정하기 위함이다. 그 결과물이 도 3b에 보여진다. 이어서, 상기 유전체(30) 및 상기 본드 패드(24)는 바람직하게는 습식화학 공정, 예컨대 팔라디움 클로라이드 용액에 웨이퍼를 담굼으로써 종결정화된다 (seed). 상기 구조물에 화학적 금속증착에 의해 금속층(32)가 부착된다. 상기 금속층은 도 3c에서 알 수 있는 바와 같이 화학적 금속증착에 의해 상기 활성화된 유전체(30) 및 상기 활성화된 본드패드들(24)상에 증착된다. 도 3과 관련하여 기술된 방법에 의해 금속범프 없이 하나의 단계에서 유전체상에 증착된 금속층 및 본드 패드(24) 사이에 접촉이 이루어질 수 있다.
본 발명의 제3 형태에 따른 방법은 도 4를 참조하여 다음과 같이 기술될 수 있다. 다시, 도 4a는 스타팅 웨이퍼(20)을 보여준다. 이 실시예에 따르면, 전기적으로 도전성을 갖는 페이스트(40)가 스타팅 웨이퍼에 일정구조의 형태로 부착되며, 상기 페이스트(40)은 예컨대 접착제 및 접착제에 함유된 은입자들로 이루어진다. 이 부착은 예컨대 형판 인쇄 등에 의해 실시된다. 패터닝에 기인하여, 전기적으로 도전성을 갖는 페이스트(40)는 나중에 금속이 형성될 패시베이션층(22)의 영역에만 부착되고 그 외에 본드패드(24)에도 부착된다. 그 결과, 본드패드(24) 및 패터닝된 접착제층 사이에 도전성 연결이 이루어지고, 이 도전성 연결은 예컨대 원하는 재배선을 허용한다.
후속의 화학적 금속증착을 위하여, 상기 도전성 페이스트는 필요한 입자들, 예컨대 팔라디움 입자들로 활성화시키는 방법 등으로 사전처리되어야 한다. 이러한 활성화는 예컨대 후속의 활성화를 수반하는 플라즈마 식각에 의해 수행되거나 화학적 식각 및 후속의 팔라디움 활성화에 의해 수행된다. 식각 공정에 기인하여, 페이스트 접착제의 에폭시 수지의 표면은 거칠게 되어, 은입자들 상부의 에폭시 박막은 제거된다. 상기 도전성 페이스트의 활성화는 바람직하게는 페이스트 부착 후에 웨이퍼의 표면에 수행된다.
다음에, 본 발명의 제4 형태가 도 5를 참조하여 설명될 것이다. 도 5a에 보여진 스타팅 웨이퍼를 기초로 하여, 먼저 알루미늄 본드패드(24) 상에 화학적 금속증착이 실시된다. 또한 이 경우에, 니켈, 구리, 팔라디움 또는 금이 상기 화학적 금속증착을 위하여 사용될 수 있다. 본 발명의 제1 형태와 일치하여, 금속범프(26)가 화학적 금속증착에 의해 형성된다.
이어서, 바람직한 실시예의 경우에 구리로 이루어진 금속 박막이 패시베이션층(22) 및 금속범프(26)을 갖는 웨이퍼의 전체 표면 상에 부착되며, 라미네이팅 방식에 의해 실시된다. 칩의 콘택패드와 구리박막 사이의 전도성 연결, 즉 금속적 접촉은 접촉압력에 의해 실현된다. 다른 방법으로, 웨이퍼를 향하는 구리박막의 표면은 전면에 땜납이 가해질 수 있다. 그 후, 접촉은 레이저 본딩에 의해 수행될 수 있다.
계속해서, 상기 구리 박막은 포토리쏘그라피 공정 및 후속의 선택적 식각을 수반하는 포토레지스트 마스크에 의해 패터닝되어져, 패터닝된 금속의 형태로 구리 경로들이 얻어진다. 이 후에, 상기 구리 경로들은 화학적으로 증착된 금속에 의한 본 발명에 따라 강화된다.
본 발명에 따른 방법들은 재배선되는 영역이 칩 상에 제공될 때 유리하다. 공지된 방법들과 비교하여, 본 발명은 재배선되는 영역들이 더욱 적절한 가격으로 그리고 더욱 신속한 속도로 실현되는 것을 가능하게 하며, 이와 동시에 요구되는 공정단계의 수가 감소되는 것을 가능하게 한다.

Claims (18)

  1. 반도체 웨이퍼(20)상에 일정 구조의 금속(30)을 형성하는 방법에 있어서, 상기 웨이퍼(20)의 주 표면에는 그에 부착된 패시베이션층(22)을 갖고, 상기 패시베이션층(22)은 적어도 하나의 본드 패드(24)를 결정하도록 구조화되며, 상기 방법은
    a1) 상기 적어도 하나의 본드 패드(24) 상에 금속 범프(26)를 제공하는 단계;
    b1) 상기 일정 구조의 금속(30)이 형성될 상기 패시베이션층(22)의 영역들 상에 활성화된 유전체(28)를 제공하는 단계; 및
    c1) 상기 활성화된 유전체(28) 및 상기 금속범프(26) 상에 직접 화학적으로 금속을 증착하여, 상기 활성화된 유전체상에 형성되는 상기 일정구조의 금속 및 상기 금속범프상에 화학적으로 증착된 상기 금속이 전기도전적으로 접합되도록 하는 단계를 포함하는 반도체 웨이퍼 상에 일정구조의 금속을 형성하는 방법.
  2. 반도체 웨이퍼(20)상에 일정 구조의 금속(32)을 형성하는 방법에 있어서, 상기 웨이퍼(20)의 주 표면에는 그에 부착된 패시베이션층(22)을 갖고, 상기 패시베이션층(22)은 적어도 하나의 본드 패드(24)를 결정하도록 구조화되며, 상기 방법은
    a2) 상기 일정구조의 금속(32)이 형성될 상기 패시베이션층(22)의 영역들 상에 활성화된 유전체(30)를 제공하고, 상기 적어도 하나의 본드패드(24)를 활성화시키는 단계; 및
    b2) 상기 활성화된 영역들 및 상기 활성화된 본드 패드(24)상에 직접 화학적으로 금속을 증착하여, 상기 활성화된 유전체 상에 형성되는 상기 일정 구조의 금속 및 상기 금속범프 상에 화학적으로 증착된 상기 금속이 전기도전적으로 접합되도록 하는 단계를 포함하는 반도체 웨이퍼상에 일정구조의 금속을 형성하는 방법.
  3. 반도체 웨이퍼(20)상에 일정 구조의 금속을 형성하는 방법에 있어서, 상기 웨이퍼(20)의 주 표면에는 그에 부착된 패시베이션층(22)을 갖고, 상기 패시베이션층(22)은 적어도 하나의 본드 패드(24)를 결정하도록 구조화되며, 상기 방법은
    a3) 그 위에 일정 구조의 금속이 형성될 패시베이션층의 영역들 및 상기 적어도 하나의 본드 패드(24) 상에 활성화되고 전기적으로 도전성을 갖는 페이스트 (40)를 제공하는 단계; 및
    b3) 상기 활성화되고 전기적으로 도전성을 갖는 페이스트(40)상에 화학적으로 금속을 증착하는 단계를 포함하는 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법.
  4. 반도체 웨이퍼(20)상에 일정구조의 금속을 형성하는 방법에 있어서, 상기 웨이퍼(20)의 주 표면에는 그에 부착된 패시베이션층(22)을 갖고, 상기 패시베이션층 (22)은 적어도 하나의 본드 패드(24)를 결정하도록 구조화되며, 상기 방법은
    a4) 상기 적어도 하나의 본드 패드(24)상에 금속 범프(26)를 제공하는 단계;
    b4) 그 위에 상기 일정 구조의 금속이 형성될 상기 패시베이션층(22)의 영역들 및 상기 금속범프(26)상에 일정 구조의 금속 박막(50)을 제공하는 단계; 및
    c4) 상기 금속 박막(50)상에 화학적으로 금속을 증착하는 단계를 포함하는 반도체 웨이퍼상에 일정구조의 금속을 형성하는 방법.
  5. 제1항의 a1) 단계 또는 제4항의 a4) 단계에 있어서, 상기 금속 범프(26)는 상기 적어도 하나의 본드 패드(24)상에 화학적으로 금속을 증착하는 것에 의해 형성되는 것을 특징으로 하는 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법.
  6. 제1항의 a1) 단계 또는 제4항의 a4) 단계에 있어서, 상기 금속 범프(26)는 상기 적어도 하나의 본드 패드(24)상에 포토리쏘그라피 공정에 의해 형성되는 것을 특징으로 하는 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법.
  7. 제1항의 b1) 단계 또는 제2항의 a2) 단계에 있어서, 상기 유전체(28; 30)는 먼저 전면에 부착되고 그 다음에 포토리쏘그라피 공정에 의해 구조화되는 것을 특징으로 하는 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법.
  8. 제7항에 있어서, 상기 부착된 유전체(28; 30)는 팔라디움 입자들을 함유하는 것을 특징으로 하는 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법.
  9. 제7항에 있어서, 상기 유전체(28; 30)는 구조화된 후에 팔라디움 클로라이드 용액에 담굼으로써 활성화되는 것을 특징으로 하는 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법.
  10. 제2항을 언급하는 제9항에 있어서, 상기 팔라디움 클로라이드 용액에 담구는 것은 상기 적어도 하나의 본드패드(24)가 추가로 활성화되는 효과를 갖는 것을 특징으로 하는 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법.
  11. 제3항의 a3) 단계에 있어서, 상기 전기적으로 도전성을 갖는 페이스트(40)는 일정 구조의 형태로 부착되고 그 후에 팔라디움 입자들에 의해 활성화되는 것을 특징으로 하는 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법.
  12. 제11항의 a3) 단계에 있어서, 상기 전기적으로 도전성을 갖는 페이스트는 은입자들을 함유하는 접착제로 이루어지는 것을 특징으로 하는 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법.
  13. 제12항에 있어서, 상기 전기적으로 도전성을 갖는 페이스트(40)를 팔라디움 입자들에 의해 활성화시키기 전에 플라즈마 식각 또는 상기 전기적으로 도전성을 갖는 페이스트(40)의 습식 화학적 식각이 실시되는 것을 특징으로 하는 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법.
  14. 제4항에 있어서, 상기 금속 박막(50)은 b4) 단계에서 전면상에 부착되고 그 후에 포토리쏘그라피 공정에 의해 구조화되는 것을 특징으로 하는 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법.
  15. 제12항에 있어서, 상기 금속 박막(50)은 구리로 이루어진 것을 특징으로 하는 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법.
  16. 제14항 또는 제15항에 있어서, 상기 웨이퍼(20)를 향하는 상기 금속 박막 (50)의 표면에는 땜납이 부착되고, 상기 금속박막(50)은 레이저 본딩에 의해 상기 적어도 하나의 금속 범프(26)와 전기적으로 접촉되는 것을 특징으로 하는 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법.
  17. 제1항 내지 제16항 중 하나에 있어서, 상기 화학적 금속 증착 공정에서 금, 니켈, 구리 또는 팔라디움이 증착되는 것을 특징으로 하는 반도체 웨이퍼 상에 일정 구조의 금속을 형성하는 방법.
  18. 평판배열을 형성하기 위하여 웨이퍼상에 패드 영역들을 재배선하기 위한 제1항 내지 제17항 중 하나에 있어서, 상기 화학적 금속 증착 후에 그 위에 상기 일정 구조의 금속이 형성되는 상기 웨이퍼의 표면에 납땜저지 도료가 부착되고, 상기 평판 패드 배열을 위한 개구부들이 상기 납땜저지 도료에 형성되는 것을 특징으로 하는 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법.
KR1019997006735A 1997-02-14 1998-02-13 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법 KR100325925B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19705745A DE19705745C2 (de) 1997-02-14 1997-02-14 Verfahren zum Bilden einer strukturierten Metallisierung auf einem Halbleiterwafer
DE19705745.4 1997-02-14

Publications (2)

Publication Number Publication Date
KR20000070491A true KR20000070491A (ko) 2000-11-25
KR100325925B1 KR100325925B1 (ko) 2002-02-27

Family

ID=7820295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997006735A KR100325925B1 (ko) 1997-02-14 1998-02-13 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법

Country Status (7)

Country Link
US (1) US6284639B1 (ko)
EP (1) EP0968523B1 (ko)
JP (1) JP3509879B2 (ko)
KR (1) KR100325925B1 (ko)
CA (1) CA2280904C (ko)
DE (2) DE19705745C2 (ko)
WO (2) WO1998036447A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10126734B4 (de) * 2001-05-31 2009-02-26 Qimonda Ag Umverdrahtungsverfahren und damit hergestelltes Bauelement
US7391107B2 (en) * 2005-08-18 2008-06-24 Infineon Technologies Ag Signal routing on redistribution layer
TW200843063A (en) * 2007-04-16 2008-11-01 Phoenix Prec Technology Corp Structure of semiconductor chip and package structure having semiconductor chip embedded therein

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3138474A1 (de) * 1981-09-26 1983-04-14 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt "verfahren zur selektiven chemischen metallisierung"
DE3380413D1 (en) * 1982-04-27 1989-09-21 Richardson Chemical Co Process for selectively depositing a nickel-boron coating over a metallurgy pattern on a dielectric substrate and products produced thereby
US4448804A (en) * 1983-10-11 1984-05-15 International Business Machines Corporation Method for selective electroless plating of copper onto a non-conductive substrate surface
US4639378A (en) * 1984-01-17 1987-01-27 Inoue Japax Research Incorporated Auto-selective metal deposition on dielectric surfaces
US5169680A (en) * 1987-05-07 1992-12-08 Intel Corporation Electroless deposition for IC fabrication
US4988412A (en) * 1988-12-27 1991-01-29 General Electric Company Selective electrolytic desposition on conductive and non-conductive substrates
NL8900305A (nl) * 1989-02-08 1990-09-03 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
JPH03177048A (ja) * 1989-12-05 1991-08-01 Toshiba Corp 半導体装置及びその製造方法
NL9002163A (nl) * 1990-10-05 1992-05-06 Philips Nv Werkwijze voor de vervaardiging van een halfgeleiderinrichting.
US5266446A (en) * 1990-11-15 1993-11-30 International Business Machines Corporation Method of making a multilayer thin film structure
JPH04206680A (ja) * 1990-11-30 1992-07-28 Noritake Co Ltd 導体パターンの製造方法および誘電体ペースト
JP2985326B2 (ja) * 1991-03-19 1999-11-29 日本電気株式会社 半導体装置の製造方法
EP0535864B1 (en) * 1991-09-30 1998-07-29 AT&T Corp. Fabrication of a conductive region in electronic devices
WO1995002900A1 (en) * 1993-07-15 1995-01-26 Astarix, Inc. Aluminum-palladium alloy for initiation of electroless plating
US5445994A (en) * 1994-04-11 1995-08-29 Micron Technology, Inc. Method for forming custom planar metal bonding pad connectors for semiconductor dice
DE19500655B4 (de) * 1995-01-12 2004-02-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipträger-Anordnung zur Herstellung einer Chip-Gehäusung

Also Published As

Publication number Publication date
DE59803920D1 (de) 2002-05-29
CA2280904A1 (en) 1998-08-20
JP3509879B2 (ja) 2004-03-22
DE19705745C2 (de) 2002-02-07
EP0968523B1 (de) 2002-04-24
DE19705745A1 (de) 1998-08-20
EP0968523A1 (de) 2000-01-05
US6284639B1 (en) 2001-09-04
KR100325925B1 (ko) 2002-02-27
WO1998036447A1 (de) 1998-08-20
WO1998036448A1 (de) 1998-08-20
CA2280904C (en) 2001-07-24
JP2000509914A (ja) 2000-08-02

Similar Documents

Publication Publication Date Title
US20180366380A1 (en) Semiconductor package including a semiconductor die having redistributed pads
US6703310B2 (en) Semiconductor device and method of production of same
US5244833A (en) Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer
KR100264479B1 (ko) 범프전극의 구조와 그 형성방법
US7132366B2 (en) Method for fabricating semiconductor components using conductive layer and grooves
US5010389A (en) Integrated circuit substrate with contacts thereon for a packaging structure
EP0145862B1 (en) Metallization of a ceramic substrate
US20060006544A1 (en) Method of forming a micro solder ball for use in C4 bonding process
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
US6136689A (en) Method of forming a micro solder ball for use in C4 bonding process
JP3927783B2 (ja) 半導体部品
KR20070009427A (ko) 반도체 장치 및 전자 기기
EP1003209A1 (en) Process for manufacturing semiconductor device
US11869844B2 (en) Semiconductor device
KR20030001438A (ko) 반도체 장치 및 그 제조방법
KR100562591B1 (ko) 땜납 정지 구조물화하는 방법
KR100325925B1 (ko) 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법
US6960518B1 (en) Buildup substrate pad pre-solder bump manufacturing
US5874199A (en) Method of forming oversized solder bumps
US7335591B2 (en) Method for forming three-dimensional structures on a substrate
JP2002515651A (ja) 半導体装置および半導体装置の製造方法
US20060141666A1 (en) Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby
KR20060030548A (ko) 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법
KR20020028467A (ko) 웨이퍼 레벨 칩 사이즈 패키지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee