JP2002515651A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法

Info

Publication number
JP2002515651A
JP2002515651A JP2000548921A JP2000548921A JP2002515651A JP 2002515651 A JP2002515651 A JP 2002515651A JP 2000548921 A JP2000548921 A JP 2000548921A JP 2000548921 A JP2000548921 A JP 2000548921A JP 2002515651 A JP2002515651 A JP 2002515651A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
main surface
wafer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000548921A
Other languages
English (en)
Inventor
ニコラス、ジェー．エー．バン、ベーン
アントニウス、ジェー．エム．ネリセン
マルク、エイ．デ、サンバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2002515651A publication Critical patent/JP2002515651A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 半導体装置は上面に内部接続用導体パターン（３１、３２、３３）を有する第１の基板１０と側面、底面を有する。接続側４７に電気回路４１および接続パッドを有する第２の基板４０は接続側４７が第１の基板の上面１１に向くように第１の基板上に搭載される。接続パッド４３と第１の導体パターン３１は基板４０と基板１０との間に位置するはんだバンプ４５により内部接続される。

Description

【発明の詳細な説明】
【０００１】 本発明は第１の基板と少なくとも１つの第２の基板を有し、 前記第１の基板は第１の主面と複数の側面を有し、前記第１の基板は前記第１
の主面上に第１の導体パターンを有し、 前記第２の基板は前記第１の基板上に搭載され、前記第１の導体パターンに電
気的に接続された集積回路を有している半導体装置に関する。
【０００２】 本発明は、さらにそのような半導体装置の製造方法に関する。
【０００３】 本発明はそのような半導体装置を有する移動体通信端末のような携帯電子装置
にも関係する。
【０００４】 そのような半導体装置はＥＰ−Ａ−０７２９１８０により知られている。公知
の半導体装置は、前側上に導体パターンが設けられたシリコン基板と、この基板
の同じ前側にいわゆるフリップチップ搭載技術により搭載された多数のチップを
有している。
【０００５】 半導体装置は、その前側がプリント配線板に向くようにプリント配線板上に搭
載され、基板上の導体パターンはプリント配線板上の導体パターンとはんだバン
プにより接続される。公知の半導体装置の欠点はチップを収納するためにプリン
ト配線板内に凹部を形成しなければならないことである。公知の半導体装置の他
の欠点は、半導体装置のチップと比較して比較的大きいということである。
【０００６】 本発明の目的は公知の半導体装置と比べて比較的小さく、ボンディングワイヤ
を用いることなくプリント配線板に電気的に接続することのできる半導体装置を
提供することを目的とする。
【０００７】 本発明の他の目的は、そのような半導体装置を製造する方法を提供することで
ある。
【０００８】 本発明のさらに他の目的は、小型の携帯電子装置を提供することである。
【０００９】 本発明による半導体装置は、第１の基板の少なくとも１つの側面に第１の導体
パターンに電気的に接続された第２の導体パターンを有している。この手段のた
めに、半導体装置は表面実装型装置と同様に、第１の基板の側面で第２の導体パ
ターンを介して、例えばリフローはんだ付けにより接続することができる。この
ため、プリント回路板を接続するための第１の基板の第１の主面上に電気的接続
パッドは不要である。この結果、第１の基板は公知の半導体装置の基板よりも小
さくすることができ、同じ第２の基板を依然として搭載するので、半導体装置の
全体の寸法は減少する。
【００１０】 本発明による半導体装置の他の利点は、その半導体装置をプリント回路板上に
その第１の基板の第２の主面をプリント回路板に向けて搭載でき、第２の基板と
係合するためのいかなる溝も不要で、半導体装置と接続を行うのにボンディング
ワイヤが不要なことである。
【００１１】 従属項２により定義される手段は、本発明による半導体装置は後に図面を参照
して説明されるように、低コストで製造できるという利点を有している。
【００１２】 従属項３により定義される手段は、第１の基板が例えばプリント回路板と基板
の第２の主面間ではんだバンプによりプリント基板に電気的に接続可能であると
いう利点を有している。この結果、半導体装置を収納して接続するのに必要なプ
リント回路板上の合計面積がさらに減少する。
【００１３】 従属項４により定義される手段は、第１の基板の第２の基板への接続は第１の
基板上で第２の基板より外にいかなる面積も必要としないという利点を有する。
【００１４】 従属項５により定義される手段は、シリコンウェーハ上の導体パターンを適用
するプロセスは容易に得られるという利点を有する。加えて、もし第２の基板が
シリコン基体を有するものであるならば、２枚の基板間に完全な熱的関係を有す
ることになる。
【００１５】 従属項６により定義される手段は、比較的大きいおよびまたは簡単な部品、例
えば抵抗、キャパシタ、コイルなどが第１の基板上で行われる第１のプロセスに
より作られ、比較的小さくおよびまたは複雑な部品が第２の基板上に作られ得る
という利点を有する。このようにして、両プロセスは最適化され、総コストは最
小化される。
【００１６】 本発明による半導体装置を携帯型電子装置、例えば移動通信端末または個人用
ディジタル補助具内で使用することは、公知の半導体装置と比較して小型で薄い
ことから非常に有利である。加えて、第１の基板は第１のコイルのような薄いフ
ィルム状の受動部品を収納するのに適しているので、かさのある受動部品やこれ
らをプリント回路板に接続するためのスペースは節約される。特に、半導体装置
はアンテナ増幅器となり得る。第２の基板をその上面を第１の基板に向けて搭載
することにより、その回路からの電磁放射はこれら第１および第２の基板により
緩和される。さらに、そのようなアンテナ増幅器中に必要なコイルは第１の基板
中に薄膜部品として集積化することができ、それによってアンテナ増幅器は非常
に小型に構成することができる。
【００１７】 本発明による方法はウェーハ中に断続的な溝を形成するステップと、ウェーハ
の主面から断続的な溝を画定する側面に延びる導体パターンを形成するステップ
と、各が集積回路をなす基板をウェーハ上に搭載するステップと、集積回路と導
体パターンとを電気的に接続するステップと、ウェーハを断続的な溝の場所で個
々の装置を得るように切断するステップとを有する。
【００１８】 本発明による方法は本発明による半導体装置を製造するのに非常に有利な方法
である。なぜならば、すべてのステップはウェーハの大きさで製造され、コスト
効率が良く、個々のデバイスの製造よりもより良い品質管理ができるからである
。断続的な溝のパターンを作るためには、例えば米国特許３，６９３，３０２号
に請求項１に記載のされた方法を使用することができる。導体パターンを形成す
るには、公知のリソグラフィプロセス、例えばＷＯ９５／２８７３５号に開示さ
れたものを使用することができる。そのようなリソグラフィプロセスについては
、個々の基板についてよりはウェーハ全体についての方がリソグラフィ用マスク
の位置決めが容易であるので、ウェーハの大きさでプロセスが行われると非常に
有利である。また、導体層を適用し、エッチングし、基板を搭載、必要があれば
装置をテストするために、ウェーハは個々の基板やデバイスよりも容易に処理す
ることができる。ウェーハの大きさでのすべてのステップを行った後、ウェーハ
は、例えば溝の位置でウェーハを適当な工具を用い、あるいは標準的なダイシン
グ方法を用いることにより個々のデバイスに分けられる。
【００１９】 従属項９の手段は、導電材料のウェーハを使用できるという利点を有する。
【００２０】 従属項１０の手段は、シリコンがリソグラフィプロセスおよび薄膜プロセスに
おいて広く用いられ、実在するプロセスが使用できるという利点を有する。従属
項１１の手段は断続的な溝が有機材料あるいは金属のマスクを用いて形成できる
という利点を有する。例えば、適当な粉末はＡｌ２Ｏ３およびＳｉＯ２である。
【００２１】 代替手段としては、断続的な溝はソーイング、レーザミリング、ウェットある
いはドライエッチングにより形成することができる。
【００２２】 従属項１２の手段は、非常に小さく、堅牢な装置を得られるという利点を有す
る。もし、ウェーハと集積回路を有する基板間のスペースがシリコーン樹脂のよ
うな材料で埋められていれば、堅牢さはさらに向上する。
【００２３】 集積回路を有する基板がグロブトップによりカバーされることは任意である。
【００２４】 従属項１３の手段は、半導体装置が第２の主面を介して接触され得るという利
点を有する。第１の主面上、側面上、第２の主面上の導体層のパターニングは別
のステップで行われ得るが、ＷＯ９５／２８７３５号に開示されたリソグラフィ
技術を用いて行われることが好ましい。
【００２５】 従属項１４の手段は、接続パンプがウェーハの大きさの範囲で設けられている
ため、個々の装置内あるいは半導体装置が搭載されるプリント回路板で適用され
るならば、パンプのコストは著しく低いものとなる。
【００２６】 従属項１５の手段は、良好なはんだ付けが可能な導体パターンが得られるとい
う利点を有する。導体層を電気めっきで厚くすることはこのような手段により容
易となる。なぜならば導体層は共通電極として使用し得るからである。マスキン
グ層を除去後、マスキング層により覆われていた導体層の部分は、例えばエッチ
ングにより容易に除去することができる。
【００２７】 従属項１６の手段は、側面の導体パターンが容易に形成できるという利点を有
する。
【００２８】 本発明のこれらおよび他の特徴は以下の実施の形態から明らかにされる。
【００２９】 本発明による方法の第１の実施例においては、シリコンウェーハ１は図１に示
すように、粉末ブラストレジスト層２、例えば、東京応化製ＯＲＤＹＬ ＢＦ４
０５を有している。続いて、粉末ブラストレジストは溝３（図７参照）が望まれ
る位置で公知のリソグラフィ技術を用いて部分的に除去され、粉末ブラストレジ
ストはポストベークにより硬化され、そしてウェーハは図２に示すように粉末ブ
ラストに曝される。溝３がウェーハ１を突き抜けて形成された後、粉末ブラスト
レジスト層２は除去され、図３に示すような状態が得られる。溝が設けられたウ
ェーハは両側からＰＥＣＶＤによる２μｍ厚のシリコン窒化膜パッシベーション
層５、チタンによる厚さ０．０１〜０．１μｍの導電層、スパッタ処理（図４参
照）による０．１〜１μｍの銅が形成される。ＴｉＣｕ層の形成後、導電層７は
電気メッキにより成長した５μｍのＣｕにより厚くされる。レジスト層９、例え
ばシップりー（Ｓｈｉｐｌｅｙ）社のＥＤ２１００が電気泳動的に適用され、上
面１１、底面１３、 溝を画定する側面１２は図４中に示されるように覆われる
。
【００３０】 レジスト層９には図５に示すマスク２０および２１を介して、表面１１および
底面１３に垂直に対して鋭角を張るビーム１５が照射され、これらのビームは側
面１２の位置でもレジスト層９に到達できる。
【００３１】 マスク２０および２１は上面１１から側面１２を経て底面１２に延びる連続的
な照射パターンが形成されるようにデザインされている。レジスト層９の現像後
、導電層７は残存したレジストにより覆われた部分だけが残るようにエッチング
される。レジスト層９の除去の後、図６に示される多数の導体パターン３０がウ
ェーハ１上に残存している。これらの導体はウェーハ１の上面１１上の第１の導
体パターン３１、ウェーハ１の側面１２上の第２の導体パターン、ウェーハ１の
底面１３上の第３の導体パターン３３を含む。第２の導体パターン３３は第１の
導体パターンと上面１１と側面１２との境界部で電気的に接続され、第３の導体
パターンには側面１２と底面１３との境界部で電気的に接続されている。
【００３２】 図７は本発明の第１の実施例によるシリコンウェーハ１の上面図である。ウェ
ーハ１は溝３を有し、導体パターン３１は上面１１に形成されている。基板４０
はいわゆるフリップチップ技術（図９参照）を用いてウェーハ１上に搭載されて
いる。
【００３３】 図８は図７に示されたシリコンウェーハ１の底面図を示す。ウェーハ１の底面
１３には図６に示されたように導体パターン３２を介して導体パターン３１に接
続された導体パターン３３が設けられている。第３の導体パターン上にはスクリ
ーン印刷ではんだパンプ１７が形成されている。
【００３４】 図９は溝の場所でウェーハ１を個々のデバイスに切断、あるいはダイシングし
た半導体装置の側面図を示す。半導体装置は上述したように適用された導体パタ
ーン３１、３２、３３を有する第１の基板を有する。
【００３５】 電気回路４１および接続側における接続パッド４３を有する基板４０は基板１
０に接続側４７を基板１０の上面１１に向くように基板１０に搭載される。接続
パッド４３および第１の導体パターン３１は基板１０と基板４０との間に位置す
るはんだバンプにより内部接続される。
【００３６】 図１０は本発明にかかる半導体装置の第２の実施例を示す。
【００３７】 半導体装置は次のようにして得られる。ウェーハ１０１はその一主面上でＳｉ
Ｎの分離層１１１で覆われる。受動部品ＲおよびＬはこの分離層１１１の上に設
けられる。部品ＲおよびＬは、上述したようにウェーハ１０１中に断続的な溝が
作られた後、ＳｉＮの第２の分離層１１２で覆われる。粉末ブラストレジストの
除去の間、受動部品ＲおよびＬはこの第２の分離層１１２により保護される。続
いて、ＳｉＮの第３の分離層１１３はウェーハ１０１のすべての側面に形成され
、コンタクトホール１１４は層１１２，１１３を通してエッチングされる。Ｃｒ
Ｃｕの薄膜１１５はウェーハ１０１のすべての側面およびコンタクトホール１１
４内にスバッタリングにより適用される。パターニングされたマスキング層（図
１１参照）は層１１５の上面に適用され、５μｍの厚い層１１６および任意の５
０μｍの錫がＣｒＣｕ層がマスキング層１１７で覆われていない箇所に電気めっ
き的に成長される。マスキング層は除去され、層１１５の露出した部分は導体１
１６のパターンが残存する（図１２参照）ようにエッチングされる。最後にフリ
ップチップ１４０が基板１１０上に搭載され、ウェーハ１０１は個々のデバイス
に分割される。
【００３８】 図１３は本発明による携帯型電子装置の実施例の上面図を示す。ページャ６０
は画面６１と制御ノブ６２が設けられている。図１４はページャ６０の断面を示
す。ページャ６０にはプリント回路板６３および本発明による半導体装置６４を
有している。装置６０は半導体装置６４のサイズが小さいため、小さくかつ薄く
構成することができる。
【００３９】 本発明は上述した実施例に限定されることはない。第１の基板は例えばセラミ
ックまたはガラス基板とすることができる。レジスト層９はディップコーティン
グあるいはスプレイにより塗布することができる。第１の基板の上に多層の第２
の基板を搭載しても良い。
【図面の簡単な説明】
【図１】 粉末ブラストレジスト層２を有するウェーハ１を表した断面図である。
【図２】 ウェーハ１中の粉末ブラスト溝３を示す図示表現である。
【図３】 粉末ブラストレジスト層２が除去された後のウェーハ１の図示表現である。
【図４】 上表面１１，側面１２、底面１３上にパッシベーション層５、導体層７および
レジスト層９が適用された後のウェーハ１の図示表現である。
【図５】 ２つのマスク２０および２１を介してレジスト層９への照射中のウェーハの図
示表現である。
【図６】 ウェーハ１の詳細な透視図を示す。
【図７】 本発明の第１の実施例によるシリコンウェーハ１の上面を示す図である。
【図８】 図７に示されたシリコンウェーハ１の底面図である。
【図９】 ウェーハ１を分離した後の半導体装置の側面図である。
【図１０】 本発明による半導体装置の第２の実施例を示す。
【図１１】 導体層を電気メッキにより厚くした後のウェーハ１の詳細を示す。
【図１２】 マスキング層および導体層の厚くない部分を除去した後の図１１と同じ詳細部
分を示す図である。
【図１３】 本発明による携帯電子機器の実施例の上面図である。
【図１４】 図１３の機器の実施例の上面を示す。
【符号の説明】
１ ウェーハ ２ 粉末ブラストレジスト層 ３ 溝 ５ パッシベーション層 ７ 導電層 ９ レジスト層 １１ 上面 １２ 側面 １３ 底面 １５ ビーム １７ はんだバンプ ２０ マスク ２１ マスク ３０ 導体パターン ３１ 第１の導体パターン ３２ 第２の導体パターン ３３ 第３の導体パターン ４０ 基板 ４１ 電気回路 ４３ 接続パッド ４５ はんだバンプ ６０ ページャ ６１ 画面 ６２ 制御ノブ ６３ プリント回路板 ６４ 半導体装置 １０１ ウェーハ １０３ 断続溝 １１０ 基板 １１１ 素子分離層 １１２ 素子分離層 １１３ 素子分離層 １１４ コンタクトホール １１５ 薄いＣｒＣｕ層 １１６ 厚い層 １１７ マスク層 １４０ フリップチップ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 マルク、エイ．デ、サンバー オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ Ｆターム(参考） 5F044 KK01 LL01

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 第１の基板と少なくとも１つの第２の基板を有し、 前記第１の基板は第１の主面と複数の側面を有し、前記第１の基板は前記第１
    の主面上に第１の導体パターンを有し、 前記第２の基板は前記第１の基板上に搭載され、前記第１の導体パターンに電
    気的に接続された集積回路を有している半導体装置
  2. 【請求項２】 前記第１の導体パターンおよび前記第２の導体パターンは前記第１の主面と少
    なくとも１つの前記側面間の境界部で電気的に接続されていることを特徴とする
    請求項１に記載の半導体装置。
  3. 【請求項３】 前記第１の基板は前記第１の主面とは逆の第２の主面を有し、この第２の主面
    には第３の導体パターンが設けられ、前記第２の導体パターンと前記第３の導体
    パターンは前記第２の主面と少なくとも１つの前記側面間の境界部で電気的に内
    部接続されていることを特徴とする請求項２に記載の半導体装置。
  4. 【請求項４】 前記第２の基板は主面に配置された電気的接続パッドを有し、この第２の基板
    は前記主面を前記第１の基板の第１の主面に向くように前記第１の基板上に搭載
    し、前記接続パッドと前記第１の導体パターンは前記第１の基板と前記第２の基
    板の間に位置する導体によって内部接続されることを特徴とする請求項１に記載
    の半導体装置。
  5. 【請求項５】 前記第１の基板はシリコン基板であることを特徴とする請求項１に記載の半導
    体装置。
  6. 【請求項６】 前記第１の基板はさらに集積回路を有することを特徴とする請求項５に記載の
    半導体装置。
  7. 【請求項７】 請求項１ないし６のいずれかに記載の半導体装置を有する、移動通信端末のよ
    うな携帯型電子装置。
  8. 【請求項８】 （ａ） ウェーハに断続的な溝のパターンを形成するステップと、 （ｂ） ウェーハの主面から前記断続的な溝を画定する側面に延びる導体パタ
    ーンを形成するステップと、 （ｃ） 各基板が集積回路をなす基板をウェーハ上に搭載し、前記集積回路と
    前記導体パターンとを電気的に接続する工程と、 （ｄ） 前記断続的な溝の場所で前記ウェーハを分割して個々のデバイスを得
    るステップとを有する半導体装置の製造方法。
  9. 【請求項９】 パッシベーション／素子分離層がステップ（ａ）と（ｂ）との間に設けられた
    ことを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 【請求項１０】 前記ウェーハがシリコンウェーハであることを特徴とする請求項８または９に
    記載の半導体装置の製造方法。
  11. 【請求項１１】 前記溝は粉末ブラストにより生成されることを特徴とする請求項８に記載の半
    導体装置の製造方法。
  12. 【請求項１２】 前記基板はパンプにより導体パターンに電気的に接続されたことを特徴とする
    請求項８に記載の半導体装置の製造方法。
  13. 【請求項１３】 前記導体パターンは前記第１の主面から側面を介して、前記第１の主面とは逆
    であるウェーハの第２の主面に延びることを特徴とする請求項８に記載の半導体
    装置の製造方法。
  14. 【請求項１４】 前記接続パンプはステップ（ｄ）の前にウェーハの第２の主面上に形成される
    ことを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 【請求項１５】 前記導体パターンは、 導体層を形成し、 該導体層の上面にパターニングされたマスク層を備え、 前記導体層が前記マスク層で覆われていない位置で前記導体層を電気めっき
    的に厚くし、 マスク層を除去し、 導体層の厚くなっていない部分を除去する、 ことにより形成されることを特徴とする請求項８に記載の半導体装置の製造方
    法。
  16. 【請求項１６】 溝の幅がウェーハの厚さの０．５倍よりも大きいことを特徴とする請求項８に
    記載の半導体装置の製造方法。
JP2000548921A 1998-05-13 1999-05-06 半導体装置および半導体装置の製造方法 Pending JP2002515651A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP98201564 1998-05-13
EP98201564.6 1998-05-13
PCT/IB1999/000818 WO1999059206A2 (en) 1998-05-13 1999-05-06 Semiconductor device and method for making the device

Publications (1)

Publication Number Publication Date
JP2002515651A true JP2002515651A (ja) 2002-05-28

Family

ID=8233715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000548921A Pending JP2002515651A (ja) 1998-05-13 1999-05-06 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP2002515651A (ja)
KR (1) KR20010021782A (ja)
WO (1) WO1999059206A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2794570B1 (fr) * 1999-06-04 2003-07-18 Gemplus Card Int Procede de fabrication de dispositif portable a circuit integre avec chemins de conduction electrique
US6507099B1 (en) * 2000-10-20 2003-01-14 Silverbrook Research Pty Ltd Multi-chip integrated circuit carrier
US6710457B1 (en) * 2000-10-20 2004-03-23 Silverbrook Research Pty Ltd Integrated circuit carrier
US6775906B1 (en) 2000-10-20 2004-08-17 Silverbrook Research Pty Ltd Method of manufacturing an integrated circuit carrier
US6876008B2 (en) 2003-07-31 2005-04-05 Lumileds Lighting U.S., Llc Mount for semiconductor light emitting device
US6995402B2 (en) 2003-10-03 2006-02-07 Lumileds Lighting, U.S., Llc Integrated reflector cup for a light emitting device mount

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5003374A (en) * 1988-05-23 1991-03-26 North American Philips Corporation Semiconductor wafer
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5285571A (en) * 1992-10-13 1994-02-15 General Electric Company Method for extending an electrical conductor over an edge of an HDI substrate
US5471090A (en) * 1993-03-08 1995-11-28 International Business Machines Corporation Electronic structures having a joining geometry providing reduced capacitive loading
US5466634A (en) * 1994-12-20 1995-11-14 International Business Machines Corporation Electronic modules with interconnected surface metallization layers and fabrication methods therefore
US5657537A (en) * 1995-05-30 1997-08-19 General Electric Company Method for fabricating a stack of two dimensional circuit modules
US5648684A (en) * 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack

Also Published As

Publication number Publication date
KR20010021782A (ko) 2001-03-15
WO1999059206A3 (en) 2000-02-24
WO1999059206A2 (en) 1999-11-18

Similar Documents

Publication Publication Date Title
US7101735B2 (en) Manufacturing method of semiconductor device
KR101173075B1 (ko) 집적 회로 디바이스를 패키징하는 방법 및 장치
US6365498B1 (en) Integrated process for I/O redistribution and passive components fabrication and devices formed
KR100917745B1 (ko) 반도체 장치 및 그 제조 방법
US20040092099A1 (en) Semiconductor device and manufacturing method therefor, circuit board, and electronic equipment
EP1267402A2 (en) Semiconductor device and method of production of same
KR20060132490A (ko) 관통 전극을 갖는 반도체 장치 및 그 제조 방법
KR20010085617A (ko) 반도체장치 및 그 제조방법, 회로기판 및 전자기기
US20050245059A1 (en) Method for making an interconnect pad
JP3538029B2 (ja) 半導体装置の製造方法
JP2002515651A (ja) 半導体装置および半導体装置の製造方法
KR100562591B1 (ko) 땜납 정지 구조물화하는 방법
JP2003218278A (ja) ウェーハレベル・チップスケール・パッケージの製造方法
JP3523815B2 (ja) 半導体装置
JP2002368027A (ja) 半導体装置の製造方法
JP2004006835A (ja) 半導体装置及びその製造方法
KR100325925B1 (ko) 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법
JP3943037B2 (ja) 半導体装置の製造方法
JP4562371B2 (ja) 半導体装置の製造方法
KR100450243B1 (ko) 반도체 소자의 범프 제조 방법
US20040166670A1 (en) Method for forming three-dimensional structures on a substrate
KR100450242B1 (ko) 범프 제조용 마스크와 이를 이용한 반도체 소자의 범프제조 방법
TW571419B (en) Semiconductor device and manufacturing method thereof
EP1365450A1 (en) An improved wire-bonded chip on board package
JPH0344035A (ja) バンプ電極を有する半導体装置及びその実装方法