JP2002368027A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002368027A
JP2002368027A JP2001170643A JP2001170643A JP2002368027A JP 2002368027 A JP2002368027 A JP 2002368027A JP 2001170643 A JP2001170643 A JP 2001170643A JP 2001170643 A JP2001170643 A JP 2001170643A JP 2002368027 A JP2002368027 A JP 2002368027A
Authority
JP
Japan
Prior art keywords
substrate
resin layer
semiconductor chips
ball
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001170643A
Other languages
English (en)
Inventor
Shiyunei Nobusada
俊英 信定
Kazuhiro Hachiman
和宏 八幡
Taketo Kunihisa
武人 國久
Kazuto Nishida
一人 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001170643A priority Critical patent/JP2002368027A/ja
Publication of JP2002368027A publication Critical patent/JP2002368027A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 端面電極用スルーホールの形成が困難な実装
基板においても外部に電極端子を確実に取り出せるよう
にする。 【解決手段】 基板１０上に、基板１０と対向する面に
設けられた突起電極１２が基板１０と電気的に接続する
複数の半導体チップ１１を実装した後、基板１０上にお
ける各半導体チップ１１が実装されていない領域に、基
板１０と電気的に接続する複数のボール電極１３を、各
ボール電極１３の頂点が各半導体チップ１１よりも高く
なるように実装する。その後、基板１０上に、各半導体
チップ１１及び各ボール電極１３を封止する樹脂層１４
を、各ボール電極１３の一部分が樹脂層１４から露出す
るように形成した後、基板１０をダイシングライン１５
に沿って切断する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板上に半導体チ
ップが樹脂封止されてなる半導体装置の製造方法に関す
るものである。
【０００２】
【従来の技術】近年の無線機器に用いられる部品に対し
ては小型化への要求が厳しくなってきているため、無線
部分となる半導体部品を基板にフリップチップ接続する
方法が用いられている。
【０００３】図１０（ａ）〜（ｃ）及び図１１（ａ）、
（ｂ）は、従来の半導体装置の製造方法、具体的には特
開２０００−１３３６５８に開示されている半導体装置
の製造方法の各工程を示す断面図である。
【０００４】まず、図１０（ａ）に示すように、集合基
板１００に複数のスルーホール１０１を設けた後、各ス
ルーホール１０１の内壁に複数の端面電極１０２を、集
合基板１００の両面における各スルーホール１０１の外
側まで延びるように形成する。その後、集合基板１００
の一面を異方性導電シート１０３によって覆う。ここ
で、スルーホール１０１が設けられる集合基板１００と
しては、通常、セラミック基板が用いられる。
【０００５】次に、図１０（ｂ）に示すように、集合基
板１００上に異方性導電シート１０３を介して複数の半
導体チップ１０４を、各半導体チップ１０４における集
合基板１００と対向する一面に設けられた突起電極１０
５の位置と各端面電極１０２の位置とを合わせながら配
置する。
【０００６】次に、図１０（ｃ）に示すように、各突起
電極１０５と各端面電極１０２とを加熱ツールの加圧ヘ
ッド１５０を用いて加熱しながら圧着する。これによ
り、各半導体チップ１０４が集合基板１００上に実装さ
れる。
【０００７】次に、図１１（ａ）に示すように、集合基
板１００上に、各半導体チップ１０４及び集合基板１０
０の表面を封止する樹脂層１０６を形成した後、図１１
（ｂ）に示すように、各スルーホール１０１の配置位置
を通るダイシングラインに沿って集合基板１００を切断
することにより、それぞれ所定のサイズを有する複数の
個片の半導体装置を形成する。ここで、各個片の半導体
装置においては、端面電極１０２がマザーボード（図示
省略）等との電気的接続をとるための外部電極として機
能する。
【０００８】
【発明が解決しようとする課題】高周波用の半導体チッ
プの周辺部品として必要になる受動素子を、半導体チッ
プが実装される基板（以下、実装基板と称する）上に形
成することによって、さらに集積度の高い半導体装置を
実現できる。
【０００９】ところで、半導体装置の動作周波数が高く
なるに従って、実装基板上に形成される受動素子（イン
ダクタ、容量、抵抗、フィルタ又は配線等）に対しては
高いパターン精度が要求されるため、通常、受動素子は
半導体薄膜プロセスを用いて作られる。その場合に使用
できる実装基板は、Ｓｉ若しくはＧａＡｓ等よりなる半
導体基板、石英ガラス基板、ガラス基板又はサファイヤ
基板等であるが、これらの基板を用いた場合、端面電極
用スルーホール（図１０（ａ）等参照）を形成すること
は困難である。すなわち、前述の従来の半導体装置の製
造方法を用いても、実装基板から外部に電極端子を取り
出すことができないという問題が生じる。
【００１０】また、従来の半導体装置の製造方法におい
ては、半導体チップ１０４が発熱する場合、半導体チッ
プ１０４からの熱が集合基板１００又は樹脂層１０６を
介して放熱されるため、放熱効果が低くなるという問題
がある。
【００１１】さらに、従来の半導体装置の製造方法にお
いては、半導体チップ１０４とマザーボードとの電気的
接続を、突起電極１０５及び端面電極１０２を介して行
なうので、半導体チップ１０４を構成する基板の電位
（以下、チップ電位と称する）が不安定になりやすいと
いう問題がある。
【００１２】前記に鑑み、本発明は、端面電極用スルー
ホールの形成が困難な実装基板においても外部に電極端
子を確実に取り出せるようにすることを第１の目的と
し、実装基板上にフリップチップ接続された半導体チッ
プからの熱を容易に放熱できるようにすると共に該半導
体チップのチップ電位を安定化できるようにすることを
第２の目的とする。
【００１３】
【課題を解決するための手段】前記の第１の目的を達成
するために、本発明に係る第１の半導体装置の製造方法
は、基板上に、基板と対向する面に設けられた突起電極
が基板と電気的に接続する複数の半導体チップを実装す
る工程と、基板上における各半導体チップが実装されて
いない領域に、基板と電気的に接続する複数のボール電
極を、各ボール電極の頂点が各半導体チップよりも高く
なるように実装する工程と、基板上に、各半導体チップ
及び各ボール電極を封止する樹脂層を、各ボール電極の
一部分が樹脂層から露出するように形成する工程と、樹
脂層が形成された基板を所定のサイズに切断する工程と
を備えている。
【００１４】第１の半導体装置の製造方法によると、基
板上に、半導体チップ、及び半導体チップよりも高い位
置に頂点を有するボール電極を実装した後、半導体チッ
プ及びボール電極を封止する樹脂層をボール電極の一部
分が露出するように形成する。このため、ボール電極に
おける樹脂層から露出する部分を外部電極端子として用
いることによって、端面電極用スルーホールの形成が困
難な実装基板においても外部に電極端子を確実に取り出
すことができる。また、基板を所定のサイズに切断した
後に半導体チップをプリント基板等のマザーボードに実
装するときには、基板上に樹脂封止された半導体チップ
をマザーボードに実装できるため、マザーボードに半導
体チップを実装してから樹脂封止する場合に生じる、計
測不可能な電気的特性の変化を防止できる。
【００１５】第１の半導体装置の製造方法において、樹
脂層は、各半導体チップが完全に覆われるように形成さ
れることが好ましい。
【００１６】このようにすると、各半導体チップを機械
的に保護することができる。
【００１７】前記の第１及び第２の目的を達成するため
に、本発明に係る第２の半導体装置の製造方法は、基板
上に、基板と対向する面に設けられた突起電極が基板と
電気的に接続する複数の半導体チップを実装する工程
と、基板上における各半導体チップが実装されていない
領域に、基板と電気的に接続する複数のボール電極を、
各ボール電極の頂点が各半導体チップよりも高くなるよ
うに実装する工程と、前記基板上に、各半導体チップ及
び各ボール電極を封止する樹脂層を、少なくとも各半導
体チップが完全に覆われるように形成する工程と、樹脂
層及び各ボール電極を各半導体チップが露出するまで研
磨して、各半導体チップの露出面と各ボール電極の研磨
面とを面一にする工程と、樹脂層及び各ボール電極が研
磨された基板を所定のサイズに切断する工程とを備えて
いる。
【００１８】第２の半導体装置の製造方法によると、基
板上に、半導体チップ、及び半導体チップよりも高い位
置に頂点を有するボール電極を実装した後、半導体チッ
プ及びボール電極を封止する樹脂層を少なくとも半導体
チップが完全に覆われるように形成し、その後、樹脂層
及びボール電極を半導体チップが露出するまで研磨し
て、半導体チップの露出面とボール電極の研磨面とを面
一にする。このため、ボール電極の研磨面を外部電極の
ランドとして用いることによって、端面電極用スルーホ
ールの形成が困難な実装基板においても外部に電極端子
を確実に取り出すことができる。また、半導体チップの
露出面とボール電極の研磨面とを面一にするため、基板
を所定のサイズに切断した後に半導体チップをボール電
極と一緒にプリント基板等のマザーボードに半田実装す
ることができる。従って、半導体チップからの熱が直接
マザーボードに放熱されるので、高い放熱効果を実現で
きると共に、半導体チップが直接マザーボードと電気的
に接続されるので、チップ電位を安定化できる。さら
に、半導体チップをマザーボードに実装するときには、
基板上に樹脂封止された半導体チップをマザーボードに
実装できるため、マザーボードに半導体チップを実装し
てから樹脂封止する場合に生じる、計測不可能な電気的
特性の変化を防止できる。
【００１９】前記の第１及び第２の目的を達成するため
に、本発明に係る第３の半導体装置の製造方法は、基板
上に、基板と対向する面に設けられた突起電極が基板と
電気的に接続する複数の半導体チップを実装する工程
と、基板上における各半導体チップが実装されていない
領域に、基板と電気的に接続する複数のボール電極を、
各ボール電極の頂点が各半導体チップよりも高くなるよ
うに実装する工程と、基板上に、各半導体チップ及び各
ボール電極を封止する樹脂層を、各半導体チップが完全
に覆われると共に各ボール電極の一部分が樹脂層から露
出するように形成する工程と、樹脂層に、各半導体チッ
プに達する複数の開口部を形成する工程と、各開口部
に、各半導体チップと電気的に接続する複数の他のボー
ル電極をそれぞれの一部分が樹脂層から露出するように
実装する工程と、各他のボール電極が実装された基板を
所定のサイズに切断する工程とを備えている。
【００２０】第３の半導体装置の製造方法によると、基
板上に、半導体チップ、及び半導体チップよりも高い位
置に頂点を有するボール電極を実装した後、半導体チッ
プ及びボール電極を封止する樹脂層を半導体チップが完
全に覆われると共にボール電極の一部分が露出するよう
に形成する。その後、半導体チップと電気的に接続する
他のボール電極をその一部分が樹脂層から露出するよう
に実装する。このため、ボール電極における樹脂層から
露出する部分を外部電極端子として用いることによっ
て、端面電極用スルーホールの形成が困難な実装基板に
おいても外部に電極端子を確実に取り出すことができ
る。また、半導体チップと電気的に接続する他のボール
電極の一部分が樹脂層から露出するため、基板を所定の
サイズに切断した後に他のボール電極をボール電極と一
緒にプリント基板等のマザーボードに半田実装すること
ができる。従って、半導体チップからの熱が他のボール
電極を介してマザーボードに放熱されるので、高い放熱
効果を実現できると共に、半導体チップが他のボール電
極を介してマザーボードと電気的に接続されるので、チ
ップ電位を安定化できる。さらに、半導体チップをマザ
ーボードに実装するときには、基板上に樹脂封止された
半導体チップをマザーボードに実装できるため、マザー
ボードに半導体チップを実装してから樹脂封止する場合
に生じる、計測不可能な電気的特性の変化を防止でき
る。
【００２１】第３の半導体装置の製造方法において、各
他のボール電極は、各ボール電極の頂点と各他のボール
電極の頂点とが同じ高さに位置するように実装されるこ
とが好ましい。
【００２２】このようにすると、ボール電極と他のボー
ル電極とを一緒に且つ確実にマザーボードに半田実装す
ることができる。
【００２３】前記の第１及び第２の目的を達成するため
に、本発明に係る第４の半導体装置の製造方法は、基板
上に、基板と対向する面に設けられた突起電極が基板と
電気的に接続する複数の半導体チップを実装する工程
と、基板上に、各半導体チップを封止する樹脂層を、各
半導体チップが完全に覆われるように形成する工程と、
樹脂層に、基板における各半導体チップが実装されてい
ない領域に達する複数の第１の開口部を形成する工程
と、各第１の開口部に、基板と電気的に接続する複数の
配線を各第１の開口部の外側まで延びるように形成する
工程と、各配線を形成した後に基板上に他の樹脂層を、
各配線及び樹脂層が完全に覆われるように形成する工程
と、他の樹脂層に、各配線における各第１の開口部の外
側の部分に達する複数の第２の開口部を形成すると共
に、樹脂層及び他の樹脂層に、各半導体チップに達する
複数の第３の開口部を形成する工程と、各第２の開口部
に、各配線と電気的に接続する複数の第１のボール電極
をそれぞれの一部分が他の樹脂層から露出するように実
装すると共に、各第３の開口部に、各半導体チップと電
気的に接続する複数の第２のボール電極をそれぞれの一
部分が他の樹脂層から露出するように実装する工程と、
各第１のボール電極及び各第２のボール電極が実装され
た基板を所定のサイズに切断する工程とを備えている。
【００２４】第４の半導体装置の製造方法によると、基
板上に半導体チップを実装した後、半導体チップを封止
する樹脂層を半導体チップが完全に覆われるように形成
し、その後、樹脂層に基板に達する第１の開口部を形成
する。その後、第１の開口部に、基板と電気的に接続す
る配線を第１の開口部の外側まで延びるように形成した
後、配線及び樹脂層が完全に覆われるように他の樹脂層
を形成する。その後、配線と電気的に接続する第１のボ
ール電極をその一部分が他の樹脂層から露出するように
実装すると共に、半導体チップと電気的に接続する第２
のボール電極をその一部分が他の樹脂層から露出するよ
うに実装する。このため、第１のボール電極における他
の樹脂層から露出する部分を外部電極端子として用いる
ことによって、端面電極用スルーホールの形成が困難な
実装基板においても外部に電極端子を確実に取り出すこ
とができる。また、半導体チップと電気的に接続する第
２のボール電極の一部分が他の樹脂層から露出するた
め、基板を所定のサイズに切断した後に第２のボール電
極を第１のボール電極と一緒にプリント基板等のマザー
ボードに半田実装することができる。従って、半導体チ
ップからの熱が第２のボール電極を介してマザーボード
に放熱されるので、高い放熱効果を実現できると共に、
半導体チップが第２のボール電極を介してマザーボード
と電気的に接続されるので、チップ電位を安定化でき
る。さらに、半導体チップをマザーボードに実装すると
きには、基板上に樹脂封止された半導体チップをマザー
ボードに実装できるため、マザーボードに半導体チップ
を実装してから樹脂封止する場合に生じる、計測不可能
な電気的特性の変化を防止できる。
【００２５】第４の半導体装置の製造方法において、各
第１のボール電極及び各第２のボール電極は、各第１の
ボール電極の頂点と各第２のボール電極の頂点とが同じ
高さに位置するように実装されることが好ましい。
【００２６】このようにすると、第１のボール電極と第
２のボール電極とを一緒に且つ確実にマザーボードに半
田実装することができる。
【００２７】前記の第１及び第２の目的を達成するため
に、本発明に係る第５の半導体装置の製造方法は、基板
上に、基板と対向する一面に設けられた突起電極が基板
と電気的に接続する複数の半導体チップを実装する工程
と、基板上に、各半導体チップを封止する樹脂層を、各
半導体チップの他面が露出するように形成する工程と、
樹脂層に、基板における各半導体チップが実装されてい
ない領域に達する複数の開口部を形成する工程と、各開
口部を含む基板上に全面に亘って導電膜を形成して該導
電膜をパターン化することにより、各開口部に、基板と
電気的に接続する複数の配線を、各開口部の外側まで延
びるように形成すると共に、各半導体チップの各他面を
覆う複数の接続用導電パターンを形成する工程と、各配
線及び各接続用導電パターンが形成された基板を所定の
サイズに切断する工程とを備えている。
【００２８】第５の半導体装置の製造方法によると、基
板上に半導体チップを実装した後、半導体チップを封止
する樹脂層を半導体チップの他面が露出するように形成
し、その後、樹脂層に基板に達する開口部を形成する。
その後、基板上に全面に亘って導電膜を形成して該導電
膜をパターン化することにより、開口部に、基板と電気
的に接続する配線を開口部の外側まで延びるように形成
すると共に、半導体チップの他面を覆う接続用導電パタ
ーンを形成する。このため、配線における開口部の外側
の部分を外部電極のランドとして用いることによって、
端面電極用スルーホールの形成が困難な実装基板におい
ても外部に電極端子を確実に取り出すことができる。ま
た、半導体チップの他面を覆う接続用導電パターンが樹
脂層から露出するため、基板を所定のサイズに切断した
後に接続用導電パターンを外部電極となる配線と一緒に
プリント基板等のマザーボードに半田実装することがで
きる。従って、半導体チップからの熱が接続用導電パタ
ーンを介してマザーボードに放熱されるので、高い放熱
効果を実現できると共に、半導体チップが接続用導電パ
ターンを介してマザーボードと電気的に接続されるの
で、チップ電位を安定化できる。さらに、半導体チップ
をマザーボードに実装するときには、基板上に樹脂封止
された半導体チップをマザーボードに実装できるため、
マザーボードに半導体チップを実装してから樹脂封止す
る場合に生じる、計測不可能な電気的特性の変化を防止
できる。
【００２９】第５の半導体装置の製造方法において、樹
脂層を形成する工程は、樹脂層を各半導体チップが完全
に覆われるように形成した後、樹脂層を表面側から研磨
して各半導体チップの他面を露出させる工程を含むこと
が好ましい。
【００３０】このようにすると、半導体チップの他面が
露出するように樹脂層を確実に形成することができる。
【００３１】第１〜第５の半導体装置の製造方法のいず
れか１つにおいて、基板は半導体、ガラス、石英又はサ
ファイアよりなることが好ましい。
【００３２】このようにすると、基板に端面電極用スル
ーホールを形成することが困難になるので、本発明に係
る各半導体装置の製造方法が非常に有効になる。
【００３３】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る半導体装置の製造方法について
図面を参照しながら説明する。
【００３４】図１（ａ）〜（ｅ）は第１の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
【００３５】まず、図１（ａ）に示すように、Ｓｉ若し
くはＧａＡｓ等の半導体、ガラス、石英又はサファイア
等をベース基材とする基板１０を用意する。尚、基板１
０には、基板１０に実装される半導体チップ１１に設け
られた突起電極１２（図１（ｂ）参照）、及び基板１０
に実装されるボール電極１３（図１（ｃ）参照）とそれ
ぞれ電気的に接続される複数のパッド（図示省略）が予
め形成されている。また、基板１０には、インダクタ
ー、容量、抵抗、フィルタ及び配線等の受動素子（図示
省略）も予め形成されている。ここで、前述の受動素子
は、基板１０上において通常の半導体プロセスにより形
成された薄膜等をパターンニングすることによって形成
される。さらに、基板１０は、前述のパッド及び受動素
子が繰り返しパターン（図１（ｅ）に示すダイシングラ
イン１５によって区画された各領域が繰り返しの単位と
なる）として形成された集合基板である。
【００３６】次に、図１（ｂ）に示すように、基板１０
上に複数の半導体チップ１１を、各半導体チップ１１に
おける基板１０と対向する一面に設けられた突起電極１
２の位置と基板１０上に設けられた前述のパッドの位置
とを合わせながら実装する。このとき、基板１０と半導
体チップ１１とのフリップチップ接続においては、半田
又は異方性導電膜を用いた接続方法等により電気的な接
続を行なう。
【００３７】次に、図１（ｃ）に示すように、基板１０
上における各半導体チップ１１が実装されていない領域
に複数のボール電極１３を装着する。具体的には基板１
０における外部電極を取り出す必要のある部分、つまり
基板１０上に設けられた電源、接地、信号線等の各パッ
ドに複数のボール電極１３を装着する。ここで、ボール
電極１３としては、半導体チップ１１と突起電極１２と
を合わせた高さよりも大きな直径を有するボール電極を
選択する。その後、半田リフローを行なってボール電極
１３と基板１０のパッドとの電気的接続を行なう。すな
わち、図１（ｃ）に示す工程においては、基板１０上に
各ボール電極１３を、各ボール電極１３の頂点が各半導
体チップ１１の他面（突起電極１２が設けられていない
側の面）よりも高くなるように実装する。
【００３８】尚、半導体チップ１１と基板１０との電気
的接続を半田を用いて行なう場合、図１（ｃ）に示す工
程において、半導体チップ１１と基板１０との電気的接
続と、ボール電極１３と基板１０との電気的接続とを同
時に行なってもよい。
【００３９】次に、図１（ｄ）に示すように、基板１０
上に、各半導体チップ１１及び各ボール電極１３を封止
する樹脂層１４を、各半導体チップ１１が完全に覆われ
ると共に各ボール電極１３の一部分が露出するように形
成する。このように樹脂層１４の表面の位置つまり封止
樹脂面の高さを調整することによって、各半導体チップ
１１を機械的に保護できると共に、各ボール電極１３を
基板１０の外部電極として用いることができる。
【００４０】次に、図１（ｅ）に示すように、基板１０
を所定のダイシングライン１５に沿って切断することに
より、それぞれ所定のサイズを有する複数の個片の半導
体装置を形成する。
【００４１】以上に説明したように、第１の実施形態に
よると、基板１０上に、半導体チップ１１、及び半導体
チップ１１よりも高い位置に頂点を有するボール電極１
３を実装した後、半導体チップ１１及びボール電極１３
を封止する樹脂層１４をボール電極１３の一部分が露出
するように形成する。このため、ボール電極１３におけ
る樹脂層１４から露出する部分を外部電極端子として用
いることによって、端面電極用スルーホールの形成が困
難な実装基板、例えば半導体、ガラス、石英又はサファ
イア等よりなる実装基板においても外部に電極端子を確
実に取り出すことができる。また、樹脂層１４を半導体
チップ１１が完全に覆われるように形成するため、半導
体チップ１１を機械的に保護することができる。さら
に、基板１０を所定のサイズに切断した後に半導体チッ
プ１１をプリント基板等のマザーボードに実装するとき
には、基板１０上に樹脂封止された半導体チップ１１を
マザーボードに実装できるため、マザーボードに半導体
チップを実装してから樹脂封止する場合に生じる、計測
不可能な電気的特性の変化を防止できる。
【００４２】尚、第１の実施形態において、図１（ｄ）
に示す工程で樹脂層１４を半導体チップ１１が完全に覆
われるように形成したが、半導体チップ１１が樹脂層１
４によって封止されていれば、半導体チップ１１の一部
分が露出していてもよい。
【００４３】また、第１の実施形態において、基板１０
におけるダイシングライン１５によって区画された各領
域（つまりダイシングによって形成される個片の半導体
装置）に搭載される、半導体チップ１１又は外部電極と
なるボール電極１３の数等は特に限定されるものではな
い。
【００４４】また、第１の実施形態において、突起電極
１２の材料は特に限定されるものではなく、例えば金又
は半田等を用いてもよい。
【００４５】また、第１の実施形態において、ボール電
極１３の材料は特に限定されるものではなく、例えば銅
等を用いてもよい。また、ボール電極１３の構造とし
て、樹脂を導電材料で覆った構造等を用いてもよい。
【００４６】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置の製造方法について図面を参
照しながら説明する。
【００４７】図２（ａ）〜（ｄ）及び図３（ａ）、
（ｂ）は第２の実施形態に係る半導体装置の製造方法の
各工程を示す断面図である。
【００４８】第２の実施形態における図２（ａ）〜
（ｃ）に示す工程は、第１の実施形態における図１
（ａ）〜（ｃ）に示す工程と同様なので説明を省略す
る。
【００４９】すなわち、図２（ａ）〜（ｃ）に示す工程
を行なった後、図２（ｄ）に示すように、基板１０上
に、各半導体チップ１１及び各ボール電極１３を封止す
る樹脂層１４を、各半導体チップ１１及び各ボール電極
１３が完全に覆われるように形成する。
【００５０】次に、図３（ａ）に示すように、樹脂層１
４を各半導体チップ１１の他面（突起電極１２が設けら
れていない側の面）が露出するまで研磨する。このよう
にすると、研磨前において各ボール電極１３の頂点が各
半導体チップ１１の他面よりも高いので、各ボール電極
１３も研磨されて各ボール電極１３の研磨面は、各半導
体チップ１１の他面つまり露出面と面一になる。その結
果、各ボール電極１３の研磨面を基板１０の外部電極の
ランドとして用いることができる。
【００５１】次に、図３（ｂ）に示すように、基板１０
を所定のダイシングライン１５に沿って切断することに
より、それぞれ所定のサイズを有する複数の個片の半導
体装置を形成する。
【００５２】以上に説明したように、第２の実施形態に
よると、基板１０上に、半導体チップ１１、及び半導体
チップ１１よりも高い位置に頂点を有するボール電極１
３を実装した後、半導体チップ１１及びボール電極１３
を封止する樹脂層１４を少なくとも半導体チップ１１が
完全に覆われるように形成し、その後、樹脂層１４及び
ボール電極１３を半導体チップ１１が露出するまで研磨
して、半導体チップ１１の露出面とボール電極１３の研
磨面とを面一にする。このため、ボール電極１３の研磨
面を外部電極のランドとして用いることによって、端面
電極用スルーホールの形成が困難な実装基板、例えば半
導体、ガラス、石英又はサファイア等よりなる実装基板
においても外部に電極端子を確実に取り出すことができ
る。また、半導体チップ１１の露出面とボール電極１３
の研磨面とを面一にするため、基板１０を所定のサイズ
に切断した後に半導体チップ１１をボール電極１３と一
緒にプリント基板等のマザーボードに半田実装すること
ができる。従って、半導体チップ１１からの熱が直接マ
ザーボードに放熱されるので、高い放熱効果を実現でき
ると共に、半導体チップ１１が直接マザーボードと電気
的に接続されるので、チップ電位を安定化できる。さら
に、半導体チップ１１をマザーボードに実装するときに
は、基板１０上に樹脂封止された半導体チップ１１をマ
ザーボードに実装できるため、マザーボードに半導体チ
ップを実装してから樹脂封止する場合に生じる、計測不
可能な電気的特性の変化を防止できる。
【００５３】尚、第２の実施形態において、図２（ｄ）
に示す工程で樹脂層１４を、各半導体チップ１１及び各
ボール電極１３が完全に覆われるように形成したが、こ
れに代えて、樹脂層１４を、各半導体チップ１１が完全
に覆われると共に各ボール電極１３の一部分が露出する
ように形成してもよい。
【００５４】また、第２の実施形態において、基板１０
上に半導体チップ１１を実装する前に予め半導体チップ
１１の他面に金等を蒸着しておくことによって、半導体
チップ１１とマザーボードとの間の電気的接続を確実に
しておくことが好ましい。
【００５５】また、第２の実施形態において、基板１０
におけるダイシングライン１５によって区画された各領
域に搭載される、半導体チップ１１又は外部電極となる
ボール電極１３の数等は特に限定されるものではない。
【００５６】また、第２の実施形態において、突起電極
１２の材料は特に限定されるものではなく、例えば金又
は半田等を用いてもよい。
【００５７】また、第２の実施形態において、ボール電
極１３の材料は特に限定されるものではなく、例えば銅
等を用いてもよい。また、ボール電極１３の構造とし
て、樹脂を導電材料で覆った構造等を用いてもよい。
【００５８】（第３の実施形態）以下、本発明の第３の
実施形態に係る半導体装置の製造方法について図面を参
照しながら説明する。
【００５９】図４（ａ）〜（ｄ）及び図５（ａ）〜
（ｃ）は第３の実施形態に係る半導体装置の製造方法の
各工程を示す断面図である。
【００６０】第３の実施形態における図４（ａ）〜
（ｄ）に示す工程は、第１の実施形態における図１
（ａ）〜（ｄ）に示す工程と同様なので説明を省略す
る。
【００６１】すなわち、図４（ａ）〜（ｄ）に示す工程
を行なった後、図５（ａ）に示すように、樹脂層１４
に、各半導体チップ１１の他面に達する複数の開口部１
６を形成する。開口部１６の形成方法としては、ドライ
エッチング法又はサンドブラスト法等を用いることがで
きる。
【００６２】次に、図５（ｂ）に示すように、各開口部
１６に複数の他のボール電極１７を、各半導体チップ１
１と電気的に接続すると共に各他のボール電極１７の一
部分が樹脂層１４から露出するように実装する。このと
き、各ボール電極１３の頂点と各他のボール電極１７の
頂点とが同じ高さに位置するように、他のボール電極１
７として、ボール電極１３よりも直径の小さいボール電
極を選択する。
【００６３】次に、図５（ｃ）に示すように、基板１０
を所定のダイシングライン１５に沿って切断することに
より、それぞれ所定のサイズを有する複数の個片の半導
体装置を形成する。
【００６４】以上に説明したように、第３の実施形態に
よると、基板１０上に、半導体チップ１１、及び半導体
チップ１１よりも高い位置に頂点を有するボール電極１
３を実装した後、半導体チップ１１及びボール電極１３
を封止する樹脂層１４を半導体チップ１１が完全に覆わ
れると共にボール電極１３の一部分が露出するように形
成する。その後、半導体チップ１１と電気的に接続する
他のボール電極１７をその一部分が樹脂層１４から露出
するように実装する。このため、ボール電極１３におけ
る樹脂層１４から露出する部分を外部電極端子として用
いることによって、端面電極用スルーホールの形成が困
難な実装基板、例えば半導体、ガラス、石英又はサファ
イア等よりなる実装基板においても外部に電極端子を確
実に取り出すことができる。また、半導体チップ１１と
電気的に接続する他のボール電極１７の一部分が樹脂層
から露出するため、基板１０を所定のサイズに切断した
後に他のボール電極１７をボール電極１３と一緒にプリ
ント基板等のマザーボードに半田実装することができ
る。従って、半導体チップ１１からの熱が他のボール電
極１７を介してマザーボードに放熱されるので、高い放
熱効果を実現できると共に、半導体チップ１１が他のボ
ール電極１７を介してマザーボードと電気的に接続され
るので、チップ電位を安定化できる。さらに、半導体チ
ップ１１をマザーボードに実装するときには、基板１０
上に樹脂封止された半導体チップ１１をマザーボードに
実装できるため、マザーボードに半導体チップを実装し
てから樹脂封止する場合に生じる、計測不可能な電気的
特性の変化を防止できる。
【００６５】尚、第３の実施形態において、図５（ｂ）
に示す工程で他のボール電極１７を実装するときに、ボ
ール電極１３の頂点と他のボール電極１７の頂点とをで
きる限り同じ高さに位置させることが好ましい。このよ
うにすると、ボール電極１３と他のボール電極１７とを
一緒に且つ確実にマザーボードに半田実装することがで
きる。
【００６６】また、第３の実施形態において、基板１０
上に半導体チップ１１を実装する前に予め半導体チップ
１１の他面に金等を蒸着しておくことによって、半導体
チップ１１と他のボール電極１７との間の電気的接続を
確実にしておくことが好ましい。
【００６７】また、第３の実施形態において、基板１０
におけるダイシングライン１５によって区画された各領
域に搭載される、半導体チップ１１若しくは外部電極と
なるボール電極１３の数、又は１つの半導体チップ１１
に搭載される他のボール電極１７の数等は特に限定され
るものではない。
【００６８】また、第３の実施形態において、他のボー
ル電極１７を搭載するために樹脂層１４に設けられる開
口部１６の断面形状は特に限定されるものではないが、
該断面形状が逆テーパ形状（上から下に向かって狭くな
る形状）であると、他のボール電極１７を半導体チップ
１１上に容易に搭載できる。
【００６９】また、第３の実施形態において、突起電極
１２の材料は特に限定されるものではなく、例えば金又
は半田等を用いてもよい。
【００７０】また、第３の実施形態において、ボール電
極１３又は他のボール電極１７の材料は特に限定される
ものではなく、例えば銅等を用いてもよい。また、ボー
ル電極１３又は他のボール電極１７の構造として、樹脂
を導電材料で覆った構造等を用いてもよい。
【００７１】（第４の実施形態）以下、本発明の第４の
実施形態に係る半導体装置の製造方法について図面を参
照しながら説明する。
【００７２】図６（ａ）〜（ｅ）及び図７（ａ）〜
（ｃ）は第４の実施形態に係る半導体装置の製造方法の
各工程を示す断面図である。
【００７３】第４の実施形態における図６（ａ）及び
（ｂ）に示す工程は、第１の実施形態における図１
（ａ）及び（ｂ）に示す工程と同様なので説明を省略す
る。
【００７４】すなわち、図６（ａ）及び（ｂ）に示す工
程を行なった後、図６（ｃ）に示すように、基板１０上
に、各半導体チップ１１を封止する樹脂層１４を、各半
導体チップ１１が完全に覆われるように形成する。
【００７５】次に、図６（ｄ）に示すように、樹脂層１
４に、基板１０における各半導体チップ１１が実装され
ていない領域に達する複数の第１の開口部１８を形成す
る。具体的には基板１０における外部電極を取り出す必
要のある部分、つまり基板１０上に設けられた電源、接
地、信号線等の各パッド（図示省略）に達する複数の第
１の開口部１８を樹脂層１４に形成する。
【００７６】次に、各第１の開口部１８を含む基板１０
の上に全面に亘って導電膜を形成して該導電膜をパター
ン化することにより、図６（ｅ）に示すように、各第１
の開口部１８に、前述のパッドと電気的に接続する複数
の配線１９を各第１の開口部１８の外側まで延びるよう
に形成する。
【００７７】次に、図７（ａ）に示すように、基板１０
上に他の樹脂層２０を、各配線１９及び樹脂層１４が完
全に覆われるように形成する。その後、他の樹脂層２０
に、各配線１９における各第１の開口部１８の外側の部
分に達する複数の第２の開口部２１を形成すると共に、
樹脂層１４及び他の樹脂層２０に、各半導体チップ１１
の他面（突起電極１２が設けられていない側の面）に達
する複数の第３の開口部２２を形成する。
【００７８】次に、図７（ｂ）に示すように、各第２の
開口部２１に、各配線１９と電気的に接続する複数の第
１のボール電極２３をそれぞれの一部分が他の樹脂層２
０から露出するように実装すると共に、各第３の開口部
２２に、各半導体チップ１１と電気的に接続する複数の
第２のボール電極２４をそれぞれの一部分が他の樹脂層
２０から露出するように実装する。このとき、各第１の
ボール電極２３の頂点と各第２のボール電極２４の頂点
とが同じ高さに位置するように、第２のボール電極２４
として、第１のボール電極２３よりも直径の大きいボー
ル電極を選択する。
【００７９】次に、図７（ｃ）に示すように、基板１０
を所定のダイシングライン１５に沿って切断することに
より、それぞれ所定のサイズを有する複数の個片の半導
体装置を形成する。
【００８０】以上に説明したように、第４の実施形態に
よると、基板１０上に半導体チップ１１を実装した後、
半導体チップ１１を封止する樹脂層１４を半導体チップ
１１が完全に覆われるように形成し、その後、樹脂層１
４に基板１０に達する第１の開口部１８を形成する。そ
の後、第１の開口部１８に、基板１０と電気的に接続す
る配線１９を第１の開口部１８の外側まで延びるように
形成した後、配線１９及び樹脂層１４が完全に覆われる
ように他の樹脂層２０を形成する。その後、配線１９と
電気的に接続する第１のボール電極２３をその一部分が
他の樹脂層２０から露出するように実装すると共に、半
導体チップ１１と電気的に接続する第２のボール電極２
４をその一部分が他の樹脂層２０から露出するように実
装する。このため、第１のボール電極２３における他の
樹脂層２０から露出する部分を外部電極端子として用い
ることによって、端面電極用スルーホールの形成が困難
な実装基板、例えば半導体、ガラス、石英又はサファイ
ア等よりなる実装基板においても外部に電極端子を確実
に取り出すことができる。また、半導体チップ１１と電
気的に接続する第２のボール電極２４の一部分が他の樹
脂層２０から露出するため、基板１０を所定のサイズに
切断した後に第２のボール電極２４を第１のボール電極
２３と一緒にプリント基板等のマザーボードに半田実装
することができる。従って、半導体チップ１１からの熱
が第２のボール電極２４を介してマザーボードに放熱さ
れるので、高い放熱効果を実現できると共に、半導体チ
ップ１１が第２のボール電極２４を介してマザーボード
と電気的に接続されるので、チップ電位を安定化でき
る。さらに、半導体チップ１１をマザーボードに実装す
るときには、基板１０上に樹脂封止された半導体チップ
１１をマザーボードに実装できるため、マザーボードに
半導体チップ１１を実装してから樹脂封止する場合に生
じる、計測不可能な電気的特性の変化を防止できる。
【００８１】尚、第４の実施形態において、図７（ｂ）
に示す工程で第１のボール電極２３及び第２のボール電
極２４を実装するときに、第１のボール電極２３の頂点
と第２のボール電極２４の頂点とをできる限り同じ高さ
に位置させることが好ましい。このようにすると、第１
のボール電極２３と第２のボール電極２４とを一緒に且
つ確実にマザーボードに半田実装することができる。
【００８２】また、第４の実施形態において、基板１０
上に半導体チップ１１を実装する前に予め半導体チップ
１１の他面に金等を蒸着しておくことによって、半導体
チップ１１と第２のボール電極２４との間の電気的接続
を確実にしておくことが好ましい。
【００８３】また、第４の実施形態において、基板１０
におけるダイシングライン１５によって区画された各領
域に搭載される、半導体チップ１１若しくは外部電極と
なる第１のボール電極２３の数（後者は該各領域に形成
される配線１９の数に等しい）、又は１つの半導体チッ
プ１１に搭載される第２のボール電極２４の数等は特に
限定されるものではない。
【００８４】また、第４の実施形態において、配線１９
を設けるために樹脂層１４に設けられる開口部１８の断
面形状は特に限定されるものではないが、該断面形状が
逆テーパ形状（上から下に向かって狭くなる形状）であ
ると、配線１９の断線を防止できる。
【００８５】また、第４の実施形態において、第１のボ
ール電極２３を搭載するために他の樹脂層２０に設けら
れる第２の開口部２１の断面形状は特に限定されるもの
ではないが、該断面形状が逆テーパ形状であると、第１
のボール電極２３を配線１９上に容易に搭載できる。
【００８６】また、第４の実施形態において、第２のボ
ール電極２４を搭載するために樹脂層１４及び他の樹脂
層２０に設けられる第３の開口部２２の断面形状は特に
限定されるものではないが、該断面形状が逆テーパ形状
であると、第２のボール電極２４を半導体チップ１１上
に容易に搭載できる。
【００８７】また、第４の実施形態において、突起電極
１２の材料は特に限定されるものではなく、例えば金又
は半田等を用いてもよい。
【００８８】また、第４の実施形態において、配線１９
の材料は、マザーボードに半田実装しやすい材料であれ
ば特に限定されるものではなく、例えば金又は銅等を用
いてもよい。
【００８９】また、第４の実施形態において、第１のボ
ール電極２３又は第２のボール電極２４の材料は特に限
定されるものではなく、例えば銅等を用いてもよい。ま
た、第１のボール電極２３又は第２のボール電極２４の
構造として、樹脂を導電材料で覆った構造等を用いても
よい。
【００９０】（第５の実施形態）以下、本発明の第５の
実施形態に係る半導体装置の製造方法について図面を参
照しながら説明する。
【００９１】図８（ａ）〜（ｅ）及び図９（ａ）、
（ｂ）は第５の実施形態に係る半導体装置の製造方法の
各工程を示す断面図である。
【００９２】第５の実施形態における図８（ａ）及び
（ｂ）に示す工程は、第１の実施形態における図１
（ａ）及び（ｂ）に示す工程と同様なので説明を省略す
る。
【００９３】すなわち、図８（ａ）及び（ｂ）に示す工
程を行なった後、図８（ｃ）に示すように、基板１０上
に、各半導体チップ１１を封止する樹脂層１４を、各半
導体チップ１１が完全に覆われるように形成する。
【００９４】次に、図８（ｄ）に示すように、樹脂層１
４を表面側から研磨して各半導体チップ１１の他面（突
起電極１２が設けられていない側の面）を露出させる。
【００９５】次に、図８（ｅ）に示すように、樹脂層１
４に、基板１０における各半導体チップ１１が実装され
ていない領域に達する複数の開口部２５を形成する。具
体的には、基板１０における外部電極を取り出す必要の
ある部分、つまり基板１０上に設けられた電源、接地、
信号線等の各パッド（図示省略）に達する複数の開口部
２５を形成する。
【００９６】次に、各開口部２５を含む基板１０の上に
全面に亘って導電膜を形成して該導電膜をパターン化す
ることにより、図９（ａ）に示すように、各開口部２５
に、前述のパッドと電気的に接続する複数の配線２６を
各開口部２５の外側まで延びるように形成すると共に、
各半導体チップ１１の他面を覆う複数の接続用導電パタ
ーン２７を形成する。
【００９７】次に、図９（ｂ）に示すように、基板１０
を所定のダイシングライン１５に沿って切断することに
より、それぞれ所定のサイズを有する複数の個片の半導
体装置を形成する。
【００９８】以上に説明したように、第５の実施形態に
よると、基板１０上に半導体チップ１１を実装した後、
半導体チップ１１を封止する樹脂層１４を半導体チップ
１１の他面が露出するように形成し、その後、樹脂層１
４に基板１０に達する開口部２５を形成する。その後、
基板１０上に全面に亘って導電膜を形成して該導電膜を
パターン化することにより、開口部２５に、基板１０と
電気的に接続する配線２６を開口部２５の外側まで延び
るように形成すると共に、半導体チップ１１の他面を覆
う接続用導電パターン２７を形成する。このため、配線
２６における開口部２５の外側の部分を外部電極のラン
ドとして用いることによって、端面電極用スルーホール
の形成が困難な実装基板、例えば半導体、ガラス、石英
又はサファイア等よりなる実装基板においても外部に電
極端子を確実に取り出すことができる。また、半導体チ
ップ１１の他面を覆う接続用導電パターン２７が樹脂層
１４から露出するため、基板１０を所定のサイズに切断
した後に接続用導電パターン２７を外部電極となる配線
２６と一緒にプリント基板等のマザーボードに半田実装
することができる。従って、半導体チップ１１からの熱
が接続用導電パターン２７を介してマザーボードに放熱
されるので、高い放熱効果を実現できると共に、半導体
チップ１１が接続用導電パターン２７を介してマザーボ
ードと電気的に接続されるので、チップ電位を安定化で
きる。さらに、半導体チップ１１をマザーボードに実装
するときには、基板１０上に樹脂封止された半導体チッ
プ１１をマザーボードに実装できるため、マザーボード
に半導体チップを実装してから樹脂封止する場合に生じ
る、計測不可能な電気的特性の変化を防止できる。
【００９９】尚、第５の実施形態において、基板１０に
おけるダイシングライン１５によって区画された各領域
に搭載される半導体チップ１１の数、又は該各領域に形
成される配線２６の数等は特に限定されるものではな
い。
【０１００】また、第５の実施形態において、配線２６
を設けるために樹脂層１４に設けられる開口部２５の断
面形状は特に限定されるものではないが、該断面形状が
逆テーパ形状（上から下に向かって狭くなる形状）であ
ると、配線２６の断線を防止できる。
【０１０１】また、第５の実施形態において、突起電極
１２の材料は特に限定されるものではなく、例えば金又
は半田等を用いてもよい。
【０１０２】また、第５の実施形態において、配線２６
又は接続用導電パターン２７の材料は、マザーボードに
半田実装しやすい材料であれば特に限定されるものでは
なく、例えば金又は銅等を用いてもよい。
【０１０３】
【発明の効果】本発明によると、半導体チップを封止す
る樹脂層からボール電極又は配線の一部分を露出させる
ことができるので、ボール電極又は配線における樹脂層
から露出する部分を外部電極端子として用いることによ
り、端面電極用スルーホールの形成が困難な実装基板に
おいても外部に電極端子を確実に取り出すことができ
る。また、基板を所定のサイズに切断した後に半導体チ
ップを直接、又はボール電極若しくは接続用導電パター
ンを介してマザーボードに実装できるので、半導体チッ
プからの熱を容易に放熱できると共に半導体チップのチ
ップ電位を安定化できる。
【図面の簡単な説明】
【図１】（ａ）〜（ｅ）は本発明の第１の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
【図２】（ａ）〜（ｄ）は本発明の第２の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）、（ｂ）は本発明の第２の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
【図４】（ａ）〜（ｄ）は本発明の第３の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
【図５】（ａ）〜（ｃ）は本発明の第３の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
【図６】（ａ）〜（ｅ）は本発明の第４の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
【図７】（ａ）〜（ｃ）は本発明の第４の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
【図８】（ａ）〜（ｅ）は本発明の第５の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
【図９】（ａ）、（ｂ）は本発明の第５の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
【図１０】（ａ）〜（ｃ）は従来の半導体装置の製造方
法の各工程を示す断面図である。
【図１１】（ａ）、（ｂ）は従来の半導体装置の製造方
法の各工程を示す断面図である。
【符号の説明】
１０ 基板 １１ 半導体チップ １２ 突起電極 １３ ボール電極 １４ 樹脂層 １５ ダイシングライン １６ 開口部 １７ 他のボール電極 １８ 第１の開口部 １９ 配線 ２０ 他の樹脂層 ２１ 第２の開口部 ２２ 第３の開口部 ２３ 第１のボール電極 ２４ 第２のボール電極 ２５ 開口部 ２６ 配線 ２７ 接続用導電パターン
フロントページの続き (72)発明者 國久 武人 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 西田 一人 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F061 AA01 BA03 CA10 CB13

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 基板上に、前記基板と対向する面に設け
    られた突起電極が前記基板と電気的に接続する複数の半
    導体チップを実装する工程と、 前記基板上における前記各半導体チップが実装されてい
    ない領域に、前記基板と電気的に接続する複数のボール
    電極を、前記各ボール電極の頂点が前記各半導体チップ
    よりも高くなるように実装する工程と、 前記基板上に、前記各半導体チップ及び前記各ボール電
    極を封止する樹脂層を、前記各ボール電極の一部分が前
    記樹脂層から露出するように形成する工程と、 前記樹脂層が形成された前記基板を所定のサイズに切断
    する工程とを備えていることを特徴とする半導体装置の
    製造方法。
  2. 【請求項２】 前記樹脂層は、前記各半導体チップが完
    全に覆われるように形成されることを特徴とする請求項
    １に記載の半導体装置の製造方法。
  3. 【請求項３】 基板上に、前記基板と対向する面に設け
    られた突起電極が前記基板と電気的に接続する複数の半
    導体チップを実装する工程と、 前記基板上における前記各半導体チップが実装されてい
    ない領域に、前記基板と電気的に接続する複数のボール
    電極を、前記各ボール電極の頂点が前記各半導体チップ
    よりも高くなるように実装する工程と、 前記基板上に、前記各半導体チップ及び前記各ボール電
    極を封止する樹脂層を、少なくとも前記各半導体チップ
    が完全に覆われるように形成する工程と、 前記樹脂層及び前記各ボール電極を前記各半導体チップ
    が露出するまで研磨して、前記各半導体チップの露出面
    と前記各ボール電極の研磨面とを面一にする工程と、 前記樹脂層及び前記各ボール電極が研磨された前記基板
    を所定のサイズに切断する工程とを備えていることを特
    徴とする半導体装置の製造方法。
  4. 【請求項４】 基板上に、前記基板と対向する面に設け
    られた突起電極が前記基板と電気的に接続する複数の半
    導体チップを実装する工程と、 前記基板上における前記各半導体チップが実装されてい
    ない領域に、前記基板と電気的に接続する複数のボール
    電極を、前記各ボール電極の頂点が前記各半導体チップ
    よりも高くなるように実装する工程と、 前記基板上に、前記各半導体チップ及び前記各ボール電
    極を封止する樹脂層を、前記各半導体チップが完全に覆
    われると共に前記各ボール電極の一部分が前記樹脂層か
    ら露出するように形成する工程と、 前記樹脂層に、前記各半導体チップに達する複数の開口
    部を形成する工程と、 前記各開口部に、前記各半導体チップと電気的に接続す
    る複数の他のボール電極をそれぞれの一部分が前記樹脂
    層から露出するように実装する工程と、 前記各他のボール電極が実装された前記基板を所定のサ
    イズに切断する工程とを備えていることを特徴とする半
    導体装置の製造方法。
  5. 【請求項５】 前記各他のボール電極は、前記各ボール
    電極の頂点と前記各他のボール電極の頂点とが同じ高さ
    に位置するように実装されることを特徴とする請求項４
    に記載の半導体装置の製造方法。
  6. 【請求項６】 基板上に、前記基板と対向する面に設け
    られた突起電極が前記基板と電気的に接続する複数の半
    導体チップを実装する工程と、 前記基板上に、前記各半導体チップを封止する樹脂層
    を、前記各半導体チップが完全に覆われるように形成す
    る工程と、 前記樹脂層に、前記基板における前記各半導体チップが
    実装されていない領域に達する複数の第１の開口部を形
    成する工程と、 前記各第１の開口部に、前記基板と電気的に接続する複
    数の配線を前記各第１の開口部の外側まで延びるように
    形成する工程と、 前記基板上に他の樹脂層を、前記各配線及び前記樹脂層
    が完全に覆われるように形成する工程と、 前記他の樹脂層に、前記各配線における前記各第１の開
    口部の外側の部分に達する複数の第２の開口部を形成す
    ると共に、前記樹脂層及び前記他の樹脂層に、前記各半
    導体チップに達する複数の第３の開口部を形成する工程
    と、 前記各第２の開口部に、前記各配線と電気的に接続する
    複数の第１のボール電極をそれぞれの一部分が前記他の
    樹脂層から露出するように実装すると共に、前記各第３
    の開口部に、前記各半導体チップと電気的に接続する複
    数の第２のボール電極をそれぞれの一部分が前記他の樹
    脂層から露出するように実装する工程と、 前記各第１のボール電極及び前記各第２のボール電極が
    実装された前記基板を所定のサイズに切断する工程とを
    備えていることを特徴とする半導体装置の製造方法。
  7. 【請求項７】 前記各第１のボール電極及び前記各第２
    のボール電極は、前記各第１のボール電極の頂点と前記
    各第２のボール電極の頂点とが同じ高さに位置するよう
    に実装されることを特徴とする請求項６に記載の半導体
    装置の製造方法。
  8. 【請求項８】 基板上に、前記基板と対向する一面に設
    けられた突起電極が前記基板と電気的に接続する複数の
    半導体チップを実装する工程と、 前記基板上に、前記各半導体チップを封止する樹脂層
    を、前記各半導体チップの他面が露出するように形成す
    る工程と、 前記樹脂層に、前記基板における前記各半導体チップが
    実装されていない領域に達する複数の開口部を形成する
    工程と、 前記各開口部を含む前記基板上に全面に亘って導電膜を
    形成して該導電膜をパターン化することにより、前記各
    開口部に、前記基板と電気的に接続する複数の配線を、
    前記各開口部の外側まで延びるように形成すると共に、
    前記各半導体チップの前記各他面を覆う複数の接続用導
    電パターンを形成する工程と、 前記各配線及び前記各接続用導電パターンが形成された
    前記基板を所定のサイズに切断する工程とを備えている
    ことを特徴とする半導体装置の製造方法。
  9. 【請求項９】 前記樹脂層を形成する工程は、前記樹脂
    層を前記各半導体チップが完全に覆われるように形成し
    た後、前記樹脂層を表面側から研磨して前記各半導体チ
    ップの前記他面を露出させる工程を含むことを特徴とす
    る請求項８に記載の半導体装置の製造方法。
  10. 【請求項１０】 前記基板は半導体、ガラス、石英又は
    サファイアよりなることを特徴とする請求項１〜９のい
    ずれか１項に記載の半導体装置の製造方法。
JP2001170643A 2001-06-06 2001-06-06 半導体装置の製造方法 Pending JP2002368027A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001170643A JP2002368027A (ja) 2001-06-06 2001-06-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001170643A JP2002368027A (ja) 2001-06-06 2001-06-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002368027A true JP2002368027A (ja) 2002-12-20

Family

ID=19012531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001170643A Pending JP2002368027A (ja) 2001-06-06 2001-06-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002368027A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147835A (ja) * 2004-11-19 2006-06-08 Casio Comput Co Ltd 半導体装置
JP2006210777A (ja) * 2005-01-31 2006-08-10 Nec Electronics Corp 半導体装置
KR100657158B1 (ko) 2004-12-31 2006-12-12 동부일렉트로닉스 주식회사 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법
JP2007027381A (ja) * 2005-07-15 2007-02-01 Shinko Electric Ind Co Ltd 半導体装置及び電子装置
KR100886200B1 (ko) 2007-11-30 2009-02-27 앰코 테크놀로지 코리아 주식회사 칩 적층형 반도체 패키지 및 그 제조 방법
US8508954B2 (en) 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
KR101762878B1 (ko) 2010-02-22 2017-07-31 스태츠 칩팩 피티이. 엘티디. 정렬된 상호접속부를 구비한 반도체 패키징 시스템 및 그 제조 방법

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147835A (ja) * 2004-11-19 2006-06-08 Casio Comput Co Ltd 半導体装置
KR100657158B1 (ko) 2004-12-31 2006-12-12 동부일렉트로닉스 주식회사 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법
JP2006210777A (ja) * 2005-01-31 2006-08-10 Nec Electronics Corp 半導体装置
US8169073B2 (en) 2005-07-15 2012-05-01 Shinko Electric Industries Co., Ltd. Semiconductor device and electronic apparatus of multi-chip packaging
JP4498991B2 (ja) * 2005-07-15 2010-07-07 新光電気工業株式会社 半導体装置及び電子装置
JP2007027381A (ja) * 2005-07-15 2007-02-01 Shinko Electric Ind Co Ltd 半導体装置及び電子装置
EP1744362B1 (en) * 2005-07-15 2016-12-21 Shinko Electric Industries Co., Ltd. Semiconductor device and electronic apparatus
KR100886200B1 (ko) 2007-11-30 2009-02-27 앰코 테크놀로지 코리아 주식회사 칩 적층형 반도체 패키지 및 그 제조 방법
US8508954B2 (en) 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
US9042115B2 (en) 2009-12-17 2015-05-26 Samsung Electronics Co., Ltd. Stacked semiconductor packages
US9978721B2 (en) 2009-12-17 2018-05-22 Samsung Electronics Co., Ltd. Apparatus for stacked semiconductor packages and methods of fabricating the same
US10403606B2 (en) 2009-12-17 2019-09-03 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor package
US10593652B2 (en) 2009-12-17 2020-03-17 Samsung Electronics Co., Ltd. Stacked semiconductor packages
KR101762878B1 (ko) 2010-02-22 2017-07-31 스태츠 칩팩 피티이. 엘티디. 정렬된 상호접속부를 구비한 반도체 패키징 시스템 및 그 제조 방법

Similar Documents

Publication Publication Date Title
EP1030369B1 (en) Multichip module structure and method for manufacturing the same
JP2780649B2 (ja) 半導体装置
US5606198A (en) Semiconductor chip with electrodes on side surface
US6596560B1 (en) Method of making wafer level packaging and chip structure
KR20020003305A (ko) 반도체 장치 및 그 제조 방법
JP2005150748A (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
JP3927783B2 (ja) 半導体部品
JP2001156203A (ja) 半導体チップ実装用プリント配線板
JP2009528707A (ja) 多層パッケージ構造物及びその製造方法
JP2003007910A (ja) 半導体装置
JP2002368027A (ja) 半導体装置の製造方法
JPH09312355A (ja) 半導体装置とその製造方法
JP2004221600A (ja) 突出した（ｒａｉｓｅｄ）ハンダ・ボール・パッドを備えるボール・グリッド・アレイ・パッケージ構造
TWI663663B (zh) 電子封裝構件及其製作方法
JP2006100675A (ja) プリント基板及びそのプリント基板を用いた回路ユニット
JP2002164658A (ja) モジュール基板
JP3394479B2 (ja) 半導体装置
JP3423174B2 (ja) チップ・オン・ボード実装構造およびその製造方法
WO2003013201A1 (en) Method for forming device-landing pad of multi-layered printed circuit board
JP2002515651A (ja) 半導体装置および半導体装置の製造方法
TW201519335A (zh) 半導體封裝件及其製法
JPH09148482A (ja) 半導体装置
JP2005005363A (ja) 半導体装置及びその製造方法
JP3732103B2 (ja) 半導体素子およびその製造方法、ならびに半導体装置およびそれを用いた電子機器
JP2004356527A (ja) 回路基板及びそれを用いた電子装置並びにその製造方法