JP4562371B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4562371B2
JP4562371B2 JP2003356195A JP2003356195A JP4562371B2 JP 4562371 B2 JP4562371 B2 JP 4562371B2 JP 2003356195 A JP2003356195 A JP 2003356195A JP 2003356195 A JP2003356195 A JP 2003356195A JP 4562371 B2 JP4562371 B2 JP 4562371B2
Authority
JP
Japan
Prior art keywords
wiring
forming
semiconductor device
manufacturing
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003356195A
Other languages
English (en)
Other versions
JP2004172587A (ja
JP2004172587A5 (ja
Inventor
崇 野間
裕之 篠木
彰 鈴木
嘉則 関
孝一 久原
幸弘 高尾
紘士 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003356195A priority Critical patent/JP4562371B2/ja
Publication of JP2004172587A publication Critical patent/JP2004172587A/ja
Publication of JP2004172587A5 publication Critical patent/JP2004172587A5/ja
Application granted granted Critical
Publication of JP4562371B2 publication Critical patent/JP4562371B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、ボール状の導電端子を有するBGA(Ball Grip Array)型の半導体装置の製造方法に関するものである。
近年、三次元実装技術として、また新たなパッケージ技術として、CSP(Chip Size Package)が注目されている。CSPとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
従来より、CSPの一種として、BGA型の半導体装置が知られている。このBGA型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他の面上に搭載される半導体チップと電気的に接続したものである。
そして、このBGA型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
このようなBGA型の半導体装置は、側部に突出したリードピンを有するSOP(Small Outline Package)やQFP(Quad Flat Package)等の他のCSP型の半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有する。このBGA型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。
図11は、従来のBGA型の半導体装置の概略構成を成すものであり、図11(A)は、このBGA型の半導体装置の表面側の斜視図である。また、図11(B)はこのBGA型の半導体装置の裏面側の斜視図である。
このBGA型の半導体装置101は、第1及び第2のガラス基板102、103の間に半導体チップ104がエポキシ樹脂105a、105bを介して封止されている。第2のガラス基板103の一主面上、即ちBGA型の半導体装置101の裏面上には、導電端子106が格子状に複数配置されている。この導電端子106は、第2の配線110を介して半導体チップ104へと接続される。複数の第2の配線110には、それぞれ半導体チップ104の内部から引き出されたアルミニウム配線が接続されており、各導電端子106と半導体チップ104との電気的接続がなされている。
このBGA型の半導体装置101の断面構造について図12を参照して更に詳しく説明する。図12はダイシングラインに沿って、個々のチップに分割されたBGA型の半導体装置101の断面図を示している。
半導体チップ104の表面に配置された絶縁膜108上に第1の配線107が設けられている。この半導体チップ104は樹脂105aによって第1のガラス基板102と接着されている。また、この半導体チップ104の裏面は、樹脂105bによって第2のガラス基板103と接着されている。
そして、第1の配線107の一端は第2の配線110と接続されている。この第2の配線110は、第1の配線107の一端から第2のガラス基板103の表面に延在している。そして、第2のガラス基板103上に延在した第2の配線上には、ボール状の導電端子106が形成されている。
上述した技術は、例えば以下の特許文献1に記載されている。
特許公表2002−512436号公報
上述したBGA型の半導体装置101は、上記ダイシング工程前に有機系樹脂を用いて、V字型の溝VGを有した半導体装置の表面に保護膜111を形成している(図13参照)。当該保護膜111を形成する方法として、半導体チップ104の裏面側を上に向けて、熱硬化性の有機系樹脂を上方からポッディング(滴下)して、半導体ウエハ自体を回転させることで、その遠心力を利用して、第2の配線110の表面に保護膜111を形成する方法をとってきた。
しかし、この方法では図13(A)に示すようにダイシングライン(図中破線)のV字型の溝VGの底部に当該熱硬化性の有機系樹脂が必要以上に厚く溜まる。これは、当該有機系樹脂が粘性のあるペーストの性質を有するためである。このため、当該保護膜111をベーキング(加熱処理)によって熱硬化させると、V字型の溝VGに溜まった有機系樹脂が、半導体装置101の他の部分を覆う有機系樹脂に比べてより大きく収縮する。その結果、V字型の溝VGでより大きな収縮が生じて、半導体ウエハが反ってしまうという問題点があった(図13(B)の矢印方向に反りが生じる)。
このような反りがある半導体ウエハでは、その後の製造工程に支障を招いていた。特に、上記保護膜111をマスクとしたスクリーン印刷により、導電端子106を形成する工程において、印刷位置合わせの精度が悪くなり、BGA型の半導体装置101の歩留まりや信頼性に問題が生じるおそれがあった。
本発明は、以上の欠点に鑑み成されたものであり、BGA型の半導体装置101の製造工程中に生じる半導体ウエハの反りを解消し、半導体装置の信頼性を向上させるものである。
本発明は、導電端子に加わる力を吸収する緩衝部材または保護膜または当該保護膜に開口部を設けるためのレジスト層をスプレーコートにより形成することにより、その膜厚を均一とし、半導体ウエハの反りを防止したものである。これにより、その後に行われるスクリーン印刷において、導電端子の形成位置合わせの精度が高まり、BGA型の半導体装置の歩留まり及び信頼性を向上させることができる。
本発明によれば、緩衝部材または保護膜またはレジスト層の各層を形成する際に、成膜材料を霧状の微粒子にして噴出させコーティングするスプレーコートを用いているので、上記各層が均一の膜厚となるように形成される。そして、保護膜やレジスト層のベーキングの際に、保護膜やレジスト層が局所的に大きく収縮することが抑制されるので、半導体ウエハの反りを防止することができる。これにより、スクリーン印刷のように、半導体ウエハの平坦性が問題となる工程の精度を向上させることができ、BGA型の半導体装置の歩留まりや信頼性を向上できる。
以下、本発明を実施するための最良の形態(以下、「実施形態」と略称する)に係る半導体装置の製造方法について図面を参照しながら説明する。図1乃至図6は、本実施形態に係る半導体装置の製造方法を説明する断面図である。
まず、図1に示すように、複数の半導体チップ1を有する半導体ウエハ1aを用意する。これらの半導体チップ1は、例えばCCDのイメージセンサ用のチップであり、半導体のウエハープロセスにより形成される。半導体ウエハ1a上には絶縁膜2が形成されており、この絶縁膜上に、アルミニウムまたは銅を主体とする一対の第1の配線3をスパッタ法により約1μmの厚さに形成する。
一対の第1の配線3は、半導体チップ1毎に分断するための境界ラインS(ダイシングラインまたはスクライブラインと呼ばれる)の両側に対向して形成する。尚、境界ラインSを跨るように第1の配線3を形成し、その後、一対の第1の配線3となるように分断してもよい。
ここで、一対の第1の配線3は、半導体チップ1のボンディングパッドから、境界ラインSまで拡張されたパッドである。すなわち、一対の第1の配線3は外部接続パッドであって、半導体チップ1の図示しない回路と電気的に接続されている。
次に、図2に示すように、第1の配線3が形成された半導体ウエハ1aの表面上に、約200μmの膜厚を有する第1のガラス基板4を透明のエポキシ材料からなる樹脂5aを接着剤として用いて貼り合わせる。そして、半導体ウエハ1aをバックグラインドしてチップ厚を約100μmとした後、当該半導体ウエハ1aをその裏面側から境界ラインSに沿ってドライエッチングし、絶縁膜2を露出させる。このドライエッチングで半導体ウエハ1aはいったん個々の半導体チップ1に分離されるが、これらの半導体チップ1は、支持基板としての第1のガラス基板4によって支持され、全体としては一枚の半導体ウエハ1aとしての形態を呈している。
次いで、図3に示すように、樹脂5bを接着剤として、半導体チップ1の裏面側に約100μmの膜厚を有する支持基板としての第2のガラス基板6を貼り合わせる。
次に、図4(A)に示すように、第2のガラス基板6の平坦部の所定位置に、柔軟性を有する感光性有機膜から成る緩衝部材7を形成することが好ましい。この緩衝部材7は、後述する導電端子10に加わる力を吸収し、ガラス基板の割れ等を防止するためのものである。なお、上記緩衝部材7は、柔軟性を有したものであれば、感光性有機膜以外の材質により構成されてもよい。
この緩衝部材7は、成膜材料(例えば液状の感光性有機膜材料)を、不図示のスプレーコーターによって、第2のガラス基板6の表面に向けて、スプレー(噴出)させることによりコーティングを行う方法(以下、「スプレーコート」と略称する)を用いて、第2のガラス基板6の表面に形成する。
ここで、上記スプレーコーターは、例えば液状の感光性有機膜材料に圧力を加えて、これを細いノズルから第2のガラス基板6の表面に噴出させることにより、感光性有機膜材料を霧状の微粒子にする構成を有している。スプレーコーターは係る構成を備えていれば、手動制御でも自動制御でもよい。
そして、第2のガラス基板6上で均一な厚さに形成された緩衝部材7の不要部分(上記所定位置以外の箇所)を除去する。
このスプレーコートによれば、緩衝部材7は、均一な厚さで形成される。これにより、緩衝部材7の上方に、後述する導電端子10を形成する際、導電端子10を所定の形成位置及び高さで形成することができる。従って、導電端子10に加わる力が均一になるため、応力によるガラス基板の割れや歪み等の発生を極力抑止できる。
その後、半導体チップ1の裏面側から境界ラインSに沿って、ノッチングを行う。このノッチング工程では、半導体チップ1の裏面側から鋸状等の器具、例えばブレードを用いて切削加工を施すことで行われる。そして、このノッチング工程は、第2のガラス基板6から、第1のガラス基板4に至るまで、この第1のガラス基板4を幾分切削する程度まで行い、第1の配線3の側端部をノッチング表面に露出させる。このノッチングにより、境界ラインSに沿ってV字型の溝VGが形成される。この際にノッチングによって当該露出面が汚染される場合があるので、必要に応じてドライエッチング等によって露出面をクリーニングすると良い。
次に、図4(B)に示すように、前記第2のガラス基板6及びノッチングで形成されたV字型の溝VGを覆うように、約3μmの膜厚を有するアルミニウムまたは銅を主体とする金属層を形成する。その後、金属層を所定の配線パターンにパターニングして第1の配線3の露出された側端部と電気的に接続する第2の配線8を形成する。当該第2の配線8を形成した後に、不図示なNi(ニッケル)、Au(金)のメッキをその表面に形成する。この第2の配線8は、半導体チップ1の裏面の第2のガラス基板6の表面に延在する。この第2のガラス基板6の表面に延在する第2の配線8上には、後述する導電端子10が形成される。
次に、図5に示すように、第2の配線8上に保護膜9を形成する。保護膜9は後のスクリーン印刷工程で、ソルダーマスクとして機能する。この保護膜9は、不図示のスプレーコーターによって、例えばエポキシ樹脂のような有機系樹脂を、同図の矢印方向に、すなわち第2の配線8が形成された面に向けてスプレーコートして、第2の配線8の表面に形成する。
ここで、上記スプレーコーターは、例えば液状の有機系樹脂に圧力を加えて、これを細いノズルから第2の配線8の形成された面に噴出させることにより、有機系樹脂を霧状の微粒子にする構成を有している。スプレーコーターは係る構成を備えていれば、手動制御でも自動制御でもよい。
このスプレーコートによれば、保護膜9は、V字型の溝VGを含めて均一な厚さに形成され、V字型の溝VGに厚く溜まることが無くなるため、有機系樹脂の使用量を極力少量に抑えることが可能となる。
有機系樹脂が熱硬化性樹脂である場合には、保護膜9をスプレーコートした後、所定の温度に加熱してベーキングを行い、保護膜9を熱硬化させる。このとき、保護膜9は、V字型の溝VGに厚く溜まることが無く、均一な厚さに形成されているので、従来のような半導体ウエハ1aの反りは生じない。尚、当該保護膜9はレジスト材料で形成してもよい。
次に、第2のガラス基板6上方の当該保護膜9の所定位置に、後述する導電端子10を形成するために、第2の配線8が露出するように開口部Kを形成する。この開口部Kは、緩衝部材7がある場合、緩衝部材7と対応する位置に形成する。開口部Kは、以下に示すように、レジスト層Rを用いて形成される。
図6に示すように、例えば液状のレジスト材料を、同図の矢印方向に、すなわち保護膜9が形成された面に向けてスプレーコートして、レジスト層Rを保護膜9の表面に形成する。スプレーコートによるレジスト層Rの形成は、不図示のスプレーコーターによって行われる。
ここで、上記スプレーコーターは、例えば液状のレジスト材料に圧力を加えて、これを細いノズルから保護膜9上に噴出させることにより、レジスト材料を霧状の微粒子にする構成を有している。スプレーコーターは係る構成を備えていれば、手動制御でも自動制御でもよい。
このスプレーコートによれば、レジスト層Rは、V字型の溝VGを含めて均一な厚さに形成され、V字型の溝VGに厚く溜まることが無くなるため、レジスト材料の使用量を極力少量に抑えることが可能となる。
また、レジスト材料が熱硬化性樹脂である場合には、レジスト層Rをスプレーコートした後、所定の温度に加熱してベーキングを行い、レジスト層Rを熱硬化させる。このとき、レジスト層Rは、V字型の溝VGに厚く溜まることが無く、均一な厚さに形成されているので、従来のような半導体ウエハ1aの反りは生じない。
次に、図7に示すように、レジスト層Rのうち、緩衝部材7に対応した部分を、例えば不図示のマスクを用いて露光及び現像することにより除去する。そして、図8に示すように、上記部分を除去したレジスト層Rをマスクとして、第2の配線8を露出させるように保護膜9の一部をエッチング等により除去し、開口部Kを形成する。その後、図9に示すようにレジスト層R全体を除去する。
次に、図10(A)に示すように、開口部Kを有した保護膜9をマスクとして、スクリーン印刷法により、当該開口部Kに露出された第2の配線8上に、半田等の金属から成る導電端子10を形成する。緩衝部材7がある場合、当該導電端子10は、緩衝部材7に対応した位置に配置される。
このとき、従来に比べ半導体ウエハ1aの反りの発生が抑制されているので、スクリーン印刷は高精度に行うことができる。即ち、スクリーン印刷のように、半導体ウエハの平坦性が問題となる工程の精度を向上させることができ、BGA型の半導体装置の歩留まりや信頼性を向上できる。そして、その後のリフロー工程を行う。これにより、当該導電端子10はボール状の形状になる。次に、図10(B)に示すように、境界ラインSに沿ってダイシングを行い、個々の半導体チップ1に分割する。これより、BGA型の半導体装置が完成する。
なお、上記実施形態では、開口部Kを形成するためのレジスト層Rを、スプレーコートにより保護膜9上に形成したが、本発明は、これに限定されない。即ち、パターニング時のマスク材としてレジスト層を使用する諸工程において、スプレーコートを用いて当該レジスト層を形成してもよい。
また、上記実施形態では、信頼性を確保するために半導体ウエハ1aに第1のガラス基板4、第2のガラス基板6を貼り合わせているが、工程を簡略化するためには、第2のガラス基板6を省略してもよい。この場合、図2の工程におけるバックグラインドの後、半導体ウエハ1aをその裏面側から境界ラインSに沿ってエッチングして溝を形成し、第1の配線3を露出させる。このエッチングは、レジスト層を形成して行うが、このレジスト層は、スプレーコートにより、レジスト材料を半導体ウェハ1aの裏面に塗布して形成される。
そして、チップ裏面側に緩衝部材7を形成する場合は、スプレーコートにより、半導体ウェハ1aの裏面に緩衝部材7を形成する。さらに、第2の配線8を、半導体ウェハ1a(半導体チップ1)の裏面に形成して、その後、スプレーコートにより、第2の配線8上に保護膜9を形成する。
さらにまた、上記実施形態では、本発明を、半導体チップの裏面に導電端子を有するBGA型の半導体装置に適用しているが、本発明はこれに限らず、半導体チップの裏面に導電端子を有さない、いわゆるLGA(Land Grid Array)型の半導体装置に本発明を適用しても良い。即ち、第2の配線8の表面に保護膜9を形成し、この保護膜9の開口部Kに導電端子10を形成しない状態の半導体装置を構成するものである。
本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。 従来の半導体装置の製造方法を示す斜視図である。 従来の半導体装置の製造方法を示す断面図である。 従来の半導体装置の製造方法を示す断面図である。

Claims (15)

  1. 第1の配線が形成された半導体ウエハの表面側に第1の支持基板を貼り合わせる工程と、
    前記半導体ウエハの裏面側に第2の支持基板を貼り合わせる工程と、
    前記第2の支持基板の裏面からダイシングラインに沿って、前記第1の支持基板に至るまで切削を行うことによって溝を形成し、前記第1の配線を部分的に露出させる工程と、
    前記溝内で、前記第1の配線の露出部分に接続され、前記第2の支持基板の裏面に延在する第2の配線を形成する工程と、
    スプレーコートにより、前記溝内を完全に埋め込むことなく、前記溝内から前記第2の支持基板上に延在する前記第2の配線上に有機系樹脂から成る保護膜を形成する工程と、
    前記保護膜の所定位置に前記第2の配線を露出する開口部を形成する工程と、を具備することを特徴とする半導体装置の製造方法。
  2. 前記第2の支持基板上に、スプレーコートにより、緩衝部材を形成する工程を具備することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記保護膜の表面に、スプレーコートにより、レジスト層を形成する工程を具備することを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
  4. 前記開口部に露出された第2の配線上に導電端子を形成する工程を具備することを特徴とする請求項1,2,3のいずれかに記載の半導体装置の製造方法。
  5. 第1の配線が形成された半導体ウエハの表面上に支持基板を貼り合わせる工程と、
    前記半導体ウエハの裏面に溝を形成し、前記第1の配線を部分的に露出させる工程と、
    前記溝内で、前記第1の配線の露出部分に接続され、前記半導体ウエハの裏面に延在する第2の配線を形成する工程と、
    スプレーコートにより、前記溝内を完全に埋め込むことなく、前記溝内から前記半導体ウエハ上に延在する前記第2の配線上に有機系樹脂から成る保護膜を形成する工程と、
    前記保護膜の所定位置に前記第2の配線を露出する開口部を形成する工程と、を具備することを特徴とする半導体装置の製造方法。
  6. 前記半導体ウエハの裏面に、スプレーコートにより、緩衝部材を形成する工程を具備することを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 前記保護膜の表面に、スプレーコートにより、レジスト層を形成する工程を具備することを特徴とする請求項5または請求項6に記載の半導体装置の製造方法。
  8. 前記開口部に露出された第2の配線上に導電端子を形成する工程を具備することを特徴とする請求項5,6,7のいずれかに記載の半導体装置の製造方法。
  9. 前記有機系樹脂は、熱硬化性を有することを特徴とする請求項1,2,3,4,5,6,7,8のいずれかに記載の半導体装置の製造方法。
  10. 前記有機系樹脂は、エポキシ樹脂であることを特徴とする請求項1,2,3,4,5,6,7,8,9のいずれかに記載の半導体装置の製造方法。
  11. 第1の配線が形成された半導体ウエハの表面上に、第1の支持基板を貼り合わせる工程と、
    前記半導体ウエハを、当該半導体ウエハの裏面からダイシングラインに沿ってエッチングして、複数の半導体チップに分離する工程と、
    前記複数の半導体チップの裏面側に、樹脂を介して第2の支持基板を貼り合わせる工程と、
    前記ダイシングラインに沿って、前記第2の支持基板の裏面から、前記第2の支持基板及び前記樹脂を切削し、さらに前記第1の支持基板の一部を切削することによって溝を形成し、前記第1の配線を部分的に露出させる工程と、
    前記溝内で、前記第1の配線の露出部分に接続され、前記第2の支持基板の裏面に延在する第2の配線を形成する工程と、
    スプレーコートにより、前記溝内を完全に埋め込むことなく、前記溝内から前記第2の支持基板上に延在する前記第2の配線上に有機系樹脂から成る保護膜を形成する工程と、
    前記保護膜の所定位置に前記第2の配線を露出する開口部を形成する工程と、を具備することを特徴とする半導体装置の製造方法。
  12. 前記第2の支持基板上に、スプレーコートにより、緩衝部材を形成する工程を具備することを特徴とする請求項11に記載の半導体装置の製造方法。
  13. 前記保護膜の表面に、スプレーコートにより、レジスト層を形成する工程を具備することを特徴とする請求項11または請求項12に記載の半導体装置の製造方法。
  14. 前記開口部に露出された第2の配線上に導電端子を形成する工程を具備することを特徴とする請求項11,12,13のいずれかに記載の半導体装置の製造方法。
  15. パターニング時のマスク材としてレジスト層を使用する工程において、スプレーコートを用いることを特徴とする請求項1,5,11のいずれかに記載の半導体装置の製造方法。
JP2003356195A 2002-10-30 2003-10-16 半導体装置の製造方法 Expired - Fee Related JP4562371B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003356195A JP4562371B2 (ja) 2002-10-30 2003-10-16 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002315418 2002-10-30
JP2003356195A JP4562371B2 (ja) 2002-10-30 2003-10-16 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010021808A Division JP5258807B2 (ja) 2002-10-30 2010-02-03 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2004172587A JP2004172587A (ja) 2004-06-17
JP2004172587A5 JP2004172587A5 (ja) 2006-11-30
JP4562371B2 true JP4562371B2 (ja) 2010-10-13

Family

ID=32715788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003356195A Expired - Fee Related JP4562371B2 (ja) 2002-10-30 2003-10-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4562371B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4936695B2 (ja) * 2004-09-29 2012-05-23 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP2008166381A (ja) * 2006-12-27 2008-07-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5101157B2 (ja) * 2007-05-07 2012-12-19 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053033A (ja) * 1999-08-12 2001-02-23 Texas Instr Japan Ltd 半導体装置のダイシング方法
JP2001326299A (ja) * 2000-05-18 2001-11-22 Iep Technologies:Kk 半導体装置およびその製造方法
JP2001332643A (ja) * 2000-05-19 2001-11-30 Iep Technologies:Kk 半導体装置およびその製造方法
JP2002512436A (ja) * 1998-02-06 2002-04-23 シェルケース リミティド 集積回路デバイス
JP2002208655A (ja) * 2000-06-02 2002-07-26 Seiko Epson Corp 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002512436A (ja) * 1998-02-06 2002-04-23 シェルケース リミティド 集積回路デバイス
JP2001053033A (ja) * 1999-08-12 2001-02-23 Texas Instr Japan Ltd 半導体装置のダイシング方法
JP2001326299A (ja) * 2000-05-18 2001-11-22 Iep Technologies:Kk 半導体装置およびその製造方法
JP2001332643A (ja) * 2000-05-19 2001-11-30 Iep Technologies:Kk 半導体装置およびその製造方法
JP2002208655A (ja) * 2000-06-02 2002-07-26 Seiko Epson Corp 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器

Also Published As

Publication number Publication date
JP2004172587A (ja) 2004-06-17

Similar Documents

Publication Publication Date Title
JP5258807B2 (ja) 半導体装置の製造方法
KR100510556B1 (ko) 초박형 반도체 패키지 및 그 제조방법
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
US6849955B2 (en) High density integrated circuit packages and method for the same
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
JP2003197856A (ja) 半導体装置
US20080197480A1 (en) Semiconductor device package with multi-chips and method of the same
JP2009094434A (ja) 半導体装置およびその製造方法
US6489667B1 (en) Semiconductor device and method of manufacturing such device
JPH053183A (ja) 半導体装置及びその製造方法
JPH11354560A (ja) 半導体装置の製造方法
JP4963989B2 (ja) 半導体素子搭載用基板およびその製造方法
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
US6919264B2 (en) Method for the solder-stop structuring of elevations on wafers
JP5238985B2 (ja) 半導体装置の製造方法
JP4562371B2 (ja) 半導体装置の製造方法
JP2002313985A (ja) チップサイズパッケージの製造方法
JP2010016395A5 (ja)
JP3877700B2 (ja) 半導体装置及びその製造方法
JP3522403B2 (ja) 半導体装置
JP4401330B2 (ja) 半導体装置及びその製造方法
JP4522213B2 (ja) 半導体装置の製造方法
JP4805362B2 (ja) 半導体装置の製造方法
JP3381833B2 (ja) Bga型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061016

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100727

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees