JPS6086840A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6086840A
JPS6086840A JP58195644A JP19564483A JPS6086840A JP S6086840 A JPS6086840 A JP S6086840A JP 58195644 A JP58195644 A JP 58195644A JP 19564483 A JP19564483 A JP 19564483A JP S6086840 A JPS6086840 A JP S6086840A
Authority
JP
Japan
Prior art keywords
electrodes
gold
protruding electrodes
electrode
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58195644A
Other languages
English (en)
Other versions
JPH0469427B2 (ja
Inventor
Shuji Kondo
修司 近藤
Isamu Kitahiro
北広　勇
Hiroshi Takahashi
弘 高橋
Minoru Hirai
平井　稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58195644A priority Critical patent/JPS6086840A/ja
Publication of JPS6086840A publication Critical patent/JPS6086840A/ja
Publication of JPH0469427B2 publication Critical patent/JPH0469427B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体集積回路の実装方法、特に半導体素子上
への電極形成、並びに多数リードの一括接続に関するも
のである。
従来例の構成とその問題点 ＬＳＩの高集積化と電子機器の高密度実装の進展によシ
、ＬＳＩの外部回路と接続するだめの電極数即ちポンデ
ィングパッド数が造加し、現在２０ｏビンで、前記パッ
ドピッチが１００μｍのＬＳＩが出現している。このよ
うな多ピン・狭ピッチのＬＳＩにおいては、もはや金属
細線を用いたワイヤボンドで組立てることができず、フ
ィルムキャリヤ方式が導入され始めている。現在実用化
されているフィルムキャリヤ方式はＬＳＩのボンディン
グパッド上に金の突起電極が形成されており、錫メッキ
されたリード群を前記ＬＳＩ上の全突起電極に一括ボン
ディングするものである。
第１図Ａ−Ｆに従来のフィルムキャリヤ方式における突
起電極形成プロセスを示す。第１図において、１はシリ
コン基板で詳細部分は省略した。
２はポンディングパッド、３は窒化シリコン、酸化シリ
コン等の保護膜、４は多層の金層膜でメッキ用電極、５
はメソキレシスト膜、６は金の突起電極、７は金の突起
電極６の下の多層の金属膜（以下、バリヤメタルと称す
）である。
まず、第１図Ａは細部を省略したが、ＬＳＩが形成され
たシリコン基板１の一部を示している。
このシリコン基板１上全面に金属膜４を蒸着で形成する
。金属膜４はクロムと銅等の多属膜で、メッキ電極とし
て働くものである。次にＣに示すように感光性樹脂等で
メッキマスク５を形成する。
次に金属層４を一方の電極として金メッキを行ない、金
の突起電極６を形成する。メンキマスク６を除去した後
、金へ突起電極６をマスクとして金属層４をエツチング
除去すれば第１図Ｆの形状が得られる。
上記工程を経た後、個々のペレットに裁断分割し、フィ
ルムキャリヤに一部ボンディングするのであるがこの方
法ではウェハ状態で突起電極６を形成するだめの不良ペ
レット上にも金メッキされる。さらには、ＬＳＩがすで
に形成されているウェハをエツチング液、メッキ液等に
浸漬するため、汚染の問題等がある。
発明の目的 本発明はこのような従来の問題に鑑み、通常のワイヤボ
ンディング用ポンディングパッドを有する半導体ペレッ
トに容易に全突起電極を付与する方法を提供することを
目的とする。
発明の構成 この目的を達成するために本発明は、基板上に形成され
た突起電極とホルダーに裏面が吸着、固定された半導体
素子上の電極パッドとを加熱圧接により接合し、しかる
後基板と半導体素子を離間させるとともに基板上の突起
電極を半導体素子上の電極パッドへ転写することによシ
、容易に突起電極付ペレットを作る方法を提供するもの
である。
実施例の説明 第２図Ａ、Ｂは本発明の一実施例である別基板上の全突
起電極を半導体ペレットに転写する工程、第３図は前記
半導体ペレットをフィルムキャリヤＫ　一括ボンディン
グする工程を示す。
第２図Ａ、Ｂにおいて、２１は基板でガラス等の透明基
板が良い。２２は電極、２３はメッキマスク、２４は突
起電極、２６はホルダ、２６は吸引口、２７は半導体ペ
レット、２８はポンディングパッド、２９は半導体ペレ
ットに転写された全突起電極である。
また、第３図Ａ、Ｈにおいて、３０は基台で透明・弾力
性あるものが望ましい。３２は通常のフィルムキャリヤ
のリードで錫メッキされた銅リードである。３１はフィ
ルムキャリヤのベースフィルムである。
まず、別工程で基板２１上に金の突起電極２４が形成さ
れる。基板２１はガラス等の透明体が良い。前記基板２
１上にはメッキ用の電極２２が形成されるがこれも透明
電導膜例えば酸化インジウムと酸化錫等が良い。その上
にメッキマスク２３が形成され、ついで電気メッキによ
υ金の突起電極２４が形成される。一方、半導体ペレッ
ト２７はホルダ２６に吸着され、加熱されている。半導
体ペレット２７上のポンディングパッド２８は通常アル
ミである、前記基板２１上の全突起電極２４と熱圧着で
接合される。このとき全突起電極２４とメッキ電極２２
の密着強度が低い組合せの金属を用いると全突起電極２
４は半導体ペレット２７例へ転写される。この方式では
、ホルダ２６を介して超音波を印加すると１５０℃程度
で全突起電極２４を転写できる。第２図Ｂには半導体ペ
レット２７例に転写された全突起電極２９を示した。
次に上記突起電極付半導体ペレット２７をフィルムキャ
リヤに接続する方法を第３図により説明する。
基台３ｏ上にフィルムキャリヤが載置されている。３２
は錫メッキされた銅リードでその先端部と半導体ペレッ
ト上に転写された全突起電極を一致させ加圧する。突起
電極２９とリード３２は金−錫合金接続されるが、半導
体ペレット２７はホルダ２５に吸引されているとともに
加熱される。
第２図に示す基板２１は、全ての全突起電極２４が半導
体ペレット２７に転写された後、洗浄・メッキを行なえ
ば、再び全突起電極が形成できる。
発明の効果 以上のように本発明は、別基板に形成した全突起電極を
半導体ペレットに転写するのであるが、良品ペレットに
のみ全突起電極を転写するため、金の消費量が通常のフ
ィルムキャリヤ方式に比べ少なくて良い。また、そのと
きペレットが加熱され、超音波が印加できるので極めて
高い転写歩留りが期待できる。
この方式では、通常のワイヤボンディングに使用する半
導体ペレットを使用できるため、半導体デバイス選択の
範囲が広がる。通常のフィルムキャリヤ方式ではＬＳＩ
等の形成されたシリコン基板上に突起電極を形成する工
程での不良発生や汚染が心配されるが、本発明の方式で
は全く別基板に突起電極を形成するため極めて信頼性の
高い方式と言える。また、安定な金−アルミ接合を先に
行ない、次により温度の低い金−錫接合を行なっている
点工程的にも安定した方法と言える。
【図面の簡単な説明】
第１図Ａ、Ｆは従来のフィルムキャリヤ方式における突
起電極形成法を示す断面図、第２図Ａ。 ペレットとリードの一括ボンディング法を示す断面図で
ある。 １・・・・・・基板、６・・・・・・メッキ電極、５・
・・・・・メンキマスク、ら・・・・・・全突起電極、
２６・・・・・・ホルダー、２７・・・・・・半導体ベ
レット、２９・・・・・・転写された突起電極、３０・
・・・・・基台、３２・・・・・・フィルムキャリヤの
リード。 代理人の氏名　弁理士　中　尾　敏　男　ほか１基筒　
２　図

Claims (1)

    【特許請求の範囲】
  1. 基板上に形成された突起電極とホルダーに裏面が吸着・
    固定された半導体素子上の電極パッドとを加熱圧接によ
    り接合し、しかる後前記基板と前記半導体素子を離間さ
    せるとともに前記基板上の突起電極を前記半導体素子上
    の電極パッドへ転写する工程と、基板上に載置されたフ
    ィルムキャリヤのリード先端部に前記半導体素子上の突
    起電極を一致させて加熱・圧接する工程とからなること
    を特徴とする半導体装置の製造方法。
JP58195644A 1983-10-19 1983-10-19 半導体装置の製造方法 Granted JPS6086840A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58195644A JPS6086840A (ja) 1983-10-19 1983-10-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58195644A JPS6086840A (ja) 1983-10-19 1983-10-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6086840A true JPS6086840A (ja) 1985-05-16
JPH0469427B2 JPH0469427B2 (ja) 1992-11-06

Family

ID=16344597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58195644A Granted JPS6086840A (ja) 1983-10-19 1983-10-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6086840A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0218946A (ja) * 1988-07-06 1990-01-23 Rohm Co Ltd Ｉｃの実装方法および実装装置
US5456003A (en) * 1992-06-18 1995-10-10 Matsushita Electric Industrial Co., Ltd. Method for packaging a semiconductor device having projected electrodes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4869471A (ja) * 1971-12-22 1973-09-20
JPS57152147A (en) * 1981-03-16 1982-09-20 Matsushita Electric Ind Co Ltd Formation of metal projection on metal lead

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4869471A (ja) * 1971-12-22 1973-09-20
JPS57152147A (en) * 1981-03-16 1982-09-20 Matsushita Electric Ind Co Ltd Formation of metal projection on metal lead

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0218946A (ja) * 1988-07-06 1990-01-23 Rohm Co Ltd Ｉｃの実装方法および実装装置
US5456003A (en) * 1992-06-18 1995-10-10 Matsushita Electric Industrial Co., Ltd. Method for packaging a semiconductor device having projected electrodes

Also Published As

Publication number Publication date
JPH0469427B2 (ja) 1992-11-06

Similar Documents

Publication Publication Date Title
US4970571A (en) Bump and method of manufacturing the same
US4693770A (en) Method of bonding semiconductor devices together
US20030151140A1 (en) Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
US20030157792A1 (en) Bump manufacturing method
JPS6231819B2 (ja)
JP2002134658A (ja) 半導体装置及びその製造方法
JPH02246335A (ja) テープ組立体をボンドさせた半導体装置及びその製造方法
WO1997018584A1 (fr) Procede de formation de bosse de contact sur un dispositif a semi-conducteurs
US6936927B2 (en) Circuit device having a multi-layer conductive path
US6664138B2 (en) Method for fabricating a circuit device
JP2005019830A (ja) 半導体装置の製造方法
US6883231B2 (en) Method for fabricating a circuit device
JPH07201864A (ja) 突起電極形成方法
JP2888385B2 (ja) 受発光素子アレイのフリップチップ接続構造
US20030157789A1 (en) Bump manufacturing method
JPH07183304A (ja) 半導体装置の製造方法
JP2003188209A (ja) 半導体装置とその製造方法
JPS6086840A (ja) 半導体装置の製造方法
JPH09148331A (ja) 半導体集積回路装置およびその製造方法
JP3297717B2 (ja) 半導体装置の電極形成方法
JPS6234142B2 (ja)
JP3242827B2 (ja) 半導体装置の製造方法
JPS5944834A (ja) 電子回路素子のダイボンデイング方法
JPS61225839A (ja) バンプ電極の形成方法
JPS5824014B2 (ja) 実装体の製造方法