JP2009542029A - 小さいパッシベーション層の開口を有するフリップチップ相互接続 - Google Patents

Abstract

フリップチップ電気結合（１００，２００，３００）が第１電気構成要素（１１０，４１０）と第２電気構成要素（１８０，４８０）との間に形成される。その結合（１００，２００，３００）はバンプ（２４０，３４０）及びコンタクトパッド（３１５）を有する。第１電気構成要素（１１０，２１０，３１０，４１０）は、第１電気構成要素（１１０，２１０，３１０，４１０）に電気的に結合されるコンタクトパッド（３１５）と、第１電気構成要素（１１０，２１０，３１０，４１０）及びコンタクトパッド（３１５）の上に形成されたパッシベーション層（１３０，２３０，３３０）と、を有する。パッシベーション層（１３０，２３０，３３０）は、コンタクト層（３１５）の上に位置する開口（１２０，２２０，３２０）を有するように備えられる。バンプ（２４０，３４０）は開口（１２０，２２０，３２０）の上に及びパッシベーション層（１３０，２３０，３３０）の実質的に上に堆積される。バンプ（２４０，３４０）はコンタクトパッド（３１５）と電気的に接触するように形成される。バンプ（２４０，３４０）はフリップチップ結合処理中に第１電気構成要素（１１０，４１０）と第２電気構成要素（１８０，４８０）を結合するように備えられている。

Description

本発明のシステムは、比較的小さいパッシベーション層の開口を有するフリップチップ型の電気的相互接続を用いる相互接続方法及び装置に関する。

当該技術分野の集積回路（ＩＣ）は現在、継続的にサイズが縮小し、複雑度が高くなる状況にある。構成要素の密度が高くなるにつれて、電気的結合構成要素のシステムは、物理的な相互接続が利用可能な表面領域において電気回路を位置付ける能力を低減するこの領域の重要な部分を占める点で、重要になってきている。

電気的相互接続技術は、相互接続の一の部分がコンタクトバンプにより形成され、相互接続の他の部分がコンタクトパッド又はコンタクト面により形成される。製造過程において、バンプ及びパッドは、電気的な相互接続を形成するように、互いに接触するようにされる。米国特許第６，０１５，６５２号明細書においては、基板に実装されるＩＣについての“フリップチップボンディング”と称される相互接続システムが開示されていて、この文献の援用により、本明細書の説明の一部を代替する。この代表的な相互接続システムは、他の電気的な相互接続システムに関連する課題の一部を軽減するが、更に、また電子構成要素のために利用可能である利用可能な表面領域のかなりの部分を占める。この課題は、電気的相互接続が特定用途向け集積回路（ＡＳＩＣ）等の集積回路に直接形成されるときに、更に悪化する。

国際公開第２００４／０５２２０９号パンフレットにおいては、小型のトランスデューサアレイを形成する目的で複数の音響素子にＡＳＩＣを電気的に結合するシステムについて開示されている。その特許文献に示されているシステムにおいては、バンプは、音響素子又はＡＳＩＣの一に電気的に結合され、パッドは、音響素子又はＡＳＩＣの他に電気的に結合されている。このシステムは、例えば、経食道検査、腹腔鏡検査及び心臓内検査のために用いられることが可能である超音波トランスデューサを作るために形成されることが可能である小型電装品に実現される。それにも拘らず、それらの製品は、音響素子の直下においてセル回路のピッチの適合を想定しているため、ピッチを更に減少させることが要請されている。適切な動作のために必要な現在の混合信号ＡＳＩＣ処理又は電圧は、音響素子及び制御回路の更なる低減について尚も制限を掛けている。例えば、１８５μｍのピッチのアレイにおいて位置付けられるスタッド形状のバンプを用いるフリップチップ相互接続システムについては、それらのバンプのために、ＡＳＩＣの面積の約４０％が使用可能でない。

スタッド形状のバンプ形成及び電気メッキのバンプ等の既知の実際の処理においては、それらのバンプは、パッシベーション層の開口を介してパッド上に、典型的には、パッシベーション層上のバンプに殆ど重ね合わされないで又は全く重ね合わされないで、実質的に位置付けられている。換言すれば、従来のシステムにおいては、バンプのフットプリントのサイズは、コンタクトパッドのサイズと略同じである。従来技術においては、スタッド及びコンタクトパッドの電気的結合における制約を伴う、このようなスタッドとコンタクトパッドとの間の大きい相互接続は共に、ＡＳＩＣの使用可能でない部分をもたらす。
米国特許第６，０１５，６５２号明細書 国際公開第２００４／０５２２０９号パンフレット

本発明の目的は、従来技術における短所を克服して改善をもたらすシステムを提供することである。本発明の目的はまた、ＡＳＩＣの面積の使用を最小化しつつ、背の高いバンプを形成するシステムを提供することである。

本発明のシステムに従って、フリップチップ電気結合が、第１電気構成要素と第２電気構成要素との間に形成される。その結合は、バンプ及びコンタクトパッドを有する。第１電気構成要素は、第１電気構成要素に電気的に結合されたコンタクトパッドと、第１電気構成要素及びコンタクトパッドの上部に形成されたパッシベーション層と、を有する。パッシベーション層は、コンタクトパッドの上部に位置する開口を有するように備えられる。バンプは、その開口の上部に形成され、パッシベーション層の実質的に上部に形成されるように、位置付けられる。バンプは、コンタクトパッドと電気的接触するように形成される。バンプは、フリップチップ結合処理の間に、第１電気構成要素及び第２電気構成要素を結合するように備えられる。一実施形態においては、バンプが上部に形成されるパッシベーション層の表面積に対する開口の表面積の比は、５％乃至８５％又は５％乃至３０％の範囲内にある。一実施形態においては、第１電気構成要素は、バンプにコンタクトパッドを電気的に結合させる下方バンプメタライゼーション層を有する。バンプは、電気メッキ処理の間に堆積する複数の層として備えられることが可能である。一実施形態においては、第１電気構成要素はＡＳＩＣであり、及び／又は第２電気構成要素はトランスデューサアレイである。

本発明のシステムはまた、第１電気構成要素と第２電気構成要素との間にフリップチップ結合を形成する方法を有し、第１電気構成要素は、パッシベーション層で覆われている。本発明の方法は、第１電気構成要素のコンタクトパッドの上のパッシベーション層における開口を形成する段階と、開口の上部に形成され、パッシベーション層の実質的に上部に形成されるバンプを堆積する段階と、バンプとコンタクトパッドを電気的に結合する段階と、を有する。

バンプを堆積する段階に先行して、その方法は、コンタクトパッドと電気的に接触する下方バンプメタライゼーション層を堆積する段階を有することが可能である。この実施形態においては、コンタクトパッドにバンプを電気的に結合する段階は、下方バンプメタライゼーション層にバンプを電気的に結合する段階を有する。バンプが上部に形成されていない下方バンプメタライゼーション層の部分は除去されることが可能である。下方バンプメタライゼーション層はスパッタリングにより堆積されることが可能である。バンプは、バンプの高さが７０乃至１００μｍの範囲内になるまで、バンプの複数の層を電気メッキにより形成するように、堆積されることが可能である。

第２電気構成要素は、バンプへのフリップチップ結合であることが可能である。フリップチップ結合する段階に後続して、第２電気構成要素は、第２電気構成要素から複数の要素を形成するようにダイシングされることが可能である。

同様の又は他の実施形態において、第１電気構成要素は音響要素であることが可能であり、及び／又は第２電気構成要素はＡＳＩＣであることが可能である。その結合は、１５０μｍ以下のピッチアレイに存在する複数の電気結合の１つであることが可能である。

本発明について、以下、添付図を参照して、例示として、詳述する。

以下、図と関連付けて解釈されるときに、上記の特徴及び有利点並びに更なる特徴及び有利点について示す実施形態について詳述する。以下の詳細説明においては、限定的ではなく、例示として、アーキテクチャ、インタフェース、技術等の特定の詳細について、説明される。しかしながら、それらの詳細から外れた他の実施形態が更に同時提出の特許請求の範囲内にあるように理解されることを、当業者は理解することができるであろう。更に、明確化のために、既知の装置、回路及び方法の詳細説明については、本発明のシステムの説明を曖昧にしないように、省略されている。更に、図は例示目的で示されていて、本発明のシステムの範囲を表すものでないことが明確に理解される必要がある。添付図及び以下の説明において、参照番号は同様の要素を表すように用いられている。

図１は、本発明のシステムの実施形態に従ったフリップチップ相互接続のために準備された集積回路、例えば、ＡＳＩＣ１１０の平面図である。ＡＳＩＣ１１０は、ＡＳＩＣ１１０の下地層を絶縁して、保護するパッシベーション層１３０により覆われている。パッシベーション層１３０は、従来のシステムと比べて、小さい開口１２０を有する。平面図１００は、本発明に従ったバンプ（図示せず）及び開口１２０を介してＡＳＩＣ１１０に結合された２つの上に位置する要素、即ち、音響要素１８０を示している。

図２は、本発明のシステムの実施形態に従ったフリップチップ相互接続の断面図である。この実施形態においては、大きいアスペクト比のバンプ２４０が、製造時に、音響要素（図示せず）のデマッチング層表面に電気的に結合されたスタッドバンプの形で示されている。例示として、バンプ２４０は、ボール形状及びスタッド形状を含む何れかの形にあることが可能である。音響要素は、超音波トランスデューサで有用であるような、超音波エネルギー超音波エネルギー放出を生成するものの一種である。上記のように、バンプ２４０は、ＡＳＩＣ２１０に電気的に結合される要素の製造及び準備における許容範囲をもたらす大きいアスペクト比のバンプである。

図４は、本発明のシステムに従った電気構成要素、例えば、ＡＳＩＣ４１０に結合することが可能である音響要素４８０のプレートを、例示の要素として示している。ＡＳＩＣ４１０が音響アレイに結合されたアプリケーションのためには、比較的大きい、例えば、７０乃至１００μｍの高さが必要である。これらの種類の二次元アレイは、図４に示すように、典型的には、ＡＳＩＣ４１０にバンプの直上に位置するかなり多く（例えば、２０００乃至１００００個）の音響要素４８０（トランスデューサ材料）及びＡＳＩＣ４１０にバンプを介して結合されたフリップチップを有する。音響アレイへのバンプのボンディングは、音響アレイ、超音波スタブバンプボンディング等のバンプか又はコンタクト面のどちらかに適用される導電性接着剤を用いることを含む何れかの適切なボンディング処理によりもたらされることが可能である。

ＡＳＩＣ４１０は、典型的には、音響材料のプレートより物理的に大きい寸法を有する。ＡＳＩＣ４１０へのそのプレートのフリップチップボンディングの後、ＡＳＩＣ４１０についてプレートを安定化させるように、アンダーフィル４９０が適用されることが可能であり、これは集合的にアセンブリと称されるものである。アンダーフィルは、環境の条件からバンプを保護し、アセンブリに対して付加的な機械的強度を与え、ＡＳＩＣの能動構成要素から熱を放散するように支援する放熱部としての役割を果たし、そして音響構成要素４８０とＡＳＩＣ４１０との間の何れかの熱膨張の差を補償する助けとなることが可能である。

そのプレートは、例えば、フリップチップボンディング処理中に及びその後、各々のバンプ（明確化のために、図４に示されていないバンプ）の上に位置している個々の音響要素４８０に対してプレートを分離するように、ダイシングソーにより切断される（例えば、切断４８８を参照されたい）。音響要素は、三次元（３Ｄ）超音波イメージングアプリケーション及び／又はマトリクストランスデューサ構成について利用可能であるように、３Ｄイメージングを容易にする構成を有する何れかの種類及び構成であることが可能であることが、容易に理解される必要がある。

音響要素４８０にＡＳＩＣ４１０を電気的に結合する困難性は、必要なダイシングの許容範囲により度合いが大きくなる、個々の音響要素４８０に分離する切断４８８は、プレートを個々の音響要素４８０に分離するのに十分に深い必要がある。しかしながら、過度に深い切断は、下地のＡＳＩＣ４１０が損傷するリスクをもたらす（例えば、その切断は、ＡＳＩＣ表面領域を越える可能性がある）。大きいバンプの高さ（例えば、７０乃至１００μｍ）の要求を共にもたらす、より大きいダイシング深さの公差を要求する複数の構成要素が存在する。先ず。プレートの厚さには変動がある。典型的には、プレートは、３つ又はそれ以上の材料、即ち、デマッチング層４８６（例えば、タングステンカーバイド）、トランスポンダである圧電結晶、及びマッチング層４８２（例えば、グラファイト）の積層構造である。各々が異なる物理的特性を有する、例えば、３つの積層材料は、完全には平坦でないプレートをもたらす。

更に、そのように複数（例えば、１０００個）の切れ目を入れることは、ダイシングソーのソーブレードの摩耗をもたらす。従って、所定の深さの切れ目についてさえ、最後の切れ目は、そのソーブレードの摩耗のために、最初の切れ目と異なる深さを有し、それ故、それらの切れ目は、典型的には、より浅い、後続の切れ目から成るように作られる。更に、複数の別個の処理において予め結合された（例えば、積層された）複数の部分を有する構造は、公差を累積する問題を有する。例えば、（それらの層の厚さの公差）＋（それらの層の平坦度における公差）＋（結合厚さにおける公差）は大きい累積された公差をもたらす。

上に挙げた構成要素の全てが、プレートとＡＳＩＣとの間の比較的大きいギャップ（例えば、７０乃至１００μｍ）を必要とするまでに合算される。この大きいギャップの必要性は、対応する大きいバンプの高さに言い換えられる。

図３は、本発明のシステムの実施形態に従った、例示としてのフリップチップ相互接続システムの詳細な断面図である。フリップチップ相互接続システム３００は、ＡＳＩＣ３１０及びバンプ３４０のような電子構成要素を有する。ＡＳＩＣ３１０は、パッシベーション層３３０（例えば、窒化シリコン層）で覆われたアルミニウムパッドのようなコンタクトパッド３１５を有する。本発明のシステムの実施形態に従って、パッド３１５は、従来のシステムに比べて小さく、例えば、直径が５乃至３０μｍに形成される。パッシベーション層３３０における開口３２０が、電子リソグラフィエッティング処理、プラズマ後方スパッタ等の適切な処理を用いて、コンタクトパッド３１５の上に且つコンタクトパッド３１５に達するまで、形成される。パッシベーション層の除去において、又は後続の処理において、続いて形成された下方バンプメタライゼーション層（ＵＢＭ）３５０の良好な電気コンタクトを確実にするように、酸化アルミニウム等の酸化物がコンタクトパッド３１５から除去される。ＵＢＭ３５０は、最上部の金メッキを有するチタン等の異なる冶金的性質を有する多層に形成されることが可能である。ＵＢＭ３５０は、典型的には、コンタクトパッド３１５に対する良好な電気導電性を有する付着（例えば、メッキ）を確実にするようにして、パッシベーション層３３０に重ねられる。ＵＢＭ３５０は、ＡＳＩＣ３１０の最上表面へのスパッタリング堆積、電解メッキ、光デポジション等の何れかの適切な処理により形成されることが可能である。

バンプ３４０は、次いで、パッシベーション層３３０における開口３２０を覆うように形成される。バンプ３４０は、パッシベーション層３３０の一部の上に実質的に形成される。代表的な従来技術のバンプは、上記のように、典型的には、バンプが下地のコンタクトパッドと同程度のサイズに形成されるため、パッシベーション層のかなり小さい部分のみ（例えば、３％未満）の上に形成される。従来技術のシステムにおいては、コンタクトパッドに対するバンプのサイズ処理は、所望のＡＳＩＣの面積を低減するようなものとなっている。本発明のシステムにおいては、パッシベーション層３３０を覆うバンプ３４０の実質的な上部形成は、ＡＳＩＣ３１０の面積を用いることにより、かなり大きい改善が得られる。例えば、本発明の相互接続のシステムは、１５０μｍ又はそれ以下の精細なピッチのアレイに適切に適用されることが可能である。ここで用いているように、表現“パッシベーション層を覆うバンプの実質的な上部形成”は、バンプのフットプリントの１０乃至９５％がパッシベーション層を覆うことを意味するように意図されている。一実施形態においては、バンプのフットプリントの５０％以上（例えば、７０％乃至９５％）がパッシベーション層の上部に形成されることが可能であるが、潜在的に改善された回路密度をもたらすコンタクトパッドのサイズは、比較的小さく維持される。

バンプ３４０は、メッキ、機械加工、成形、ワイヤボンディング、電子リソグラフィ等の何れかの製造処理を用いて形成されることが可能である。一実施形態においては、バンプ３４０は、電解メッキ処理において形成される。電解メッキ処理は、ＡＳＩＣ３１０の表面にメッキ形成されるようになっている領域を規定するメッキ用マスクを形成することを有する。このメッキ用マスクはまた、バンプ３４０のフットプリントを規定する。

特定の実施形態においては、好ましい特徴の分解能及びバンプの高さを可能にする複数の別個のメッキ処理を用いて、バンプを形成することは好ましいことである。更に、メッキ条件（例えば、化学、温度及び時間）は、用いられるメッキ用マスクを過剰に深く劣化させるようにする可能性がある。マルチステップのメッキ処理は、バンプ３４０について、図３に示すように、ピラミッド形状を得ることが可能である。この実施形態においては、各々のメッキステップについて、異なるマスクを用いることが可能である。バンプ３４０の連続するメッキレベル３４２、３４４、３４６の各々のサイズは、メッキマスクの位置決めを可能にするようにより小さくすることが可能である。同じサイズのマスクは、バンプの制御されない形状をもたらす、マスクの正確が位置決めにおける問題をもたらす可能性がある。ニッケル及び／又はニッケル組成物等の何れかの好ましい冶金について、バンプ３４０が形成されることが可能である。

完全なバンプ３４０は、例えば、２つ又はそれ以上の電気メッキ処理の後に、５０乃至１２０μｍの範囲内の高さであって、例えば、１００μｍの高さであり、５０乃至８０μｍの範囲内のフットプリントであって、例えば、６０μｍのフットプリントを有することが可能である。バンプ３４０が完成した後、バンプ３４０の下方に位置する部分以外のＵＢＭ３５０は、化学エッチング処理等の何れかの適切な処理により除去されることが可能である。バンプ３４０は、その後、バンプ３４０を覆うメッキ層３７０（例えば、金）をもたらす金の無電解（電極を用いない）メッキ処理等の何れかの適切な処理によりメッキ処理されることが可能である。

有利であることに、本発明のシステムに従った相互接続システムは、コンタクトパッドについてあまりＡＳＩＣ領域を費やさず、回路について利用可能であるＡＳＩＣのより大きい面積をもたらし、又は本発明のシステムより小さいピッチのデザインを可能にする。

勿論、上記の実施形態又は処理の何れか一の実施形態又は処理は、本発明のシステムに従って更なる改善をもたらすように、１つ又はそれ以上の他の実施形態又は処理のうちの一と組み合わされることが可能であることが理解できる。

最後に、上記の説明は、本発明のシステムの単なる例示であるように意図され、同時提出の特許請求の範囲を何れかの特定の実施形態又は実施形態の群に限定するように意図されるものではない。それ故、本発明のシステムについては、上記で、特定の例示としての実施形態に関連して特定の詳細について詳述している一方、同時提出の特許請求の範囲に記載されている本発明のシステムの広く意図された主旨及び範囲から逸脱することなく、当業者が多くの修正及び変形の実施形態を案出することが可能であることが理解される必要がある。従って、本明細書及び添付図は、特許請求の範囲を限定するのではなく、例示であるとして理解される必要がある。

同時提出の特許請求の範囲を解釈するに、
ａ）用語“を有する”は、所定の請求項に挙げられている要素又は段階以外の要素又は段階を排除するものではない、
ｂ）要素の単数表現は、その要素の複数の存在を排除するものではない、
ｃ）複数の“手段”は、同様のアイテム、ハードウェア、又は構造又は機能を実施するソフトウェアにより表されることが可能であり、
ｄ）開示されている要素の何れかは、ハードウェア部分（例えば、別個の、集積電気回路を有する）、ソフトウェア部分（例えば、コンピュータプログラミング）及びそれらの組み合わせを有することが可能であり、
ｅ）ハードウェア部分は、アナログ部分及びディジタル部分の一又は両方を有することが可能であり、
ｆ）開示されている装置又はそれらの装置の一部のうちの何れかは、他に具体的に記載されていない限り、共に組み合わされることが可能であり、又は更なる部分に分離されることが可能であり、
ｇ）特定の一連の段階又はステップは、具体的に示されていない場合には、必要であるように意図されていない、
と理解する必要がある。

本発明のシステムの実施形態に従ったフリップチップ相互接続のために準備されたＡＳＩＣの平面図である。 本発明のシステムの実施形態に従ったフリップチップ相互接続の断面図である。 本発明のシステムの実施形態に従った図２に示すフリップチップ相互接続の詳細な断面図である。 本発明のシステムの実施形態に従った電気構成要素に結合されることが可能である音響要素のプレートとしての要素を示す図である。

Claims (20)

1. 第１電気構成要素と第２電気構成要素との間のフリップチップ電気結合であって：
   前記第１電気構成要素であって、
   前記第１電気構成要素に電気的に結合されたコンタクトパッドと、
   前記第１電気構成要素及び前記コンタクトパッドの上に形成されるパッシベーション層であって、該パッシベーション層は前記コンタクトパッドの上に位置している開口を有するようになっている、パッシベーション層と、
   前記開口の上に形成され、前記パッシベーション層の実質的に上に形成されたバンプであって、該バンプは、前記コンタクトパッドと電気的に接触し、前記フリップチップ結合の間に前記第１電気構成要素及び前記第２電気構成要素を結合するようになっている、バンプと、
   を有する、第１電気構成要素；
   を有する、フリップチップ電気結合。
2. 請求項１に記載のフリップチップ電気結合であって、前記バンプが上に形成される前記パッシベーション層の表面積に対する前記開口の表面積の比は５％乃至８５％の範囲内にある、フリップチップ電気結合。
3. 請求項１に記載のフリップチップ電気結合であって、前記バンプが上に形成される前記パッシベーション層の表面積に対する前記開口の表面積の比は５％乃至３０％の範囲内にある、フリップチップ電気結合。
4. 請求項１に記載のフリップチップ電気結合であって、前記バンプは、前記開口より大きい前記パッシベーション層の表面積の上に形成される、フリップチップ電気結合。
5. 請求項１に記載のフリップチップ電気結合であって、前記第１電気構成要素は、前記コンタクトパッドを前記バンプに電気的に結合するようになっている下方バンプメタライゼーション層を有する、フリップチップ電気結合。
6. 請求項１に記載のフリップチップ電気結合であって、前記バンプは、電気メッキ処理の間に堆積される複数の層を有する、フリップチップ電気結合。
7. 請求項１に記載のフリップチップ電気結合であって、前記第１電気構成要素はＡＳＩＣである、フリップチップ電気結合。
8. 請求項１に記載のフリップチップ電気結合であって、前記第２電気構成要素はトランスデューサである、フリップチップ電気結合。
9. 第１電気構成要素と第２電気構成要素との間にフリップチップ電気結合を形成する方法であって、前記第１電気構成要素はパッシベーション層により覆われる、方法であり：
   前記第１電気構成要素のコンタクトパッドの上の前記パッシベーション層内に開口を形成する段階；
   前記開口の上及び前記パッシベーション層の実質的に上に形成されるバンプを堆積する段階；並びに
   前記バンプを前記コンタックトパッドに電気的に結合する段階；
   を有する方法。
10. 請求項９に記載の方法であって、前記バンプを堆積する前記段階に先行して、前記コンタクトパッドと電気的に接触する下方バンプメタライゼーション層を堆積する段階を有する方法であり、前記バンプを前記コンタクトパッドに電気的に結合する前記段階は、前記バンプを前記下方バンプメタライゼーション層に電気的に結合する段階を有する、方法。
11. 請求項１０に記載の方法であって、前記バンプが上に形成されない前記下方バンプメタライゼーション層の一部を除去する段階を有する、方法。
12. 請求項１０に記載の方法であって、前記下方バンプメタライゼーション層を堆積する前記段階は、前記下方バンプメタライゼーション層をスパッタリングにより堆積する段階を有する、方法。
13. 請求項９に記載の方法であって、前記バンプを堆積する前記段階は、前記バンプの高さが７０乃至１００μｍの範囲内になるまで、前記バンプの複数の層を電気メッキにより形成する段階を有する、方法。
14. 請求項９に記載の方法であって、前記バンプを堆積する前記段階は、前記パッシベーション層の表面積に対する前記開口の比が５％乃至３０％の範囲内で上に形成されるように前記バンプを堆積する段階を有する、方法。
15. 請求項９に記載の方法であって、前記第２電気構成要素に前記バンプをフリップチップ結合させる段階を有する、方法。
16. 請求項１５に記載の方法であって、前記フリップチップ結合させる段階に後続して、前記第２電気構成要素をダイシングする段階を有する、方法。
17. 請求項１５に記載の方法であって、前記第２電気構成要素は音響要素である、方法。
18. 請求項１５に記載の方法であって、前記フリップチップ結合させる前記段階は、１５０μｍより小さいピッチのアレイにおいて形成された複数の電気結合の一の電気結合の段階である、方法。
19. 請求項１８に記載の方法であって、前記第２電気構成要素をダイシングする前記段階は、前記第２電気構成要素から複数の音響要素を形成するフリップチップ結合させる前記段階に後続する、方法。
20. 請求項１５に記載の方法であって、前記第１電気構成要素はＡＳＩＣであり、前記第２電気構成要素は音響要素である、方法。
    
    
    
    
    
    
    
    

Images