JP5204101B2 - 形成された結合を有するフリップチップ相互接続 - Google Patents

形成された結合を有するフリップチップ相互接続 Download PDF

Info

Publication number
JP5204101B2
JP5204101B2 JP2009517525A JP2009517525A JP5204101B2 JP 5204101 B2 JP5204101 B2 JP 5204101B2 JP 2009517525 A JP2009517525 A JP 2009517525A JP 2009517525 A JP2009517525 A JP 2009517525A JP 5204101 B2 JP5204101 B2 JP 5204101B2
Authority
JP
Japan
Prior art keywords
bump
electrical coupling
pad
flip chip
coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009517525A
Other languages
English (en)
Other versions
JP2009542030A (ja
Inventor
スドル，ヴォイテック
ウィルソン，マーサ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2009542030A publication Critical patent/JP2009542030A/ja
Application granted granted Critical
Publication of JP5204101B2 publication Critical patent/JP5204101B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、形成されたパッドの電気的接続によるフリップチップ型の電気的相互接続を用いる相互接続方法及び装置に関する。
当該技術分野の集積回路（ＩＣ）は現在、継続的にサイズが縮小し、複雑度が高くなる状況にある。構成要素の密度が高くなるにつれ、電気的結合構成要素のシステムは、物理的な相互接続が、利用可能な表面領域の有意な部分を占め、この領域内に電気回路を位置付ける能力を低減させる点で、重要になってきている。
電気的相互接続技術は、相互接続の一の部分がコンタクトバンプにより形成され、相互接続の他の部分がコンタクトパッドにより形成される。パッドは、電気的接続を形成する手段である。バンプはまた、電気的結合を形成する手段を提供するが、接続基板間の物理的分離を提供する実質的な高さも有する。代表的には、バンプはＡＳＩＣの表面に形成され、パッドは音響素子の最下部に位置付けられる。製造過程において、バンプ及びパッドは、電気的な相互接続を形成するように、互いに接触するようにする。米国特許第６，０１５，６５２号明細書において、基板に実装されるＩＣについての“フリップチップボンディング”と称される相互接続システムが開示されていて、この文献の援用により、本明細書の説明の一部を代替する。この代表的な相互接続システムは、他の電気的な相互接続システムに関連する課題の一部を軽減するが、更に、また電子構成要素のために利用可能である表面領域のかなりの部分を占める。この課題は、電気的相互接続が特定用途向け集積回路（ＡＳＩＣ）等の集積回路に直接形成されるときに、更に悪化する。
国際公開第２００４／０５２２０９号パンフレットにおいて、小型のトランスデューサを形成する目的で複数の音響素子にＡＳＩＣを電気的に結合するシステムについて開示されている。示されているシステムにおいては、バンプは、音響素子又はＡＳＩＣの一に電気的に結合され、パッドは、音響素子又はＡＳＩＣの他に電気的に結合されている。このシステムは、例えば、経食道検査、腹腔鏡検査及び心臓内検査のために用いられることが可能である超音波トランスデューサを作るために形成されることが可能である小型電装品に実現される。それにも拘らず、それらの製品は、音響素子の直下においてセル回路のピッチの適合を想定しているため、ピッチを更に減少させることが要請されている。現在の混合信号ＡＳＩＣ処理又は適切な動作のために必要な電圧は、音響素子及び制御回路の更なる低減について尚も制限を掛けている。例えば、１８５μｍのピッチのアレイにおいて位置付けられるスタッド形状のバンプを用いるフリップチップ相互接続システムについては、ＡＳＩＣの面積の約４０％が、それらのバンプのために、使用可能でない。バンプに対して電気的に相互接続しているパッド又は表面は、典型的には、そのバンプの接触表面に比べて、バンプと接触する表面を横断する横方向に、より大きくなっている。換言すれば、そのパッドと電気的に相互接続するバンプ表面は、パッドにおける対応する接触表面に比べて小さい。
米国特許第６，０１５，６５２号明細書 国際公開第２００４／０５２２０９号パンフレット
本発明の目的は、従来技術における短所を克服する、及び／又はそれらの短所を改善することである。本発明の目的は、例えば、典型的なＡＳＩＣ技術を用いて達成可能であるチップの製造技術を用いて、ピッチを減少させる方法を提供することである。
本発明に従って、フリップチップ電気結合は、第１電気構成要素と第２電気構成要素との間に形成される。その結合はバンプ及びパッドを有する。バンプは、第１電気構成要素に電気的に結合している。パッドは第２電気構成要素に電気的に結合している。パッドは、バンプの対応する結合表面に電気的に結合し、その結合表面より小さい寸法となっている。一実施形態においては、パッド及びバンプは、超音波スタブバンプボンディング処理を用いて電気的に結合されることが可能である。他の実施形態においては、パッド及びバンプは、導電性エポキシ樹脂を用いて、共に電気的に結合されることが可能である。
同じ又は他の実施形態においては、第１電気構成要素は音響素子であることが可能であり、及び／又は第２電気構成要素はＡＳＩＣであることが可能である。結合は、１５０μｍより小さいピッチのアレイで存在する複数の電気的結合の１つであることが可能である。
以下、図と関連付けて解釈されるときに、上記の特徴及び有利点並びに更なる特徴及び有利点を示す実施形態について説明する。以下の説明においては、限定的ではなく、説明目的で、特定のアーキテクチャ、インタフェース、技術等を例示として説明する。しかしながら、それらの特定の詳細から逸脱する実施形態が同時提出の特許請求の範囲内にあると更に理解できることを、当業者は理解することができるであろう。更に、明確化のために、本発明の説明を曖昧にしないように、既知の装置、回路及び方法の詳細説明は省略されている。
図は例示目的であり、本発明の範囲を示すものではないことが明確に理解される必要がある。添付図においては、同じ参照番号は、異なる図において類似する要素を表している。
図２は、本発明の実施形態に従ったフリップチップ相互接続システム２００の断面図を示している。この実施形態においては、大きいアスペクト比のバンプ２１０が、製造中に、音響素子２５０のような電気的構成要素のデマッチング層表面２３０に電気的に結合されるスタッドバンプの形で示されている。バンプは、適切に適用されるボール形状、スタッド形状又は他の形状を含む何れかの形状にあることが可能である。音響素子は、超音波トランスデューサのアプリケーションで有用であるように、超音波エネルギー照射を生成する種類である。
図３は、本発明の実施形態に従って、図２に示す例示としてのフリップチップ相互接続システムの詳細な断面２９０を示している。バンプ２１０は、メッキ、機械加工、成形、電子リソグラフィ、ワイヤボンディング、又は適切に適用することが可能である何れかの他の製造処理等の何れかの製造処理を用いて、形成されることが可能である。一アプリケーションにおいては、バンプ２１０の高さは、５０乃至１５０μｍの範囲内の高さである、例えば、１００μｍであり、音響素子２５０と電気的に結合している接触表面２１４を有し、５０乃至１２０μｍの範囲内にある、例えば、７０μｍである直径を有することが可能である。バンプ２１０の高さは、接続する基板、例えば、音響素子２５０及びＡＳＩＣ２６０等の間の物理的分離の助けとなる。
本発明の実施形態に従って、ＩＣ、例えば、ＡＳＩＣ２６０は、パッド２２０の接触表面２２４を介してＡＳＩＣ２６０に電気的に接続される接触パッド２２０を有する。その電気結合は、接触パッド２２０とＡＳＩＣ２６０との間の電気的相互接続を与えるＡＳＩＣ２６０又は何れかの他のシステムの接触メタライゼーション層２６５を介して与えられることが可能である。一実施形態においては、パッド２２０は、１０乃至７０μｍの範囲内の、例えば、２０μｍの直径と、１乃至３０μｍの範囲内の、例えば、１５μｍの高さを有することが可能である。パッド２２０は、電解メッキ、スパッタリング、光学的堆積、又は適切に適用することが可能である他のシステムを含む何れかの形成処理及び／又は堆積処理により形成されることが可能である。一実施形態においては、パッド２２０は、低コストの冶金技術を用いて容易に得ることが可能である金の電解メッキを用いて容易に形成されることが可能である。
本発明に従って、パッド２２０は、バンプ２１０の接触表面２１５に比較して小さい直径２２５を有するように形成される。例えば、接触表面２１５は、４０乃至８０μｍの範囲内にある、例えば、５０μｍである直径２１８を有することが可能である。ＡＳＩＣ２６０において比較的小さい直径のパッド２２０を形成することにより、ＡＳＩＣの表面面積のより大きい部分を、従来技術とは対照的に、回路について利用することが可能である。例えば、本発明の相互接続は、１５０μｍ以下の精細なピッチのアレイにおいて適切に適用されることが可能である。更なる実施形態においては、バンプ２１０の接触表面２１５とパッド２２０の接触表面２２８との間の電気的結合は、低温且つ低圧ボンディング技術、例えば、超音波スタブバンプボンディングを用いてもたらされることが可能である。この技術は、低圧力が結合表面（例えば、バンプ及びパッド）間で用いられるために、パッド２２０の下（例えば、ＡＳＩＣ２６０の最上部のメタライゼーション層２６５の下）のＡＳＩＣ２６０の領域が、回路について用いられ、従って、従来技術のシステムに比べて、より大きいＡＳＩＣの利用可能面積をもたらすことが可能である。他の実施形態においては、パッド２２０及びバンプ２１０は、導電性エポキシ樹脂を用いて、共に電気的に結合されることが可能である。
更に、例示としての実施形態においては、３つの音響素子２５０が３つの相互接続システム（例えば、バンプ２１０及びパッド２２０）と共に示されているが、多かれ少なかれ、所望のアプリケーションに依存して利用されることが可能であることが、容易に理解される必要がある。音響素子２５０は、三次元（３Ｄ）超音波撮影アプリケーション及び／又はマトリクストランスデューサ構成について利用可能であるように、３Ｄ撮影を容易にする構成を有する何れかの種類及び構成を有することが可能である。
勿論、上記の実施形態又は処理の何れかの一は、本発明に従った更なる改善を与えるように、１つ又はそれ以上の他の実施形態又は処理と組み合わされることが可能である。
最後に、上記の説明は、本発明の単なる例示であるように意図されている、何れかの特定の実施形態又は実施形態の群に対して同時提出の特許請求の範囲を限定するように意図されるべきものではない。それ故、本発明については、上で、特定の例示としての実施形態に関連付けて特に詳細に説明しているが、同時提出の特許請求の範囲に記載されている本発明の広く意図されている主旨及び範囲から逸脱することなく、当業者が案出することが可能であることを理解する必要がある。従って、本明細書及び添付図は、例示であるとみなされる必要があり、特許請求の範囲における範囲に限定されるように意図されているものである。
同時提出の特許請求の範囲の解釈において、以下について理解される必要がある。
ａ）用語“を有する”は、所定の請求項に挙げられている要素又は段階以外の要素又は段階を排除するものではない、
ｂ）要素の単数表現は、その要素の複数の存在を排除するものではない、
ｃ）複数の“手段”は、同様のアイテム、ハードウェア、又は構造又は機能を実施するソフトウェアにより表されることが可能であり、
ｄ）開示されている要素の何れかは、ハードウェア部分（例えば、別個の、集積電気回路を有する）、ソフトウェア部分（例えば、コンピュータプログラミング）及びそれらの組み合わせを有することが可能であり、
ｅ）ハードウェア部分は、アナログ部分及びディジタル部分の一又は両方を有することが可能であり、
ｆ）開示されている装置又はそれらの装置の一部のうちの何れかは、他に具体的に記載されていない限り、共に組み合わされることが可能であり、又は更なる部分に分離されることが可能であり、
ｇ）特定の一連の段階又はステップは、具体的に示されていない場合には、必要であるように意図されていない、
と理解する必要がある。
従来技術のフリップチップ相互接続システムを示す図である。 本発明の実施形態に従ったフリップチップ相互接続の断面図である。 本発明の実施形態に従った図２に示すフリップチップ相互接続システム２００の詳細な断面図である。

Claims (16)

  1. 所与のピッチで離隔された複数の隣接し合う音響素子の各々と特定用途向け集積回路（ＡＳＩＣ）のコンタクトパッドとの間のフリップチップ電気結合であって：
    第１電気的結合表面及び第２電気的結合表面を有するバンプであって、前記第１電気的結合表面は前記第２電気的結合表面より大きく、当該バンプの前記第１結合表面は１つの音響素子に電気的に結合されている、バンプ；並びに
    第１電気的接合表面及び第２電気的接合表面を有するパッドであって、当該パッドの前記第１電気的接合表面は前記ＡＳＩＣに電気的に結合され、当該パッドの前記第２接合表面は、前記バンプの前記第２電気的結合表面に電気的に結合され、且つ前記バンプの前記第２電気的結合表面より小さい寸法を有する、パッド；
    を有するフリップチップ電気結合。
  2. 請求項１に記載のフリップチップ電気結合であって、前記バンプはスタッド形状バンプである、フリップチップ電気結合。
  3. 請求項１に記載のフリップチップ電気結合であって、前記バンプはボール形状バンプである、フリップチップ電気結合。
  4. 請求項１に記載のフリップチップ電気結合であって、前記バンプは５０乃至１５０μｍの範囲内のバンプ高さを有する、フリップチップ電気結合。
  5. 請求項１に記載のフリップチップ電気結合であって、前記バンプの前記第１結合表面は５０乃至１２０μｍの範囲内の直径を有する、フリップチップ電気結合。
  6. 請求項１に記載のフリップチップ電気結合であって、前記パッドは１０乃至７０μｍの範囲内の直径を有する、フリップチップ電気結合。
  7. 請求項１に記載のフリップチップ電気結合であって、前記ＡＳＩＣは前記パッドの下に位置する回路を有する、フリップチップ電気結合。
  8. 請求項１に記載のフリップチップ電気結合であって、当該フリップチップ電気結合は、１５０μｍ以下のピッチのアレイにおける複数の電気的結合の一の電気的結合である、フリップチップ電気結合。
  9. 所与のピッチで離隔された複数の隣接し合う音響素子の各々と特定用途向け集積回路（ＡＳＩＣ）のコンタクトパッドとの間にフリップチップ電気結合を形成する方法であって：
    音響素子にバンプの電気的結合表面を結合する段階；
    前記ＡＳＩＣにパッドを結合する段階；並びに
    前記バンプを前記パッドに結合する段階であって、前記バンプに結合される前記パッドの表面は、前記音響素子に結合された前記バンプの前記電気的結合表面より小さい寸法の、接触される前記バンプの結合表面より小さい寸法である、段階；
    を有する方法。
  10. 請求項９に記載の方法であって、前記バンプをスタッド形状のバンプとして形成する段階を有する方法。
  11. 請求項９に記載の方法であって、５０乃至１５０μｍの範囲内のバンプ高さと、前記音響素子に結合される５０乃至１２０μｍの範囲内の直径を有する結合表面と、を有する前記バンプを形成する段階を有する方法。
  12. 請求項９に記載の方法であって、１０乃至７０μｍの範囲内の直径を有する前記パッドを形成する段階を有する方法。
  13. 請求項９に記載の方法であって、前記バンプを前記パッドに結合する前記段階は、低温且つ低ボンディング圧力の結合技術を用いて実行される、方法。
  14. 請求項１３に記載の方法であって、前記低温且つ低ボンディング圧力の結合技術は超音波スタブバンプボンディングである、方法。
  15. 請求項９に記載の方法であって、前記フリップチップ電気結合を、１５０μｍ以下のピッチのアレイに形成される複数の電気的結合の一の電気的結合として形成する、方法。
  16. 請求項９に記載の方法であって、前記バンプを前記パッドに結合する前記段階は導電性エポキシ樹脂を用いて実行される、方法。
JP2009517525A 2006-06-26 2007-06-20 形成された結合を有するフリップチップ相互接続 Active JP5204101B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US80576006P 2006-06-26 2006-06-26
US60/805,760 2006-06-26
PCT/IB2007/052390 WO2008001283A2 (en) 2006-06-26 2007-06-20 Flip-chip interconnection with formed couplings

Publications (2)

Publication Number Publication Date
JP2009542030A JP2009542030A (ja) 2009-11-26
JP5204101B2 true JP5204101B2 (ja) 2013-06-05

Family

ID=38828481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009517525A Active JP5204101B2 (ja) 2006-06-26 2007-06-20 形成された結合を有するフリップチップ相互接続

Country Status (7)

Country Link
US (1) US20090294991A1 (ja)
EP (1) EP2036125B1 (ja)
JP (1) JP5204101B2 (ja)
CN (1) CN101479846B (ja)
RU (1) RU2441298C2 (ja)
TW (1) TW200814209A (ja)
WO (1) WO2008001283A2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129220B2 (en) 2009-08-24 2012-03-06 Hong Kong Polytechnic University Method and system for bonding electrical devices using an electrically conductive adhesive
JP5995508B2 (ja) 2012-04-27 2016-09-21 キヤノン株式会社 半導体装置および半導体装置の製造方法
US9180490B2 (en) 2012-05-22 2015-11-10 General Electric Company Ultrasound transducer and method for manufacturing an ultrasound transducer
US10956828B2 (en) 2019-06-19 2021-03-23 International Business Machines Corporation Transmon qubit flip-chip structures for quantum computing devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3152796B2 (ja) * 1993-05-28 2001-04-03 株式会社東芝 半導体装置およびその製造方法
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
US6015652A (en) * 1998-02-27 2000-01-18 Lucent Technologies Inc. Manufacture of flip-chip device
FI105880B (fi) * 1998-06-18 2000-10-13 Nokia Mobile Phones Ltd Mikromekaanisen mikrofonin kiinnitys
JP2001085470A (ja) * 1999-09-16 2001-03-30 Fujitsu Ltd 半導体装置及びその製造方法
EP1278612B1 (en) * 2000-03-10 2010-02-24 Chippac, Inc. Flip chip Interconnection structure and method of obtaining the same
JP3506233B2 (ja) * 2000-06-28 2004-03-15 シャープ株式会社 半導体装置及びその製造方法
JP4105409B2 (ja) * 2001-06-22 2008-06-25 株式会社ルネサステクノロジ マルチチップモジュールの製造方法
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
AU2003280172A1 (en) * 2002-12-11 2004-06-30 Koninklijke Philips Electronics N.V. Miniaturized ultrasonic transducer
US7353056B2 (en) * 2003-03-06 2008-04-01 General Electric Company Optimized switching configurations for reconfigurable arrays of sensor elements
JP4056424B2 (ja) * 2003-05-16 2008-03-05 シャープ株式会社 半導体装置の製造方法
US6849944B2 (en) * 2003-05-30 2005-02-01 Texas Instruments Incorporated Using a supporting structure to control collapse of a die towards a die pad during a reflow process for coupling the die to the die pad
JP4024773B2 (ja) * 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
JP2008509774A (ja) * 2004-08-18 2008-04-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ２次元超音波トランスデューサアレイ

Also Published As

Publication number Publication date
TW200814209A (en) 2008-03-16
WO2008001283A2 (en) 2008-01-03
US20090294991A1 (en) 2009-12-03
EP2036125A2 (en) 2009-03-18
CN101479846A (zh) 2009-07-08
JP2009542030A (ja) 2009-11-26
RU2009102208A (ru) 2010-08-10
WO2008001283A3 (en) 2008-05-29
RU2441298C2 (ru) 2012-01-27
EP2036125B1 (en) 2019-05-22
CN101479846B (zh) 2011-11-23

Similar Documents

Publication Publication Date Title
CN107636813B (zh) 具有高密度管芯至管芯连接的半导体封装及其制造方法
US8242665B2 (en) Flip-chip interconnection through chip vias
JP4551255B2 (ja) 半導体装置
KR100772604B1 (ko) 집적화된 전자 칩 및 상호접속 디바이스와 그 제조프로세스
TWI298928B (en) 3d interconnect with protruding contacts
JP4243488B2 (ja) フリップ・チップ相互接続を備えたチップ・スケール・パッケージ
TW200303588A (en) Semiconductor device and its manufacturing method
JP5204101B2 (ja) 形成された結合を有するフリップチップ相互接続
CN104411267A (zh) 供医疗位置和取向跟踪中使用的传感器组合件
US8686552B1 (en) Multilevel IC package using interconnect springs
JP4033968B2 (ja) 複数チップ混載型半導体装置
JP5103181B2 (ja) 超音波医療用トランスデューサアレイ
TW200913102A (en) Wire bonding structure and method that eliminates special wire bondable finish and reduces bonding pitch on substrates
US20090309217A1 (en) Flip-chip interconnection with a small passivation layer opening
US20130020907A1 (en) Wire bond free connection of high frequency piezoelectric ultrasound transducer arrays
JPH10510107A (ja) 半導体素子にばね接触子を実装するチップ相互接続キャリア及び方法
TWI314030B (en) Method for making cable with a conductive bump array, and method for connecting the cable to a task object
US10902867B1 (en) Interconnect die for multichannel tape head assembly
CN219286381U (zh) 一种量子芯片及其封装结构
JP4398225B2 (ja) 半導体装置
JP6548963B2 (ja) プローブの製造方法、プローブ、プローブ積層体、プローブ組立体およびプローブ組立体の製造方法
JP4839384B2 (ja) 半導体装置の製造方法
JP2009200519A (ja) 半導体装置
JP2008141105A (ja) 半導体装置及びその製造方法
JPH08116039A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120921

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130214

R150 Certificate of patent or registration of utility model

Ref document number: 5204101

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250