JP2008141105A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008141105A JP2008141105A JP2006328001A JP2006328001A JP2008141105A JP 2008141105 A JP2008141105 A JP 2008141105A JP 2006328001 A JP2006328001 A JP 2006328001A JP 2006328001 A JP2006328001 A JP 2006328001A JP 2008141105 A JP2008141105 A JP 2008141105A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- semiconductor
- semiconductor element
- electrode
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】電気的特性が良好な3次元実装デバイスである半導体装置を提供する。
【解決手段】電極パッド10を有する半導体チップ1と、電極パッド20を有する半導体チップ2と、半導体チップ1と半導体チップ2との間に設けられ、電極パッド10と電極パッド20が対向するように半導体チップ1と半導体チップ2を固定する接着剤層3と、電極パッド10と電極パッド20とを電気的に接続するめっき部4と、を備える。
【選択図】図3
【解決手段】電極パッド10を有する半導体チップ1と、電極パッド20を有する半導体チップ2と、半導体チップ1と半導体チップ2との間に設けられ、電極パッド10と電極パッド20が対向するように半導体チップ1と半導体チップ2を固定する接着剤層3と、電極パッド10と電極パッド20とを電気的に接続するめっき部4と、を備える。
【選択図】図3
Description
本発明は、半導体装置及びその製造方法に関するものである。
プリント配線基板上へ半導体集積回路素子を固定し、配線基板と素子を電気的に接続する手法として、ワイヤボンディング法やフリップチップ法が用いられている。ワイヤボンディング法はボンディングワイヤでチップと基板電極とを電気的に接続するものであり汎用性は高いが、ワイヤの接合に際し荷重・超音波・熱を加えるため、薄い半導体チップでは破壊される虞がある。また、接続ピッチの微細化に伴い単位面積あたりの接続強度が小さくなるため、狭ピッチにおける接続信頼性が低下するという問題があった。
一方、フリップチップ法では半導体チップの全面を利用して接続を行うことができると共に、突起電極(バンプ)によって接続を行うため、微細なチップの接合を行うことができ、高密度実装が可能になる。半導体チップの突起電極と配線基板の配線層との間、及び半導体チップの突起電極同士の接続信頼性の高い半導体チップ実装体の製造方法として、半導体チップの突起電極と配線基板の配線層上の接続箇所を接触するように位置合わせを行い、めっきを行うことにより、突起電極を介して配線基板と半導体チップとを電気的に接続(フリップチップ接続)させる方法が知られている(例えば特許文献1参照)。
しかしこの接続方法では、半導体チップの突起電極と配線基板の配線層上の接続箇所を接触するように位置合わせをしてめっきを行う際に、半導体チップと配線基板とを位置ずれしないように冶具で押圧する。そのため、チップにダメージを与え、薄い半導体チップの積層接続の場合などはチップクラックやパッド下クラックを生じ、電気的特性が低下する虞がある。
特開2004−363573号公報
本発明は電気的特性が良好な3次元実装デバイスである半導体装置及びその製造方法を提供することを目的とする。
本発明の一態様による半導体装置の製造方法は、第1の半導体素子と第2の半導体素子とを、表面が露出したそれぞれの電極パッドが対向するようにギャップを設けて固定する工程と、前記第1の半導体素子の電極パッドと前記第2の半導体素子の電極パッドとの間をめっき膜により電気的に接続する工程と、を含むものである。
また、本発明の一態様による半導体装置の製造方法は、第1の半導体素子の電極パッドの上に設けられたバンプと第2の半導体素子の表面が戸出した電極パッドとが対向するようにギャップを設けて固定する工程と、前記バンプと前記第2の半導体素子の電極パッドとの間をめっき膜により電気的に接続する工程と、を含むものである。
また、本発明の一態様による半導体装置の製造方法は、それぞれ複数の半導体素子が形成された複数のウェーハを、前記半導体素子が有する表面が露出したそれぞれの電極パッドが対向するようにギャップを設けて固定する工程と、前記対向する電極パッド間をめっき膜により電気的に接続する工程と、ダイシングにより前記対向する電極パッド間が前記めっき膜により電気的に接続された半導体素子を備える個々の半導体装置に分割する工程と、を含むものである。
本発明の一態様による半導体装置は、第1の電極パッドを有する第1の半導体素子と、第2の電極パッドを有する第2の半導体素子と、前記第1の半導体素子と前記第2の半導体素子との間に設けられ、前記第1の電極パッドと前記第2の電極パッドが対向するように前記第1の半導体素子と前記第2の半導体素子を固定する接着剤層と、前記第1の電極パッドと前記第2の電極パッドとを電気的に接続するめっき膜と、を備えるものである。
本発明によれば、電気的特性を良好にすることができる。
以下、本発明の実施の形態による半導体装置の製造方法を図面に基づいて説明する。
図1乃至図3に本発明の実施形態に係る半導体装置の製造方法の工程断面図を示す。図1に示すように、半導体チップ1には集積回路素子(図示しない)が形成されており、集積回路素子に電気的に接続される電極パッド10が形成されている。この電極パッドは金めっきされていてもよい。半導体チップ1には電極パッド10と電気的に接続する貫通電極12が形成されており、貫通電極12の他端には電極パッド13が形成されている。半導体チップ1は集積回路素子を保護するパッシベーション層14を有する。パッシベーション層14はスパッタ法にて積層されたシリコン酸化膜15及びシリコン窒化膜16からなる。パッシベーション層14上にはポリイミド膜17がスピンコートにて塗布されている。ポリイミド膜17をパターニングにより開口した後、これをレジストとしてパッシベーション層14をエッチングして電極パッド10上面を露出する。また、半導体チップ2も同様にしてパッシベーション層21をエッチングして電極パッド20を露出する。
図2に示すように、電極パッド10と電極パッド20が対峙するように半導体チップ1と半導体チップ2とを対向配置し、接着剤3で固定する。このとき半導体チップ1と半導体チップ2との間には接着剤3の厚み分の隙間(ギャップ)がある。
接着剤3は例えば熱硬化性のフィルムを用いる。また、エネルギー線硬化性及び熱硬化性を有する接着剤を用いてもよい。このような接着剤は例えばポリマー成分、熱硬化性成分、エネルギー線硬化性成分を主成分とし、さらにそれぞれの硬化成分のための開始剤、その他の架橋剤等の助剤を配合したものである。ポリマー成分としてはアクリル酸エステルモノマーなどのアクリルポリマーが好ましく、アクリル酸エステルモノマーとしては例えばアクリル酸シクロアルキルエステルである。熱硬化性成分は例えばエポキシ等の熱硬化性樹脂である。熱活性型潜在性のエポキシ硬化剤を組み合わせて使用するのが好ましい。エネルギー線硬化性成分は、紫外線、電子線等のエネルギー線を受けると重合硬化する化合物であり、例えばトリメチロールプロパントリアクリレートなどのアクリレート系化合物である。光重合開始剤は例えばベンゾフェノンである。架橋剤は例えばイソシアネート系架橋剤、エポキシ系架橋剤、金属キレート系架橋剤等を単独又は組み合わせて用いる。
個片化したエネルギー線硬化性及び熱硬化性を有する接着剤を、電極パッドを覆わないように、チップに貼る。2つのチップの位置合わせ(電極パッド同士を対向)後、加熱又はエネルギー線照射によりこの接着剤層を硬化させることで、2つのチップを固定することができる。
図3に示すように無電解めっき法によりめっき膜4を形成し、電極パッド10と電極パッド20とを電気的に接続(めっき接続)する。めっきは例えばニッケルめっきである。その後、半導体チップ1と半導体チップ2との間にアンダーフィル樹脂5を充填し接続信頼性を確保する。
互いに固定された半導体チップ1と半導体チップ2(以下チップ実装デバイスという)の電極パッド間を無電解めっき法によりめっき接続する方法について図4に示すめっき工程フローを用いて説明する。電極パッドはアルミニウムで形成されているとする。
チップ実装デバイスを受け入れ、受け入れ検査後、冶具に固定する(ステップ1〜3)。水洗(ステップ4)後、アルミニウムの電極パッド表面に形成されている不動態(酸化アルミニウムAl2O3)膜を選択エッチングにより除去する(ステップ5)。
水洗(ステップ6)後、ジンケート法により電極パッド表面に亜鉛めっきを施す。より緻密な密着性の良いめっきにするため、ダブルジンケート処理(ジンケート処理2回)を行う(ステップ7〜11)。
水洗(ステップ12)後、チップ実装デバイスを無電解ニッケルめっき液に浸漬させる(ステップ13)。これにより初期反応として亜鉛とニッケルが置換反応し、電極パッド表面にニッケルが析出する。析出したニッケルが触媒の起点となる還元析出反応が進行する。チップ実装デバイスはめっき液に不活性なトレー(例えばテフロン(登録商標))上に不活性な冶具で固定しておく。
このニッケルめっきは電極パッド10及び電極パッド20からそれぞれ成長して結BD極パッド10と電極パッド20とを電気的に接続することができる。ニッケルめっき後、水洗、湯洗、乾燥、外観検査を経て、めっき処理を終える(ステップ14〜17)。ニッケルめっき後に金メッキを行っても良い。
上記のような半導体装置の製造方法では、半導体チップ1と半導体チップ2とを接着剤3を用いて隙間を作って固定するため、位置合わせに際し半導体チップ1や半導体チップ2にダメージを与えることがない。これは極薄半導体チップの積層接続やLow-k材を使用したチップの接続に特に有利である。
また、電極パッド10及び電極パッド20からそれぞれめっきを成長させてパッド間を電気的に接続するため、電極パッド同士を対向配置する際の位置合わせ精度は高くなくて良い。また、電極パッド間の接続時に位置ずれを伴うことがない。また、半導体チップ1の電極パッドと半導体チップ2の電極パッドが複数ある場合、それぞれニッケルめっきにより接続されているため、電気的特性のばらつきを抑えることができる。また、突起電極を設けることなく電極パッド同士を接続できるため、半導体装置の薄型化に有利である。
このように、本実施形態の半導体装置の製造方法により、信頼性が高く、良好な電気的特性の3次元実装デバイスである半導体装置を製造することができる。
上記実施形態では半導体チップ1と2の電極パッドを接続していたが、図5に示すように半導体素子51の電極パッド52上に無電解めっきバンプ53を形成し、バンプ53と半導体素子54の電極パッド55とをめっき接続するようにしてもよい。ここで、電極パッド55は接着剤56での半導体素子51及び54の固定前にジンケート処理を行っておく。接着剤56はバンプ53と電極パッド55との間に隙間ができるように半導体素子51及び54を固定する。このようにすることで、バンプ53及び電極パッド55の両方とも、位置合わせ及びめっき接続時に負荷をかけられることがないため、半導体素子51及び54はダメージを受けず、電気的特性が良好になる。
バンプ53としては、印刷バンプ、Auスタッドバンプ、電解/無電解めっきにより生成可能なめっきバンプ等がある。めっきバンプには例えばNi、Ni合金(Ni−P,Ni−B,Ni−W−P,Ni−W−B,Ni−Pd−P,Ni−Sn−B)、Cu、Cu合金、Co、Co合金(Co−P,Co−B,Co−W−P,Co−W−B,Co−Ni−P,Co−Sn−P,Co−Zn−P,Co−Mn−P)、Sn、Sn合金(Sn−Cu,Sn−Ag,Sn−Bi,Sn−Zn,Sn−In)、Au、Au合金(Au−Ni,Au−Co,Au−Pt,Au−Cu)、Ag、Ag合金を用いることができる。
また、図6に示すように電極パッド62上にバンプ63が形成された半導体素子61及び電極パッド65上にバンプ66が形成された半導体素子64のそれぞれのバンプ63、66をめっき接続するようにしてもよい。この場合、接着剤67はバンプ63とバンプ66との間に隙間ができるように半導体素子61及び64を固定する。このようにすることで、バンプ63及び66は、位置合わせ及びめっき接続時に負荷をかけられることがないため、半導体素子61及び64はダメージを受けず、電気的特性が良好になる。
また、図7に示すように複数の半導体素子71〜73をそれぞれ間隔を空けて接着剤74で固定し、一括めっき接続を行うことができる。これにより、半導体装置製造に要する時間を短縮することができ、生産性を向上することができる。例えば、ダイシングにより個片化した複数の半導体回路素子のめっき接続に用いることができる。また、ダイシング前の複数のウェーハを電極パッドが対峙するように固定してめっき接続を行い、アンダーフィル樹脂を充填してからダイシングにより素子を分離するようにしてもよい。ウェーハ一括接続が可能なため、半導体装置製造に要する時間を大幅に削減することができる。
電極パッドやバンプなどの素子電極の接続に使用する無電解めっきとしてはNi合金(Ni−P,Ni−B,Ni−W−P,Ni−W−B,Ni−Pd−P,Ni−Sn−B)、Cu合金、Co合金(Co−P,Co−B,Co−W−P,Co−W−B,Co−Ni−P,Co−Sn−P,Co−Zn−P,Co−Mn−P)、Sn合金、Au、Au合金(Au−Ni,Au−Co,Au−Pt,Au−Cu)、Ag、Ag合金を用いることもできる。
上述した実施の形態はいずれも一例であって制限的なものではないと考えられるべきである。
例えば電極パッドはアルミニウムではなく銅で形成することもできる。その場合、パラジウムをパッド表面に析出させた後にニッケルめっきを行い、パッド間を接続する。
また、無電解めっきではなく電解めっきで電極間を電気的に接続してもよい。その場合、めっき膜は通電している電極パッドから成長していくことになる。
本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1、2 半導体チップ
3 接着剤
4 めっき膜
5 アンダーフィル樹脂
3 接着剤
4 めっき膜
5 アンダーフィル樹脂
Claims (5)
- 第1の半導体素子と第2の半導体素子とを、表面が露出したそれぞれの電極パッドが対向するようにギャップを設けて固定する工程と、
前記第1の半導体素子の電極パッドと前記第2の半導体素子の電極パッドとの間をめっき膜により電気的に接続する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 第1の半導体素子の電極パッドの上に設けられたバンプと第2の半導体素子の表面が戸出した電極パッドとが対向するようにギャップを設けて固定する工程と、
前記バンプと前記第2の半導体素子の電極パッドとの間をめっき膜により電気的に接続する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記めっき膜による電気的な接続後に前記第1の半導体素子と前記第2の半導体素子との間にアンダーフィル樹脂を設ける工程をさらに含むことを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- それぞれ複数の半導体素子が形成された複数のウェーハを、前記半導体素子が有する表面が露出したそれぞれの電極パッドが対向するようにギャップを設けて固定する工程と、
前記対向する電極パッド間をめっき膜により電気的に接続する工程と、
ダイシングにより前記対向する電極パッド間が前記めっき膜により電気的に接続された半導体素子を備える個々の半導体装置に分割する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 第1の電極パッドを有する第1の半導体素子と、
第2の電極パッドを有する第2の半導体素子と、
前記第1の半導体素子と前記第2の半導体素子との間に設けられ、前記第1の電極パッドと前記第2の電極パッドが対向するように前記第1の半導体素子と前記第2の半導体素子を固定する接着剤層と、
前記第1の電極パッドと前記第2の電極パッドとを電気的に接続するめっき膜と、
を備えることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006328001A JP2008141105A (ja) | 2006-12-05 | 2006-12-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006328001A JP2008141105A (ja) | 2006-12-05 | 2006-12-05 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008141105A true JP2008141105A (ja) | 2008-06-19 |
Family
ID=39602237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006328001A Pending JP2008141105A (ja) | 2006-12-05 | 2006-12-05 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008141105A (ja) |
-
2006
- 2006-12-05 JP JP2006328001A patent/JP2008141105A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6787926B2 (en) | Wire stitch bond on an integrated circuit bond pad and method of making the same | |
JP3548082B2 (ja) | 半導体装置及びその製造方法 | |
US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
US7964446B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4842812B2 (ja) | 半導体装置用基板の製造方法 | |
US6808962B2 (en) | Semiconductor device and method for fabricating the semiconductor device | |
JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
US20080131998A1 (en) | Method of fabricating a film-on-wire bond semiconductor device | |
JP2001144223A (ja) | 再配置チップサイズパッケージ及びその製造方法 | |
JP2005322858A (ja) | 半導体装置の製造方法 | |
US20090051036A1 (en) | Semiconductor Package Having Buss-Less Substrate | |
JP5406572B2 (ja) | 電子部品内蔵配線基板及びその製造方法 | |
US20080150107A1 (en) | Flip chip in package using flexible and removable leadframe | |
TW459321B (en) | A semiconductor apparatus and a manufacturing method thereof | |
JP7497576B2 (ja) | 配線基板及び配線基板の製造方法 | |
CN101964333B (zh) | 引线接合结构 | |
JP4638614B2 (ja) | 半導体装置の作製方法 | |
JP2010161222A (ja) | 半導体パッケージの製造方法、半導体パッケージ及び半導体チップ | |
JPH09232506A (ja) | 半導体装置およびその製造方法 | |
JP2008141105A (ja) | 半導体装置及びその製造方法 | |
WO2003100850A1 (fr) | Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production | |
JP2011210789A (ja) | 半導体装置及びその製造方法 | |
JP5776174B2 (ja) | 電子部品内蔵基板の製造方法 | |
KR101324223B1 (ko) | 리드 프레임의 제조방법 | |
JP3505328B2 (ja) | 半導体装置およびその製造方法 |