JP2001144223A - 再配置チップサイズパッケージ及びその製造方法 - Google Patents

再配置チップサイズパッケージ及びその製造方法

Info

Publication number
JP2001144223A
JP2001144223A JP2000282084A JP2000282084A JP2001144223A JP 2001144223 A JP2001144223 A JP 2001144223A JP 2000282084 A JP2000282084 A JP 2000282084A JP 2000282084 A JP2000282084 A JP 2000282084A JP 2001144223 A JP2001144223 A JP 2001144223A
Authority
JP
Japan
Prior art keywords
layer
barrier metal
forming
semiconductor device
copper redistribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000282084A
Other languages
English (en)
Other versions
JP4068293B2 (ja
Inventor
Sanjo Ko
賛丞 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2001144223A publication Critical patent/JP2001144223A/ja
Application granted granted Critical
Publication of JP4068293B2 publication Critical patent/JP4068293B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 銅再配線層とポリマー層間の接着力を増加さ
せて、信頼性を向上させることができるウェーハレベル
チップサイズパッケージ及びその製造方法を提供する。 【解決手段】 半導体素子は、半導体基板４２と、その
上のパッシベーション層４６と、パッシベーション層４
６から露出される複数のチップパッド４４とを含む半導
体チップと、半導体チップの上部に形成され、チップパ
ッド４４に電気的に接続される銅再配線層５２と、銅再
配線層５２上に設けられる障壁金属層５４と、障壁金属
層５４上に設けられるポリマー層５６と、ポリマー層５
６の開口部から露出される銅再配線層５２の一部分に電
気的に接続される複数の外部接続端子６２とを含む。障
壁金属層５４は、Ｃｒ、Ｎｉ又はＮｉ−Ｃｒ層を含み、
金属中間複合層をさらに含むことができる。半導体素子
は、各外部接続端子６２の下部に第２ＵＢＭ層をさらに
含むことができる。

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、一般に半導体素子
に関し、より詳しくは、再配置チップサイズパッケージ
及びそのウェーハレベルでの製造方法に関する。
【従来の技術】近年、電子産業分野では、電子機器の小
型化が進行している。このような小型化は、半導体パッ
ケージング技術に多くの影響を与えている。半導体パッ
ケージとは、微細回路が設計された集積回路チップを電
子機器に実装して使用できるように、プラスチック樹脂
等で封止した形態を言う。通常、半導体パッケージは、
チップのサイズより大きい。小型化に対応するため、パ
ッケージとチップ間とのサイズ差異を縮小し、チップス
ケールパッケージ（又はチップサイズパッケージ）（Ｃ
ＳＰ）と呼ばれる新たなパッケージタイプを開発してい
る。そのうち、ウェーハレベルチップサイズパッケージ
は、個別チップ単位でパッケージ組立を進行する典型的
なパッケージ製造方法とは異なり、ウェーハレベルでＣ
ＳＰを組立する。ウェーハレベルチップサイズパッケー
ジは、通常フリップチップボンディングを利用する。フ
リップチップボンディングでは、チップ上のアルミニウ
ムパッドを、他の位置のより大きいパッドに接続する再
配置技術を利用する。再配置されたパッド上には、各々
ソルダボール等の外部接続端子が形成される。パッドの
再配置及びソルダボールの形成には、一連のパッケージ
製造工程がウェーハレベルで行われる。半導体ウェーハ
は、半導体基板、例えばシリコン基板上に設けられた複
数の集積回路チップを含む。図１は、ウェーハ１０を概
略的に図示しており、図２は、図１のＡ部分の拡大平面
図である。図１及び図２に示すように、集積回路チップ
２０は、上面に複数のチップパッド２２を有し、スクラ
イブライン１４により区分されている。チップパッド２
２を除いたチップ２０の上面には、パッシベーション層
２４が覆っている。図３は、ウェーハレベルで製造され
た複数のチップサイズパッケージ３０を示す。図２のチ
ップ２０のチップバッド２２に電気的に接続される図３
の外部接続端子３６の位置は、チップパッド２２の位置
と異なる。上述したように、外部接続端子３６の各パッ
ドの位置は、再配線により対応するチップパッド２２か
ら再配置される。スクライブライン１４に沿って図３の
ウェーハ１０を切断すると、個別パッケージ３０に分離
される。図４は、従来のウェーハレベルチップサイズパ
ッケージ３０の一部分を示す断面図である。図４に示す
ように、半導体基板１２の上面には、チップパッド２２
及びパッシベーション層２４が形成されている。パッシ
ベーション層２４上には、ストレス吸収及び絶縁機能を
有する第１ポリマー層３１が形成され、チップパッド２
２及び第１ポリマー層３１上には、ＵＢＭ（Under Barr
ier Metal）層３２が形成される。ＵＢＭ層３２上に
は、再配線層３３が形成され、再配線層３３上には、第
２ポリマー層３４が形成される。第２ポリマー層３４
は、外部環境ストレスから再配線層３３を保護する。再
配線層３３の一部には、他のＵＢＭ層３５を通り外部接
続端子３６が接続される。
【発明が解決しようとする課題】通常、再配線層３３
は、導電性に優れた銅を使用して形成される。しかしな
がら、銅は、大気中の酸素と反応しやすく、特にポリマ
ー層３４の硬化工程のような高温で酸化しやすい。この
ような銅の特性は、他の材料との接着力を低下させる要
因となる。特に、図４のウェーハレベルチップサイズパ
ッケージ３０の構造において、銅の酸化は、銅再配線層
３３と第２ポリマー層３４間の接着力を低下させ、これ
によりパッケージの信頼性を悪化させる。本発明の目的
は、銅再配線層とポリマー層間の接着力を増加させて、
信頼性を向上させることができるウェーハレベルチップ
サイズパッケージ及びその製造方法を提供することにあ
る。
【課題を解決するための手段】本発明による半導体素子
は、半導体チップと、第１ポリマー層と、１つ以上の第
１ＵＢＭ層と、銅再配線層と、障壁金属層と、第２ポリ
マー層と、外部接続端子とを含む。半導体チップは、半
導体基板と、その上のパッシベーション層と、前記パッ
シベーション層から露出される複数のチップパッドとを
含む。パッシベーション層上には、第１ポリマー層が形
成される。チップパッド及び第１ポリマー層の上部に、
第１ＵＢＭ層が形成される。銅再配線層は、前記第１Ｕ
ＢＭ層の上部に形成され、前記チップパッドに電気的に
接続される。第２ポリマー層は、第１ポリマー層及び銅
再配線層上に形成される。障壁金属層は、銅再配線層上
に形成される。外部接続端子は、前記第２ポリマー層の
開口部から露出される前記銅再配線層の一部分に電気的
に接続される。障壁金属層は、Ｃｒ、Ｎｉ又はＮｉ-Ｃ
ｒ層を含み、その厚さは、約０.１μｍ〜約５０μｍで
あることが好ましい。また、障壁金属層は、Ｃｒ、Ｎｉ
又はＮｉ-Ｃｒ層の表面をシラン系又はアゾール系化合
物溶液と反応させることにより形成される金属中間複合
層をさらに含むことができる。通常、半導体素子は、各
外部接続端子の下部に第２ＵＢＭ層をさらに含む。第
１、第２ポリマー層は、ポリイミド、ポリベンゾオキサ
ゾル、ベンゾシクロブテン及びエポキシよりなる群から
選ばれる。本発明の半導体素子の製造方法は、第１段階
として、半導体基板と、その上のパッシベーション層
と、該パッシベーション層の開口部から露出される複数
のチップパッドとを含む半導体ウェーハを準備する段階
と、第２段階として、前記パッシベーション上に第１ポ
リマー層を形成する段階と、第３段階として、前記チッ
プバッド及び第１ポリマー層上に第１ＵＢＭ層を形成す
る段階と、第４段階として、第１ＵＢＭ層上に、前記チ
ップパッド電気的に接続されるように、銅再配線層を形
成する段階と、第５段階として、前記銅再配線層上に障
壁金属層を形成する段階と、第６段階として、前記銅再
配線層により露出される前記第１ＵＢＭ層の部分を除去
する段階と、第７段階として、前記第１ポリマー層及び
前記銅再配線層上に第２ポリマー層を形成する段階と、
第８段階として、前記第２ポリマー層により露出される
前記銅再配線層の部分に複数の外部接続端子を形成する
段階とを含む半導体素子の製造方法が提供される。前記
第５段階は、前記銅再配線層上にＣｒ、Ｎｉ、又はＮｉ
-Ｃｒをメッキする段階を含むことができる。メッキ
後、前記第５段階は、前記Ｃｒ又はＮｉ層の表面とシラ
ン系又はアゾール系化合物溶液とを反応させることによ
り、金属中間複合層を形成する段階をさらに含むことが
できる。前記シラン系化合物は、ビニルトリアセトキシ
シラン、ビニルトリクロロシラン、ビニルトリメトキシ
シラン、ビニルトリエトキシシラン、ビニルトリス（β
-メトキシエトキシ）シラン、Ｎ-β（アミノエチル）γ
-アミノプロピルメチルジメトキシシラン、Ｎ-β（アミ
ノエチル）γ-アミノプロピルトリメトキシシラン、Ｎ-
β（アミノエチル）γ-アミノプロピルトリエトキシシ
ラン、γ-アミノプロピルトリメトキシシラン、γ-アミ
ノプロピルトリエトキシシラン、Ｎ-フェニル-γ-アミ
ノプロピルトリメトキシシラン及びγ-クロロプロピル
トリメトキシシランよりなる群から選ばれる。前記アゾ
ール化合物は、ポリベンゾイミダゾール、ベンゾトリア
ゾール、８-アザアデニン及び５-カルボキシベンゾトリ
アゾールよりなる群から選ばれる。前記第８段階の前
に、前記各外部接続端子の下部に第２ＵＢＭ層を形成す
る段階をさらに含むことがでぎる。また、前記第８段階
の後に、前記半導体ウェーハを切断して個別パッケージ
に分離する段階をさらに含むことができる。
【発明の実施の形態】以下、本発明の実施例を図面を参
照して説明する。 （第１実施例）図５〜図１２は、本発明の第１実施例に
よる再配置ウェーハレベルチップサイズパッケージの製
造工程を示す。図５に示すように、半導体ウェーハ４０
は、半導体基板４２上に設けられた複数のチップパッド
４４及びパッシベーション層４６を含む。また、半導体
基板４２は、従来の集積回路製作技術により製作された
集積回路素子（図示せず）を含む。チップパッド４４
は、例えばアルミニウムよりなる。パッシベーション層
４６は、集積回路素子を保護するため、例えば窒化膜で
形成され、チップパッド４４を除いた半導体ウェーハ４
０全面を覆う。前記半導体ウェーハ４０の構造は、従来
のウェーハレベルチップサイズパッケージ製造用のウェ
ーハと同一である。まず、図６に示すように、パッシベ
ーション層４６上に、第１ポリマー層４８を形成する。
この第１ポリマー層４８には、チップバッド４４を露出
させる開口４９が形成される。第１ポリマー層４８は、
熱応力を吸収し、緩和する緩衝層として機能するだけで
なく、絶縁層として機能する。第１ポリマー層４８の材
料としては、ポリイミド、ポリベンゾオキサゾール、ベ
ンゾシクロブテン又はエポキシを挙げることができる。
第１ポリマー層４８は、ウェーハ上にポリマー材料を塗
布し、チップパッド４４に対応する部分４９を除去する
ことにより形成される。本技術分野で周知のように、ス
ピンコート法により、ウェーハ上にポリマー材料を塗布
することができ、フォトリソグラフィ工程により、チッ
プパッド４４を露出させる開口４９を形成することがで
きる。第１ポリマー層４８は、厚さが約２μｍ〜約５０
μｍであり、約３００℃で約２時間硬化される。次に、
第１ＵＢＭ層５０を形成する。周知のように、ＵＢＭ層
は、スパッタリングにより形成することができ、接着促
進層、拡散防止層及びメッキ層として機能する。図７
は、第１ポリマー層４８上に蒸着された第１ＵＢＭ層５
０を示す。第１ＵＢＭ層は、例えば、チタニウム及び銅
を組み合わせて形成することができ、必要に応じて他の
金属らを組み合わせて形成することができる。第１ＵＢ
Ｍ層５０を蒸着した後、銅再配線層５２を形成する。上
述したように、銅再配線層５２は、チップパッド４４を
再配置するための配線パターンであり、図８に示すよう
に、チップパッド４４に電気的に接続される。再配線層
５２を形成するためには、まず、第１ＵＢＭ層５０上に
フォトレジストを塗布し、所定のパターンでパターニン
グする。その後、第１ＵＢＭ層５０の露出された部分
に、銅をメッキする。この際、第１ＵＢＭ層５０は、メ
ッキ電極として機能する。メッキにより形成された銅再
配線層の厚さは、約５μｍである。再配線層５２を形成
した後、再配線層５２上に、障壁金属層５４を形成す
る。図９は、銅再配線層５２上に形成された障壁金属層
５４を示す。図９に示すように、障壁金属層５４は、メ
ッキにより形成された単一層である。障壁金属層５４
は、銅の酸化を抑制することができるとともに、銅及び
ポリマーとの接着力に優れた金属よりなる。障壁金属層
５４の材料としては、クロム又はニッケルが好ましい。
メッキ方法としては、電解メッキが好ましいが、メッキ
材料によって無電解メッキを使用してもよい。電解メッ
キにより障壁金属層５４を形成する場合、第１ＵＢＭ層
５０上に前記再配線層５０をメッキするために使用した
メッキ電極（第１ＵＢＭ層５０）及びフォトレジストパ
ターンを、再配線層５２上に障壁金属層５４をメッキす
るために使用することができる。従って、障壁金属層５
４のメッキは、他の追加的な装置又は工程を必要としな
い。上記メッキ工程によると、障壁金属層５４の形成速
度も速いし、且つ均一の層が得られるため、電気的特性
に優れる。障壁金属層５４の電解メッキ工程を図１３を
参照として説明する。図１３に示すように、ウェーハ４
０の表面がメッキ装置８０内で電解メッキされる。メッ
キ浴８２は、所定のメッキ材料に応じて選択された各種
電解質８４が含有されている。電源８６の両極に各々連
結されたウェーハ４０及びメッキ電極８８を、メッキ浴
８２に浸す。ウェーハ４０上の第１ＵＢＭ層５０（図
９）は、他のメッキ電極として作用する。従って、フォ
トレジストパターンを通り露出した銅再配線層５２（図
９）上に、障壁金属層５４（図９）がメッキされる。メ
ッキにより形成された障壁金属層５４の厚さは、約０.
１μｍ〜約５０μｍである。メッキ工程後、フォトレジ
ストパターンを除去し、再配線層５２をマスクとして第
１ＵＢＭ層５０をエッチングする。従って、図１０に示
すように、再配線層５２の下部のみに、第１ＵＢＭ層５
０が残存することになる。図１１は、第２ポリマー層５
６の形成段階を示す。第２ポリマー層５６は、外部環境
から銅再配線層５２を保護する役目をする。第２ポリマ
ー層５６の材質及び形成方法は、第１ポリマー層４８と
同一である。第２ポリマー層５６を形成するためには、
まず、ポリイミド材料を塗布した後、従来のフォトリソ
グラフィ及び現像工程により第２ポリマー層５６を部分
的に除去することにより、外部接続端子用のパッド５８
を露出させる。外部接続端子を形成する前に、パッド５
８上には、第２ＵＢＭ層６０が形成される。図１２に示
すように、第２ＵＢＭ層６０上に、ソルダボール等の外
部接続端子６２を形成すると、ウェーハレベルでのチッ
プサイズパッケージ７０の製造が完了される。スクライ
ブライン１４（図３）に沿ってウェーハを切断すると、
個別パッケージ７０に分離される。外部接続端子６２下
部の第２ＵＢＭ層６０は、ニッケル、金、チタニウム、
銅、パラジウム、クロム、アルミニウム等を多様に組み
合わせて形成することができる。本発明の障壁金属層５
４は、ＵＢＭ層の機能をも有する。従って、本発明は、
第２ＵＢＭ層６０の層数を減らすことができるという利
点を有する。外部接続端子６２としては、例えばソルダ
ボールを使用することが好ましい。また、銅、金および
ニッケル等の金属からなるバンプを使用してもよい。金
属バンプは、通常メッキ法により形成する。ソルダボー
ルは、いろいろの方法により形成することができる。例
えば、メッキに加えて、ボール配置、ステンシルプリン
ト等を利用してソルダボールを形成することができ、リ
フロー工程によりソルダボールのボール形状を完成す
る。一般に、ソルダボールの直径は、約４００μｍであ
る。 （第２実施例）本発明の第２実施例による障壁金属層
は、多層を含むことができる。図１４は、２層で構成さ
れる障壁金属層を有するパッケージ９０を示す。本実施
形態では、障壁金属層９２の金属として、ニッケル、ク
ロムを使用する。例えば、再配線層５２上にニッケル層
９２ａとクロム層９２ｂを順にメッキして、障壁金属層
９２を形成する。一般に、電解メッキ法が使用される
が、ニッケル等の金属は、無電解メッキも可能である。
本実施形態では、障壁金属層９２を２つの異なる金属層
９２ａ、９２ｂで形成するので、外部接続端子６２下部
の第２ＵＢＭ層９４は、単一の層、例えば、金よりなる
層だけで十分である。 （第３実施例）図１５〜図１７は、本発明の第３実施例
による再配置ウェーハレベルチップサイズパッケージの
製造工程を示す。本発明の第３実施例において、障壁金
属層は、メッキ及び化学処理により形成される。図１５
を参照すると、銅再配線層５２上の金属層１０２ａは、
メッキにより形成し、金属層１０２ａ上の上部層１０２
ｂは、化学溶液による表面処理により形成する。上部層
１０２ｂは、いわゆる金属中間複合層と呼ばれる。メッ
キ層１０２ａを化学溶液中に浸すと、メッキ層１０２ａ
の表面が化学溶液と反応して、金属表面の物理的、化学
的性質を変化させることにより、耐腐食性を向上させ
る。本発明の実施例で使用される化学溶液は、シラン系
又はアゾール系化合物を含む。シラン系化合物は、ビニ
ルトリアセトキシシラン、ビニルトリクロロシラン、ビ
ニルトリメトキシシラン、ビニルトリエトキシシラン、
ビニルトリス（β-メトキシエトキシ）シラン、Ｎ-β
（アミノエチル）γ-アミノプロピルメチルジメトキシ
シラン、Ｎ-β（アミノエチル）γ-アミノプロピルトリ
メトキシシラン、Ｎ-β（アミノエチル）γ-アミノプロ
ピルトリエトキシシラン、γ-アミノプロピルトリメト
キシシラン、γ-アミノプロピルトリエトキシシラン、
Ｎ-フェニル-γ-アミノプロピルトリメトキシシラン及
びγ-クロロプロピルトリメトキシシランを含む。特
に、ビニルトリアセトキシシラン又はＮ-β（アミノエ
チル）γ-アミノプロピルトリエトキシシランが好まし
い。アゾール化合物は、ポリベンズイミダゾール、ベン
ゾイミダゾール、ベンゾトリアゾール、８-アザアデニ
ン及び５-カルボキシベンゾトリアゾールを含む。特
に、ポリベンズイミダゾールが好ましい。シラン系化合
物において、前記溶液の溶媒としては、溶質濃度が約
０.１〜２０重量％のメトキシプロパノール又はイソプ
ロパノールを使用する。アゾール系化合物において、溶
媒としては、溶質濃度が約０.００１〜１.０重量％の水
又はジメチルホルムアミドを使用する。溶媒は、使用す
る化合物又は溶質に応じて選択される。例えば、アゾー
ル系化合物のベンズイミダゾールに関しては、溶媒とし
てジメチルホルルアミドを使用する。前記メッキ層１０
２ａを常温で２〜３分間化学溶液中に浸すと、金属中間
複合層１０２ｂが形成される。ポリベンズイミダゾール
等の数種の材料の場合は、約８０℃の高温が好ましい。
メッキ層の表面を化学処理した後、図１６に示すよう
に、第２ポリマー層５６を形成する。上述したように、
フォトリソグラフィ工程により第２ポリマー層５６を部
分的に除去することにより、外部接続端子６２用のパッ
ド５８を露出させる。この際、金属中間複合層１０２ｂ
の一部も第２ポリマー層５６の一部と一緒に除去され、
図１７に示すように、外部接続端子６２の下部には、第
２ＵＢＭ層１０４が形成される。図１７のパッケージ１
００は、金属中間複合層１０２ｂをさらに含む。金属中
間複合層１０２ｂは、金属層１０２ａの表面を化学溶液
と反応させる化学処理により形成されるので、耐腐食性
に優れ、且つ銅再配線層５２及び第２ポリマー層５６と
の接着力を向上させることができる。
【発明の効果】以上説明したように、本発明のウェーハ
レベルチップサイズパッケージは、銅再配線層と上部ポ
リマー層との間に障壁金属層を含む。従って、ポリマー
層の硬化工程のような高温下において、銅再配線層の酸
化が抑制される。また、銅再配線層とポリマー層間の接
着力を増加させて、パッケージの信頼性を向上させるこ
とができる。前記メッキ方法により障壁金属層を形成す
るので、本発明では、追加の装置又は工程を必要とせ
ず、製造コストを節減することができる。また、障壁金
属層が従来のＵＢＭ層の機能を代理することができるの
で、障壁金属層を形成することにより、ＵＢＭ層の形成
段階を省略するか、減少させることができる。また、メ
ッキ工程は、障壁金属層の形成速度も速く、且つ均一の
層が得られるため、電気的信頼性に優れる。以上のよう
に本発明の実施例を説明したが、本発明の精神及び特許
請求の範囲内で、各種の変形した他実施例が可能であ
る。
【図面の簡単な説明】
【図１】ウェーハレベルチップサイズパッケージ製造用
の従来のウェーハを示す概略平面図である。
【図２】図１のＡ部分の拡大平面図である。
【図３】従来のウェーハレベルチップサイズパッケージ
の平面図である。
【図４】図３のパッケージの一部分を示す断面図であ
る。
【図５】本発明の第１実施例による再配置ウェーハレベ
ルチップサイズパッケージの製造工程を示す断面図であ
る。
【図６】本発明の第１実施例による再配置ウェーハレベ
ルチップサイズパッケージの製造工程を示す断面図であ
る。
【図７】本発明の第１実施例による再配置ウェーハレベ
ルチップサイズパッケージの製造工程を示す断面図であ
る。
【図８】本発明の第１実施例による再配置ウェーハレベ
ルチップサイズパッケージの製造工程を示す断面図であ
る。
【図９】本発明の第１実施例による再配置ウェーハレベ
ルチップサイズパッケージの製造工程を示す断面図であ
る。
【図１０】本発明の第１実施例による再配置ウェーハレ
ベルチップサイズパッケージの製造工程を示す断面図で
ある。
【図１１】本発明の第１実施例による再配置ウェーハレ
ベルチップサイズパッケージの製造工程を示す断面図で
ある。
【図１２】本発明の第１実施例による再配置ウェーハレ
ベルチップサイズパッケージの製造工程を示す断面図で
ある。
【図１３】本発明の第１実施例による再配置ウェーハレ
ベルチップサイズパッケージを製造するに使用される電
解メッキ装置の概略図である。
【図１４】本発明の第２実施例による再配置ウェーハレ
ベルチップサイズパッケージを示す断面図である。
【図１５】本発明の第３実施例によるウェーハレベルチ
ップサイズパッケージの製造工程を示す断面図である。
【図１６】本発明の第３実施例によるウェーハレベルチ
ップサイズパッケージの製造工程を示す断面図である。
【図１７】本発明の第３実施例によるウェーハレベルチ
ップサイズパッケージの製造工程を示す断面図である。
【符号の説明】
４２ 半導体基板 ４４ チップパッド ４６ パッシベーション層 ４８ 第１ポリマー層 ５０ 第１ＵＢＭ層 ５２ 再配線層 ５４ 障壁金属層 ５６ 第２ポリマー層 ６０ 第２ＵＢＭ層 ６２ 外部接続端子 ７０ チップサイズパッケージ

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、その上のパッシベーショ
    ン層と、前記パッシベーション層から露出した複数のチ
    ップパッドとを含む半導体チップと、 前記半導体チップの上部に形成され、前記チップパッド
    に電気的に接続される銅再配線層と、 前記銅再配線層上に設けられる障壁金属層と、 前記障壁金属層上に設けられるポリマー層と、 前記ポリマー層の開口部から露出される前記銅再配線層
    の一部分に電気的に接続される複数の外部接続端子と、
    を含むことを特徴とする半導体素子。
  2. 【請求項２】 前記障壁金属層は、Ｃｒ層を含むことを
    特徴とする請求項１に記載の半導体素子。
  3. 【請求項３】 前記障壁金属層は、前記Ｃｒ層の表面を
    シラン系又はアゾール系化合物溶液と反応させることに
    より形成される金属中間複合層をさらに含むことを特徴
    とする請求項２に記載の半導体素子。
  4. 【請求項４】 前記障壁金属層は、Ｎｉ層を含むことを
    特徴とする請求項１に記載の半導体素子。
  5. 【請求項５】 前記障壁金属層は、前記Ｎｉ層の表面を
    シラン系又はアゾール系化合物溶液と反応させることに
    より形成される金属中間複合層をさらに含むことを特徴
    とする請求項４に記載の半導体素子。
  6. 【請求項６】 前記障壁金属層は、Ｎｉ-Ｃｒ層を含む
    ことを特徴とする請求項１に記載の半導体素子。
  7. 【請求項７】 前記障壁金属層の厚さは、０.１μｍ〜
    ５０μｍであることを特徴とする請求項１に記載の半導
    体素子。
  8. 【請求項８】 前記各外部接続端子と前記銅再配線層の
    間にＵＢＭ層をさらに含むことを特徴とする請求項１に
    記載の半導体素子。
  9. 【請求項９】 前記ポリマー層は、ポリイミド、ポリベ
    ンゾオキサゾル、ベンゾシクロブテン及びエポキシより
    なる群から選ばれる一種を含むことを特徴とする請求項
    １に記載の半導体素子。
  10. 【請求項１０】 第１段階として、半導体基板と、その
    上のパッシベーション層と、前記パッシベーション層か
    ら露出した複数のチップパッドとを含む半導体ウェーハ
    を準備する段階と、 第２段階として、前記パッシベーション層上に第１ポリ
    マー層を形成する段階と、 第３段階として、前記チップバッド及び第１ポリマー層
    上に第１ＵＢＭ層を形成する段階と、 第４段階として、第１ＵＢＭ層上に、前記チップパッド
    が電気的に接続されるように、銅再配線層を形成する段
    階と、 第５段階として、前記銅再配線層上に障壁金属層を形成
    する段階と、 第６段階として、前記銅再配線層により露出される前記
    第１ＵＢＭ層の部分を除去する段階と、 第７段階として、前記第１ポリマー層及び前記銅再配線
    層上に第２ポリマー層を形成する段階と、 第８段階として、前記第２ポリマー層により露出される
    前記銅再配線層の部分に複数の外部接続端子を形成する
    段階と、を含むことを特徴とする半導体素子の製造方
    法。
  11. 【請求項１１】 前記第５段階は、前記銅再配線層上に
    Ｃｒをメッキする段階を含むことを特徴とする請求項１
    ０に記載の半導体素子の製造方法。
  12. 【請求項１２】 前記第５段階は、前記Ｃｒの表面とシ
    ラン系又はアゾール系化合物溶液とを反応させることに
    より、金属中間複合層を形成する段階をさらに含むこと
    を特徴とする請求項１１に記載の半導体素子の製造方
    法。
  13. 【請求項１３】 前記シラン系化合物は、ビニルトリア
    セトキシシラン、ビニルトリクロロシラン、ビニルトリ
    メトキシシラン、ビニルトリエトキシシラン、ビニルト
    リス（β-メトキシエトキシ）シラン、Ｎ-β（アミノエ
    チル）γ-アミノプロピルメチルジメトキシシラン、Ｎ-
    β（アミノエチル）γ-アミノプロピルトリメトキシシ
    ラン、Ｎ-β（アミノエチル）γ-アミノプロピルトリエ
    トキシシラン、γ-アミノプロピルトリメトキシシラ
    ン、γ-アミノプロピルトリエトキシシラン、Ｎ-フェニ
    ル-γ-アミノプロピルトリメトキシシラン及びγ-クロ
    ロプロピルトリメトキシシランよりなる群から選ばれる
    ことを特徴とする請求項１２に記載の半導体素子の製造
    方法。
  14. 【請求項１４】 前記アゾール化合物は、ポリベンゾイ
    ミダゾール、ベンゾトリアゾール、８-アザアデニン及
    び５-カルボキシベンゾトリアゾールよりなる群から選
    ばれることを特徴とする請求項１２に記載の半導体素子
    の製造方法。
  15. 【請求項１５】 前記第５段階は、前記銅再配線層上に
    Ｎｉをメッキする段階を含むことを特徴とする請求項１
    ０に記載の半導体素子の製造方法。
  16. 【請求項１６】 前記第５段階は、前記Ｎｉの表面とシ
    ラン系又はアゾール系化合物溶液とを反応させることに
    より金属中間複合層を形成する段階をさらに含むことを
    特徴とする請求項１５に記載の半導体素子の製造方法。
  17. 【請求項１７】 前記シラン系化合物は、ビニルトリア
    セトキシシラン、ビニルトリクロロシラン、ビニルトリ
    メトキシシラン、ビニルトリエトキシシラン、ビニルト
    リス（β-メトキシエトキシ）シラン、Ｎ-β（アミノエ
    チル）γ-アミノプロピルメチルジメトキシシラン、Ｎ-
    β（アミノエチル）γ-アミノプロピルトリメトキシシ
    ラン、Ｎ-β（アミノエチル）γ-アミノプロピルトリエ
    トキシシラン、γ-アミノプロピルトリメトキシシラ
    ン、γ-アミノプロピルトリエトキシシラン、Ｎ-フェニ
    ル-γ-アミノプロピルトリメトキシシラン及びγ-クロ
    ロプロピルトリメトキシシランよりなる群から選ばれる
    ことを特徴とする請求項１６に記載の半導体素子の製造
    方法。
  18. 【請求項１８】 前記アゾール化合物は、ポリベンゾイ
    ミダゾール、ベンゾトリアゾール、８-アザアデニン及
    び５-カルボキシベンゾトリアゾールよりなる群から選
    ばれることを特徴とする請求項１６に記載の半導体素子
    の製造方法。
  19. 【請求項１９】 前記第５段階は、前記銅再配線層上に
    順にＮｉ及びＣｒをメッキする段階を含むことを特徴と
    する請求項１０に記載の半導体素子の製造方法。
  20. 【請求項２０】 前記第８段階の前に、前記各外部接続
    端子の下部に第２ＵＢＭ層を形成する段階をさらに含む
    ことを特徴とする請求項１０に記載の半導体素子の製造
    方法。
  21. 【請求項２１】 前記第８段階の後に、前記半導体ウェ
    ーハを切断して個別パッケージに分離する段階をさらに
    含むことを特徴とする請求項１０に記載の半導体素子の
    製造方法。
  22. 【請求項２２】 前記第１ＵＢＭ層上にフォトレジスト
    パターンを形成する段階をさらに含み、 前記第４段階は、前記第１ＵＢＭ層の上部にフォトレジ
    ストパターンを形成する段階を含み、前記フォトレジス
    トパターンは、前記銅再配線層の境界を構成し、 前記第５段階は、前記フォトレジストパターンを用いて
    前記第１ＵＢＭ層上に前記銅再配線層をメッキする段階
    を含むことを特徴とする請求項１０に記載の半導体素子
    の製造方法。
JP2000282084A 1999-09-29 2000-09-18 再配置チップサイズパッケージ及びその製造方法 Expired - Fee Related JP4068293B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1999P41724 1999-09-29
KR1019990041724A KR100313706B1 (ko) 1999-09-29 1999-09-29 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2001144223A true JP2001144223A (ja) 2001-05-25
JP4068293B2 JP4068293B2 (ja) 2008-03-26

Family

ID=19613188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000282084A Expired - Fee Related JP4068293B2 (ja) 1999-09-29 2000-09-18 再配置チップサイズパッケージ及びその製造方法

Country Status (3)

Country Link
US (1) US6492198B2 (ja)
JP (1) JP4068293B2 (ja)
KR (1) KR100313706B1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006112886A (ja) * 2004-10-14 2006-04-27 Oki Electric Ind Co Ltd 加速度センサチップパッケージ及びその製造方法
JP2007043090A (ja) * 2005-08-01 2007-02-15 Samsung Electronics Co Ltd フェライト遮蔽構造を備えた半導体パッケージ
JP2007214563A (ja) * 2006-02-08 2007-08-23 Hynix Semiconductor Inc 半導体チップパッケージ
JP2007227497A (ja) * 2006-02-22 2007-09-06 Seiko Instruments Inc 半導体装置の製造方法
US7384873B2 (en) 2005-04-25 2008-06-10 Seiko Epson Corporation Manufacturing process of semiconductor device
US7462937B2 (en) 2005-04-04 2008-12-09 Seiko Epson Corporation Semiconductor device
KR100915735B1 (ko) * 2001-08-31 2009-09-04 인피니언 테크놀로지스 아게 리라우팅 형성 방법 및 반도체 다이
JP2010040599A (ja) * 2008-07-31 2010-02-18 Sanyo Electric Co Ltd 半導体モジュールおよび半導体装置
JP2012054359A (ja) * 2010-08-31 2012-03-15 Toshiba Corp 半導体装置および半導体装置の製造方法
US8450931B2 (en) 2005-05-10 2013-05-28 Dow Corning Corporation Process for minimizing electromigration in an electronic device
DE10323238B4 (de) * 2002-05-22 2013-06-20 Denso Corporation Leistungselement, welches einen großen elektrischen Strom durchlässt
JP2016525274A (ja) * 2013-08-06 2016-08-22 クアルコム，インコーポレイテッド ダイ上の積層再分配層
KR20200050359A (ko) * 2018-10-31 2020-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 스트레스를 감소시키기 위한 폴리머 층의 패터닝

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
SG99331A1 (en) * 2000-01-13 2003-10-27 Hitachi Ltd Method of producing electronic part with bumps and method of producing elctronic part
KR100561638B1 (ko) * 2000-01-21 2006-03-15 한국전자통신연구원 재배열 금속배선기술을 적용한 패키징 제조방법
JP2001230341A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体装置
KR100377127B1 (ko) * 2000-10-10 2003-03-26 임관일 웨이퍼 레벨 칩 사이즈 패키지 제조방법
JP3808365B2 (ja) * 2001-12-25 2006-08-09 シャープ株式会社 半導体装置およびその製造方法
US6593220B1 (en) * 2002-01-03 2003-07-15 Taiwan Semiconductor Manufacturing Company Elastomer plating mask sealed wafer level package method
KR100452819B1 (ko) * 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
US6596619B1 (en) * 2002-05-17 2003-07-22 Taiwan Semiconductor Manufacturing Company Method for fabricating an under bump metallization structure
JP3871609B2 (ja) * 2002-05-27 2007-01-24 松下電器産業株式会社 半導体装置及びその製造方法
CN1287435C (zh) * 2002-06-27 2006-11-29 松下电器产业株式会社 半导体装置及其制造方法
JP2004063672A (ja) * 2002-07-26 2004-02-26 Oki Electric Ind Co Ltd 有機絶縁膜の形成方法、及び半導体装置の製造方法
TW558782B (en) * 2002-09-10 2003-10-21 Siliconware Precision Industries Co Ltd Fabrication method for strengthened flip-chip solder bump
TWI244184B (en) * 2002-11-12 2005-11-21 Siliconware Precision Industries Co Ltd Semiconductor device with under bump metallurgy and method for fabricating the same
US7275216B2 (en) * 2003-03-24 2007-09-25 Microsoft Corporation System and method for designing electronic forms and hierarchical schemas
DE10318078B4 (de) * 2003-04-17 2007-03-08 Infineon Technologies Ag Verfahren zum Schutz einer Umverdrahtung auf Wafern/Chips
TWI229930B (en) * 2003-06-09 2005-03-21 Advanced Semiconductor Eng Chip structure
JP4008388B2 (ja) * 2003-06-30 2007-11-14 シャープ株式会社 半導体キャリア用フィルムおよびそれを用いた半導体装置、液晶モジュール
US7422930B2 (en) 2004-03-02 2008-09-09 Infineon Technologies Ag Integrated circuit with re-route layer and stacked die assembly
JP4094574B2 (ja) * 2004-03-08 2008-06-04 シャープ株式会社 半導体装置及びその製造方法
JP4389626B2 (ja) * 2004-03-29 2009-12-24 ソニー株式会社 固体撮像素子の製造方法
TWI232571B (en) * 2004-04-09 2005-05-11 Advanced Semiconductor Eng Wafer structure and method for forming a redistribution layer therein
TWI239594B (en) * 2004-10-06 2005-09-11 Advanced Semiconductor Eng Redistribution layer structure of a wafer and the fabrication method thereof
JP2006120677A (ja) * 2004-10-19 2006-05-11 Alps Electric Co Ltd 配線基板の接続端子構造
US7339275B2 (en) * 2004-11-22 2008-03-04 Freescale Semiconductor, Inc. Multi-chips semiconductor device assemblies and methods for fabricating the same
WO2006057360A1 (ja) * 2004-11-25 2006-06-01 Nec Corporation 半導体装置及びその製造方法、配線基板及びその製造方法、半導体パッケージ並びに電子機器
JP4843229B2 (ja) * 2005-02-23 2011-12-21 株式会社東芝 半導体装置の製造方法
US7446422B1 (en) * 2005-04-26 2008-11-04 Amkor Technology, Inc. Wafer level chip scale package and manufacturing method for the same
TWI258176B (en) * 2005-05-12 2006-07-11 Siliconware Precision Industries Co Ltd Semiconductor device and fabrication method thereof
TWI305951B (en) * 2005-07-22 2009-02-01 Megica Corp Method for forming a double embossing structure
KR100647483B1 (ko) * 2005-08-19 2006-11-23 삼성전자주식회사 반도체 패키지의 배선 구조물 및 이의 제조 방법, 이를이용한 웨이퍼 레벨 패키지 및 이의 제조 방법
US7517785B2 (en) * 2005-10-21 2009-04-14 General Electric Company Electronic interconnects and methods of making same
TWI261888B (en) * 2005-11-08 2006-09-11 Advanced Semiconductor Eng Wafer structure with solder bump and method for producing the same
KR100794658B1 (ko) * 2006-07-07 2008-01-14 삼성전자주식회사 반도체 칩 제조 방법, 이에 의해 형성된 반도체 칩 및 이를포함하는 칩 스택 패키지
US20080079150A1 (en) * 2006-09-28 2008-04-03 Juergen Simon Die arrangement and method for producing a die arrangement
CN101226889B (zh) * 2007-01-15 2010-05-19 百慕达南茂科技股份有限公司 重配置线路结构及其制造方法
KR100818112B1 (ko) 2007-03-30 2008-03-31 주식회사 하이닉스반도체 재배선 및 그의 제조방법 및 이를 이용한 웨이퍼 레벨패키지 및 그의 제조방법
US7834449B2 (en) * 2007-04-30 2010-11-16 Broadcom Corporation Highly reliable low cost structure for wafer-level ball grid array packaging
KR100916695B1 (ko) * 2007-10-12 2009-09-11 네패스 피티이 리미티드 반도체 패키지 및 그 제조 방법
KR20090042574A (ko) * 2007-10-26 2009-04-30 삼성전자주식회사 반도체 모듈 및 이를 구비하는 전자 장치
US20090294961A1 (en) * 2008-06-02 2009-12-03 Infineon Technologies Ag Semiconductor device
KR101009158B1 (ko) 2008-07-03 2011-01-18 삼성전기주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
US8643164B2 (en) * 2009-06-11 2014-02-04 Broadcom Corporation Package-on-package technology for fan-out wafer-level packaging
US8841766B2 (en) * 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
JP5355504B2 (ja) * 2009-07-30 2013-11-27 株式会社東芝 半導体装置の製造方法および半導体装置
US8377816B2 (en) * 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8610270B2 (en) * 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US9018758B2 (en) 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US9620469B2 (en) 2013-11-18 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming post-passivation interconnect structure
US9916763B2 (en) 2010-06-30 2018-03-13 Primal Space Systems, Inc. Visibility event navigation method and system
KR101148601B1 (ko) * 2010-07-05 2012-05-25 삼성전기주식회사 아이씨 모듈 및 이의 제조 방법과 아이씨 모듈을 이용한 임베디드 인쇄회로기판 및 이의 제조 방법
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
JP2012074406A (ja) * 2010-09-03 2012-04-12 Toshiba Corp 半導体装置および半導体装置の製造方法
US8298929B2 (en) 2010-12-03 2012-10-30 International Business Machines Corporation Offset solder vias, methods of manufacturing and design structures
US9905520B2 (en) * 2011-06-16 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Solder ball protection structure with thick polymer layer
US20140145345A1 (en) * 2012-11-27 2014-05-29 Infineon Technologies Ag Method of forming a semiconductor structure, and a semiconductor structure
US8846548B2 (en) 2013-01-09 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and methods for forming the same
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置
KR102601553B1 (ko) 2016-12-08 2023-11-15 삼성전자주식회사 반도체 발광 소자
US10651365B2 (en) * 2017-03-16 2020-05-12 Vanguard International Semiconductor Corporation Electrical contact structure and methods for forming the same
CN111601857B (zh) 2017-12-11 2022-03-04 胜牌许可和知识产权有限公司 氢化α苯乙烯二聚物的可规模化合成
KR102028715B1 (ko) * 2017-12-19 2019-10-07 삼성전자주식회사 반도체 패키지
US10903151B2 (en) * 2018-05-23 2021-01-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10894930B2 (en) 2019-03-13 2021-01-19 Valvoline Licensing And Intellectual Property Llc Traction fluid with improved low temperature properties
WO2023272645A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 封装芯片及其制作方法、再布线封装芯片及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851425B2 (ja) 1975-08-22 1983-11-16 株式会社日立製作所 ハンドウタイソウチ
US4268849A (en) 1978-11-03 1981-05-19 National Semiconductor Corporation Raised bonding pad
US4742014A (en) 1985-05-10 1988-05-03 Texas Instruments Incorporated Method of making metal contacts and interconnections for VLSI devices with copper as a primary conductor
JPH0615618A (ja) 1992-07-01 1994-01-25 Yuichi Kamakura 板材のジョイント構造
JP2942424B2 (ja) 1992-10-30 1999-08-30 京セラ株式会社 半導体素子収納用パッケージ
US5391517A (en) 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure
US5466972A (en) 1994-05-09 1995-11-14 At&T Corp. Metallization for polymer-dielectric multichip modules including a Ti/Pd alloy layer
US6132851A (en) 1994-06-28 2000-10-17 Ga-Tek Inc. Adhesive compositions and copper foils and copper clad laminates using same
JP3352352B2 (ja) * 1997-03-31 2002-12-03 新光電気工業株式会社 めっき装置、めっき方法およびバンプの形成方法
JPH10308565A (ja) 1997-05-02 1998-11-17 Shinko Electric Ind Co Ltd 配線基板
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
JP3654485B2 (ja) 1997-12-26 2005-06-02 富士通株式会社 半導体装置の製造方法
JPH11234082A (ja) 1998-02-13 1999-08-27 Toko Inc 表面弾性波装置
KR100269540B1 (ko) 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
US6197613B1 (en) 1999-03-23 2001-03-06 Industrial Technology Research Institute Wafer level packaging method and devices formed
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100915735B1 (ko) * 2001-08-31 2009-09-04 인피니언 테크놀로지스 아게 리라우팅 형성 방법 및 반도체 다이
DE10323238B4 (de) * 2002-05-22 2013-06-20 Denso Corporation Leistungselement, welches einen großen elektrischen Strom durchlässt
JP2006112886A (ja) * 2004-10-14 2006-04-27 Oki Electric Ind Co Ltd 加速度センサチップパッケージ及びその製造方法
JP4683897B2 (ja) * 2004-10-14 2011-05-18 Ｏｋｉセミコンダクタ株式会社 加速度センサチップパッケージ及びその製造方法
US7462937B2 (en) 2005-04-04 2008-12-09 Seiko Epson Corporation Semiconductor device
US7384873B2 (en) 2005-04-25 2008-06-10 Seiko Epson Corporation Manufacturing process of semiconductor device
US8450931B2 (en) 2005-05-10 2013-05-28 Dow Corning Corporation Process for minimizing electromigration in an electronic device
JP2007043090A (ja) * 2005-08-01 2007-02-15 Samsung Electronics Co Ltd フェライト遮蔽構造を備えた半導体パッケージ
JP2007214563A (ja) * 2006-02-08 2007-08-23 Hynix Semiconductor Inc 半導体チップパッケージ
JP2007227497A (ja) * 2006-02-22 2007-09-06 Seiko Instruments Inc 半導体装置の製造方法
JP2010040599A (ja) * 2008-07-31 2010-02-18 Sanyo Electric Co Ltd 半導体モジュールおよび半導体装置
JP2012054359A (ja) * 2010-08-31 2012-03-15 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2016525274A (ja) * 2013-08-06 2016-08-22 クアルコム，インコーポレイテッド ダイ上の積層再分配層
KR20200050359A (ko) * 2018-10-31 2020-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 스트레스를 감소시키기 위한 폴리머 층의 패터닝
KR102293695B1 (ko) 2018-10-31 2021-08-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 스트레스를 감소시키기 위한 폴리머 층의 패터닝

Also Published As

Publication number Publication date
KR100313706B1 (ko) 2001-11-26
US6492198B2 (en) 2002-12-10
US20020020855A1 (en) 2002-02-21
KR20010029097A (ko) 2001-04-06
JP4068293B2 (ja) 2008-03-26

Similar Documents

Publication Publication Date Title
JP4068293B2 (ja) 再配置チップサイズパッケージ及びその製造方法
US6455408B1 (en) Method for manufacturing semiconductor devices having redistribution patterns with a concave pattern in a bump pad area
US6407459B2 (en) Chip scale package
US10068873B2 (en) Method and apparatus for connecting packages onto printed circuit boards
US6555921B2 (en) Semiconductor package
JP4512027B2 (ja) 半導体パッケージの製造方法
US6906429B2 (en) Semiconductor device and method of fabricating the same
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
US20040232539A1 (en) Rearrangemet sheet, semiconductor device and method of manufacturing thereof
JP2000100851A (ja) 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法
US20090051036A1 (en) Semiconductor Package Having Buss-Less Substrate
JP2001135663A (ja) 半導体装置及びその製造方法
US20080150107A1 (en) Flip chip in package using flexible and removable leadframe
US20230260911A1 (en) Electronic device and manufacturing method thereof
WO2021079209A1 (en) Forming of bump structure
JP3402086B2 (ja) 半導体装置およびその製造方法
US7115496B2 (en) Method for protecting the redistribution layer on wafers/chips
JP4215571B2 (ja) 半導体装置の製造方法
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP3721175B2 (ja) 半導体装置の製造方法
JP3297177B2 (ja) 半導体装置の製造方法
JP3394696B2 (ja) 半導体装置及びその製造方法
JP4286264B2 (ja) 半導体装置及びその製造方法
JP2003124391A (ja) 半導体パッケージの製造方法
JP2002057251A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140118

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees