JP2007227497A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007227497A
JP2007227497A JP2006044815A JP2006044815A JP2007227497A JP 2007227497 A JP2007227497 A JP 2007227497A JP 2006044815 A JP2006044815 A JP 2006044815A JP 2006044815 A JP2006044815 A JP 2006044815A JP 2007227497 A JP2007227497 A JP 2007227497A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor device
back surface
resin layer
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006044815A
Other languages
English (en)
Inventor
Masaaki Kadoi
聖明 門井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2006044815A priority Critical patent/JP2007227497A/ja
Publication of JP2007227497A publication Critical patent/JP2007227497A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)

Abstract

【課題】 ウエハ裏面研削工程終了から半導体装置個片化工程までの工程において、ウエハの反りのために発生するウエハの割れ、欠け、クラックを防止する。
【解決手段】 ウエハ裏面研削後に、ウエハ裏面に樹脂層を形成することで、ウエハの反りを低減する。これにより、チップ個片化(ダイシング)時に発生するチップ裏面の欠け、クラック(チッピング)を低減しゴミ、異物の発生をなくし品質を向上させる
【選択図】 図1

Description

本発明は薄型半導体装置に発生する反りを低減する半導体装置の製造方法に関する。
従来から、半導体装置の薄型化のために、素子形成工程(前工程)が終了した後にウエハの裏面側を研削する裏面研削工程が行われている。このウエハ裏面研削工程において、研削により作られる破砕層のため応力が発生し、ウエハに反りが発生する。これらの反りはロボットによるウエハ自動搬送を困難にし、ウエハの割れ、欠け、クラックを発生させることがある。
また、半導体装置の個片化(ダイシング)の時点で、この様に反りを有するウエハをテープなどで矯正して個片化を行うと、個片化の瞬間に応力が開放されるために半導体装置裏面に欠け、クラック(チッピング)が発生する。図6に従来技術による個片化後の半導体装置の断面図を示した。半導体装置裏面端部から飛散した破片9は、ゴミとなって半導体装置の品質低下の原因となる。
このウエハ反りを低減するためには上記の破砕層を除去することが必要であり、これまで、強酸、強アルカリの薬品によるエッチングやポリッシングが行われてきた。
特許文献1には、素子形成工程(前工程)におけるウエハ反りの低減に関する発明が開示されている。しかしながら、ウエハ裏面研削工程で発生する反りの低減については解決策を示していない。
特許文献2には、ウエハ裏面研削工程前にウエハ表面及び裏面に樹脂層を形成することで、研削を良好に行う発明が開示されている。しかしながら、裏面樹脂層は研削時に除去されるため、個片化時に発生するであろうクラック起因の破片の飛散を防止することはできない。
特開平8−227834号公報 特開2001−85453号公報
従来の技術においてはウエハ裏面研削工程終了後、半導体装置個片化工程(ダイシング工程)までウエハの反りを低減する事は出来ないため、ロボットによるウエハ自動搬送を困難にし、ウエハの割れ、欠け、クラックがしばしば発生する。個片化工程においても半導体装置裏面に欠け、クラック(チッピング)が発生することがある。
そこで、本発明の目的は上記の課題を解決することにある。
上記の目的を達成するために、本発明では、以下の手段とした。
(1)半導体ウエハ裏面を研削してウエハ厚みを薄くする工程と、研削後の前記半導体ウエハ裏面に樹脂層を形成し、前記半導体ウエハの表面と裏面の応力の釣り合いを取るように、前記樹脂層の厚みで応力を調整する工程と、前記樹脂層形成後の前記半導体ウエハを個片化する工程とからなる半導体装置の製造方法とした。
(2)前記樹脂層は前記半導体ウエハ裏面に形成されて引張り応力を呈することを特徴とする請求項1に記載の半導体装置の製造方法。
(3)前記ウエハ裏面の樹脂層がポリイミドからなることを特徴とする半導体装置の製造方法とした。
(4)前記ウエハ裏面の樹脂層がベンゾオキサゾールからなることを特徴とする半導体装置の製造方法とした。
(5)前記ウエハ裏面の樹脂層がエポキシ樹脂からなることを特徴とする半導体装置の製造方法とした。
(6)前記ウエハ裏面の樹脂層がウレタン樹脂からなることを特徴とする半導体装置の製造方法とした。
(7)前記ウエハ裏面の樹脂層の形成にスピンコート法を用いることを特徴とする半導体装置の製造方法とした。
(8)前記ウエハ裏面の樹脂層の形成にスキャン塗布法を用いることを特徴とする半導体装置の製造方法とした。
(9)前記ウエハ裏面の樹脂層の形成にスプレー塗布法を用いることを特徴とする半導体装置の製造方法とした。
本発明によれば、ウエハ裏面研削後ウエハ裏面に樹脂層を形成することでウエハの反りを低減できる。ウエハ反りの大きさは素子形成工程(前工程)の条件により変化するが、これらの変化に対し本発明では樹脂層の厚みを変化させることによりウエハ毎に反りを低減することが出来る。すなわち、樹脂層形成前の半導体ウエハの反り量が大きい場合は樹脂の厚みを厚くし、反りが少ない場合は樹脂の厚みを薄くする。さらに、半導体装置個片化工程(ダイシング工程)では、すでにウエハの反りが低減されているので半導体装置個片化(ダイシング)時に発生する半導体装置裏面の欠け、クラック(チッピング)を低減出来る。また、半導体装置裏面に発生した欠け、クラック(チッピング)はウエハ裏面樹脂により密着しているため、脱落、剥離することは無くゴミ、異物の発生には至らない。
以下に本発明の実施例を説明する。図1に本発明の製造方法の順番を示す。半導体素子形成工程(前工程、拡散工程)終了後、半導体装置裏面研削を行う。この時点で半導体ウエハには反りが発生する。つぎに裏面樹脂形成を行う。これらの樹脂形成工程は樹脂塗布と乾燥からなる。この工程終了後に半導体ウエハの反りは低減されている。次に半導体装置個片化を行う。この時点でウエハの反りは低減しているので半導体装置裏面の欠け、クラック(チッピング)は低減している。さらに、半導体装置裏面の欠け、クラック(チッピング)が生じたとしても、裏面樹脂から離脱することはないので、欠け、クラック(チッピング)により発生していたゴミ、異物の発生は無くなる。これらの工程の間に半導体素子電気特性検査工程、不良素子のマーキング工程などが入っても期待される効果は失われりことはなく問題は生じない。
図2は本発明実施した裏面樹脂形成後(半導体装置個片化工程前)の断面図である。ウエハ1は、例えばシリコンからなる。半導体素子2はウエハ表面に形成され、シリコン酸化膜、シリコン窒化膜、アルミを主成分とする金属配線などから構成されている。ウエハ裏面研削後のウエハ1の裏面には破砕層4が生成される。この破砕層4の裏面に樹脂層3を形成する。
図3は本発明実施前のウエハ裏面研削後の断面図である。状態を分りやすくするために誇張して描いてある。これは従来の技術による半導体装置個片化工程(ダイシング工程)前の断面図と同一になる。ウエハ裏面研削はウエハと砥石をそれぞれ回転させながら押し付けることによってウエハを研削する。したがって、この機械的摩擦によりウエハの研削面には破砕層が形成される。これらの破砕層は圧縮応力を有するため素子形成面を上とすると凹型に変形する。同じ応力でもウエハ1の厚みが薄くなればなるほど反り量が大きくなる。なお、このとき使用される砥石は#4000以下のものが一般的である。
図3の状態のウエハ裏面に樹脂を塗布して乾燥させる。ここで塗布する樹脂は溶剤を含んでおり乾燥を必要とする。この乾燥過程で樹脂による引張り応力が発生して、研削による破砕層は圧縮応力を打ち消す事でウエハの反りを低減する。その結果、図2の状態になる。このとき使用される樹脂の代表例としてポリイミド、ベンゾオキサゾールなどがあげられるが、溶剤により薄められたその他の樹脂でも同様の効果が得られることは言うまでも無い。これらの樹脂の厚みを調整することで樹脂の引張り応力を調整することが可能であり、樹脂塗布前の半導体ウエハの反り量とウエハの厚みにより、必要とする樹脂層の厚みが求められる。
これらの樹脂塗布としてスピンコート法、スキャン塗布法、スプレー塗布法で行うことが望ましく、これらの方法で樹脂を塗布することで樹脂層の厚みを精度良く形成することができる。また、樹脂層形成はウエハ裏面研削後であれば良く。裏面研削で使用されるウエハ表面保護テープを剥がす前、剥がした後のいずれの時点でも樹脂形成を行うことで効果が得られる。
この様に裏面研削したウエハに生ずる反りを低減することで自動搬送機の搬送アームでも安定して搬送が行うことができ裏面研削以降の工程においてウエハの割れ、欠け、クラックなどの不良を低減できる。
図4は半導体装置個片化工程の断面図である。ウエハ裏面の樹脂層3の裏面にダイシングテープを貼り付けた状態でダイシングを行う。なお、ダイシングテープはダイシングテープ粘着層5とダイシングテープ基材6より構成される。図中の7はダイシングブレード、10はダイシングによる切削溝、11はダイシングリングを示す。
図5は半導体装置個片化加工後の半導体装置の断面図である。ウエハ裏面端部にはダイシング時に発生したクラック8が存在するが、樹脂層3があるために、図6で示すような破片9を発生することは無い。
ダイシングにより個片化された半導体装置は、この後、パッケージへの組込みあるいは基板への据付などの実装工程へと供される。この際、樹脂層3を有したまま実装が可能となるような実装工程を選択するのが好ましいことは言うまでもない。
本発明の半導体装置製造方法を示すフローである。 図1に示したフローの裏面樹脂形成後の断面図である。 図1に示したフローの裏面研削後の断面図である。 図1に示したフローの個片化工程の断面図である。 本発明による個片化後の半導体装置の断面図である。 従来技術による個片化後の半導体装置の断面図である。
符号の説明
1 半導体ウエハ(シリコン)
2 半導体素子
3 樹脂層
4 破砕層
5 ダイシングテープ粘着層
6 ダイシングテープ基材
7 ダイシングブレード
8 ダイシングにより発生したクラック
9 クラックにより後工程で脱落した破片
10 ダイシングによる切削溝
11 ダイシングリング

Claims (9)

  1. 半導体ウエハ裏面を研削してウエハ厚みを薄くする工程と、
    研削後の前記半導体ウエハ裏面に樹脂層を形成し、前記半導体ウエハの表面と裏面の応力の釣り合いを取るように、前記樹脂層の厚みで応力を調整する工程と、
    前記樹脂層形成後の前記半導体ウエハを個片化する工程とからなる半導体装置の製造方法。
  2. 前記樹脂層は前記半導体ウエハ裏面に形成されて引張り応力を呈することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記ウエハ裏面の樹脂層がポリイミドからなることを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記ウエハ裏面の樹脂層がベンゾオキサゾールからなることを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記ウエハ裏面の樹脂層がエポキシ樹脂からなることを特徴とする請求項1に記載の半導体装置の製造方法。
  6. 前記ウエハ裏面の樹脂層がウレタン樹脂からなることを特徴とする請求項1に記載の半導体装置の製造方法。
  7. 前記ウエハ裏面の樹脂層の形成にスピンコート法を用いることを特徴とする請求項1から6いずれかに記載の半導体装置の製造方法。
  8. 前記ウエハ裏面の樹脂層の形成にスキャン塗布法を用いることを特徴とする請求項1から6のいずれかに記載の半導体装置の製造方法。
  9. 前記ウエハ裏面の樹脂層の形成にスプレー塗布法を用いることを特徴とする請求項1から6のいずれかに記載の半導体装置の製造方法。
JP2006044815A 2006-02-22 2006-02-22 半導体装置の製造方法 Withdrawn JP2007227497A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006044815A JP2007227497A (ja) 2006-02-22 2006-02-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006044815A JP2007227497A (ja) 2006-02-22 2006-02-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007227497A true JP2007227497A (ja) 2007-09-06

Family

ID=38549047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006044815A Withdrawn JP2007227497A (ja) 2006-02-22 2006-02-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007227497A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015501937A (ja) * 2011-12-27 2015-01-19 インテル コーポレイション トゥー・ドゥー・リストに基づくナビゲーションのための方法、システム及び装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132423A (ja) * 1984-07-25 1986-02-15 Sumitomo Electric Ind Ltd 周辺部に段差を有する半導体基板およびその製法
JPH0392187U (ja) * 1989-12-29 1991-09-19
JP2001144223A (ja) * 1999-09-29 2001-05-25 Samsung Electronics Co Ltd 再配置チップサイズパッケージ及びその製造方法
JP2002198487A (ja) * 2000-12-26 2002-07-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003100608A (ja) * 2001-09-26 2003-04-04 Dainippon Screen Mfg Co Ltd 成膜液乾燥装置及び成膜液乾燥方法
JP2003347471A (ja) * 2002-05-24 2003-12-05 Fujikura Ltd 半導体装置及びその製造方法
JP2004079951A (ja) * 2002-08-22 2004-03-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005064499A (ja) * 2003-08-11 2005-03-10 Samsung Electronics Co Ltd 半導体素子製造方法
JP2005166807A (ja) * 2003-12-01 2005-06-23 Sharp Corp 半導体素子の製造方法および基板の個片化方法
JP2005311402A (ja) * 2005-07-22 2005-11-04 Seiko Epson Corp 半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132423A (ja) * 1984-07-25 1986-02-15 Sumitomo Electric Ind Ltd 周辺部に段差を有する半導体基板およびその製法
JPH0392187U (ja) * 1989-12-29 1991-09-19
JP2001144223A (ja) * 1999-09-29 2001-05-25 Samsung Electronics Co Ltd 再配置チップサイズパッケージ及びその製造方法
JP2002198487A (ja) * 2000-12-26 2002-07-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003100608A (ja) * 2001-09-26 2003-04-04 Dainippon Screen Mfg Co Ltd 成膜液乾燥装置及び成膜液乾燥方法
JP2003347471A (ja) * 2002-05-24 2003-12-05 Fujikura Ltd 半導体装置及びその製造方法
JP2004079951A (ja) * 2002-08-22 2004-03-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005064499A (ja) * 2003-08-11 2005-03-10 Samsung Electronics Co Ltd 半導体素子製造方法
JP2005166807A (ja) * 2003-12-01 2005-06-23 Sharp Corp 半導体素子の製造方法および基板の個片化方法
JP2005311402A (ja) * 2005-07-22 2005-11-04 Seiko Epson Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015501937A (ja) * 2011-12-27 2015-01-19 インテル コーポレイション トゥー・ドゥー・リストに基づくナビゲーションのための方法、システム及び装置

Similar Documents

Publication Publication Date Title
US8084335B2 (en) Method of thinning a semiconductor wafer using a film frame
US6075280A (en) Precision breaking of semiconductor wafer into chips by applying an etch process
US8222120B2 (en) Method of dicing wafer using plasma
KR100605433B1 (ko) 반도체 장치 및 그 제조 방법
US20100323469A1 (en) Methods for separating individual semiconductor devices from a carrier
US6933211B2 (en) Semiconductor device whose semiconductor chip has chamfered backside surface edges and method of manufacturing the same
JP5091696B2 (ja) 半導体パッケージの製造方法
US9490103B2 (en) Separation of chips on a substrate
JP2009135348A (ja) 半導体チップと半導体装置およびそれらの製造方法
CN110931428A (zh) 分割多个半导体管芯的方法
JP2005340655A (ja) 半導体装置の製造方法および半導体基板の支持構造体
JP2004146487A (ja) 半導体装置の製造方法
JP5471064B2 (ja) 半導体装置の製造方法
CN110838439A (zh) 一种晶圆切片方法及芯片
JP2007227497A (ja) 半導体装置の製造方法
JP6424974B1 (ja) 半導体基板の製造方法
JP2007251098A (ja) 半導体チップの製造方法
US7772038B2 (en) CMOS process for fabrication of ultra small or non standard size or shape semiconductor die
US20220319835A1 (en) Lamination wafers and method of producing bonded wafers using the same
JP2008244132A (ja) 半導体装置の製造方法および半導体装置
JP2008034875A (ja) 半導体装置及びその製造方法
JP2003124147A (ja) 半導体装置の製造方法
JPH0837169A (ja) 半導体基板の研削方法及び研削装置及び半導体装置の製造方法
KR101071059B1 (ko) 스크린 프린팅 마스크 및 이를 이용한 플라즈마 다이싱 방법
JP2024086091A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090130

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110601

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110722