JP2008244132A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2008244132A
JP2008244132A JP2007082432A JP2007082432A JP2008244132A JP 2008244132 A JP2008244132 A JP 2008244132A JP 2007082432 A JP2007082432 A JP 2007082432A JP 2007082432 A JP2007082432 A JP 2007082432A JP 2008244132 A JP2008244132 A JP 2008244132A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor wafer
substrate
back surface
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2007082432A
Other languages
English (en)
Inventor
Kojiro Kameyama
工次郎 亀山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007082432A priority Critical patent/JP2008244132A/ja
Publication of JP2008244132A publication Critical patent/JP2008244132A/ja
Ceased legal-status Critical Current

Links

Abstract

【課題】
特に半導体ウェハ100を薄くした場合、例えば100μm以下と薄くしていくと、ウェハ100の反りが発生し、前記ウェハにフィルム101が貼り難く、個片化できない問題が発生する。
【解決手段】
半導体ウェハWのダイシングラインに相当する部分に分離溝8を形成したら、サポート基板9を貼り合わせる。この状態で半導体ウェハWの裏面を削り、分離溝8を露出させ、その後に角部をエッチングにより丸める。
【選択図】 図5

Description

本発明は、半導体装置の製造方法および半導体装置に関するものである。
半導体装置の製造プロセスにおいては、ウェハの歩留率を向上させ、一枚のウェハから取れる半導体チップの数を増やすことが課題になっている。ウェハの歩留率に影響を与える製造プロセスには様々なものがあるが、そのうちの一つであるダイシング工程においては、ウェハをカットする際にウェハ側面の周辺部からクラックが生じチッピングの原因となる。
特に近年、実装密度を高めるために半導体チップの薄型化、小型化が要求されており、この要求を満たすため、フリップチップやチップサイズパッケージ(SIP)などの製品が作られている。これらの製品の製造工程において、ガラス基板や保護テープ等の支持基板を半導体チップの一方に貼り付け、支持基板の貼り付けられていない面を研磨・研削することにより半導体ウェハを薄化することが一般的に行われている。しかしながら、半導体チップが薄型化すると、製造工程において強度低下による反りやクラックなどによる破損の問題がより生じやすい。
そこで、薄化工程の後において、薄化した半導体チップの裏面にフィルムを貼り付け、薄化による強度の低下を防ぐ手段が講じられている。
図9及び図10は従来の半導体装置の製造方法におけるフィルム貼り付けの製造方法を説明するものである。
図9では、半導体ウェハ100の裏面に保護用のフィルム101を貼り合わせ、図10の如く、半導体ウェハ100とフィルム101の一体物をダイシング装置で個別分離している。
従来の半導体装置の製造方法によれば、特に半導体ウェハ100を薄くした場合、例えば100μm以下と薄くしていくと、ウェハ100の反りが発生し、前記ウェハにフィルム101が貼り難い問題が発生する。
本発明は、前述の課題に鑑みてなされ、
半導体基板の表面に能動素子の周囲を囲むように、前記半導体基板の厚みよりも浅い分離溝を形成し、
前記半導体基板表面を接着剤を介してサポート基板を貼りあわせ、
前記半導体基板の裏面を取り除いて基板を薄くし、前記分離溝の側壁が露出したら前記半導体基板の裏面と前記側壁で成る角部をエッチングによりなだらかにし、
前記裏面にある分離溝を通じて前記接着剤の溶剤を通過させて、前記サポート基板から前記半導体基板を分離する事で解決するものである。
本発明によれば、薄く反った半導体ウェハはサポート基板に貼りあわされて支持され、しかもダイシングラインに相当する所の各部は、丸く加工され、更には、分離溝を通じて接着剤が溶解されるので、薄い半導体チップへ加わる応力を抑制させながら個別分離することができる。しかも角部が丸くなだらかに形成されるために、チッピングの抑制も可能になる。
角部のなだらかな半導体チップを製造することにより、該半導体チップのクラックを防ぐことができる。クラックのない半導体チップを多く製造することにより、半導体装置の歩留率が上がり、不良品を減らすことができる。
また、接着面の裏面からダイシング溝を通して溶剤を注入してサポート基板板を剥離することで、サポート基板又は接着面に溶剤を浸透させるための仕組みを作らずとも良くなる。また、半導体ウェハの側面から溶剤を注入するより多く溶剤を接着面に浸透させることができる。
本発明の実施の形態を、図1乃至図8を参照して説明する。
図1〜図4までは、2種類の図面が用意され、右側には、半導体ウェハWを、左側は、半導体装置1の断面図を用意し、製造方法に沿って図示してある。また、Fは、表面であることを示し、Bは、裏面であることを示している。
まず、半導体ウェハWを使って半導体装置1を作りこんでいく。図1の半導体ウェハ1は、あくまでも概略図であり、例えばBip型またはMOS型のトランジスタ素子が作りこまれたディスクリート用のウェハでも良い。具体的には、NPN、PNP、ダーリントンTr、ダイオード、パワーMOS、IGBT、化合物のディスクリートTr等である。更にICでも良い。この場合、Bip型、Bip−MOS型、MOS型になる。
図1左は、Siの半導体基板2に、P型、N型の拡散領域3を形成し、半導体基板2の表面に設けられた絶縁膜4を介して導電パターン5が形成されている。
この導電パターン5は、前述した素子の一構成である拡散領域とコンタクトする電極、素子の周囲に延在される配線、外部接続として活用されるパッド等で構成され、少なくとも1層から成っている。これは、ディスクリートのタイプ、大きさ、ICの規模により色々なパターンになり、夫々の機能、サイズにより導電パターン5の総数が決定される。よって複数層に渡る場合は、導電パターン間に絶縁処理のための絶縁層が施される。
また最上層には、少なくとも前記のパッド6が設けられ、パシベーション膜7の開口部から露出している。
この状態でユニットとなるトランジスタ素子、またはユニットであるIC回路は、ウェハW上にマトリックス状に形成されている。
そしてこのユニット間に分離溝8が形成されている。この分離溝8は、右図に示す様に半導体ウェハWの表側を格子状に延在している。分離溝を形成するためにはダイシングでもエッチングでもよく、ポイントは、図6、図7で示す様に、半導体ウェハWの周囲に位置する側面から、分離溝8が露出していることである。これは、ここで接着剤の溶剤の通路と成るからである。
次に、図2に示す如く、半導体ウェハWの表面Fに接着剤Aを塗布する。後の剥離工程のため、接着剤Aには有機溶剤に溶けるものを用いる。更にいえば、後述のサポート基板9と半導体ウェハWを貼り合わせ、これが反らないように調整されている。
この接着剤Aは、右図では、スピンコートで実現されており、接着剤が半導体ウェハWの途中まで広げられた状態を示す。最終的には、図3右図の半導体ウェハWの如く、全体に薄く塗布される。
次に、図3の如く、半導体ウェハWの表面F上に接着剤Aを挟んでサポート基板9を貼り付ける。サポート基板としては、ウェハがSiである場合は、熱膨張係数を考え、ガラス板、Siウェハ、テープ等が用いられる。
次に、図4の如く、半導体ウェハWの裏面Bに対してバックグラインドをかける。左図は、半導体基板2の裏面が上になり、上から研磨している図を示している。矢印は、右図の研磨の際の回転を示している。
実際に行われる、バックグラインドの概要を右図に示す。バックグラインド装置は、少なくとも被研磨物を載せるテーブルT、被研磨物を削るグラインダGを有し、一般には、テーブルTの回転とグラインダGの回転により、半導体基板2の裏面Bが徐々に削られていく。ここで、バックグラインドのかわりに、プラズマエッチング、ウェットエッチングで取り除かれても良い。
その結果、分離溝8は、半導体基板2の裏面から露出され、個片化される。
ただし、各個片化された半導体チップは、サポート基板9に接着剤Aを介して固定されている。
次に、図5の如く、分離溝8が露出した裏面Bに対して裏面Bと分離溝8と半導体基板2でなる角部を丸くしている。
これは、薄く成った半導体チップ10を平面的に見た場合、矩形になるが、その矩形のコーナーが若干丸みを帯びるまでエッチングされる。
エッチング方法としては、ドライ、ウェットのどちらのエッチングでも良いが、ドライの場合、等方性が求められる。ここでは、半導体基板2のコーナーが角ばっているが、丸みを持たせることができる。
その結果、図6のように、角のなだらかな半導体チップが支持基板上に複数並んだ形状となる。
次に半導体チップ10をサポート基板9から剥がす工程がある。ここでは、このまま接着剤Aの溶剤を流し込んで剥がしてもよい。しかしそうすると、半導体チップ10がバラバラになってしまう。そのため、図7のような方法で、溶剤を溶かしている。
どちらにしても分離溝8を介して接着剤Aに到達し、半導体チップ10の周囲に位置する接着剤から徐々に溶け、最終的に全ての接着剤を溶かすことができる。
ここで、お皿の中にサポート基板9に貼りあわされた半導体ウェハWを浸し、静的に溶かしていけば、半導体チップが動いたりすることは抑止可能である。一方、シャワーリング等の動的な手段で溶解のスピードを上げた場合、シャワーの外力によりチップが動き、やや好ましいものではない。
例えば図7の様にすれば、この問題は抑止される。符号20は、吸引手段である。この吸引手段20は、半導体ウェハWと実質同じサイズ、またはそれよりも若干大きい平面サイズの円盤部21とパイプ22が一体化された如きものである。簡単な構造で説明すれば、この円盤部21には、吸引穴が多数設けられ、一方は、半導体チップ10の吸引保持、さらに他方は、吸引により溶剤を吸いだす吸出し機能を持っている。例えば、吸引保持の穴は、前記半導体チップ10に対して少なくとも1個が対応する位置にあるように設ければ、この吸引により半導体チップ10は、保持される。また溶剤の吸出し穴は、少なくとも分離溝8に位置するように設ければ、溶剤を吸引する事でその流れを発生させることができる。
具体的には、円盤部21は、実質フラットであり、その表面23が図6の半導体ウェハWを全域にわたり当接する。よって円盤部21と接着剤Aの間には、その全周にわたり、分離溝8の露出された開口部24がある。よって分離溝8に位置する吸引穴が吸引すれば、この開口部24を介して溶剤が流れ込む。この動的な流れ込みにより、半導体チップ10に設けられている接着剤Aが溶け、更には吸引穴と連通しているパイプの通路を介してエッチャント溜めに戻される。
この構成にすれば、半導体チップ10を吸引固定しながら接着剤を溶かすことが可能である。
ここで接着剤には厚みがあるため、接着剤の厚みを維持しながら溶かすとチップの動きを助長する。しかし円盤部21に押圧力が働くようにしてあれば、チップの動きを抑制する事ができる。また円盤部の表面に、ゴムの如き弾性を有するフィルムを貼れば、若干の押圧力で半導体チップを保持することができる。当然であるが、円盤部にある吸引穴と一致したところに穴を設けておく必要がある。
そして完全に接着剤が溶けたら、図7の機構を反転させ、円盤部の上には、半導体チップ10が個別分離されて残る。これを示したのが図8である。この状態では、半導体チップの表面Fが現れるので、再度接着テープ等に表面Fを接着させれば、裏面が現れ、チップの保持が容易になる。
以上、薄型の半導体チップの個片化に際し、薄いウェハをサポート基板に貼り合わせ、分離溝が出た後にチップ裏面の角部を丸め、その後分離溝を介して溶剤を流して接着剤を溶かして個片化するため、薄いチップにチップ割れ等の応力が加わらず、個片化できる。
また、前記と異なる本発明の実施例を図11乃至図15に示す。
まず、図11〜図13までは、図1〜図3と同様に、半導体ウェハWを使って半導体装置1を作り込み、半導体ウェハWの表面Fに接着剤Aを塗布し、さらにその上にサポート基板9を貼り付ける。
次に、図14に示す如く、半導体ウェハWの裏面Bにバックグラインドをかける。
次に、図15に示す如く、半導体ウェハWの裏面から表面Fに到達する分離溝8を形成する。分離溝8の形成には、ダイシング加工を使っても良いし、エッチングを使うことも可能である。尚、半導体ウェハWの薄さに鑑みると、ダイシング加工ではクラック・チッピング等の発生するおそれがあるため、エッチングを使って溝を形成する方が好ましい。
エッチングの際は、まず、半導体ウェハWの分離領域であるSi,SiO2、パジベーション、SiN等の夫々の層を遍くエッチできるガスを用いて異方性のエッチングを行うか、あるいは裏面に近い層から順に夫々の層に適したガスを適用して異方性のエッチングを行うことによって深い溝を掘り、次いで、等方性のエッチングを行うことによって分離溝8と裏面Bの境にあたる角部を丸くなめらかにする。また、このとき、貫通電極を形成するなど個片化以外の目的で、エッチングによってウェハの裏面に溝を形成することもある。
貫通電極を形成する場合には、まず、半導体ウェハWの裏面から表面F上に形成され当接部となるメタル層まで到達する貫通穴を形成し、貫通穴の壁面に熱酸化、CVD又はスパッタなどの絶縁処理を施すことにより絶縁層を形成し、その絶縁層の表面にCVD、スパッタ又はメッキ法などを用いて銅などのメタル層を形成してパターニングする。
サポート基板9の剥離にあたって、電極材料を腐食させないようにするため、接着剤Aの溶解液には腐食を起こさないような材質のものを用いる。
分離溝8が形成された後は、図6〜図8に示す通り、前記の実施例との同様の方法により接着剤Aの溶解・吸引が行われ、円盤部21の上に個別分離された半導体チップが残るようになる。
本実施例のポイントは、半導体ウェハWの裏面上に分離溝と貫通電極等の分離目的以外の溝を同時に形成することが可能な点である。しかも、溝をエッチングするときに角部を丸くなめらかにすることが可能である。これには、チッピング防止の他、貫通穴へのメタルの付着が良好となり配線への信頼性が上がるというメリットもある。
半導体装置の製造方法を説明する図である。 半導体装置の製造方法を説明する図である。 半導体装置の製造方法を説明する図である。 半導体装置の製造方法を説明する図である。 半導体装置の製造方法を説明する図である。 半導体装置の製造方法を説明する図である。 半導体装置の製造方法を説明する図である。 半導体装置の製造方法を説明する図である。 従来の半導体装置の製造方法を説明する図である。 従来の半導体装置の製造方法を説明する図である。 半導体装置の製造方法を説明する図である。 半導体装置の製造方法を説明する図である。 半導体装置の製造方法を説明する図である。 半導体装置の製造方法を説明する図である。 半導体装置の製造方法を説明する図である。
符号の説明
1:半導体装置
2:半導体基板
6:パッド
7:パジベーション膜
8:分離溝
9:サポート基板
10:半導体チップ
20:吸引手段
21:円盤部
22:パイプ
23:表面
24:分離溝の開口部
100:半導体ウェハ
101:フィルム
W:半導体ウェハ
A:接着剤
G:グラインド手段
T:ターンテーブル

Claims (9)

  1. 半導体基板の表面に少なくとも一つの能動素子を形成し、前記能動素子と電気的に接続される電極を設け、
    前記少なくとも一つの能動素子の周囲を囲むように、前記半導体基板の厚みよりも浅い分離溝を形成し、
    前記半導体基板表面を接着剤を介してサポート基板を貼りあわせ、
    前記半導体基板の裏面を取り除いて基板を薄くし、前記分離溝の側壁が露出したら前記半導体基板の裏面と前記側壁で成る角部をエッチングによりなだらかにし、
    前記裏面にある分離溝を通じて前記接着剤の溶剤を通過させて、前記サポート基板から前記半導体基板を分離する事を特徴とした半導体装置の製造方法。
  2. 前記能動素子でIC回路が構成されている請求項1に記載の半導体装置の製造方法。
  3. 少なくとも1つの半導体素子をユニットとして、半導体ウェハの表面に前記ユニットをマトリックス状に形成し、
    前記ユニットを囲み、前記半導体ウェハの周囲まで延在するように、前記半導体ウェハの表面から、前記半導体ウェハの厚みよりも浅い分離溝を形成し、
    前記半導体ウェハの表面に接着剤を介してサポート基板を貼りあわせ、
    前記半導体ウェハの裏面を取り除いて厚みを薄くし、前記分離溝の側壁が露出したら前記半導体ウェハの裏面と前記側壁で成る角部をエッチングによりなだらかにし、
    前記半導体ウェハの裏面に、前記半導体ウェハ全体を吸引保持する吸引手段を設け、前記半導体ウェハの周囲に位置する前記分離溝を通じて、前記接着剤の溶剤を通過させて、前記サポート基板から前記ユニットを分離する事を特徴とした半導体装置の製造方法。
  4. 前記吸引手段は、前記半導体ウェハとの当接面に複数の吸引手段が設けられ、前記半導体ウェハを保持しながら、前記溶剤を前記分離溝に通過させる機構を有する請求項3に記載の半導体装置の製造方法。
  5. 前記吸引手段は、前記半導体ウェハとの当接面に複数の吸引手段および前記溶剤の吐出手段が設けられ、前記半導体ウェハを保持しながら、前記溶剤を前記分離溝に吐出通過させると同時に前記溶剤を吸引する機構を有する請求項3に記載の半導体装置の製造方法。
  6. 前記接着剤は、前記サポート基板にスピンコーターで形成される請求項1〜請求項5のいずれかに記載の半導体装置の製造方法。
  7. 前記接着剤は、前記サポート基板に前もって形成されている請求項1〜請求項5のいずれかに記載の半導体装置の製造方法。
  8. 前記半導体基板表面を接着剤を介してサポート基板を貼りあわせ、
    前記半導体基板の裏面を取り除いて基板を薄くし、
    前記少なくとも一つの能動素子の周囲を囲むように、前記半導体基板の裏面から表面まで達する分離溝を形成し、
    前記半導体基板の裏面と前記分離溝の側壁で成る角部をエッチングによりなだらかにし、
    前記裏面にある分離溝を通じて前記接着剤の溶剤を通過させて、前記サポート基板から前記半導体基板を分離する事を特徴とした半導体装置の製造方法。
  9. 表面に少なくとも一つ能動素子を形成し、矩形の形状を取り、裏面と側面がエッチング処理されており、前記裏面と前記側面の境から成る辺のコーナー部分は角が取れてなだらかである半導体装置。
JP2007082432A 2007-03-27 2007-03-27 半導体装置の製造方法および半導体装置 Ceased JP2008244132A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007082432A JP2008244132A (ja) 2007-03-27 2007-03-27 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007082432A JP2008244132A (ja) 2007-03-27 2007-03-27 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2008244132A true JP2008244132A (ja) 2008-10-09

Family

ID=39915109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007082432A Ceased JP2008244132A (ja) 2007-03-27 2007-03-27 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2008244132A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243902A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2013201460A (ja) * 2009-02-06 2013-10-03 Qualcomm Inc スクライブライン貫通シリコンビア
JP2014159052A (ja) * 2013-02-19 2014-09-04 Rohm Co Ltd チップ部品およびその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147262A (ja) * 1993-11-24 1995-06-06 Murata Mfg Co Ltd 半導体デバイスの製造方法
JP2002184845A (ja) * 2000-12-15 2002-06-28 Kyocera Corp ウエハー支持基板
JP2005191550A (ja) * 2003-12-01 2005-07-14 Tokyo Ohka Kogyo Co Ltd 基板の貼り付け方法
JP2006179752A (ja) * 2004-12-24 2006-07-06 Seiko Epson Corp 半導体装置の製造方法、半導体装置、積層半導体装置、回路基板、及び電子機器
WO2006090650A1 (ja) * 2005-02-23 2006-08-31 Jsr Corporation ウェハ加工方法
JP2006303077A (ja) * 2005-04-19 2006-11-02 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2007049041A (ja) * 2005-08-11 2007-02-22 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2007067167A (ja) * 2005-08-31 2007-03-15 Tokyo Ohka Kogyo Co Ltd サポートプレート、サポートプレートの剥離装置及び剥離方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147262A (ja) * 1993-11-24 1995-06-06 Murata Mfg Co Ltd 半導体デバイスの製造方法
JP2002184845A (ja) * 2000-12-15 2002-06-28 Kyocera Corp ウエハー支持基板
JP2005191550A (ja) * 2003-12-01 2005-07-14 Tokyo Ohka Kogyo Co Ltd 基板の貼り付け方法
JP2006179752A (ja) * 2004-12-24 2006-07-06 Seiko Epson Corp 半導体装置の製造方法、半導体装置、積層半導体装置、回路基板、及び電子機器
WO2006090650A1 (ja) * 2005-02-23 2006-08-31 Jsr Corporation ウェハ加工方法
JP2006303077A (ja) * 2005-04-19 2006-11-02 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2007049041A (ja) * 2005-08-11 2007-02-22 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2007067167A (ja) * 2005-08-31 2007-03-15 Tokyo Ohka Kogyo Co Ltd サポートプレート、サポートプレートの剥離装置及び剥離方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013201460A (ja) * 2009-02-06 2013-10-03 Qualcomm Inc スクライブライン貫通シリコンビア
JP2011243902A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014159052A (ja) * 2013-02-19 2014-09-04 Rohm Co Ltd チップ部品およびその製造方法

Similar Documents

Publication Publication Date Title
US9741619B2 (en) Methods for singulating semiconductor wafer
KR102251260B1 (ko) 웨이퍼 가공 방법
JP5074719B2 (ja) ウエハを薄くする方法及びサポートプレート
KR100759687B1 (ko) 기판의 박판화 방법 및 회로소자의 제조방법
JP4042749B2 (ja) 半導体装置の製造方法
JP2004228392A (ja) 半導体装置の製造方法および半導体モジュールの製造方法
JP2006253402A (ja) 半導体装置の製造方法
KR20110106915A (ko) 쓰루-실리콘 비아들을 노출 및 접촉시키는 고-수율 방법
JP2009032929A (ja) 半導体装置及びその製造方法
US11688639B2 (en) Semiconductor device and method
JP2003031524A (ja) 半導体装置およびその製造方法
JP4742252B2 (ja) 半導体装置の製造方法
JP2006261299A (ja) 半導体装置の製造方法および半導体装置
JP3459234B2 (ja) 半導体装置およびその製造方法
JP2004146487A (ja) 半導体装置の製造方法
JP5101157B2 (ja) 半導体装置の製造方法
JP2007116141A (ja) Wlpのパッケージ分離方法
JP2008244132A (ja) 半導体装置の製造方法および半導体装置
US10163673B2 (en) Dual adhesive bonding with perforated wafer
JPH03101128A (ja) 半導体チップの製造方法
JP2005191485A (ja) 半導体装置
JP2004119573A (ja) 半導体装置の製造方法およびフィルム貼付装置
JP4107896B2 (ja) 半導体装置およびその製造方法
JP4724729B2 (ja) 半導体装置の製造方法
JP2008041780A (ja) サポートプレート、ウエハを剥離する方法、及びウエハを薄くする方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100225

Free format text: JAPANESE INTERMEDIATE CODE: A621

A711 Notification of change in applicant

Effective date: 20110608

Free format text: JAPANESE INTERMEDIATE CODE: A711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Written amendment

Effective date: 20120605

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20121211

Free format text: JAPANESE INTERMEDIATE CODE: A131

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

A521 Written amendment

Effective date: 20130405

Free format text: JAPANESE INTERMEDIATE CODE: A523

A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20131015

Free format text: JAPANESE INTERMEDIATE CODE: A01

A045 Written measure of dismissal of application

Effective date: 20140225

Free format text: JAPANESE INTERMEDIATE CODE: A045