DE10318078B4 - Verfahren zum Schutz einer Umverdrahtung auf Wafern/Chips - Google Patents

Verfahren zum Schutz einer Umverdrahtung auf Wafern/Chips Download PDF

Info

Publication number
DE10318078B4
DE10318078B4 DE10318078A DE10318078A DE10318078B4 DE 10318078 B4 DE10318078 B4 DE 10318078B4 DE 10318078 A DE10318078 A DE 10318078A DE 10318078 A DE10318078 A DE 10318078A DE 10318078 B4 DE10318078 B4 DE 10318078B4
Authority
DE
Germany
Prior art keywords
layer
rewiring
wafer
protective layer
organic protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10318078A
Other languages
English (en)
Other versions
DE10318078A1 (de
Inventor
Axel Dr. Brintzinger
Octavio Trovarelli
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10318078A priority Critical patent/DE10318078B4/de
Priority to US10/826,603 priority patent/US7115496B2/en
Priority to CNB2004100351733A priority patent/CN1311519C/zh
Publication of DE10318078A1 publication Critical patent/DE10318078A1/de
Application granted granted Critical
Publication of DE10318078B4 publication Critical patent/DE10318078B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Schutz der Seitenkanten einer Umverdrahtung auf Wafern oder Chips, die aus einer Seed-Layer, einer auf dieser befindlichen Kupferschicht, einer darauf angeordneten Nickel-Schicht, und einer diese abdeckenden Goldschicht besteht, wobei der mit der Umverdrahtung (1) versehene Wafer (4) leicht angeätzt wird, dass der Wafer (4) oder ein Flüssigkeitsvorrat eines organischen Materials zunächst auf eine Temperatur von ca. 30 °C erwärmt wird und dass der Wafer (4) anschließend auf seiner gesamten Oberfläche mit einer organischen Schutzschicht (12) dieses organischen Materials versehen wird und dass durch chemische Bindung eine dichte Belegung der Metalloberfläche der Umverdrahtung (1) erzeugt wird.

Description

  • Die Erfindung betrifft ein Verfahren zum Schutz der Seitenkanten einer Umverdrahtung auf Wafern/Chips, die aus einer Seed-Layer, einer auf dieser befindlichen aus Kupfer, einer darauf angeordneten Nickel-Schicht, und einer diese abdeckenden Goldschicht besteht.
  • Die Herstellung einer derartigen Umverdrahtung (Redistribution Layer), die eine elektrische Verbindung zwischen aktiven Strukturen und einem zugehörigen Bondpad auf einem Wafer oder einer 3-D-Struktur in Form eines nachgiebigen Elementes realisiert, ist relativ aufwändig und erfordert mehrere Photolithographische Prozessschritte. So muss der Wafer zunächst mit einem Photoresist beschichtet werden, der anschließend belichtet und entwickelt werden muss. Anschließend daran erfolgt eine Beschichtung mit einer Metallschicht, wonach der Photoresist gestrippt wird. Diese Prozessschritte sind so lange zu wiederholen, bis die gewünschte Schichtenfolge erreicht ist. Diese Prozessschritte sind nachfolgend in einem Schema prinzipiell dargestellt.
  • So wird bei einem derzeit praktisch angewendeten Verfahren die notwendige Strukturierung der Goldschicht durch einen üblichen lithographischen Prozess realisiert. Die Herstellung der Umverdrahtung erfolgt hier dadurch, dass nach der Abscheidung einer Seed Layer und darauf befindlichen Cu/Ni-Schicht der Redistribution Layer das Gold auf der gesamten Redistribution Layer abgeschieden wird. Der eigentliche elektrischen Leiter ist hier die Cu-Schicht mit dem niedrigsten elektrischen Widerstand.
  • stand.
  • Dieses Verfahren lässt sich zusammengefasst wie folgt darstellen:
    • a) Abscheidung der Seed Layer
    • b) EPR1 (Epoxy Photoresist 1): Beschichten und Strukturieren (Lithographieschritt 1)
    • c) Reroute plating, Herstellen der Cu/Ni-Schichtenfolge auf der Seed Layer
    • d) Beschichten der Reroute Trace mit Au
    • e) EPR2 (Epoxy Photoresist 2): Beschichten und Strukturieren (Lithographieschritt 2)
    • f) (bedarfsweise) selektives Ätzen der Au-Schicht (Nassätzen (CMP), oder Abtragen/Strippen)
  • Dabei dient die Cu-Schicht als Haftschicht für die Ni-Schicht und diese wiederum als Haftschicht für die Au-Deckschicht. Da die Au-Schicht selbst nicht oxidieren kann, dient sie einerseits als sichere Haftschicht für ein Lotmaterial, um beispielsweise eine 3-D Struktur mit einer Anschlussfläche einer gedruckten Leiterplatte zu verbinden, die üblicherweise aus Cu besteht und andererseits als Schutzschicht für die darunter befindliche Cu-Schicht. D.h. die Cu-Schicht wird durch die Au-Schicht weitgehend vor Korrosion geschützt, jedenfalls von oben.
  • Ein besonderer Nachteil bei einem derartigen Strukturaufbau der Umverdrahtung ist darin zu sehen, dass deren Seitenkanten gegen Korrosion und Oxidation überhaupt nicht geschützt sind. Das bedeutet, dass die möglicherweise seitlich eindringende Korrosion oder fortschreitende Oxidation schlussendlich örtlich zu einer Zerstörung der Umverdrahtung führen kann, so dass die Lebensdauer des mit einer solchen Umverdrahtung versehenen elektronischen Bauelementes begrenzt ist.
  • Während der Frontend-IC-Herstellung wird die Cu-Metallisierung während des CMP (chemical mechanical polishing) durch BTA (benzo-tri-azol) vor einer Oxidation geschützt und danach durch einen Liner (TiN) und ein Oxid.
  • Aus der US 2002/0177308 A1 geht ein Verfahren zur Oberflächenbehandlung zum Schutz von Metalloberflächen von Halbleiterstrukturen hervor, bei dem zur Herstellung der Schutzschicht ein Kupfer-Oxidationshemmer (z.B. BTA) verwendet wird.
  • Die Schutzschicht umfasst eine Metalloxidschicht, die durch Reaktion zwischen einem Inhibitor und der Metallschicht ausgebildet wird. Der ganze Vorgang ist Bestandteil des chemisch-mechanischen Polierens und erfolgt mit einer CMP-Vorrichtung. Der Sinn dieser Lösung besteht darin, die nach der Fertigstellung des Halbleiterbauelementes dann innerhalb der Halbleiterstruktur befindlichen Metallisierungsebenen vor jeglicher Oxidation zu schützen.
  • Ein derartiges in einer CMP-Vorrichtung ausgeführtes Verfahren ist zum Schutz der Seitenflanken einer Umverdrahtung, also einer dreidimensionalen Struktur auf einem Chip bzw. einem Wafer, nicht geeignet.
  • In der JP 11-003 892 A wird die photolithographische Strukturierung von Kupfer enthaltenden Metallleitbahnen durch photolithographisches Ausbilden einer SiN-Ätzmaske mittels eines Photoresists, wonach dann die Ätzmaske entfernt wird, beschrieben. Schließlich wird auf den Seitenwänden des Cu-Filmes eine Schutzschicht durch Eintauchen in ein Cu-BTA-Compound realisiert und anschließend die Leitbahn noch zusätzlich mit einem Isolierfilm umhüllt.
  • Ein derartiges Verfahren ist zum Schutz der Seitenflanken einer Umverdrahtung vollkommen ungeeignet und viel zu teuer in der Anwendung. Um erforderliche Lötkontakte herzustellen, müssten die Kontaktflächen auf den 3-D-Strukturen nachträglich wieder frei gelegt werden.
  • Die US 6 441 500 B1 beschreibt eine Schutzschicht einer Umverdrahtung, wobei hier ein Resist aufgetragen wird, in dem anschließend an den Kontaktstellen Öffnungen ausgebildet werden, was durch Photolithographie erfolgt.
  • In der US 5 858 074 A wird die Herstellung einer Materialzusammensetzung zur Verbesserung der Lötfähigkeit beschrieben, der ein ausgewähltes organisches Dye hinzugefügt worden ist. Mit einem solchen Material kann ein Schutz der Seitenflanken einer Umverdrahtung nicht realisiert werden.
  • Schließlich geht aus der US 6 492 198 B2 ein Verfahren hervor, bei dem eine Metallschicht in eine chemische Lösung getaucht wird, um die Oberfläche des Metalls physikalisch und chemisch umzuwandeln, so dass die antikorrosiven Eigenschaften verbessert werden. Die chemische Lösung besteht aus einer Mischung einer Silan-Gruppe und einer Azol-Gruppe. Auf der umgewandelten Metalloberfläche befindet sich zusätzlich eine Polymerschicht.
  • Bei der Herstellung von Leiterplatten (PCB) wird durch die Industrie BTA oder eine andere organische Schicht verwendet, um die Leiterplatte vor dem Löten mit einem Oxidationsschutz zu versehen. Darüber hinaus sind die Leitbahnen auf einer gedruckten Leiterplatte verhältnismäßig dicht und breit, so dass Korrosionsprobleme hier keine besondere Rolle spielen.
  • Anders verhält es sich jedoch bei Umverdrahtungen auf Wafern bzw. Chips. Hier wurde das Problem bisher dadurch gelöst, dass die Umverdrahtungen durch galvanische oder elektrische Beschichtung umhüllt wurden. Das erfordert allerdings einen zusätzlichen Lithographieschritt, was die Prozesskomplexität und die Kosten vergrößert.
  • Eine andere Möglichkeit zum Schutz der Cu-Schicht besteht darin, den Lötprozess zu verwenden, um die Cu-Schicht durch eine UBM (under Bump Metallisierung) einzuschließen. In diesem Fall wird die Umverdrahtung vollständig umhüllt, was allerdings für lange Leitbahnen nicht geeignet ist und außerdem zu einer deutlichen Erhöhung der Kosten führen würde.
    •
  • Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zum Schutz der Seitenkanten der Umverdrahtung auf Wafern zu schaffen, das ohne zusätzliche Lithographieschritte auskommt und kostengünstig realisiert werden kann.
  • Die der Erfindung zugrunde liegende Aufgabe wird durch ein Verfahren zum Schutz der Seitenkanten einer Umverdrahtung auf Wafern oder Chips, die aus einer Seed-Layer, einer auf dieser befindlichen Kupferschicht, einer darauf angeordneten Nickel-Schicht, und einer diese abdeckenden Goldschicht besteht, wobei der mit der Umverdrahtung versehene Wafer leicht angeätzt wird, dass der Wafer oder ein Flüssigkeitsvorrat eines organischen Materials zunächst auf eine Temperatur von ca. 30 °C erwärmt wird und dass der Wafer anschließend auf seiner gesamten Oberfläche mit einer organischen Schutzschicht dieses organischen Materials versehen wird und dass durch chemische Bindung eine dichte Belegung der Metalloberfläche der Umverdrahtung erzeugt wird.
  • Durch dieses besonders einfach zu realisierende Verfahren wird ohne jeden weiteren Photolithographieschritt ein wirksamer Schutz der Umverdrahtung und insbesondere deren Cu-Schicht erreicht.
  • Der besondere Vorteil der Erfindung ist darin zu sehen, dass die Wafer ohne jede weitere Nachbehandlung der Kontaktelemente (3-D-Strukturen) einem Lötprozess unterzogen werden können.
  • Für die organische Schutzschicht kommen bevorzugt BTA (benzo-tri-azol), Glicoat® (eingetragene Marke der Firma Shikoku Chemical Corp.) – Alkylphenyl-Imidazol – oder Preventol® (eingetragene Marke der Firma Bayer Chemical) – Natrium-2-Phenylphenolat – in Betracht.
  • In Fortführung der Erfindung wird die organische Schutzschicht durch Sprühen, oder durch Eintauchen des Wafers/Chips in einen Flüssigkeitsvorrat aufgetragen.
  • Im ersteren Fall sollte der Wafer auf ca. 30° vorgewärmt werden, wohingegen im zweiten Fall die Temperatur des Flüssigkeitsvorrates ca. 30° betragen sollte.
  • Um jegliche Korrosions- oder Oxidationsansätze zu vermeiden, ist es von Vorteil, wenn der Wafer unmittelbar vor der Beschichtung mit der organischen Schutzschicht geätzt wird.
  • Eine weitere Ausgestaltung der Erfindung sieht vor, dass die Beschichtung des Wafers nach dessen Vereinzelung und der Montage der vereinzelten Chips auf einem Träger erneuert wird.
    •
  • Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Zeichnungen zeigen:
  • 1: einen Ausschnitt eines Wafers mit einem nachgiebigen Element nach der Beschichtung mit einer Seed Layer;
  • 2: den Wafer nach 1 mit einem EPR (electro phoretic resist) nach einer ersten Photolithographie und einer Umverdrahtung zwischen einem Bondpad und dem nachgiebigen Element;
  • 3: den Wafer nach 2 nach der teilweisen Entfernung der Au-Schicht;
  • 4: den Wafer nach 3 nach der Entfernung des EPR und dem Strippen der Seed Layer;
  • 5: den mit einer organischen Substanz wie BTA, Glicoat® oder Preventol® ganzflächig beschichteten Wafer; und
  • 6: den Wafer nach dem Lötvorgang.
  • In den 1 bis 4 ist die Herstellung einer Umverdrahtung 1 von einem Bondpad 2 zu einer 3-D-Struktur 3 auf einem Wafer 4 schematisch und nur in wesentlichen Schritten dargestellt. Die 3-D-Struktur 3 kann ein nachgiebiges Element sein, welches zur Herstellung einer elektrischen Verbindung mit einer Anschlussfläche auf einem Trägerelement, z.B. einer gedruckten Leiterplatte, dient.
  • Zur Realisierung der Umverdrahtung 1 wird auf dem Wafer zunächst eine EPR1 Maske 5 durch einen Lithographieschritt hergestellt, die als Maske für das nachfolgende Reroute Plating (Herstellen der Umverdrahtung) dient. Dazu wird zunächst eine Seed Layer 6 aufgebracht (1), die als Haftschicht für die auf diese aufzubringende Cu-Schicht 7 dient. Die Cu-Schicht 7 dient ihrerseits als Haftschicht für die darüber aufzubringende Ni-Schicht 8, welche die Cu-Schicht 7 vor Korrosion schützt. Auf der Ni-Schicht wird schließlich eine Au-Schicht 9 aufgetra gen (2), die ihrerseits als sichere Haftschicht für ein Lotmaterial dient.
  • Um zu verhindern, dass während eines späteren Lötvorganges Lotmaterial von der 3-D-Struktur 3 herabläuft, ist es notwendig, die Au-Schicht 9 von der Umverdrahtung 1 partiell wieder zu entfernen, wobei auf der 3-D-Struktur 3 die Au-Schicht 9 erhalten bleiben muss, um eine Lötverbindung realisieren zu können. Dazu wird, wie aus 3 ersichtlich, eine weitere EPR2 Maske 10 zur Abdeckung des oberen Bereiches der 3-D-Struktur 3 mittels eine weiteren Photolithographie hergestellt und nachfolgend die Au-Schicht 9 gestrippt.
  • Zur Fertigstellung der Umverdrahtung 1 wird schließlich der EPR1 und EPR2 sowie auch die Seed Layer gestrippt (4).
  • Im Ergebnis kann unschwer festgestellt werden, dass die Cu-Schicht 7 von oben durch die darauf befindliche Ni-Schicht 8 geschützt ist, nicht aber an den Stirnflächen/Seitenkanten 11. Damit besteht die Gefahr einer Korrosion oder Oxidation der Cu-Schicht 7, was schließlich zu einer Verschlechterung der elektrischen Eigenschaften führt.
  • Um das zu verhindern wird der mit der Umverdrahtung 1 versehene Wafer 4 auf seiner gesamten Oberfläche mit einer organischen Schutzschicht 12 abgedeckt (5), welche die Umverdrahtung 1 vor Korrosion und Oxidation schützt, indem diese durch chemische Bindung eine dichte Belegung der Metalloberfläche der Umverdrahtung erzeugt.
  • Für die organische Schutzschicht kann bevorzugt BTA (benzo-triazol), Glicoat® (eingetragene Marke der Firma Shikoku Chemical Corp.) oder Preventol® (eingetragene Marke der Firma Bayer Chemical) verwendet werden. Diese Materialien können durch Auf sprühen, oder durch Eintauchen des Wafers/Chips 4 in einen Flüssigkeitsvorrat sehr einfach aufgetragen werden. Dabei wird der Wafer oder der Flüssigkeitsvorrat auf ca. 30° vorgewärmt.
  • Um jegliche Korrosions- oder Oxidationsansätze zu vermeiden, wird der Wafer 4 unmittelbar vor der Beschichtung mit der organischen Schutzschicht leicht angeätzt.
  • 6 zeigt einen Ausschnitt des mit einer organischen Schutzschicht versehenen Wafers 4 nach einem Lötvorgang. Die auf der 3-D-Struktur 3 vorhandene organische Schutzschicht 12 verdampft während des Lötvorganges, so dass das Lotmaterial 13 direkt auf der Au-Schicht 9 haftet.
  • In Abhängigkeit von der Dauer des Lötvorganges und der Erwärmung der Umverdrahtung 1 kann die organische Schutzschicht 12 auch im Umfeld der Lötverbindung 14 verdampfen, so dass die Stirnflächen/Seitenkanten 11 der Umverdrahtung 1 in diesem Bereich ungeschützt sind.
  • Um hier einen sicheren Schutz zu gewährleisten, kann die Beschichtung des Wafers 4, bzw. des Chips mit dem organischen Material wiederholt werden.
    • 1
    Umverdrahtung
    2
    Bondpad
    3
    3-D-Struktur
    4
    Wafer
    5
    EPR1 Maske
    6
    Seed Layer
    7
    Cu-Schicht
    8
    Ni-Schicht
    9
    Au-Schicht
    10
    EPR2 Maske
    11
    Stirnfläche/Seitenkante
    12
    organische Schutzschicht
    13
    Lotmaterial
    14
    Lötverbindung

Claims (8)

  1. Verfahren zum Schutz der Seitenkanten einer Umverdrahtung auf Wafern oder Chips, die aus einer Seed-Layer, einer auf dieser befindlichen Kupferschicht, einer darauf angeordneten Nickel-Schicht, und einer diese abdeckenden Goldschicht besteht, wobei der mit der Umverdrahtung (1) versehene Wafer (4) leicht angeätzt wird, dass der Wafer (4) oder ein Flüssigkeitsvorrat eines organischen Materials zunächst auf eine Temperatur von ca. 30 °C erwärmt wird und dass der Wafer (4) anschließend auf seiner gesamten Oberfläche mit einer organischen Schutzschicht (12) dieses organischen Materials versehen wird und dass durch chemische Bindung eine dichte Belegung der Metalloberfläche der Umverdrahtung (1) erzeugt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zur Herstellung der Schutzschicht (12) BTA (Benzo-Tri-Azol) verwendet wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als organische Schutzschicht (12) Alkylphenyl-Imidazol verwendet wird.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als organische Schutzschicht (12) Natrium-2-Phenylphenolat verwendet wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die organische Schutzschicht (12) durch Sprühen aufgetragen wird.
  6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die organische Schutzschicht (12) durch Eintauchen des Wafers/Chips (4) in einen Flüssigkeitsvorrat aufgetragen wird.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Temperatur des Flüssigkeitsvorrates 30° beträgt.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Beschichtung des Wafers (4) nach dessen Montage auf einem Träge oder nach dessen Vereinzelung und der Montage der vereinzelten Chips auf einem Träger erneuert wird.
DE10318078A 2003-04-17 2003-04-17 Verfahren zum Schutz einer Umverdrahtung auf Wafern/Chips Expired - Lifetime DE10318078B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10318078A DE10318078B4 (de) 2003-04-17 2003-04-17 Verfahren zum Schutz einer Umverdrahtung auf Wafern/Chips
US10/826,603 US7115496B2 (en) 2003-04-17 2004-04-16 Method for protecting the redistribution layer on wafers/chips
CNB2004100351733A CN1311519C (zh) 2003-04-17 2004-04-17 晶圆/芯片上再分布层的保护方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10318078A DE10318078B4 (de) 2003-04-17 2003-04-17 Verfahren zum Schutz einer Umverdrahtung auf Wafern/Chips

Publications (2)

Publication Number Publication Date
DE10318078A1 DE10318078A1 (de) 2004-11-25
DE10318078B4 true DE10318078B4 (de) 2007-03-08

Family

ID=33393813

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10318078A Expired - Lifetime DE10318078B4 (de) 2003-04-17 2003-04-17 Verfahren zum Schutz einer Umverdrahtung auf Wafern/Chips

Country Status (3)

Country Link
US (1) US7115496B2 (de)
CN (1) CN1311519C (de)
DE (1) DE10318078B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006046851A1 (de) * 2006-10-02 2008-04-03 Infineon Technologies Ag Schicht für Chip- Kontakt
US10043782B2 (en) 2016-04-04 2018-08-07 Infineon Technologies Ag Electronic device package having a dielectric layer and an encapsulant

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10320561B4 (de) * 2003-05-07 2007-12-06 Qimonda Ag Verfahren zur Herstellung einer leitfähigen Verbindung zwischen einem Halbleiterchip und einer äußeren Leiterstruktur
JP4130158B2 (ja) * 2003-06-09 2008-08-06 三洋電機株式会社 半導体装置の製造方法、半導体装置
JP2006093367A (ja) * 2004-09-24 2006-04-06 Sanyo Electric Co Ltd 半導体装置の製造方法
US20080079175A1 (en) * 2006-10-02 2008-04-03 Michael Bauer Layer for chip contact element
JP5291630B2 (ja) * 2006-12-15 2013-09-18 ダウ グローバル テクノロジーズ エルエルシー アルデヒドおよびケトンの還元アミノ化方法
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
US7923645B1 (en) * 2007-06-20 2011-04-12 Amkor Technology, Inc. Metal etch stop fabrication method and structure
US20100101840A1 (en) * 2008-10-29 2010-04-29 Raytheon Company Application of a self-assembled monolayer as an oxide inhibitor
CN103311223A (zh) * 2013-06-14 2013-09-18 深圳市创智成功科技有限公司 晶圆电镀镍金产品及其制备方法
US9922922B1 (en) 2016-09-16 2018-03-20 Omnivision Technologies, Inc. Microchip with cap layer for redistribution circuitry and method of manufacturing the same
US11682640B2 (en) 2020-11-24 2023-06-20 International Business Machines Corporation Protective surface layer on under bump metallurgy for solder joining

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69026700T2 (de) * 1989-12-28 1996-09-19 Parker Hannifin Corp Gegen die Interferenzen elektromagnetischer wellenschützende korrosionsinhibierende Beschichtung sowie Verfahren zu deren Verwendung
US5858074A (en) * 1997-07-29 1999-01-12 National Research Council Of Canada Organic solderability preservative compositions
US6441500B1 (en) * 1999-09-13 2002-08-27 Sharp Kabushiki Kaisha Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
US20020177308A1 (en) * 2001-05-23 2002-11-28 United Microelectronics Corp. Method for surface treatment protecting metallic surface of semiconductor structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684917A (ja) * 1992-08-31 1994-03-25 Tanaka Kikinzoku Kogyo Kk 高周波用バンプの形成方法
JPH07335804A (ja) * 1994-06-14 1995-12-22 Dainippon Printing Co Ltd リードフレーム及びリードフレームの製造方法
JPH09232898A (ja) * 1996-02-23 1997-09-05 Oki Electric Ind Co Ltd Ｓａｗフィルタチップ及びその製造方法
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
JPH113892A (ja) * 1997-06-11 1999-01-06 Ricoh Co Ltd 半導体装置の製造方法
KR100313706B1 (ko) * 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP3675407B2 (ja) * 2001-06-06 2005-07-27 株式会社デンソー 電子装置
CN100394571C (zh) * 2003-05-20 2008-06-11 富士通株式会社 Lsi插件及lsi元件的试验方法和半导体器件的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69026700T2 (de) * 1989-12-28 1996-09-19 Parker Hannifin Corp Gegen die Interferenzen elektromagnetischer wellenschützende korrosionsinhibierende Beschichtung sowie Verfahren zu deren Verwendung
US5858074A (en) * 1997-07-29 1999-01-12 National Research Council Of Canada Organic solderability preservative compositions
US6441500B1 (en) * 1999-09-13 2002-08-27 Sharp Kabushiki Kaisha Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
US20020177308A1 (en) * 2001-05-23 2002-11-28 United Microelectronics Corp. Method for surface treatment protecting metallic surface of semiconductor structure

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP 06-0 84 917 A. (In: Pat. Abstr. of Japan)
JP 06084917 A. (In: Pat. Abstr. of Japan) *
JP 11-003 892 A. (In: Pat. Abstr. of Japan)
JP 11003892 A. (In: Pat. Abstr. of Japan) *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006046851A1 (de) * 2006-10-02 2008-04-03 Infineon Technologies Ag Schicht für Chip- Kontakt
DE102006046851B4 (de) * 2006-10-02 2011-02-10 Infineon Technologies Ag Verfahren zum Schützen der Kontaktelemente eines Halbleiterwafers
US10043782B2 (en) 2016-04-04 2018-08-07 Infineon Technologies Ag Electronic device package having a dielectric layer and an encapsulant

Also Published As

Publication number Publication date
US20040248343A1 (en) 2004-12-09
DE10318078A1 (de) 2004-11-25
CN1542908A (zh) 2004-11-03
CN1311519C (zh) 2007-04-18
US7115496B2 (en) 2006-10-03

Similar Documents

Publication Publication Date Title
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE69521954T2 (de) Herstellungsverfahren einer Halbleiterpackungsanordnung mit Chipumfang
DE10318078B4 (de) Verfahren zum Schutz einer Umverdrahtung auf Wafern/Chips
DE2326314C2 (de) Verfahren zur Herstellung von Reliefstrukturen
DE10312642A1 (de) Halbleitereinrichtung und Herstellungsverfahren von Kontakthöcker auf Halbleiterchips
DE102006012322A1 (de) Substrat für eine elektronische Einheit und Verfahren zu deren Herstellung, elektronische Einheit und Verfahren zu deren Herstellung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE112008000592T5 (de) Chip-Kontaktierhügel aus Kupfer mit Elektromigrationskappe und Lötmittelüberzug
DE102005037321A1 (de) Halbleiterbauteil mit Leiterbahnen zwischen Halbleiterchip und Schaltungsträger und Verfahren zur Herstellung desselben
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE10103966B4 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE112020004630T5 (de) Verhinderung einer brückenbildung zwischen lot-verbindungsstellen
DE102009033442B4 (de) Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE102012107876A1 (de) Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
DE3516760A1 (de) Verfahren und vorrichtung zum aetzen von kupfer auf einer leiterplatte
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE102006046851B4 (de) Verfahren zum Schützen der Kontaktelemente eines Halbleiterwafers
DE10238816B4 (de) Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
DE102010000448B4 (de) Halbleiteranordnung mit einem leitfähigen Element
DE10258081A1 (de) Verfahren zum Herstellen einer Lötstopp-Anordnung
DE3522852C2 (de) Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper
DE1953678A1 (de) Schaltungstraeger fuer elektrische Schaltungselemente und -bestandteile,sowie Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R071 Expiry of right